JP2023179281A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2023179281A
JP2023179281A JP2022092521A JP2022092521A JP2023179281A JP 2023179281 A JP2023179281 A JP 2023179281A JP 2022092521 A JP2022092521 A JP 2022092521A JP 2022092521 A JP2022092521 A JP 2022092521A JP 2023179281 A JP2023179281 A JP 2023179281A
Authority
JP
Japan
Prior art keywords
layer
conductor
wiring
wiring board
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022092521A
Other languages
English (en)
Inventor
俊樹 古谷
Toshiki Furuya
雅 桑原
Masa Kuwahara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2022092521A priority Critical patent/JP2023179281A/ja
Priority to US18/324,278 priority patent/US20230397335A1/en
Priority to CN202310646962.3A priority patent/CN117202476A/zh
Publication of JP2023179281A publication Critical patent/JP2023179281A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Figure 2023179281000001
【課題】優れた信号伝送品質を有する配線基板の提供。
【解決手段】実施形態の配線基板1は、第2導体層11と第2導体層11を覆う第1絶縁層22と第1絶縁層22の上に形成され第1配線216aと第2配線216bとを含む第1導体層21を含み、第1配線216aと第2配線216bのアスペクト比は2.0以上、4.0以下であって、第1配線216aと第2配線216bの配線幅は5μm以下であり、第1配線216aと第2配線216b間の間隔は7μm以下であって、第1導体層21の形成は、第1絶縁層22上にシード層を形成することと、シード層上にめっきレジストを形成することと、めっきレジストから露出するシード層上にめっきレジストの厚みより厚い電解めっき膜を形成することと、研磨により電解めっき膜の厚みとめっきレジストの厚みを薄くすることを含む。
【選択図】図1

Description

本発明は、配線基板に関する。
特許文献1には、層間樹脂絶縁層上に無電解めっき層を形成し、この上にレジストを配設した後に電気めっきを施し、レジストを剥離したのちにエッチングして無電解めっき層を除去することによって配線パターンを形成することを含むプリント配線板の製造方法が開示されている。電気めっきは、無電解めっき層をカソードとし、めっき被着金属をアノードとして、アノードとカソード間の電圧を一定にしながら断続的に行われている。
特開2000-87292号公報
特許文献1のプリント配線板の製造方法では、配線パターンの厚さにばらつきが生じてしまう虞があると考えられる。
本発明の配線基板は、第2導体層と、前記第2導体層を覆う第1絶縁層と、前記第1絶縁層の上に形成され、第1配線と前記第1配線に隣接する第2配線とを含む第1導体層と、を含んでいる。そして、前記第1配線と前記第2配線のアスペクト比は2.0以上、4.0以下であって、前記第1配線と前記第2配線の配線幅は5μm以下であり、前記第1配線と前記第2配線間の間隔は7μm以下であって、前記第1導体層の形成は、前記第1絶縁層上にシード層を形成することと、前記シード層上にめっきレジストを形成することと、前記めっきレジストから露出する前記シード層上に前記めっきレジストの厚みより厚い電解めっき膜を形成することと、研磨により前記電解めっき膜の厚みと前記めっきレジストの厚みを薄くすることを含む。
本発明の実施形態によれば、高アスペクト比の配線を含む、接続信頼性の高い配線板が提供され得る。
本発明の一実施形態の配線基板の一例を示す断面図。 本発明の一実施形態の配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の配線基板の製造工程の一例を示す断面図。 本発明の一実施形態の配線基板の製造工程の一例を示す断面図。 本発明の他の一実施形態の配線基板の製造工程の一例を示す断面図。 本発明の他の一実施形態の配線基板の製造工程の一例を示す断面図。 本発明の他の一実施形態の配線基板の製造工程の一例を示す断面図。 本発明の他の一実施形態の配線基板の製造工程の一例を示す断面図。
本発明の一実施形態の配線基板が図面を参照しながら説明される。なお、以下、参照される図面においては、各構成要素の正確な比率を示すことは意図されておらず、本発明の特徴が理解され易いように描かれている。図1は一実施形態の配線基板の一例である配線基板1を示す断面図である。なお、配線基板1は本実施形態の配線基板の一例に過ぎない。実施形態の配線基板の積層構造、ならびに、導体層および絶縁層それぞれの数は、図1の配線基板1の積層構造、ならびに配線基板1に含まれる導体層および絶縁層それぞれの数に限定されない。
図1に示されるように、配線基板1は、コア基板5と、コア基板5の一方の表面に積層されている絶縁層12と、絶縁層12の上に形成されている導体層11と、導体層11に覆われていない絶縁層12の表面および導体層11を覆う絶縁層22と、絶縁層22の上に形成されている導体層21と、導体層21に覆われていない絶縁層22の表面および導体層21を覆う絶縁層32と、絶縁層32の上に形成されている導体層31とを含んでいる。
コア基板5は、絶縁層52と、絶縁層52の一方の表面52sに形成されている導体層51とを含んでいる。コア基板5は、さらに、絶縁層52を貫通するスルーホール導体54を含むと共に、絶縁層52の他方の表面(図示せず)にも導体層51と同様の導体層(図示せず)を含んでいる。導体層51はスルーホール導体54によって絶縁層52の図示されない他方の表面の導体層と接続されている。スルーホール導体54の内部は、エポキシ樹脂などを含む樹脂体55で充填されている。導体層51は、絶縁層52上の金属箔からなる下層と、スルーホール導体54と一体の中層と、樹脂体55を覆う上層とを含む多層構造を有している。図示されていないが、配線基板1は、絶縁層52の一方の表面52sと反対側の表面上に積層または形成された、任意の導体パターンを含む任意の数の導体層および任意の数の絶縁層を含み得る。
実施形態の説明では、配線基板1の厚さ方向(積層方向)において絶縁層52から遠い側は、「外側」、「上側」もしくは「上方」、または単に「上」とも称され、絶縁層52に近い側は、「内側」、「下側」もしくは「下方」、または単に「下」とも称される。さらに、各導体層および各絶縁層において、絶縁層52と反対側を向く表面は「上面」とも称され、絶縁層52側を向く表面は「下面」とも称される。
導体層11、21、31、51は、それぞれ、任意の導体パターンを含んでいる。例えば、図1の例では、導体層21(第1導体層)は導体パターン21aを含んでいる。導体層11(第2導体層)は導体パターン11aを含んでいる。また、図1の例において、導体層11、21、31は2層構造で形成されている。各絶縁層12、22および32には、各絶縁層を貫通し、各絶縁層を介して隣接する導体層同士を接続する接続導体(ビア導体)15、25、35が形成されている。例えば、図1の例では、絶縁層22(第1絶縁層)には、導体層11と導体層21とを接続するビア導体25(第1ビア導体)が形成されている。絶縁層22および32はそれぞれ、導体層11における絶縁層12と反対側の上面および導体層21における絶縁層22と反対側の上面を覆っている。また、絶縁層22および32はさらに、それぞれ、導体層11に含まれている導体パターン11aおよび導体層21に含まれている導体パターン21aの側面を覆っている。
図1に示される配線基板1の実施形態では、ビア導体25の絶縁層22への形成に際して、例えば、まず、絶縁層22のビア導体25が形成される位置に、例えば炭酸ガスレーザー光を絶縁層22の表面側から照射することによって貫通孔22a(第1貫通孔)が形成される(図2D参照)。その内部にビア導体25が形成される貫通孔22aは、例えば、ビア導体25のアスペクト比(絶縁層22の表面から貫通孔22aの底部までの深さ/貫通孔22aの絶縁層22の表面側の直径)が、約0.5以上、約1.0以下となるように形成される。
上述されているように、図1の実施形態において、配線基板1の導体層11、21、31は2層構造で形成されている。例えば、導体層21は、絶縁層22における絶縁層32側の表面上に形成されている下層210と、下層210の上に形成されている上層211と、を含んでいる。すなわち、まず、導体層21の下層210を形成するために、貫通孔22aの内壁および絶縁層22の表面上に、導体層21の下層210を構成する金属膜210a(図2E参照)が例えばスパッタリングなどによって形成される。
導体層21の上層211を形成するために、形成された金属膜210a上に、導体層21に含まれる導体パターン21aに応じた開口R11を有するめっきレジストR1(図2F参照)が、例えばドライフィルムレジストの積層ならびに露光および現像などによって設けられる。金属膜210aをシード層としてめっきレジストR1の開口R11を電解めっき膜で充填することにより、導体層21の上層211が形成される。図1に示されるように、実施形態の配線基板1は、ビア導体25と一体的に形成されているビアランド215と、配線幅が比較的小さくかつ高いアスペクト比を有する配線で構成される配線パターン216と、を含む導体パターン21aを導体層21に含んでいる。例えば、配線パターン216に含まれる配線(第1配線216aおよび第2配線216b)における配線幅の最小値は5μm以下であり、最小配線間隔(すなわち、第1配線216aと第2配線216b間の間隔)は7μm以下である。具体的には、例えば、配線パターン216において、第1配線216aおよび第2配線216bの配線幅は、約1μm以上、約5μm以下程度である。一方、例えば導体層21に含まれる他の配線および/または他の導体層、例えば導体層11に含まれる配線の配線幅は、その最小値が7μm以下程度である。
配線基板1が配線パターン216を有することで、搬送され得る電気信号に対応して、より適切な特性インピーダンスを有する配線が提供される場合がある。また、配線の密度が向上し、配線設計の自由度がさらに向上する場合があると考えられる。同様の観点から、配線パターン216に含まれる第1配線216aや第2配線216bなどの配線のアスペクト比は、導体層21に含まれる他の配線および/または他の導体層、例えば導体層11に含まれる配線のアスペクト比よりも大きく形成され得る。例えば、配線パターン216に含まれる第1配線216aや第2配線216bなどの配線のアスペクト比は、約2.0以上程度であって、約4.0以下程度であることが好ましい。一方、例えば導体層21に含まれる他の配線および/または他の導体層、例えば導体層11に含まれる配線のアスペクト比は、例えば、約1.5以上、約3.0以下であり得る。
このような小さな配線幅および高いアスペクト比を有する配線導体を形成するためには、配線パターン216における上層211を形成するための深さの深い開口R11をめっきレジストR1に高精度で形成する必要がある。また、配線パターン216の配線間での短絡などの不良を防止するために開口R11の側壁を、配線基板1の平面方向(配線基板1の厚さ方向に対して直交する方向)に対して略垂直となるように形成する必要がある。しかしながら、配線パターン216の配線のアスペクト比が高くなるに伴って厚みの厚いめっきレジストR1を使用すると、露光条件等を調整しても、配線パターン216の配線に対応する開口R11を、露光および現像によって、適切な形状でめっきレジストR1に形成することは困難になり得る。特には、開口R11の側壁が高くなるにつれて、開口R11を形成するめっきレジストR1の側壁が金属膜(シード層)210aの表面に向かってテーパー状に広がる裾引き形状となる虞があると考えられる。
2層構造の配線パターン216の上層211を下層210上に形成するためには、開口R11内の金属膜210aの上に、金属膜210aを給電層として用いる電解めっきによって、上層211を構成する電解めっき膜が形成される。すなわちめっきレジストR1の開口R11が電解めっき膜によって充填され得る。したがって、開口R11を形成するめっきレジストR1の側壁が例えば裾引き形状などであるような開口R11が形成されてしまうと、配線パターン216に含まれる配線を均一な配線幅で形成することができない可能性がある。また、開口R11の電解めっき膜による充填において通常は、めっきレジストR1の開口R11は完全には充填されない。一般的な配線導体の形成方法によれば、めっきレジストR1は配線パターン216を構成する上層211の厚さよりも厚く形成されている。すなわち、配線パターン216に含まれる配線が高アスペクト比を有する場合、めっきレジストR1の開口R11は、配線パターン216に含まれる配線のアスペクト比よりもさらに高いアスペクト比を有するように形成される必要がある。上述した開口R11の側壁形状に関する問題がさらに起こりやすくなると考えられる。
本実施形態では、金属膜210aを給電層とする電解めっきにより形成される電解めっき膜211aが、めっきレジストR1の厚みより厚く形成されている(図2Gおよび2H参照)。厚さの厚いめっきレジストR1を形成して、深さの深い開口R11をめっきレジストR1に設ける必要がない。また、めっきレジストR1の厚みが厚くならないため、開口R11の側壁が配線基板1の平面方向に対して略垂直であるような適切な形状を有する開口R11が形成され得る。このような開口R11の内部を電解めっき膜211aで充填することにより、導体層21の導体パターン21a、特には配線パターン216の上層211が形成されるため、高アスペクト比を有する配線を含む配線パターン216が高精度に形成されると考えられる。配線パターン216に含まれる各配線の側壁は、略垂直である開口R11の側壁に沿って形成されるため、配線基板1の平面方向に対して略垂直であり、したがって、配線パターン216の各配線間での短絡などの不良が引き起こされる虞がないと考えられる。例えば、電解めっき膜211aは、めっきレジストR1の厚みより1μm以上厚く形成され得る。なお、電解めっき膜211aは、絶縁層22の貫通孔22aを完全に充填する。その結果、ビア導体25およびビア導体25と一体的にビアランド215が形成される。
その後、電解めっき膜211aの厚さ方向の一部が、研磨によって除去される。例えば、化学機械研磨(CMP)やサンドブラストなどによって、電解めっき膜211aの一部が除去される。この研磨によって、めっきレジストR1の厚さ方向の一部も除去される。具体的には、電解めっき膜211aは、導体層21の上層211に求められる所定の厚さになるまで、めっきレジストR1と共に研磨される。したがって、電解めっき膜211aの形成後に例えば図2Hに示されるように表面に凹凸が生じていても、研磨を経た導体層21の上層211の上面は平らに均されている。導体層21の上層211の厚さの調整もまた、容易であると考えられる。
導体層21の上面が平坦化された凹凸の少ない研磨面であると、例えば配線パターン216において、良好な高周波伝送特性が得られることがある。また、ビア導体25と一体的に形成されているビアランド215の表面が平坦性の高い研磨面であるため、図1に示されるように、ビア導体25と平面視において重なるようにビア導体35が形成される場合に、ビア導体35との良好な接続性が提供され得ると考えられる。さらに、導体層21の上面全体が研磨されるため、導体層21の粗密にかかわらず、均一な厚みの導体層21が得られ得る。配線基板1の積層構造の製造において、位置ずれ等の発生が抑制され得る。接続信頼性の高い配線基板1が提供され得ると考えられる。また、高い接続信頼性を維持しながら、ビア導体やビアランドの平面方向のサイズを小さくすることが可能になると考えられる。この結果、配線基板1には、例えば約0.5以上、約1.0以下のアスペクト比を有するような、比較的小径のビア導体25が設けられ得る。
なお、ビア導体25とビア導体35とが「平面視で重なる」とは、導体層21の上面と接しているビア導体35の底部が絶縁層22と導体層21との界面における貫通孔22aの開口内に収まっていることを意味している。また「平面視」は、実施形態の配線基板をその厚さ方向に沿う視線で見ることを意味している。
その後、めっきレジストR1が除去され、金属膜210aのうちの上層211に覆われていない部分がエッチングなどで除去される。図1に示される、第1配線216aや第2配線216bを含む配線パターン216およびビアランド215などの導体パターン21aを含む、下層210および上層211からなる2層構造を有する導体層21が得られる。導体層21の上層211が厚みの厚いめっきレジストR1を用いずに形成され得るため、従来得ることが困難であった、平面方向に対して配線の側壁が略垂直であり、かつ高アスペクト比を有する配線で構成される配線パターン216を含む配線基板1が形成され得る。上述されるように、導体層21の上面は研磨面であるため、導体パターン21aを含む導体層21は表面の平坦性にも優れている。
以下、実施形態の配線基板1が、図2A~図2Mに示されている配線基板を製造する方法の一例を参照してさらに詳細に説明される。
図2Aに示されるように、絶縁層52とその両面の導体層51とを含むコア基板5が用意され、その両面に絶縁層12が形成される。例えば両面銅張積層板にスルーホール導体54の形成用の貫通孔が形成され、その貫通孔の内壁および両面銅張積層板の表面に無電解めっきまたはスパッタリング、および電解めっきなどで金属膜が形成される。貫通孔内には、その金属膜と一体の金属膜からなるスルーホール導体54が形成される。例えばエポキシ樹脂の注入によってスルーホール導体54の内部が樹脂体55で充填される。そして、先に形成された金属膜および樹脂体55の上にさらに無電解めっきや電解めっきによって金属膜が形成される。そして、サブトラクティブ法によるパターニングによって、所定の導体パターンを有する多層構造の導体層51が絶縁層52の両面に形成される。例えばこのようにコア基板5が用意され、次いで、コア基板5の両面に、絶縁層12が形成される。
絶縁層52および絶縁層12、ならびに絶縁層22、32(図1参照)は、任意の絶縁性樹脂を含んでいる。絶縁性樹脂としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)、またはフェノール樹脂のような熱硬化性樹脂、ならびに、フッ素樹脂、液晶ポリマー(LCP)、フッ化エチレン(PTFE)樹脂、ポリエステル(PE)樹脂、および変性ポリイミド(MPI)樹脂のような熱可塑性樹脂が例示される。各絶縁層は、それぞれが同じ絶縁性樹脂を含んでいてもよく、互いに異なる絶縁性樹脂を含んでいてもよい。また、各絶縁層は、ガラス繊維やアラミド繊維からなる芯材(補強材)を含んでいてもよい。図1の例では絶縁層52は芯材52bを含んでいる。各絶縁層はさらに、シリカ(SiO2)、アルミナ、またはムライトなどの微粒子からなる無機フィラー(図示せず)を含み得る。このような無機フィラーを含む絶縁層は、例えば各導体層の熱膨張率と近い熱膨張率を有し得るので好ましいことがある。
例えばフィルム状のエポキシ樹脂を積層して熱圧着することによって絶縁層12が形成される。次いで、図2Bに示されるように、絶縁層12におけるビア導体15(図1参照)の形成位置に、例えば炭酸ガスレーザー光の照射によって貫通孔12aが形成される。そして、貫通孔12aの内壁および絶縁層12の表面上に導体層11の下層110(図1参照)を構成する金属膜110aが無電解めっきまたはスパッタリングなどによって形成される。なお、図1および図2B、ならびに以下で参照する図2C~図2Gおよび図2I~図2Mでは、絶縁層52の一方の表面52sの反対側の表面上に形成され得る導体層および絶縁層の図示は省略されており、それらの説明も省略される。しかし、表面52sと反対側にも、表面52s上と同様の態様および数の、または表面52s上とは異なる態様および数の導体層および絶縁層が形成されてもよく、そのような導体層および絶縁層が形成されなくてもよい。
図2Cに示されるように、金属膜110a上に、導体層11に含まれる導体パターン11aに応じた開口R21を有するめっきレジストR2が、例えばドライフィルムレジストの積層ならびに露光および現像などによって設けられる。そして金属膜110aを給電層として用いる電解めっきによって、開口R21内および貫通孔12aの内部に導体層11の上層111が形成される。その後、めっきレジストR2が除去され、金属膜110aのうちの上層111に覆われていない部分がエッチングなどで除去される。その結果、図1に示されるように、絶縁層12を貫く貫通孔12aの内部にビア導体15が形成されると共に、導体層11が、ビア導体15と一体的に形成されているビアランド115や複数の配線パターン116などを含む導体パターン11aを含むように形成される。ビア導体15は、導体層11と一体的に形成されて、導体層11と導体層51とを接続している。
導体層11、21、31、51、ビア導体15、25、35、およびスルーホール導体54は、銅またはニッケルなどの任意の金属を用いて形成され得る。
導体層11およびビア導体15の形成後、絶縁層22が積層され、上述されるように、絶縁層22上に導体層21が形成され、ビア導体25が絶縁層22を貫通するように形成される。具体的には、図2Dに示されるように、絶縁層22が、導体層11に覆われていない絶縁層12の表面および導体層11の上に、絶縁層12と同様に、エポキシ樹脂などを含むフィルム状樹脂の積層ならびに過熱および加圧をすることによって形成され得る。
実施形態の配線基板1のように、微細なピッチで配線が配置され得る配線パターン216を含む導体パターン21aが導体層21に形成される場合、ビア導体25も微細なピッチで形成されることが好ましい場合がある。絶縁層22に小径のビア導体25用貫通孔22aが形成される必要がある。このような場合、小径の貫通孔22aが形成され易いように、無機フィラーを含まない絶縁層22が好ましいことがある。
無機フィラーを含まない樹脂は、例えば導体層21のような金属からなる導体層の熱膨張率と近い熱膨張率を有し難い。そのため、絶縁層22が無機フィラーを含まない場合、例えば絶縁層22の硬化などにおいて、絶縁層22が高温に晒されないことが好ましい場合がある。例えば、絶縁層22は、熱硬化以外の硬化機構を有する樹脂、例えば光硬化型の樹脂で形成されてもよい。この場合、例えば光重合開始剤などを含む感光性樹脂で構成されるフィルム状樹脂が絶縁層22の形成に用いられ得る。絶縁層22の高温での硬化工程を回避できる。
次いで、絶縁層22におけるビア導体25(図1参照)の形成位置に貫通孔22aが形成される。絶縁層22への貫通孔22aの形成は、例えば炭酸ガスレーザー光やエキシマレーザー光等の照射によって行われ得る。図示されていないが、炭酸ガスレーザー光等のレーザーの照射による貫通孔22aの形成は、絶縁層22の表面をポリエチレンテレフタレート(PET)フィルム等の保護膜で覆うことにより保護しながら、レーザーを照射することにより行われ得る。保護膜および絶縁層22を貫く貫通孔22aが形成される。また、貫通孔22aの形成後に、貫通孔22aの底に発生している加工変性物による導体層21の形成時における密着力の低下や抵抗成分の増加等を防止するために、デスミア処理が行われてもよい。デスミア処理は好ましくは、プラズマガスを用いたドライデスミア処理であり得る。デスミア処理もまた、絶縁層22の表面にポリエチレンテレフタレート(PET)フィルム等の保護膜が形成された状態で、絶縁層22の表面を保護しながら行われてもよい。なお、絶縁層22が感光性樹脂を用いて形成される場合は、貫通孔22aに対応する開口を有する露光マスクを用いる露光および現像によって貫通孔22aが形成されてもよい。
次いで、図2Eに示されるように、貫通孔22aの内壁および絶縁層22の表面上に、無電解めっきまたはスパッタリングなどによって金属膜(シード層)210aが形成される。好ましくは、金属膜210aはスパッタリングによって形成されるスパッタリング膜であり得る。なお、貫通孔22aの形成時および/またはデスミア処理時において絶縁層22の表面に保護膜が設けられている場合、保護膜は、金属膜210aの形成前に、剥離除去され得る。
図2Fに示されるように、金属膜210a上に、導体層21に含まれる導体パターン21aに応じた開口R11を有するめっきレジストR1が設けられる。めっきレジストR1は、めっきレジストR2と同様に設けられ得るが、上述されるように、めっきレジストR2とは異なり、導体層21の上層211を構成する電解めっき膜211a(図2G参照)の厚みより厚く設けられる必要はない。
図2Gに示されるように、金属膜210aを給電層とした電解めっきにより、電解めっき膜211aがめっきレジストR1の開口R11の開口内に、めっきレジストR1の高さより高く形成される。図2Hには、図2Gに示されるIIH部に相当する、電解めっき膜211aが開口R11に充填された状態の実施形態の拡大図が示されている。電解めっき膜211aが、開口R11の高さより高く、盛り上がるように、例えば凸球面状を形成するように形成されている。例えば、めっきレジストR1の厚さは、7μm以上、25μm以下程度で形成され得る。好ましくは、例えば、第1配線216aや第2配線216bを含む配線パターン216形成のための開口R11に充填された電解めっき膜211aの頂部の金属膜210aからの高さh1は、めっきレジストR1の厚さh2より、1μm以上高く形成され得る。
次いで、図2Iに示されるように、電解めっき膜211aおよびめっきレジストR1の一部が、研磨によって除去される。研磨は、電解めっき膜211aの厚さが、導体層21の上層211に求められる所定の厚さとなるまで行われ得る。例えば、導体層21の厚さは、7μm以上、20μm以下程度であり得る。そして導体層21の2層構造のうちの上層211の厚さは、例えば6.5μm以上で形成され得る。
図2Jに示されるように、めっきレジストR1が除去された後、金属膜210aのうちの上層211に覆われていない部分がエッチングなどで除去される。その結果、ビアランド215や高アスペクト比をもつ第1配線216aや第2配線216bが配置された配線パターン216などの導体パターン21aを含む、下層210および上層211からなる2層構造を有する導体層21が形成される。
図2Kに示されるように、絶縁層32が形成される。絶縁層32は、例えば前述した絶縁層12の形成方法と同様の方法で形成され得る。絶縁層32には、ビア導体35の形成個所に、絶縁層32を貫くビア導体35用の貫通孔32aが形成される。その後、貫通孔32aの内壁および絶縁層32の表面上に導体層31の下層310(図1参照)を構成する金属膜310aが例えば無電解めっきまたはスパッタリングなどによって形成される。
図2Lに示されるように、めっきレジストR2の形成と同様に、金属膜310a上に、導体層31に含まれる導体パターンに応じた開口R31を有するめっきレジストR3が、設けられる。導体層11の上層111の形成と同様に、開口R31内および貫通孔32aの内部に電解めっきにより導体層31の上層311が形成される。
図2Mに示されるように、めっきレジストR3が除去され、金属膜310aのうちの上層311に覆われていない部分がエッチングなどで除去されることにより、絶縁層32上に導体層31が形成される。貫通孔32aの内部が電解めっき膜で完全に充填されることにより、ビア導体35が形成される。図1の例において、導体層31は、ビア導体35と一体的に形成されているビアランド315を含む導体パターン31aを含んでいる。すなわち、導体層31はビア導体35に接続されているビアランド315を含んでいる。図1に示される例では、絶縁層32および導体層31で構成される表面が、配線基板1の2つの表面(配線基板1の厚さ方向と直交する表面)のうちの一方(第1面100s)を構成している。配線基板1の使用時において、第1面100sには、配線基板1に実装される部品(図示せず)が載置され得る。すなわち、配線基板1の第1面100sは部品実装面であってよい。したがって、ビアランド315は、外部の部品が配線基板1に搭載される際の接続部として使用される部品実装用のビアパッドであってもよい。
以上の工程により、高アスペクト比を有する配線が配置された配線パターン216を含む導体パターン21aを含む導体層21を備えた図1に示される配線基板1の形成が完了する。
実施形態の配線基板は、各図面に例示される構造、並びに、本明細書において例示される構造、形状、および材料を備えるものに限定されない。例えば、配線基板は任意の数の樹脂絶縁層および導体層を有し得る。また、配線基板はコア基板を有する態様に限定されず、実施形態の配線基板は少なくとも絶縁層22および導体層21の構成を有していればよい。
実施形態の説明では、導体層21の形成において、金属膜(シード層)210aが貫通孔22aの内壁および絶縁層22の表面全体上に形成され、その上に開口R11を有するめっきレジストR1が設けられる例が説明されたが、めっきレジストR1が絶縁層22の表面上にまず設けられ、その後、金属膜(シード層)210aが貫通孔22aの内壁上およびめっきレジストR1に覆われていない絶縁層22の表面上、ならびに、めっきレジストR1の表面上およびめっきレジストR1の開口R11の内壁上に形成されてもよい。この例が、図3A~図3Dに示されている。
例えば、図3Aに示されるように、絶縁層22の表面上に開口R11を有するめっきレジストR1が設けられる。続いて、図3Bに示されるように、金属膜210aが貫通孔22aの内壁上およびめっきレジストR1に覆われていない絶縁層22の表面上、ならびに、めっきレジストR1の表面上およびめっきレジストR1の開口R11の内壁上に形成される。なお、図3B~3Dには、図3Aに示されるIII部に相当する部分の拡大図が示されている。続いて、図3Cに示されるように、金属膜210aの上に、金属膜210aを給電層として用いる電解めっきによって電解めっき膜211aが上面全面に形成される。その後、図3Dに示されるように、電解めっき膜211aの厚さ方向の一部が、研磨により、金属膜210aのうちの少なくともめっきレジストR1の表面上の部分およびめっきレジストR1と共に除去される。その後、絶縁層22の表面上からめっきレジストR1が除去されることにより、金属膜210aと電解めっき膜211aとから構成される導体層21が形成され得る。
このように導体層21が形成される場合、絶縁層22の表面のうち導体パターン21aに覆われずに露出している部分は、その上に金属膜210aが形成されるという経緯を経ておらず、その上から金属膜210aのような導電体が除去された面ではない。このため、絶縁層22の表面には導電体の残渣などは存在せず、絶縁層22上に微細なピッチで配線が配置された場合であっても、配線間での短絡などの不良が引き起こされないと考えられる。また、この場合、導体層を形成する2層のうち、上層は導体パターンの側面に露出せず、下面を構成する下層が上層の側面を覆うように形成される(図3D参照)。したがって、実施形態の配線基板は、導体パターンの側面が導体層の下面を構成する下層によって構成されていて、上層の側面が下層に覆われている導体パターンを導体層に含んでいてもよい。
1 配線基板
5 コア基板
11、21、31、51 導体層
11a、21a、31a 導体パターン
12、22、32、52 絶縁層
15、25、35 ビア導体
115、215、315 ビアランド
110 導体層の下層
111 導体層の上層
210 導体層の下層
210a 金属膜(シード層)
211 導体層の上層
211a 電解めっき膜
310 導体層の下層
311 導体層の上層
216 配線パターン
216a 第1配線
216b 第2配線
12a、22a、32a 貫通孔
R1、R2、R3 めっきレジスト
R11、R21、R31 開口

Claims (9)

  1. 第2導体層と、
    前記第2導体層を覆う第1絶縁層と、
    前記第1絶縁層の上に形成され、第1配線と前記第1配線に隣接する第2配線とを含む第1導体層と、
    を含む配線基板であって、
    前記第1配線と前記第2配線のアスペクト比は2.0以上、4.0以下であって、
    前記第1配線と前記第2配線の配線幅は5μm以下であり、
    前記第1配線と前記第2配線間の間隔は7μm以下であって、
    前記第1導体層の形成は、前記第1絶縁層上にシード層を形成することと、前記シード層上にめっきレジストを形成することと、前記めっきレジストから露出する前記シード層上に前記めっきレジストの厚みより厚い電解めっき膜を形成することと、研磨により前記電解めっき膜の厚みと前記めっきレジストの厚みを薄くすることを含む。
  2. 請求項1記載の配線基板であって、前記第1導体層の形成は、前記電解めっき膜の厚みを、前記めっきレジストの厚みより1μm以上厚く形成することを含む。
  3. 請求項1記載の配線基板であって、前記第1絶縁層を貫く第1貫通孔の内部に充填される前記電解めっき膜によって形成され、前記第1導体層と前記第2導体層とを接続する第1ビア導体をさらに含んでいる。
  4. 請求項3記載の配線基板であって、前記第1ビア導体のアスペクト比が、0.5以上であって、1.0以下である。
  5. 請求項1記載の配線基板であって、前記第1導体層の厚みが7μm以上、20μm以下である。
  6. 請求項1記載の配線基板であって、前記シード層が、スパッタリング膜である。
  7. 請求項3記載の配線基板であって、前記第1貫通孔の形成は、前記第1絶縁層の表面を保護膜で覆うことと、前記保護膜および前記第1絶縁層を貫く前記第1貫通孔を形成することを含む。
  8. 請求項7記載の配線基板であって、前記第1貫通孔の形成は、さらに、前記第1貫通孔をプラズマガスで清浄化することを含む。
  9. 請求項8記載の配線基板であって、前記プラズマガスで清浄化することは、前記第1絶縁層上に前記保護膜が形成された状態で行なうことを含む。
JP2022092521A 2022-06-07 2022-06-07 配線基板 Pending JP2023179281A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022092521A JP2023179281A (ja) 2022-06-07 2022-06-07 配線基板
US18/324,278 US20230397335A1 (en) 2022-06-07 2023-05-26 Wiring substrate
CN202310646962.3A CN117202476A (zh) 2022-06-07 2023-06-01 布线基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022092521A JP2023179281A (ja) 2022-06-07 2022-06-07 配線基板

Publications (1)

Publication Number Publication Date
JP2023179281A true JP2023179281A (ja) 2023-12-19

Family

ID=88976308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022092521A Pending JP2023179281A (ja) 2022-06-07 2022-06-07 配線基板

Country Status (3)

Country Link
US (1) US20230397335A1 (ja)
JP (1) JP2023179281A (ja)
CN (1) CN117202476A (ja)

Also Published As

Publication number Publication date
CN117202476A (zh) 2023-12-08
US20230397335A1 (en) 2023-12-07

Similar Documents

Publication Publication Date Title
US10945334B2 (en) Wiring substrate
US11729912B2 (en) Wiring substrate and method for manufacturing wiring substrate
US11406016B2 (en) Wiring substrate
US20200315002A1 (en) Wiring substrate
JP2020057767A (ja) プリント配線基板
JP2023179281A (ja) 配線基板
KR101089923B1 (ko) 인쇄회로기판의 제조방법
JP2024006411A (ja) 配線基板
JP2024015869A (ja) 配線基板
JP2024011386A (ja) 配線基板
JP7496251B2 (ja) 部品内蔵配線基板及び部品内蔵配線基板の製造方法
WO2024135456A1 (ja) 配線基板およびその製造方法
JP2018152512A (ja) プリント配線板の製造方法
JP2021168349A (ja) 部品内蔵配線基板
JP2023119421A (ja) 配線基板
JP2023078818A (ja) 配線基板
JP2024002647A (ja) 配線基板及び配線基板の製造方法
JP2023084015A (ja) 配線基板
JP2023119423A (ja) 配線基板
JP2024031606A (ja) 配線基板
JP2023155032A (ja) 配線基板の製造方法
JP2023155030A (ja) 配線基板及び配線基板の製造方法
JP2024002645A (ja) 配線基板及び配線基板の製造方法
JP2023155031A (ja) 配線基板
JP2022179156A (ja) 配線基板及び配線基板の製造方法