JP2024010434A - 発光素子及び発光素子の製造方法 - Google Patents

発光素子及び発光素子の製造方法 Download PDF

Info

Publication number
JP2024010434A
JP2024010434A JP2022111766A JP2022111766A JP2024010434A JP 2024010434 A JP2024010434 A JP 2024010434A JP 2022111766 A JP2022111766 A JP 2022111766A JP 2022111766 A JP2022111766 A JP 2022111766A JP 2024010434 A JP2024010434 A JP 2024010434A
Authority
JP
Japan
Prior art keywords
light emitting
reflective electrode
forming
light
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022111766A
Other languages
English (en)
Other versions
JP7406595B1 (ja
Inventor
紀幸 木津
Noriyuki Kizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikkiso Co Ltd
Original Assignee
Nikkiso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikkiso Co Ltd filed Critical Nikkiso Co Ltd
Priority to JP2022111766A priority Critical patent/JP7406595B1/ja
Application granted granted Critical
Publication of JP7406595B1 publication Critical patent/JP7406595B1/ja
Publication of JP2024010434A publication Critical patent/JP2024010434A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

【課題】光出力の向上を図ることができる発光素子及び発光素子の製造方法を提供する。【解決手段】発光素子1は、光を発する半導体積層構造10と、半導体積層構造10上に形成され、半導体積層構造10から発される光を反射する反射電極7と、を備える。半導体積層構造10における反射電極7が形成された反射電極形成面51は、平面部511と、平面部511から凹んだ複数の凹面部512とを有するとともに、算術平均粗さRaが0.01μm以上である。【選択図】図1

Description

本発明は、発光素子及び発光素子の製造方法に関する。
特許文献1には、基板と、この基板上にn型層、活性層及びp型層が順に積層されてなる積層体と、n型層の上に形成されたnパッド電極と、p型層の上に形成された反射電極とを備える半導体発光素子が開示されている。反射電極は、活性層から反射電極側に発された光を反射し、基板側から取り出される光を増やす役割を有する。特許文献1に記載の半導体発光素子においては、p型層と反射電極との界面にて反射される光を基板側へ向かいやすくして光出力を向上させるべく、p型層の上面に凹凸部が形成されている。
特開2010-87057号公報
しかしながら、特許文献1に記載の半導体発光素子においては、一層の光出力向上の観点から改善の余地がある。
本発明は、前述の事情に鑑みてなされたものであり、光出力の向上を図ることができる発光素子及び発光素子の製造方法を提供することを目的とする。
本発明は、前記の目的を達成するため、光を発する半導体積層構造と、前記半導体積層構造上に形成され、前記半導体積層構造から発される光を反射する反射電極と、を備え、前記半導体積層構造における前記反射電極が形成された反射電極形成面は、平面部と、前記平面部から凹んだ複数の凹面部とを有するとともに、算術平均粗さRaが0.01μm以上である発光素子を提供する。
本発明は、前記の目的を達成するため、光を発する半導体積層構造を形成する工程と、前記半導体積層構造の表面にその平面部から凹んだ複数の凹面部を形成し、前記表面における反射電極が形成される領域である反射電極形成面の算術平均粗さRaを0.01μm以上とする工程と、前記反射電極形成面に、前記半導体積層構造から発される光を反射する前記反射電極を形成する工程と、を備える発光素子の製造方法を提供する。
本発明によれば、光出力の向上を図ることができる発光素子及び発光素子の製造方法を提供することが可能となる。
実施の形態における、発光素子の端面図である。 実施の形態における、反射電極形成面の一部を拡大した平面図である。 実施の形態における、光の進み方の一例を示すための発光素子の端面図である。 実施の形態における、基板及び半導体積層構造の端面図である。 実施の形態における、半導体積層構造上に形成されたフォトレジストに露光を行っている状態を示す端面図である。 実施の形態における、基板、半導体積層構造及び露光・現像後のフォトレジストを示す端面図である。 実施の形態における、エッチング後の基板、半導体積層構造及びフォトレジストを示す端面図である。 参考形態における、光の進み方の一例を示すための発光素子の端面図である。
[実施の形態]
本発明の実施の形態について、図1乃至図7を参照して説明する。なお、以下に説明する実施の形態は、本発明を実施する上での好適な具体例として示すものであり、技術的に好ましい種々の技術的事項を具体的に例示している部分もあるが、本発明の技術的範囲は、この具体的態様に限定されるものではない。
(発光素子1)
図1は、本形態における発光素子1の端面図である。本形態の発光素子1は、例えば発光ダイオード(LED:Light Emitting Diode)又は半導体レーザ(LD:Laser Diode)を構成するものである。本形態において、発光素子1は、紫外光を発するLEDを構成するものであり、例えば殺菌(例えば空気浄化、浄水等)、医療(例えば光線治療、計測・分析等)、UVキュアリング等の分野において用いることができる。
本形態において、発光素子1は、基板2と反対側において図示しない実装基板に金バンプ等の接続部を介して接続され、基板2側から光が取り出されるフリップチップ型の発光素子である。
本形態の発光素子1は、基板2、第1半導体層3、活性層4及び第2半導体層5と、第1半導体層3に接続されたn側電極6と、第2半導体層5に接続されたp側電極7とを備える。基板2上に形成された半導体の積層構造(すなわち第1半導体層3、活性層4及び第2半導体層5)を、半導体積層構造10ということもある。また、詳細は後述するが、本形態において、p側電極7は、活性層4が発する光を反射可能な反射電極である。
以後、第1半導体層3、活性層4及び第2半導体層5の積層方向(例えば図1の上下方向)を上下方向といい、上下方向の一方側であって、基板2に対して半導体積層構造10が積層された側(例えば図1の上側)を上側、その反対側(例えば図1の下側)を下側という。なお、上下の表現は便宜的なものであり、例えば発光素子1の使用時における、鉛直方向に対する発光素子1の姿勢を限定するものではない。
基板2は、活性層4が発する光(本形態においては紫外光)を透過する性質を有する基板であり、例えばサファイア(Al)基板とすることができる。また、基板2として、例えば窒化アルミニウム(AlN)基板又は窒化アルミニウムガリウム(AlGaN)基板等を用いてもよい。発光素子1は、基板2の下面が光取出面21となる。
基板2上の半導体積層構造10を構成する半導体としては、例えば、AlGaIn1-x-yN(0≦x≦1、0≦y≦1、0≦x+y≦1)にて表される2~4元系のIII族窒化物半導体を用いることができる。なお、紫外光を発するLEDにおいては、インジウムを含まないAlGa1-zN系(0≦z≦1)の半導体が用いられることが多い。本形態において、第1半導体層3は、n型不純物がドープされた層を有するものであり、第2半導体層5は、p型不純物がドープされた層を有するものである。
第1半導体層3は、例えば基板2上に形成されたバッファ層と、バッファ層上に形成されたn型クラッド層とを有する。バッファ層は、例えばアンドープのAlGa1-aN(0≦a≦1)からなる。n型クラッド層は、n型不純物がドープされたAlGa1-bN(0≦b≦1)からなる。バッファ層及びn型クラッド層のそれぞれは、単層構造でも複数層構造でもよい。また、基板2が窒化アルミニウム基板又は窒化アルミニウムガリウム基板である場合、バッファ層は必ずしも設けなくてもよい。
活性層は、AlGa1-cN(0≦c≦1)からなり、例えば井戸層を1つ有する単一量子井戸構造、又は井戸層を複数有する多重量子井戸構造とすることができる。活性層4においては、第1半導体層3から供給される電子と、第2半導体層5から供給される正孔とが再結合し、発光する。本形態において、活性層4は、波長365nm以下の紫外光を出力するために、バンドギャップが3.4eV以上となるよう構成されている。特に本形態において、活性層4は、中心波長が200nm以上365nm以下の紫外光を発生することができるよう構成されている。また、活性層4は、中心波長が280nm以下の深紫外光を発することができるよう構成されていてもよい。活性層4から下側に発される光は、そのまま光取出面21から発光素子1外に取り出される。活性層4から上側に発される光は、第2半導体層5とp側電極7との界面で反射されて下側に向かい、光取出面21から取り出される。
第2半導体層5は、活性層4上に形成されている。第2半導体層5は、p型不純物がドープされたAlGa1-dN(0≦d≦1)からなる層を含む。第2半導体層5は、単層構造でも複数層構造でもよい。
第2半導体層5の上面の少なくとも一部は、反射電極形成面51を構成している。反射電極形成面51は、反射電極(すなわち本形態においてはp側電極7)が形成される半導体積層構造10の面部である。図1においては、第2半導体層5の上面全体が反射電極形成面51である例を示しているが、これに限られず、第2半導体層5の上面の一部が反射電極形成面51であってもよい。反射電極形成面51と反射電極との界面においては光が反射されるため、発光素子1においては、反射電極形成面51と反対側の面(本形態においては基板2の下面)が光取出面21となる。
図2は、反射電極形成面51の一部を拡大して表した平面図である。図1及び図2に示すごとく、反射電極形成面51は、平面部511と、平面部511から凹んだ複数の凹面部512とを有する。平面部511は、意図的に凹凸が形成されていない箇所であればよく、製造上不可避的に形成される凹凸が存在してもよい。
図1に示すごとく、複数の凹面部512は、平面部511から下側に凹むよう形成されている。本形態において、複数の凹面部512は、深さが互いに同等である例を示すが、これに限られない。各凹面部512は、下側に凸の曲面(例えば略半球面)である。なお、凹面部512は、例えば下側に向かうほど縮径するその他の形状(例えば錘状、段状等)を呈していてもよいし、円柱、多角柱等に沿った形状であってもよい。図2に示すごとく、本形態において、複数の凹面部512は、上側から見たとき、円形状又はオーバル形状(例えば長円形、楕円形、卵形等)を呈するよう構成されているが、複数の凹面部512の形状はこれに限られない。複数の凹面部512は、後述するように平面状の第2半導体層5の上面を部分的にエッチングすることで形成され得る。
ここで、反射電極形成面51に複数の凹面部512を形成する目的について説明する。まず、図8を用いて、第2半導体層5の上面の全体が平面状に形成された参考形態の発光素子100における光の進み方について検討する。なお、図8に示す参考形態の発光素子100に関して用いた符号のうち、本形態の発光素子1に関して用いた符号と同一のものは、特に示さない限り、本形態におけるものと同様の構成要素等を表すものとする。
図8に示すごとく、活性層4から上側に発される光は、上下方向にまっすぐ進む光L1と斜め上方向に進む光L2とがある。光L1は、第2半導体層5とp側電極7との界面で反射された後、光取出面21から発光素子100外に取り出される。一方、斜め上方向に進む光L2の中には、第2半導体層5とp側電極7との界面で反射された後、発光素子100の側面から漏れ出る光がある。発光素子100における光取出面21以外から光が漏れると、光取出面21から取り出される光が減少する結果、発光素子1の光出力が低下する。
次に、図3を用いて、反射電極形成面51に複数の凹面部512が形成されている本形態の発光素子1の光の進み方について検討する。本形態の発光素子1において、活性層4から斜め上方向に発された光L2の少なくとも一部は、反射電極形成面51の凹面部512にて光取出面21に向かうよう光の向きが矯正される。これにより、本形態の発光素子1においては、発光素子1の側面から漏れ出る光の量が少なくなる結果、発光素子1の光出力が向上する。以上のように、反射電極形成面51に複数の凹面部512を形成することで、光取出面21への集光性が高まる結果、発光素子1の光出力が向上する。
反射電極形成面51は、算術平均粗さRaが0.01μm以上であり、好ましくは0.1μm以上、より好ましくは1μm以上を満たす。このように、反射電極形成面51の算術平均粗さRaを所定値よりも高くすることで、第2半導体層5とp側電極7との界面にて反射された光が光取出面21へ導かれやすくなり、発光素子1の光出力が向上する。反射電極形成面51の算術平均粗さRaは、10μm以下を満たすことが好ましい。反射電極形成面51の算術平均粗さRaが10μmを超えると、反射電極形成面51の平面部511の面積が小さくなることで、活性層4から上側にまっすぐ発されて平面部511にて反射されて光取出面21から取り出される光が減少すると考えられる。算術平均粗さRaは、例えばJIS B 0601-2001に準拠して測定され得る。
ここで、複数の凹面部512の開口面積の平均値を平均開口面積Save[μm]とする。なお、図2においては、いくつかの凹面部512同士が連通している例を示しているが、凹面部512同士が連通している場合において、凹面部512の開口面積とは、1つ1つの凹面部512の開口面積を意味するものとする。ここで、他の凹面部512と連通している凹面部512は、厳密には、その開口部の形状が円形状又はオーバル形状の一部が欠けたような形状となるが、凹面部512の開口面積とは、欠けた凹面部512の開口部の形状に沿った仮想的な円形状又はオーバル形状の面積(すなわち凹面部512の開口部が欠けていない場合の開口面積)を意味するものとする。また、図2に示すごとく、複数の凹面部512のそれぞれについて最も近い位置に配された凹面部512との中心同士の間隔をピッチP[μm]とする。凹面部512の中心とは、上側から見たときの凹面部512の開口領域の幾何中心を意味する。図2においては、符号512aで表している凹面部のピッチPの例を図示している。そして、複数の凹面部512のピッチPの平均値を平均ピッチPave[μm]とする。
このとき、平均開口面積Saveは3μm以上であり、平均ピッチPaveは1μm以上であることが好ましい。また、平均開口面積Saveは10μm以上300μm以下を満たし、平均ピッチPaveは2μm以上を満たすことがより好ましい。さらに、平均開口面積Saveは10μm以上300μm以下を満たし、平均ピッチPaveは2μm以上10μm以下を満たすことがより一層好ましい。これらの場合は、発光素子1の光出力が向上する。平均開口面積Saveを所定値以上にする又は平均ピッチPaveを所定値以下にすることで、活性層4から斜め上方向に発された光が凹面部512に当たりやすくなる結果、光取出面21への集光性が上がって光出力が向上する。また、平均開口面積Saveを所定値以下にする又は平均ピッチPaveを所定値以上にすることで、平面部511の面積が小さくなり過ぎることが抑制される。これにより、活性層4から上側にまっすぐ発されて平面部511にて反射されて光取出面21から取り出される光が増える。
図1に示すごとく、n側電極6は、第1半導体層3の露出上面31において、第1半導体層3とオーミック接触するよう形成されている。露出上面31は、第2半導体層5と活性層4と第1半導体層3とのそれぞれの一部がエッチングされることで露出した面である。n側電極6は、蒸着等により第1半導体層3の露出上面31に形成される。
p側電極7は、第2半導体層5の上面の反射電極形成面51において、第2半導体層5とオーミック接触するよう形成されている。p側電極7は、活性層4から発された光を反射可能な反射電極である。p側電極7は、活性層4が発する光の中心波長における反射率が50%以上であることが好ましく、70%以上であることがより好ましい。p側電極7は、活性層4から発された紫外光の反射率を高めるべく、ロジウム(Rh)又はアルミニウム(Al)を含有していることが好ましい。p側電極7は、蒸着等により反射電極形成面51上に形成されており、その一部が複数の凹面部512のそれぞれの内側に充填されている。
なお、p側電極7と同様、n側電極6を反射電極としてもよい。この場合は、露出上面31の少なくとも一部も反射電極形成面となり、当該反射電極形成面に複数の凹面部を形成してもよい。これにより、光取出面21にて反射されて上側に戻された光がn側電極6において反射して再度光取出面21に向かうため、光取出面21から発される光が増え得る。反射電極形成面が複数ある場合は、少なくとも一つの反射電極形成面に複数の凹面部が形成されていればよい。
(発光素子1の製造方法)
次に、図4乃至図7を参照しつつ、本形態の発光素子1の製造方法の一例につき説明する。
図4に示すごとく、発光素子1の製造方法においては、基板2が準備され、基板2上に第1半導体層3、活性層4、及び第2半導体層5がこの順にエピタキシャル成長されることで基板2上に半導体積層構造10が形成される。エピタキシャル成長法としては、有機金属化学気相成長法(Metal Organic Chemical Vapor Deposition:MOCVD)、分子線エピタキシ法(Molecular Beam Epitaxy:MBE)、ハライド気相エピタキシ法(Hydride Vapor Phase Epitaxy:HVPE)等の周知のエピタキシャル成長法を用いることができる。各層をエピタキシャル成長させるための成長温度、成長圧力及び成長時間等の製造条件については、各層の構成に応じた一般的な条件とすることができる。
半導体積層構造10の形成後、図5に示すごとく、第2半導体層5上に、ポジ型のフォトレジスト8が形成される。ポジ型のフォトレジスト8は、露光及び現像を行うことで露光箇所以外の部位が残るものである。
フォトレジスト8の形成後、図5に示すごとく、諧調マスク9を用いてフォトレジスト8に対して露光及び現像が行われる。図5においては、露光時の光を矢印にて表している。諧調マスク9は、露光対象への露光時において、露光対象に高露光部分、高露光部分よりも露光レベルが低い低露光部分、及び未露光部分を形成することを可能とするマスクであり、例えばグレイトーンマスク、ハーフトーンマスク等がある。本形態の諧調マスク9は、グレイトーンマスクとした。
諧調マスク9は、露光時の光を透過する石英ガラス等からなる透明基板91と、透明基板91の主面に形成され、露光時の光を遮光する遮光膜92とを有する。遮光膜92には、高露光開口部921と、高露光開口部921よりも開口面積が小さい低露光開口部922とが形成されている。複数の低露光開口部922は、完成後の発光素子1の複数の凹面部512の形状に対応した形状(例えば円形状、オーバル形状等)を有する。
諧調マスク9を通してフォトレジスト8に露光が行われた後、現像が行われることで、図6に示すごとく、フォトレジスト8にレジスト開口部81と複数のレジスト凹部82とが同時に形成される。レジスト開口部81は、高露光開口部921を通して露光されたフォトレジスト8の領域であり、レジスト凹部82は、低露光開口部922を通して露光されたフォトレジスト8の領域である。
フォトレジスト8の現像後、図7に示すごとく、フォトレジスト8の上側から半導体積層構造10がエッチングされる。エッチングは、例えば反応性イオンエッチング等のドライエッチング又はウェットエッチングを採用することができる。本工程により、レジスト開口部81から露出した半導体積層構造10の部分が比較的大きくエッチングされ、第1半導体層3に露出上面31が形成される。また、エッチング時にはフォトレジスト8も多少削れられるところ、フォトレジスト8におけるレジスト凹部82の下側の部位が削られた後、第2半導体層5の上面に複数の凹面部512が形成される。以上のように、1つのエッチング工程にて、第1半導体層3の露出上面31が形成されると同時に第2半導体層5の上面に複数の凹面部512が形成される。
ここで、凹面部512の開口面積は、レジスト凹部82の内側領域における上下方向に直交する断面積に依存する。また、凹面部512の深さは、フォトレジスト8におけるレジスト凹部82の下側の部位の上下方向の厚み、及び第2半導体層5の上面から露出上面31までのエッチング深さに依存する。これらを考慮し、フォトレジスト8の複数のレジスト凹部82は、反射電極形成面51の算術平均粗さRaが所望の範囲となるよう設計される。
エッチング工程後、フォトレジスト8が除去され、第1半導体層3の露出上面31にn側電極6、第2半導体層5の反射電極形成面51にp側電極7が、蒸着等により形成する。
以上により、本形態の発光素子1が製造され得る。
(実施の形態の作用及び効果)
本形態の発光素子1において、反射電極形成面51は、平面部511と複数の凹面部512とを有するとともに、算術平均粗さRaが0.01μm以上である。これにより、図3に示すごとく発光素子1において光が集光されやすくなり、光出力が向上する。反射電極形成面51の算術平均粗さRaの数値に関しては、後述の実験例にて裏付けられる。
また、反射電極形成面51の算術平均粗さRaは、0.1μm以上を満たすことが好ましく、1μm以上10μm以下を満たすことがさらに好ましい。これらの場合には、発光素子1の光出力が一層向上する。これらの数値に関しても、後述の実験例にて裏付けられる。
また、複数の凹面部512の平均開口面積Saveは3μm以上であり、平均ピッチPaveは1μm以上であることが好ましい。さらに、平均開口面積Saveは10μm以上300μm以下を満たし、平均ピッチPaveは2μm以上を満たすことがより好ましい。また、平均開口面積Saveは10μm以上300μm以下を満たし、平均ピッチPaveは2μm以上10μm以下を満たすことがより一層好ましい。これらの場合は、発光素子1の光出力が一層向上する。平均開口面積Saveを所定値以上にする又は平均ピッチPaveを所定値以下にすることで、発光素子1中を斜め上方向に進む光が凹面部512に当たりやすくなる結果、光取出面21への集光性が上がって光出力が向上する。また、平均開口面積Saveを所定値以下にする又は平均ピッチPaveを所定値以上にすることで、平面部511の面積が小さくなり過ぎることが抑制される。これにより、発光素子1中を上側に向かってまっすぐ進み、平面部511にて反射されて光取出面21から取り出される光が増える。
また、凹面部512は、曲面である。これによって、発光素子1中を斜め上方向に進み、凹面部512に当たった光が、光取出面21に導かれやすくなり、発光素子1の光出力が向上する。
また、本形態の発光素子1の製造方法においては、半導体積層構造10を形成した後、第2半導体層5及び活性層4を部分的に除去して第1半導体層3に露出上面31を形成する工程と、第2半導体層5の上面に複数の凹面部512を形成する工程とが、エッチングにより同時に行われる。それゆえ、発光素子1の生産性が向上する。
また、複数の凹面部512と露出上面31とを同時に形成する工程においては、まず、第2半導体層5上に、ポジ型のフォトレジスト8を形成する。そして、高露光開口部921及び複数の低露光開口部922を有する諧調マスク9を用い、高露光開口部921及び複数の低露光開口部922を通してフォトレジスト8に露光し、現像することで、フォトレジスト8にレジスト開口部81と複数のレジスト凹部82とを形成する。さらに、フォトレジスト8上から半導体積層構造10をエッチングすることで、レジスト開口部81の下側に露出上面31を形成するとともに複数のレジスト凹部82の下側に複数の凹面部512を形成する。これにより、複数の凹面部512と露出上面31とを同時に形成する工程を容易に実現することができる。
以上のごとく、本形態によれば、光出力の向上を図ることができる発光素子及び発光素子の製造方法を提供することができる。
[実験例]
本例は、反射電極形成面の算術平均粗さRaと光出力との関係を確認した例である。
本形態においては、基本構成を実施の形態に示した発光素子と同様としつつ、反射電極形成面の算術平均粗さRaを互いに異ならせた比較例及び実施例1~4を準備した。比較例及び実施例1~4においては、複数の凹面部の平均開口面積Saveと平均ピッチPaveとを種々変更することで、反射電極形成面の算術平均粗さRaを異ならせた。具体的には、下記表1に示すように、実施例1~4は、平均開口面積Saveを小さくするとともに平均ピッチPaveを小さくすることで、反射電極形成面の算術平均粗さRaを大きくした。そして、比較例及び実施例1~4のそれぞれの下側に設置した光検出器を用いて、比較例及び実施例1~4の光出力を測定した。結果を下記表1に示す。
Figure 2024010434000002
表1から分かるように、凹面部が形成されていない比較例に比べ、凹面部が複数形成されている実施例1~4において、高い光出力が得られている。また、反射電極形成面の算術平均粗さRaが0.01μm以上を満たす実施例1~4において、反射電極形成面の算術平均粗さRaが0.01μm未満である比較例よりも光出力が向上していることが分かる。さらに、反射電極形成面の算術平均粗さRaが0.1μm以上を満たす実施例2~4の光出力が高く、さらに反射電極形成面の算術平均粗さRaが1.0μm以上をみたす実施例3、4の光出力が著しいことが分かる。
また、実施例1~4の光出力の測定結果から、反射電極形成面の算術平均粗さRaが大きい程、光出力が向上することが分かる。ただし、実施例3及び4においては、反射電極形成面の算術平均粗さRaの増加に対して、光出力の増加が限定的であった。この理由は、反射電極形成面の算術平均粗さRaが大きくなり過ぎると、平面部の面積が小さくなり過ぎるためであると想定される。すなわち、平面部は、活性層からまっすぐ上側に発された光を光取出面に向かって反射する役割を有するが、反射電極形成面の算術平均粗さRaが大きくなり過ぎるとこの役割が限定的になるものと想定される。これを考慮すると、反射電極形成面の算術平均粗さRaは、10μm以下が好ましく、例えば5μm以下としてもよい。
また、反射電極形成面の算出平均粗さRaを調整するにあたって平均開口面積Save及び平均ピッチPaveを調整したが、この場合、平均開口面積Saveが3μm以上を満たすとともに平均ピッチPaveが1μm以上を満たす実施例1~4において高い光出力が得られていることが分かる。より具体的に、実施例1~4においては、平均開口面積Saveが3μm以上300μm以下を満たすとともに平均ピッチPaveが1μm以上30μm以下を満たす。光出力を一層向上させる観点から、平均開口面積Saveは、100μm以下が好ましく、70μm以下がより好ましい。また、同様の観点から、平均ピッチPaveは、10μm未満が好ましく、5μm以下が好ましい。
(実施の形態のまとめ)
次に、以上説明した実施の形態から把握される技術思想について、実施の形態における符号等を援用して記載する。ただし、以下の記載における各符号等は、特許請求の範囲における構成要素を実施の形態に具体的に示した部材等に限定するものではない。
[1]本発明の第1の実施態様は、光を発する半導体積層構造10と、前記半導体積層構造10上に形成され、前記半導体積層構造10から発される光を反射する反射電極7と、を備え、前記半導体積層構造10における前記反射電極7が形成された反射電極形成面51は、平面部511と、前記平面部511から凹んだ複数の凹面部512とを有するとともに、算術平均粗さRaが0.01μm以上である発光素子1である。
これにより、発光素子1において、光出力が向上する。
[2]本発明の第2の実施態様は、第1の実施態様において、前記反射電極形成面51の算術平均粗さRaが、0.1μm以上をさらに満たすことである。
これにより、発光素子1において、光出力が向上する。
[3]本発明の第3の実施態様は、第2の実施態様において、前記反射電極形成面51の算術平均粗さRaが、1μm以上10μm以下をさらに満たすことである。
これにより、発光素子1において、光出力が向上する。
[4]本発明の第4の実施態様は、第1乃至第3のいずれか1つの実施態様において、前記複数の凹面部512の開口面積の平均値を平均開口面積Saveとし、前記複数の凹面部512のそれぞれについて最も近い位置に配された凹面部512との中心同士の間隔をピッチPとし、前記複数の凹面部512の前記ピッチPの平均値を平均ピッチPaveとしたとき、前記平均開口面積Saveが、3μm以上であり、前記平均ピッチPaveは、1μm以上であることである。
これにより、発光素子1において、光出力が向上する。
[5]本発明の第5の実施態様は、第4の実施態様において、前記平均開口面積Saveが、10μm以上300μm以下をさらに満たし、前記平均ピッチPaveが、2μm以上をさらに満たすことである。
これにより、発光素子1において、光出力が向上する。
[6]本発明の第6の実施態様は、第5の実施態様において、前記平均ピッチPaveが、10μm以下をさらに満たすことである。
これにより、発光素子1において、光出力が向上する。
[7]本発明の第7の実施態様は、第1乃至第6のいずれか1つの実施態様において、前記凹面部512が、曲面であることである。
これにより、発光素子1において、光出力が向上する。
[8]本発明の第8の実施態様は、光を発する半導体積層構造10を形成する工程と、前記半導体積層構造10の表面にその平面部511から凹んだ複数の凹面部512を形成し、前記表面における反射電極7が形成される領域である反射電極形成面51の算術平均粗さRaを0.01μm以上とする工程と、前記反射電極形成面51に、前記半導体積層構造10から発される光を反射する前記反射電極7を形成する工程と、を備える発光素子1の製造方法である。
これにより、光出力が高い発光素子1を製造することが可能となる。
[9]本発明の第9の実施態様は、第8の実施態様において、前記半導体積層構造10を形成する工程が、第1半導体層3を形成する工程と、光を発する活性層4を前記第1半導体層3上に形成する工程と、前記活性層4上に第2半導体層5を形成する工程とを有し、前記半導体積層構造10を形成した後、前記第2半導体層5及び前記活性層4を部分的に除去して前記第1半導体層3に露出上面31を形成する工程と、前記第2半導体層5の上面に前記複数の凹面部512を形成する工程とが、エッチングにより同時に行われることである。
これにより、発光素子1の生産性が向上する。
[10]本発明の第10の実施態様は、第9の実施態様において、前記複数の凹面部512と前記露出上面31とを同時に形成する工程が、前記第2半導体層5の前記上面に、ポジ型のフォトレジスト8を形成する工程と、高露光開口部921と前記高露光開口部921よりも開口面積が小さい複数の低露光開口部922とを有する諧調マスク9を用い、前記高露光開口部921及び前記複数の低露光開口部922を通して前記フォトレジスト8に露光し、現像することで、前記フォトレジスト8に、前記高露光開口部921を通して露光された箇所であるレジスト開口部81と、前記複数の低露光開口部922を通して露光された箇所である複数のレジスト凹部82と、を形成する工程と、前記フォトレジスト8上から前記半導体積層構造10をエッチングすることで、前記レジスト開口部81の下側に前記露出上面31を形成するとともに、前記複数のレジスト凹部82の下側に前記複数の凹面部512を形成する工程と、を有することである。
これにより、発光素子1の生産性が向上する。
(付記)
以上、本発明の実施の形態を説明したが、前述した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。また、本発明は、その趣旨を逸脱しない範囲で適宜変形して実施することが可能である。
1…発光素子
10…半導体積層構造
3…第1半導体層
31…露出上面
4…活性層
5…第2半導体層
51…反射電極形成面
511…平面部
512…凹面部
7…反射電極
8…フォトレジスト
81…レジスト開口部
82…レジスト凹部
9…諧調マスク
921…高露光開口部
922…低露光開口部
P…ピッチ
ave…平均ピッチ
ave…平均開口面積
本発明は、前記の目的を達成するため、光を発する半導体積層構造と、前記半導体積層構造上に形成され、前記半導体積層構造から発される光を反射する反射電極と、を備え、前記半導体積層構造における前記反射電極が形成された反射電極形成面は、平面部と、前記平面部から凹んだ複数の凹面部とを有するとともに、算術平均粗さRaが1μm以上10μm以下である発光素子を提供する。
また、本発明は、前記の目的を達成するため、光を発する半導体積層構造と、前記半導体積層構造上に形成され、前記半導体積層構造から発される光を反射する反射電極と、を備え、前記半導体積層構造における前記反射電極が形成された反射電極形成面は、平面部と、前記平面部から凹んだ複数の凹面部とを有するとともに、算術平均粗さRaが0.01μm以上であり、前記複数の凹面部の開口面積の平均値を平均開口面積とし、前記複数の凹面部のそれぞれについて最も近い位置に配された凹面部との中心同士の間隔をピッチとし、前記複数の凹面部の前記ピッチの平均値を平均ピッチとしたとき、前記平均開口面積は、10μm 以上300μm 以下であり、前記平均ピッチは、2μm以上である発光素子を提供する。
本発明は、前記の目的を達成するため、光を発する半導体積層構造を形成する工程と、前記半導体積層構造の表面にその平面部から凹んだ複数の凹面部を形成し、前記表面における反射電極が形成される領域である反射電極形成面の算術平均粗さRaを0.01μm以上とする工程と、前記反射電極形成面に、前記半導体積層構造から発される光を反射する前記反射電極を形成する工程と、を備え、前記半導体積層構造を形成する工程は、第1半導体層を形成する工程と、光を発する活性層を前記第1半導体層上に形成する工程と、前記活性層上に第2半導体層を形成する工程とを有し、前記半導体積層構造を形成した後、前記第2半導体層及び前記活性層を部分的に除去して前記第1半導体層に露出上面を形成する工程と、前記第2半導体層の上面に前記複数の凹面部を形成する工程とが、エッチングにより同時に行われる、発光素子の製造方法を提供する。

Claims (10)

  1. 光を発する半導体積層構造と、
    前記半導体積層構造上に形成され、前記半導体積層構造から発される光を反射する反射電極と、を備え、
    前記半導体積層構造における前記反射電極が形成された反射電極形成面は、平面部と、前記平面部から凹んだ複数の凹面部とを有するとともに、算術平均粗さRaが0.01μm以上である
    発光素子。
  2. 前記反射電極形成面の算術平均粗さRaは、0.1μm以上をさらに満たす、
    請求項1に記載の発光素子。
  3. 前記反射電極形成面の算術平均粗さRaは、1μm以上10μm以下をさらに満たす、
    請求項2に記載の発光素子。
  4. 前記複数の凹面部の開口面積の平均値を平均開口面積とし、前記複数の凹面部のそれぞれについて最も近い位置に配された凹面部との中心同士の間隔をピッチとし、前記複数の凹面部の前記ピッチの平均値を平均ピッチとしたとき、
    前記平均開口面積は、3μm以上であり、
    前記平均ピッチは、1μm以上である、
    請求項1に記載の発光素子。
  5. 前記平均開口面積は、10μm以上300μm以下をさらに満たし、
    前記平均ピッチは、2μm以上をさらに満たす、
    請求項4に記載の発光素子。
  6. 前記平均ピッチは、10μm以下をさらに満たす、
    請求項5に記載の発光素子。
  7. 前記凹面部は、曲面である、
    請求項1に記載の発光素子。
  8. 光を発する半導体積層構造を形成する工程と、
    前記半導体積層構造の表面にその平面部から凹んだ複数の凹面部を形成し、前記表面における反射電極が形成される領域である反射電極形成面の算術平均粗さRaを0.01μm以上とする工程と、
    前記反射電極形成面に、前記半導体積層構造から発される光を反射する前記反射電極を形成する工程と、を備える
    発光素子の製造方法。
  9. 前記半導体積層構造を形成する工程は、第1半導体層を形成する工程と、光を発する活性層を前記第1半導体層上に形成する工程と、前記活性層上に第2半導体層を形成する工程とを有し、
    前記半導体積層構造を形成した後、前記第2半導体層及び前記活性層を部分的に除去して前記第1半導体層に露出上面を形成する工程と、前記第2半導体層の上面に前記複数の凹面部を形成する工程とが、エッチングにより同時に行われる、
    請求項8に記載の発光素子の製造方法。
  10. 前記複数の凹面部と前記露出上面とを同時に形成する工程は、
    前記第2半導体層の前記上面に、ポジ型のフォトレジストを形成する工程と、
    高露光開口部と前記高露光開口部よりも開口面積が小さい複数の低露光開口部とを有する諧調マスクを用い、前記高露光開口部及び前記複数の低露光開口部を通して前記フォトレジストに露光し、現像することで、前記フォトレジストに、前記高露光開口部を通して露光された箇所であるレジスト開口部と、前記複数の低露光開口部を通して露光された箇所である複数のレジスト凹部と、を形成する工程と、
    前記フォトレジスト上から前記半導体積層構造をエッチングすることで、前記レジスト開口部の下側に前記露出上面を形成するとともに、前記複数のレジスト凹部の下側に前記複数の凹面部を形成する工程と、を有する
    請求項9に記載の発光素子の製造方法。
JP2022111766A 2022-07-12 2022-07-12 発光素子及び発光素子の製造方法 Active JP7406595B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022111766A JP7406595B1 (ja) 2022-07-12 2022-07-12 発光素子及び発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022111766A JP7406595B1 (ja) 2022-07-12 2022-07-12 発光素子及び発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP7406595B1 JP7406595B1 (ja) 2023-12-27
JP2024010434A true JP2024010434A (ja) 2024-01-24

Family

ID=89307929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022111766A Active JP7406595B1 (ja) 2022-07-12 2022-07-12 発光素子及び発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP7406595B1 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045054A (ja) 2003-07-23 2005-02-17 Sharp Corp Iii族窒化物半導体発光素子
KR101127314B1 (ko) 2003-11-19 2012-03-29 니치아 카가쿠 고교 가부시키가이샤 반도체소자

Also Published As

Publication number Publication date
JP7406595B1 (ja) 2023-12-27

Similar Documents

Publication Publication Date Title
JP5304662B2 (ja) 発光素子
US8410506B2 (en) High efficiency light emitting diode
JP5237286B2 (ja) フォトニック結晶により定められたアレイ状エミッタを含む発光デバイス
US8021901B2 (en) Method of fabricating vertical structure nitride semiconductor light emitting device
JP5849215B2 (ja) 紫外半導体発光素子
US20100019263A1 (en) Rough structure of optoelectronic device and fabrication thereof
JP2007536732A (ja) SiC基板上に形成されたGaN膜に対するリフトオフプロセスおよびその方法により作製されたデバイス
US7468528B2 (en) Semiconductor light-emitting device
US9000414B2 (en) Light emitting diode having heterogeneous protrusion structures
JP2009059969A (ja) 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法
CN103811614B (zh) 具有异质材料结构的发光元件及其制造方法
US20070269913A1 (en) Method of fabricating light emitting diode
JP2010045288A (ja) 発光素子及びその製造方法
US9306120B2 (en) High efficiency light emitting diode
JP7406595B1 (ja) 発光素子及び発光素子の製造方法
JP2005191220A (ja) 半導体発光素子およびその製造方法
US20100181584A1 (en) Laser lift-off with improved light extraction
JP5298927B2 (ja) 発光素子
JP2009070991A (ja) 発光装置
KR100805324B1 (ko) 효율을 개선하기 위한 발광 다이오드
JPH0715035A (ja) 半導体発光装置
JP2007096117A (ja) 発光素子
KR20130046402A (ko) 반도체 발광소자 및 그 제조방법
JP7428564B2 (ja) 半導体発光素子
KR100867569B1 (ko) 투명기판을 갖는 발광다이오드 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231215

R150 Certificate of patent or registration of utility model

Ref document number: 7406595

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150