JP2023551456A - はんだ接合用アンダーバンプ冶金の保護表面層 - Google Patents
はんだ接合用アンダーバンプ冶金の保護表面層 Download PDFInfo
- Publication number
- JP2023551456A JP2023551456A JP2023531493A JP2023531493A JP2023551456A JP 2023551456 A JP2023551456 A JP 2023551456A JP 2023531493 A JP2023531493 A JP 2023531493A JP 2023531493 A JP2023531493 A JP 2023531493A JP 2023551456 A JP2023551456 A JP 2023551456A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- psl
- semiconductor
- copper layer
- ubm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 title claims abstract description 16
- 239000002344 surface layer Substances 0.000 title claims abstract description 16
- 238000005272 metallurgy Methods 0.000 title claims abstract description 10
- 229910000679 solder Inorganic materials 0.000 title claims description 31
- 239000010410 layer Substances 0.000 claims abstract description 126
- 239000004065 semiconductor Substances 0.000 claims abstract description 91
- 239000010949 copper Substances 0.000 claims abstract description 72
- 229910052802 copper Inorganic materials 0.000 claims abstract description 56
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 36
- 239000010936 titanium Substances 0.000 claims abstract description 24
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052737 gold Inorganic materials 0.000 claims abstract description 19
- 239000010931 gold Substances 0.000 claims abstract description 19
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 17
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 13
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- QRUDEWIWKLJBPS-UHFFFAOYSA-N benzotriazole Chemical compound C1=CC=C2N[N][N]C2=C1 QRUDEWIWKLJBPS-UHFFFAOYSA-N 0.000 claims description 6
- 239000012964 benzotriazole Substances 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 6
- 229910017052 cobalt Inorganic materials 0.000 claims description 6
- 239000010941 cobalt Substances 0.000 claims description 6
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 6
- 239000010948 rhodium Substances 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052762 osmium Inorganic materials 0.000 claims description 3
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052703 rhodium Inorganic materials 0.000 claims description 3
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 2
- 235000012431 wafers Nutrition 0.000 description 57
- 239000000463 material Substances 0.000 description 20
- 238000012545 processing Methods 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 239000000126 substance Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 230000005855 radiation Effects 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004476 mid-IR spectroscopy Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- -1 p-doped Si Inorganic materials 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- UDKYUQZDRMRDOR-UHFFFAOYSA-N tungsten Chemical compound [W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W] UDKYUQZDRMRDOR-UHFFFAOYSA-N 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/03009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
- H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
- H01L2224/03462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/036—Manufacturing methods by patterning a pre-deposited material
- H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
- H01L2224/0362—Photolithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/038—Post-treatment of the bonding area
- H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05084—Four-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05562—On the entire exposed surface of the internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05657—Cobalt [Co] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05664—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05666—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05669—Platinum [Pt] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05671—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05673—Rhodium [Rh] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05676—Ruthenium [Ru] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05678—Iridium [Ir] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05684—Tungsten [W] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/0569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01044—Ruthenium [Ru]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01045—Rhodium [Rh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01076—Osmium [Os]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
金処理を含まないアンダーバンプ冶金(UBM)構造を生産する方法は、半導体のファーバックオブライン(FBEOL)の上にチタン層を形成する段階を含む。第1の銅層は、チタン層の上に形成される。フォトレジスト(PR)層は、FBEOLのトレース間の第1の銅層の上に形成されて、FBEOLトレースにキャビティを提供する。最上の銅層は、第1の銅層の上に形成される。保護表面層(PSL)は、最上の銅層の上に形成される。
Description
本開示は、一般的に半導体デバイス、より具体的には金が望ましくないはんだ接合界面を作出すること及びその製造方法に関する。
現在、集積回路は通常、様々な処理段階を経る半導体ウエハ上に作成される。集積回路は通常、例えば、トランジスタ、インダクタ、キャパシタなどのアクティブデバイスを備え、これらは、最初は分離されているが、これらの処理段階中に相互接続されて、機能的な回路を形成する。その目的のために、水平なメタル線並びに鉛直なインターコネクト(例えば、ビア)が使用され得る。インターコネクト構造の上には、ボンドパッドなどのはんだ接合界面が形成され、それぞれのチップの表面に露出されている。電気的接続は、ボンドパッドを介して行われて、チップをパッケージ基板又は別のダイに接続する。ボンドパッドは、ワイヤボンディング又は場合により制御された崩壊チップ接続(controlled collapse chip connection:C4)と称されるフリップチップボンディングのために使用され得る。そのようなフリップチップパッケージングは、バンプを使用して、チップのI/Oパッド及び対向しているパッケージの基板又はリードフレームの間の電気的接触を確立する。構造的には、バンプは、バンプ自体及びバンプ及びI/Oパッドの間に配置される、いわゆるアンダーバンプ冶金(under bump metallurgy:UBM)を含む。接合/アタッチメント中にはんだボールを受けるレシービングパッドは通常、金のコーティングを有し、後続のボンディングが阻害されないように、保護の層を提供する。金の層は、はんだ付け処理中にはんだ接合部に容易に吸収される。
UBMは、一般的に接着層、バリア層及びウエット層を備え、この順序でI/Oパッド上にアレンジされる。バンプそれ自体は、使用される材料に基づいて、はんだバンプ、金バンプ、銅ピラーバンプ及び混合されたメタルのバンプに分類される。銅は、はんだボールを受ける界面として使用され得る。しかしながら、銅は製造プロセス中に酸化される傾向がある。酸化された銅ポストは、電子的コンポーネントの基板への接着不良につながり得る。接着不良は、信頼性の懸念をもたらし得る。酸化された銅ポストはまた、アンダーフィル及び銅ポストの界面に沿ったアンダーフィルのクラッキングにつながり得る。クラックは、low-k層又は銅ポストを基板にボンドするために使用したはんだに広がり得る。金は通常、UBMの酸化を防ぐために、保護層として使用される。
1つの実施形態によれば、金処理を含まないアンダーバンプ冶金(UBM)構造は、半導体のメタル層の上にチタン層を備える。第1の銅層は、チタン層の上にある。保護表面層(protective surface layer:PSL)は、第1の銅層の上にある。
様々な実施形態において、PSLは選択的又は非選択的である。
1つの実施形態において、第2の銅層は、第1の銅層の上かつ最上の銅層の下にある。第2の銅層の上にニッケル層があり得る。最上の銅層が、ニッケル層の上に直接あってもよい。
1つの実施形態において、UBMがはんだボールを受けて第2の半導体構造に接続する前に、PSLは除去される。PSLは、チタン(Ti);タングステン-チタン(TiW);クロム(Cr);コバルト(Co);コバルト/タングステン/リン(CoWP);及びベンゾトリアゾール(BTA)から選択され得る。
1つの実施形態において、PSLは、PSLがはんだボールを受けて第2の半導体構造に接続する前に、除去されないように構成されている。PSLは、ルテニウム(Ru);ロジウム(Rh);イリジウム(Ir);オスミウム(Os);パラジウム(Pd);及び白金(Pt)から選択され得る。
1つの実施形態によれば、金処理を含まないアンダーバンプ冶金(UBM)構造を生産する方法は、半導体のファーバックエンドオブライン(FBEOL)メタルレベルの上にチタン層を形成する段階を備える。第1の銅層は、チタン層の上に形成される。フォトレジスト(PR)層が、半導体のメタル配線のトレース間にある第1の銅層の上に形成されて、メタル配線のトレースにキャビティを提供する。最上の銅層は、第1の銅層の上に形成される。保護表面層(PSL)は、最上の銅層の上に形成される。
1つの実施形態において、ニッケル(Ni)層は、第1又は第2の銅層の上かつ最終の最上の銅層の下に堆積される。Ni層は、1um~3umの厚さを有し得る。第1の銅層の上かつNi層の下にある第2の銅層が形成され得る。
1つの実施形態において、PSLは、UBMがはんだボールを受けて第2の半導体構造に接続する前に、除去される。
1つの実施形態において、半導体は、半導体及び第2の半導体の間のはんだボンドによって、第2の半導体に接続される。接続は、ダイトゥーダイ(die to die:D2D)、ウエハトゥーウエハ(wafer to wafer:W2W)、又はダイトゥーウエハ(die to wafer:D2W)のうちの1つであり得る。
本明細書に説明されている技術は、いくつかの様式で実装され得る。以下の図を参照して、例示的な実装を以下に提供する。
図面は例示的な実施形態のものである。それらは、全ての実施形態を図示しない。他の実施形態が追加で又は代わりに使用されてもよい。スペースの節約又はより効果的な図示のために、明らか又は不要であり得る詳細は省略され得る。いくつかの実施形態は、追加のコンポーネント又は段階を用いて、及び/又は図示されているコンポーネント及び段階の全ては用いずに、実施され得る。同じ数字が異なる図面に現れる場合、それは同じ又は同様のコンポーネント又は段階を指す。
概説
以下の発明を実施するための形態において、関連する教示の十分な理解を提供するために、多数の具体的な詳細を例として記載している。しかしながら、本教示はそのような詳細なしで実施され得ることは明らかであろう。他の事例において、周知の方法、手順、コンポーネント、及び/又は回路が、本教示の態様を不必要に不明瞭にすることを回避するために、詳細なしで、比較的高いレベルで説明されている。
以下の発明を実施するための形態において、関連する教示の十分な理解を提供するために、多数の具体的な詳細を例として記載している。しかしながら、本教示はそのような詳細なしで実施され得ることは明らかであろう。他の事例において、周知の方法、手順、コンポーネント、及び/又は回路が、本教示の態様を不必要に不明瞭にすることを回避するために、詳細なしで、比較的高いレベルで説明されている。
1つの態様において、「前」、「後」、「最上」、「底部」、「下に」、「下」、「下方」、「上」、「上方」、「側」、「左」、「右」などの空間に関する用語は、説明される図の向きを参照して使用される。本開示の実施形態のコンポーネントは、いくつかの異なる向きに位置付けられ得、向きの用語は例示の目的として使用され、限定のためではない。よって、空間に関する用語は、図に描かれた向きに加え、使用又はオペレーションにおけるデバイスの異なる向きも包含することを意図すると理解されよう。例えば、図のデバイスがひっくり返った場合、他の要素又は特徴の「下」又は「下に」として説明された要素は、次には、他の要素又は特徴の「上」に向き得る。よって、例えば、用語「下」は、上並びに下である向きの両方を包含し得る。デバイスは、別様に向けられ得(90度回転される又は他の向きに見られる又は参照される)、それにしたがって、本明細書において使用される空間に関する記述子を解釈すべきである。
本明細書において使用される場合、用語「横の」及び「水平の」は、半導体基板又は半導体本体の第1の表面に平行な向きを説明する。例えば、基板は、ウエハ又はダイの表面であり得る。
本明細書において使用される場合、用語「鉛直の」は、半導体基板又は半導体本体の第1の表面に垂直にアレンジされる向きを説明する。
本明細書において使用される場合、用語「カップリングされている」及び/又は「電気的にカップリングされている」は、要素が直接共にカップリングされていなければならないことを意味するわけではない--介在する要素が、「カップリングされている」又は「電気的にカップリングされている」要素間に提供されてもよい。対照的に、要素が別の要素に「直接接続されている」又は「直接カップリングされている」と称される場合、介在する要素は存在しない。用語「電気的に接続されている」は、電気的に共に接続されている要素間の低抵抗な電気的接続を指す。
第1の、第2のなどの用語は、様々な要素を説明するために本明細書において使用され得、これらの要素は、これらの用語によって限定されるべきではない。これらの用語は、1つの要素を別のものを区別するためにのみ使用される。例えば、例示的な実施形態の範囲から逸脱することなく、第1の要素は第2の要素と呼ばれ得、同様に、第2の要素は第1の要素と呼ばれ得る。本明細書において使用される場合、用語「及び/又は」は、関連する列挙項目のうちの1又は複数のあらゆる組み合わせを含む。
例示的な実施形態は、理想化又は単純化された実施形態(及び中間的な構造)の概略図である断面図を参照して、本明細書で説明される。したがって、例えば、製造技術及び/又は許容差の結果として、図の形状の変形が予想され得る。よって、図に図示された領域は、概略の性質であり、それらの形状は必ずしもデバイスの領域の実際の形状を図示せず、範囲を限定しない。
特許請求の範囲に定義される範囲から逸脱することなく、他の実施形態が使用され得、構造的な又は合理的な変更がなされ得ることを理解されたい。実施形態の説明は、限定的なものではない。特に、以下に説明される実施形態の要素は、異なる実施形態の要素と組み合わせられてもよい。
本開示の実施形態の表示を不明瞭にしないために、いくつかの処理段階又はオペレーションは、表示及び図示の目的のために共に組み合され得、いくつかの事例において、詳細に説明されていない場合がある。他の事例において、いくつかの処理段階又はオペレーションは、全く説明されていない場合がある。以下の説明は、むしろ本開示の様々な実施形態の代表的な特徴又は要素に焦点を当てていると理解されたい。
本発明は、一般的に半導体構造及び製造方法、より具体的には、処理中に金が望ましくない環境におけるはんだボールに対する保護層の提供に関する。現在、集積回路は、ボンドパッドを通してチップの外側のデバイスと通信する。いくつかのシナリオにおいて、シリコンは、バンプ及びI/Oパッドの間に配置されるアンダーバンプ冶金(UBM)を通してシリコンと接合される。接合/アタッチメント中にはんだボールを受けるレシービングパッドは通常、金のコーティングを有し、シリコンがシリコンと接合される前に、パッドが処理中に汚染されないように、保護の層を提供する。バンプそれ自体は、使用される材料に基づいて、はんだバンプ、金バンプ、銅ピラーバンプ、並びに混合されたメタルのバンプに分類される。これらの材料の多くは酸化を受けやすく、シリコンがシリコンにカップリングされて3D構造を作出する際に、接着不良につながり得る。接着不良は、高いリーク電流及びシグナル伝達不良などの信頼性の懸念を生じる。接合/アタッチメント中にはんだボールを受けるそのようなパッドは通常、それらの最上面に金のコーティングを有する。しかしながら、金処理は全ての生産環境で可能なわけではない。例えば、金は、Siデバイスに拡散し、それらの電気的特性を害し得る。本明細書において提供されているものは、金処理を含まないはんだ付け可能なレシービングパッドの構造及び方法である。保護表面層は、ほとんどの半導体生産及び/又はアウトソーシングアセンブリ及び試験(outsourced assembly and test:OSAT)環境で適用され得る、レシービングパッド上に清浄ではんだ付け可能な表面を可能にする。
本明細書に説明されている技術は、いくつかの様式で実装され得る。以下の図を参照して、例示的な実装を以下に提供する。
例示的なPSL構造
例示的なPSL構造
図1は、例示的な実施形態に一貫した、はんだボールをレシーブするように構成された半導体パッドの最上面の断面図である。半導体構造100は、集積回路(integrated circuit:IC)のアンダーバンプメタリゼーション(UBM)に関し、これは、フリップチップパッケージにおいて、IC又はメタルピラー及びはんだバンプの間に薄膜のメタル層のスタックを作出することを含む、高度なパッケージング処理の一部である。UBMは、半導体のファーバックエンドオブライン(FBEOL)スタックの上の構造である。FBEOLの最終メタル配線層を表す、レベル104は、アルミニウム(Al)又は銅(Cu)であり得る。半導体のFBEOLの上にチタン層がある。チタン層の上に第1の銅層(212)がある。1つの実施形態において、第1の銅層(212)の上に第2の銅層(216)がある。第2の銅層の上にニッケル層(218)がある。いくつかの実施形態において、第2の銅層の上に最上の銅層がある。ポリイミドであり得る、パターン化された誘電体層110があり、これを使用して、本明細書において説明されているUBMが形成される領域を作出する。誘電体層110によって作出された開口部は、別のシリコンとの接合のためにウエット化可能な領域を画定する。次いで、保護表面層(PSL)120が、その上に形成される。構造100は、UBMの腐食及び/又は汚染の心配なしにはんだボンドをレシーブする準備ができており、それによって信頼性のあるはんだ付け可能な表面を提供する。有意なことに、UBM構造の形成又はその保護において、金は使用されない。様々な実施形態において、PSLは、酸素プラズマ反応性イオンエッチング(oxygen plasma reactive ion etch:RIE)に耐性であり、銅(Cu)に非親和性であり、接着剤に非親和性であり、溶剤(例えば、N-メチルピロリドン(NMP))洗浄に耐性であり、その下のCuを攻撃しない化学物質を使用して容易に除去することさえできる。PSLに関する材料及び製造プロセスを、後でより詳細に説明する。
PSL構造の例示的形成
PSL構造の例示的形成
ここで、図2Aの(A)から図2Bの(H)を参照すると、これらはそれぞれ、非選択的に堆積されたPSL及び選択的に堆積されたPSLのUBM形成の異なる処理段階を示し、例示的な実施形態に一貫している。図2Aの(A)に図示されるように、最後の(又は「ファー」)バックエンドオブライン(FBEOL)のメタル配線レベル(例えば、208)を形成した後、ウエハは、窒化ケイ素(例えば、窒化物パッシベーション204)の最終層に封止される。化学気相堆積(chemical vapor deposition:CVD)などの様々な既知の半導体堆積技術が、窒化ケイ素204を堆積するために使用され得る。1つの実施形態において、最後のメタル配線レベル208は、Cu又はAlのいずれかであり、シリコン貫通ビア(例えば、202)を通してウエハの裏面への接続を提供する。
窒化物204の堆積段階後、誘電体(ポリイミドであり得る)の層206が堆積され、パターン化されて、接合される第2のチップ(場合により、本明細書において第2のシリコンと称される)のはんだ接続をレシーブする最上のFBEOL208のメタル構造のセクションが露出する。
図2Aの(B)は、ポリイミド層206の上に堆積されるTiの層(例えば、約100~300nmの厚さ)を図示する。図2Aの(C)は、1つの実施形態において、Ti層210の上に、場合によりスパッタリングと称される物理気相堆積(physical vapor deposition:PFD)によって堆積される第2のCuの層(例えば、約100~400nm)を図示する。例えば、Ti層210は、Cu拡散バリア及び接着層として役立つ一方、Cuは後続の電気めっき段階のシード層である。
図2Aの(D)は、フォトレジスト(PR)214の堆積を図示する。標準的な技術が、PR214のパターニングに使用され得る。1つの実施形態において、Cuの層(例えば、約1~10um)216は、図2Aの(E)に図示されるように、電着されてCuパッド構造を構築する。図2Bの(F)の代替の実施形態において、電着された第1のCu層216(例えば、1~3um)、続いてめっきされたNi層218(例えば、1~3um)、及び最終のCu最上層(例えば、1~3um)219を備えるパッド構造が用いられる。例えば、これらの層は、Cu216、Ni218、及び次いでCu219の逐次めっきにより形成される。
図2Bの(G)は、溶剤による後続のPR層214のストリッピングを図示し、これに続いて、Cuパッド構造間のCuシード212及びTi210層を除去するように働く化学的エッチングがあり得る。ウエットエッチングは、最小限のパッドのアンダーカットを有するように最適化されるので、パッドの下のCu及びTiは、感知されるほどにはエッチングされない。第2のチップが現在のチップに接合されるとはんだの下になるので、最後のFBEOLメタルレベルに接触しているこの最上のメタル構造は、アンダーバンプ冶金(UBM)220として公知である。
次に、保護表面層PSL230が、UBM構造の上に堆積される。非選択的な堆積の場合、保護表面層(PSL)はウエハの最上面全体をコートする一方、選択的に堆積された層は、その触媒的性質によりCuの最上面でのみ成長する。PSLは、UBMがはんだボールをレシーブして、別のウエハ又はチップがその上にカップリングされるようになるまで、処理中の腐食からUBMを保護する。
例示的な処理
例示的な処理
図1のPSL構造100及び図2Aの(A)から図2Bの(G)の文脈で説明されるその形成の前述の説明と共に、ここで図3から図9を参照して、TSV構造の3Dウエハフローの異なる処理段階を説明する。図3は、例示的な実施形態に一貫した、半導体ウエハ320の上方に位置合わせされたキャリア構造310のアレンジメント300を図示する。キャリア310(場合により、本明細書においてキャリアウエハ又はハンドラと称される)は、ドープされていない又は軽度にドープされたシリコン、並びにガラスなどの材料を含み得る。いくつかの実施形態において、キャリアウエハ310は赤外線(IR)照射に対して透過的である。キャリア302は、約400μm~約1000μmの範囲の高さ、及び後でこれにカップリングされる対応する半導体ウエハ320の直径に対応する全体の直径を有し得る。ハンドラの厚さは、その直径及び構造的安定性に対する要件に応じて変動し得ることに留意されたい。キャリア構造310は、キャリアウエハ302、キャリア302の底面に形成されているリリース層304、及びリリース層304の底面に形成されている接着層306を備える。
様々な実施形態において、場合により本明細書において犠牲層と称されるリリース層304は、化学的処理及び/又は赤外線(IR)照射によって分離可能であり得る。後者に関しては、リリース層304は、アルミニウム(Al)、又はIR照射を効率的に吸収することが可能(例えば、より高いIR吸収性能を有する材料が好ましいが、より低いIR吸収性能を有する材料を排除する必要はない)な任意の他の光熱変換リリースコーティング(Light-To-Heat-Conversion Release Coating:LTHC)層であり得る。リリース層304は、例えば、限定されないが、化学気相堆積(CVD)、プラズマ拡張CVD(plasma enhanced CVD:PECVD)、熱CVD(thermal CVD:THCVD)、スパッタリング、スピンオン堆積などの従来の堆積技術を使用して、キャリア302の底面(例えば、IRコーティング202の下)に堆積され得る。1つの実施形態において、キャリアウエハ302、接着層306、及びPSLは各々、400C耐性である。
半導体ウエハ320は、典型的なウエハであり得、複数の層及び材料を含み得る。複数の層は、半導体材料、誘電材料、及び導電材料を含み得る。半導体材料は、任意の既知の半導体材料、例えば、ドープされていないSi、n-ドープされたSi、p-ドープされたSi、単結晶Si、多結晶Si、非晶質Si、Ge、SiGe、SiC、SiGeC、Ga、GaAs、InAs、InP及び全ての他のIII/V又はII/VIコンパウンド半導体などを含み得る。コンパウンド半導体材料の非限定的な例には、ヒ化ガリウム、ヒ化インジウム、及びリン化インジウムが含まれる。通常、半導体ウエハは、例えば、数百ミクロンの厚さであり得、780um~約100um又はそれ以下の薄さであり得る。
様々な実施形態において、半導体ウエハ320は、集積回路に一貫した様々な回路及び構造を備え得る。半導体ウエハ320は、その最上面にPSL322を備え、キャリア構造310の接着層306に面している。PSL322の異なる組成、対応する堆積方法、選択性、及びその除去が、図10に提供されている。選択性は、ウエハ/チップ全体に対するブランケットアプローチがあるかどうか、又は層が特定のパターンで形成されるかどうかに関係する。ウエハ又はチップが別のウエハ又はチップにカップリングされる前に、PSLは除去されて、2つのシリコンピース間の強固で信頼性のあるボンドを可能にする。これに関して、図10は、例示的な除去可能なPSL、堆積方法、及びその除去の表1000を提供する。表1000の4番目の列は、PSLを除去する例示的な手段を提供する。材料の組み合わせ、堆積方法、及びその除去は、例として提供され、限定しないことに留意されたい。図11は、具体的なPSL材料の異なる堆積方法の表1100を提供する。表1100に提供されている材料は、はんだ付けの前に除去される必要がない、パーマネントPSLを表す。いくつかの合金は、Snとインターメタリックを形成し得、それによってはんだ接合の品質を向上させる。
図4は、例示的な実施形態に一貫した、半導体ウエハ320にボンドされたキャリア構造310の半導体構造400を図示する。キャリア構造310を半導体ウエハ320と位置合わせし、接着層306を使用して、半導体ウエハ320の上のPSL322に接続する。キャリア構造310を半導体ウエハにカップリングすることにより、様々な望ましい半導体処理段階が実行され得、これは、半導体ウエハ320単独での脆弱性を考慮すると、キャリア構造310によりもたらされる追加の構造的なサポートなしでは不可能であったであろう。例えば、半導体ウエハ320の厚さは、裏側の薄化(例えば、780um~100um)のために、実質的に低減され得る。研削などの様々な適切な技術を使用して、半導体ウエハ320を薄くすることができる。このように、シリコン貫通ビア(through silicon vias:TSV)は、捕捉され、パッド、提供される再分配層(redistribution layer:RDL)、提供されるフリップチップ(C4)適合性構造(例えば、Cuペデスタル/ピラー及びはんだキャップ404)などにカップリングされ得る。窒化ケイ素であり得る、コーティング層402が存在し、これを使用して、TSVリビール及び捕捉処理中に半導体ウエハ320及びTSVの機械的インテグリティを保護し、封止する。他の実施形態において、コーティング層402はまた、所定のレベルの電気的バリア特性及び機械的強度を有する任意の他の誘電材料(例えば、酸窒化ケイ素、炭窒化ケイ素、及びケイ素に基づかない他の同様な材料)であり得る。簡潔性のため及びクラッターを回避するために、非選択的なPSL322が図4に図示されている一方、選択的なPSLも同様に本明細書の教示により支持されることが理解されよう。
いくつかのシナリオにおいて、半導体構造400は、更なる処理を追加及び/又は半導体ウエハ320の回路に追加の機能性を付与することによって、更に拡張され得る。これに関して、図5は、例示的な実施形態に一貫した、図4の半導体構造にカップリングされた第2のキャリア502を備える半導体構造を図示する。様々な実施形態において、第2のキャリアは位置合わせされ、テープ又は任意の適切な接着剤606によって(例えば、用途に応じ、特に、高いトポグラフィーが接着層の使用を必要とし得る場合に、処理中の柔軟性を最大化するために)一緒に保持され得、これは、後続のレーザ及び/又は化学的処理によって除去可能であり得る。このように、第1のキャリア構造310は、後で除去され得る一方、半導体ウエハ320の構造的インテグリティを更なる処理に対して維持する。更なる処理は、例えば、半導体ウエハ320とカップリングされ、電気通信される追加のウエハを含み得る。いくつかの実施形態において、第2のキャリア502は、第2のキャリア502の最上面にリリース層504を備える。リリース層504(場合により第1のリリース層304を参照して、本明細書において第2のリリース層と称される)は、レーザ及び/又は化学的処理によって剥脱され得る。例えば、第1のリリース層304を剥脱するためにレーザによって適用されるエネルギーの量は、第2のリリース層504のものとは異なり得る。他の例において、第1のリリース層304を剥脱するための化学的処理は、第2のリリース層504のものとは異なり、それによって、異なる段階でリリースされるリリース層を制御する。更に別の例において、一方のリリース層はIR照射によって、他方は化学的処理によって剥脱され得る。
図6は、例示的な実施形態に一貫した、半導体ウエハ320及び第2のキャリア502からの第1のキャリア302の分離600を図示する。様々な実施形態において、化学的及び/又はレーザ技術を使用して、第1のキャリアを残りの構造から剥脱し得る。例えば、IR(すなわち、mid IR)レーザ照射を、第1のキャリア302を通してリリース層604に適用して、第1のキャリア302を半導体ウエハ320の残りの構造からリリースし得る。IR照射910は、リリース層304のボンドを壊し、半導体ウエハ320の最上部を第1のキャリア302から剥脱するように働く。破線状のリリース層604は、第1のキャリア302からの分離中のリリース層の破損を示す。
図7は、例示的な実施形態に一貫した、その第1のキャリア構造302が除去された図6の半導体構造600を図示する。任意の残存するリリース層604は、例えば、化学的エッチング処理によって除去され得る。半導体ウエハ320は、PSL322によって保護される。より具体的には、PSL322は、銅(Cu)であり得る、UBMの最上部を、最終的な洗浄を含む処理全体中の腐食から保護する。いくつかの実施形態において、PSL322は、接合の準備時点で除去される(例えば、半導体ウエハ320が別のレシービング半導体ウエハ320にカップリングされ、それらの間で機械的及び電気的接続を提供する場合。PSLの下のCu表面は、最上ダイボンド及びアセンブリ(bond and assembly:B&A)のために、(フラックス又は他の化学的アプローチによって)容易に洗浄される。Cu表面は、TSVの上にあるブラックメタルパッドの最上部分である。
図8は、例示的な実施形態に一貫した、半導体ウエハ320に電気的に接続された1又は複数のダイを有する半導体構造800を図示する。最上ダイ810及び812のボンディングは、ダイトゥーウエハ(D2W)、ダイトゥーダイ(D2D)、又は3Dダイトゥーラミネートファースト、次いで最上ダイトゥー3Dダイ、又はそれらの任意の組み合わせとして実行され得る。アンダーフィル材料802は通常、はんだ構造を封止するのに役立つエポキシであり、界面に機械的インテグリティを提供し;このアンダーフィルは、最上ダイのウエハの底部チップレットへの構造的カップリングを可能にする。最上ダイ810及び812の間に、モールディングコンパウンド817が存在する。
例えば、様々な実施形態において、個々の半導体デバイス、例えば、トランジスタ、抵抗器、インダクタ、キャパシタ、抵抗器などは、最上ダイ810及び/又は812へのBEOL配線により、半導体ウエハ320の配線と相互接続され得る。したがって、電気的接続が、最上ダイ810及び半導体ウエハ320の間に提供され得る。このように、半導体ウエハ320は、半導体ウエハ320の外側で、これに対して電気的に接続された1又は複数の半導体(例えば、最上ダイ810及び/又は812)に通信することができる。有意なことに、金はUBMの処理及び1又は複数の半導体構造を互いの上に積層することのために使用されなかった。実際に、処理は、保護層として金を使用することなく、本明細書の教示に基づいて全てが相互接続される、複数レベルを有する積層されたアーキテクチャの作出を繰り返すことができる。代わりに、保護はPSLによって提供される。
図9は、例示的な実施形態に一貫した、モールディングにわたりアンダーフィルを有する半導体構造900を図示する。例えば、第2のキャリア502は、リリース層504によって(例えば、化学的及び/又はレーザリリースによって)半導体ウエハ320から剥脱される。ダイシング後、オーバーモールディングによるデュアルダイスタックは、有機ラミネート904などのパッケージング基板に接合される。
簡潔性のために、最上にダイ層を有する単一の半導体ウエハの製造が示されているが、任意の所望の数の半導体ウエハが本明細書の教示に基づいて積層され得ることが理解されよう。さらに、用語ウエハは、考察の目的のために使用されており、ダイシングされたチップも同様に使用され得ることが理解されよう。
上で説明される方法は、集積回路チップの生産において使用され得る。
結果として生じる集積回路チップは、覆われていないダイとしてのローウエハ形態(つまり、複数のパッケージ化されていないチップを有する単一のウエハとして)、又はパッケージ化された形態で生産業者により分配され得る。後者の場合、チップは、単一チップパッケージ(例えば、マザーボード又は他のより高いレベルのキャリアに固定されたリードを伴うプラスチックキャリア)又はマルチチップパッケージ(例えば、表面相互接続又は埋込相互接続のいずれか又は両方を有するセラミックキャリア)に搭載され得る。いずれの場合でも、チップは、次いで他のチップ、個別の回路素子、及び/又は(a)マザーボードなどの中間製品、又は(b)最終製品のいずれかの一部としての他のシグナル処理デバイスと統合され得る。最終製品は、玩具などの低性能用途から、ディスプレイ、キーボード又は他の入力デバイス、及び中央処理装置の高機能なコンピュータ製品までの範囲の集積回路チップを備える任意の製品であり得る。
結論
結果として生じる集積回路チップは、覆われていないダイとしてのローウエハ形態(つまり、複数のパッケージ化されていないチップを有する単一のウエハとして)、又はパッケージ化された形態で生産業者により分配され得る。後者の場合、チップは、単一チップパッケージ(例えば、マザーボード又は他のより高いレベルのキャリアに固定されたリードを伴うプラスチックキャリア)又はマルチチップパッケージ(例えば、表面相互接続又は埋込相互接続のいずれか又は両方を有するセラミックキャリア)に搭載され得る。いずれの場合でも、チップは、次いで他のチップ、個別の回路素子、及び/又は(a)マザーボードなどの中間製品、又は(b)最終製品のいずれかの一部としての他のシグナル処理デバイスと統合され得る。最終製品は、玩具などの低性能用途から、ディスプレイ、キーボード又は他の入力デバイス、及び中央処理装置の高機能なコンピュータ製品までの範囲の集積回路チップを備える任意の製品であり得る。
結論
本教示の様々な実施形態の説明は、例示の目的で提示され、包括的及び開示されている実施形態に限定することを意図しない。多くの改変及び変形が、説明されている実施形態の範囲から逸脱することなく、当業者には明らかであろう。本明細書において使用される用語は、実施形態の原理、実際の適用、若しくは市場で見られる技術を超える技術的な改良を最もよく説明するように、又は本明細書に開示されている実施形態を当業者が理解することが可能になるように選択されたものである。
上記では最良の状態及び/又は他の例であると考えられるものを説明したが、その中で様々な改変がなされ得ること、本明細書に開示されている主題が様々な形態及び例で実装され得ること、及び教示を多くの用途に適用することができ、本明細書にはそれらのいくつかのみが説明されていることが理解される。本教示の真の範囲内にあるあらゆる用途、改変、及び変形を以下の特許請求の範囲によって特許請求することを意図している。
本明細書において考察されているコンポーネント、段階、特徴、対象物、利益、及び利点は、単なる例示に過ぎない。これらのいずれも、これらに関連する考察も、保護の範囲を限定することを意図したものではない。本明細書において様々な利点を考察してきたが、全ての実施形態が必ずしも全ての利点を含むわけではないことが理解されよう。特に明記しない限り、以下の特許請求の範囲を含め、本明細書において記載されている全ての測定値、値、定格、位置、大きさ、サイズ、及び他の仕様は概算であり、正確ではない。それらは、それらが関連する機能及びそれらが関係する技術分野において慣習的であるものと一貫する合理的な範囲を有することを意図している。
多くの他の実施形態もまた企図される。これらには、より少ない、追加の、及び/又は異なるコンポーネント、段階、特徴、対象物、利益、及び利点を有する実施形態が含まれる。これらにはまた、コンポーネント及び/又は段階が、別々にアレンジ及び/又は順序付けされる実施形態も含まれる。
上記を例示的な実施形態と併せて説明してきたが、用語「例示的」が、最良又は最適ではなく単なる例を意味するものであることが理解される。すぐ上に述べた場合を除き、記載又は図示されているものは、特許請求の範囲に述べられているかどうかにかかわらず、コンポーネント、段階、特徴、対象物、利益、利点、又は均等物を公衆へ提供することを意図するものではなく、そのように解釈されるべきではない。
本明細書において使用される用語及び表現は、本明細書において特定の意味について別様の記載がある場合を除いて、対応するそれぞれの調査及び研究の分野に関してそのような用語及び表現に与えられる通常の意味を有することが理解されよう。第1の及び第2のなどの相対的な用語は、1つの実体又は動作を、そのような実体又は動作間の任意の実際のそのような関係又は順序を必ずしも求めたり又は示唆したりせずに、他のものから区別するためだけに使用され得る。用語「含む(comprises)」、「含む(comprising)」、又は任意のその他の変形は、要素のリストを含む処理、方法、物品、又は装置が、それらの要素のみを含むのではなく、そのようなプロセス、方法、物品、又は装置に明示的に列挙されていない、又は固有ではない他の要素を含み得るように、非排他的な包含をカバーすることを意図している。「a」又は「an」が先行する要素は、更なる制約がない場合、その要素を含む処理、方法、物品、又は装置における追加の同一な要素の存在を排除するものではない。
読者が技術的開示の性質を迅速に確認可能にするために、本開示の要約書が提供されている。それは、特許請求の範囲の範囲又は意味を解釈又は限定するためには使用されないとの理解に基づいて提出されている。また、前述の発明を実施するための形態では、本開示を簡素化する目的で、様々な実施形態において様々な特徴が一緒にグループ化されていることが分かり得る。この開示方法は、特許請求されている実施形態が各請求項に明示的に記載されているよりも多くの特徴を有するという意図を反映していると解釈されるべきではない。むしろ、以下の特許請求の範囲が表しているように、発明の主題は、開示されている単一の実施形態の全ての特徴より少ないところにある。よって、以下の特許請求の範囲は、ここで発明を実施するための形態に組み込まれ、各請求項は別個に特許請求される主題として独立している。
Claims (20)
- 半導体のファーバックエンドオブライン(FBEOL)の上にチタン層;
前記チタン層の上に第1の銅層;及び
前記第1の銅層の上に保護表面層(PSL)
を備える、金処理を含まないアンダーバンプ冶金(UBM)構造。 - 前記PSLが選択的である、請求項1に記載のUBM構造。
- 前記PSLが非選択的である、請求項1に記載のUBM構造。
- 前記第1の銅層の上かつ前記PSLの下に第2の銅層を更に備える、請求項1に記載のUBM構造。
- 前記第1又は第2の銅層の上にニッケル層を更に備える、請求項4に記載のUBM構造。
- 最上の銅層が前記ニッケル層の直接上にある、請求項5に記載のUBM構造。
- 前記PSLが、前記UBM構造がはんだボールを受けて第2の半導体構造に接続する前に除去可能なように構成されている、請求項1に記載のUBM構造。
- 前記PSLが、
チタン(Ti);
チタン-タングステン(TiW);
クロム(Cr);
コバルト(Co);
コバルト/タングステン/リン合金(CoWP);及び
ベンゾトリアゾール(BTA)
からなる群から選択される、請求項7に記載のUBM構造。 - 前記PSLが、前記UBM構造がはんだボールを受けて第2の半導体構造に接続する前に除去されないように構成されている;及び
前記PSLが、
ルテニウム(Ru);
ロジウム(Rh);
イリジウム(Ir);
オスミウム(Os);
パラジウム(Pd);及び
白金(Pt)
からなる群から選択される、請求項1に記載のUBM構造。 - 半導体のファーバックオブライン(FBEOL)の上にチタン層を形成する段階;
前記チタン層の上に第1の銅層を形成する段階;
前記半導体のメタル配線のトレース間の前記第1の銅層の上にフォトレジスト(PR)層を形成して、前記メタル配線のトレースにキャビティを提供する段階;
前記第1の銅層の上に最上の銅層を形成する段階;及び
前記最上の銅層の上に保護表面層(PSL)を形成する段階
を備える、金処理を含まないアンダーバンプ冶金(UBM)構造を生産する方法。 - 第2の銅層の上にニッケル(Ni)層を堆積させる段階を更に備える、請求項10に記載の方法。
- 前記Ni層が、1um~3umの厚さを有する、請求項11に記載の方法。
- 前記第1の銅層の上かつ前記Ni層の下にある第2の銅層を形成する段階を更に備える、請求項11に記載の方法。
- 前記チタン層が100nm~300nmの厚さを有する;
前記第1の銅層が100nm~400nmの厚さを有する;及び
第2の銅層が1um~10umの厚さを有する、
請求項10に記載の方法。 - 前記UBMがはんだボールを受けて第2の半導体構造に接続する前に、前記PSLを除去する段階を更に備える、請求項10に記載の方法。
- 前記PSLが、
チタン(Ti);
タングステン-チタン(TiW);
クロム(Cr);
コバルト(Co);
コバルト/タングステン/リン合金(CoWP);及び
ベンゾトリアゾール(BTA)
からなる群から選択される、請求項15に記載の方法。 - 前記UBMがはんだボールを受けて第2の半導体構造に接続する前に、前記PSLが除去されない、請求項10に記載の方法。
- 前記PSLが、
ルテニウム(Ru);
ロジウム(Rh);
イリジウム(Ir);
オスミウム(Os);
パラジウム(Pd);及び
白金(Pt)
からなる群から選択される、請求項17に記載の方法。 - 前記半導体及び第2の半導体の間のはんだボンドによって、前記半導体を前記第2の半導体に接続する段階を更に備える、請求項10に記載の方法。
- 前記接続がダイトゥーダイ(D2D)、ウエハトゥーウエハ(W2W)、又はダイトゥーウエハ(D2W)のうちの1つである、請求項19に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/103,810 | 2020-11-24 | ||
US17/103,810 US11682640B2 (en) | 2020-11-24 | 2020-11-24 | Protective surface layer on under bump metallurgy for solder joining |
PCT/CN2021/125117 WO2022111146A1 (en) | 2020-11-24 | 2021-10-21 | Protective surface layer on under bump metallurgy for solder joining |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023551456A true JP2023551456A (ja) | 2023-12-08 |
Family
ID=81657340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023531493A Pending JP2023551456A (ja) | 2020-11-24 | 2021-10-21 | はんだ接合用アンダーバンプ冶金の保護表面層 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11682640B2 (ja) |
JP (1) | JP2023551456A (ja) |
CN (1) | CN116601767A (ja) |
DE (1) | DE112021005484T5 (ja) |
GB (1) | GB2616764A (ja) |
WO (1) | WO2022111146A1 (ja) |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3839727A (en) | 1973-06-25 | 1974-10-01 | Ibm | Semiconductor chip to substrate solder bond using a locally dispersed, ternary intermetallic compound |
US5086966A (en) | 1990-11-05 | 1992-02-11 | Motorola Inc. | Palladium-coated solder ball |
US5755859A (en) | 1995-08-24 | 1998-05-26 | International Business Machines Corporation | Cobalt-tin alloys and their applications for devices, chip interconnections and packaging |
US6235996B1 (en) | 1998-01-28 | 2001-05-22 | International Business Machines Corporation | Interconnection structure and process module assembly and rework |
US6312830B1 (en) | 1999-09-02 | 2001-11-06 | Intel Corporation | Method and an apparatus for forming an under bump metallization structure |
US6335104B1 (en) | 2000-02-22 | 2002-01-01 | International Business Machines Corporation | Method for preparing a conductive pad for electrical connection and conductive pad formed |
US6445069B1 (en) * | 2001-01-22 | 2002-09-03 | Flip Chip Technologies, L.L.C. | Electroless Ni/Pd/Au metallization structure for copper interconnect substrate and method therefor |
CN1237580C (zh) | 2002-11-25 | 2006-01-18 | 矽品精密工业股份有限公司 | 具有焊块底部金属化结构的半导体装置及其制程 |
DE10318078B4 (de) | 2003-04-17 | 2007-03-08 | Infineon Technologies Ag | Verfahren zum Schutz einer Umverdrahtung auf Wafern/Chips |
US20080136019A1 (en) * | 2006-12-11 | 2008-06-12 | Johnson Michael E | Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications |
US7703661B2 (en) | 2007-05-23 | 2010-04-27 | International Business Machines Corporation | Method and process for reducing undercooling in a lead-free tin-rich solder alloy |
CN101330065B (zh) | 2007-06-22 | 2010-08-18 | 中芯国际集成电路制造(上海)有限公司 | 凸点制作方法 |
US8324738B2 (en) | 2009-09-01 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned protection layer for copper post structure |
US8659155B2 (en) | 2009-11-05 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps |
US20110186989A1 (en) | 2010-02-04 | 2011-08-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor Device and Bump Formation Process |
US8492891B2 (en) | 2010-04-22 | 2013-07-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with electrolytic metal sidewall protection |
US9048135B2 (en) | 2010-07-26 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Copper pillar bump with cobalt-containing sidewall protection |
US8389397B2 (en) | 2010-09-14 | 2013-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing UBM undercut in metal bump structures |
US9905524B2 (en) | 2011-07-29 | 2018-02-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structures in semiconductor device and packaging assembly |
US8415243B1 (en) * | 2012-01-18 | 2013-04-09 | Chipbond Technology Corporation | Bumping process and structure thereof |
-
2020
- 2020-11-24 US US17/103,810 patent/US11682640B2/en active Active
-
2021
- 2021-10-21 DE DE112021005484.8T patent/DE112021005484T5/de active Pending
- 2021-10-21 GB GB2309311.5A patent/GB2616764A/en active Pending
- 2021-10-21 JP JP2023531493A patent/JP2023551456A/ja active Pending
- 2021-10-21 CN CN202180078822.XA patent/CN116601767A/zh active Pending
- 2021-10-21 WO PCT/CN2021/125117 patent/WO2022111146A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2022111146A1 (en) | 2022-06-02 |
GB2616764A (en) | 2023-09-20 |
CN116601767A (zh) | 2023-08-15 |
US20220165691A1 (en) | 2022-05-26 |
DE112021005484T5 (de) | 2023-08-10 |
US11682640B2 (en) | 2023-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110970407B (zh) | 集成电路封装件和方法 | |
US9960125B2 (en) | Method of forming a semiconductor package | |
US8158456B2 (en) | Method of forming stacked dies | |
KR101539491B1 (ko) | 삼차원 칩 스택 및 그 형성방법 | |
TWI518858B (zh) | 半導體裝置及其製造方法 | |
US7410884B2 (en) | 3D integrated circuits using thick metal for backside connections and offset bumps | |
US8344493B2 (en) | Warpage control features on the bottomside of TSV die lateral to protruding bottomside tips | |
US9462692B2 (en) | Test structure and method of testing electrical characteristics of through vias | |
TWI681531B (zh) | 積體電路封裝及其形成方法 | |
US20160013162A1 (en) | Substrate Interconnections having Different Sizes | |
US20150031171A1 (en) | Methods for forming conductive elements and vias on substrates and for forming multi-chip modules | |
US8097953B2 (en) | Three-dimensional integrated circuit stacking-joint interface structure | |
US20100171197A1 (en) | Isolation Structure for Stacked Dies | |
WO2013127045A1 (zh) | 一种用于三维集成混合键合结构及其键合方法 | |
US9583465B1 (en) | Three dimensional integrated circuit structure and manufacturing method of the same | |
TWI585930B (zh) | 封裝體結構及其製備方法 | |
TW201137996A (en) | Method for fabricating bump structure without undercut | |
WO2012167027A2 (en) | Protective layer for protecting tsv tips during thermo-compressive bonding | |
TW201729362A (zh) | 半導體裝置及其製造方法 | |
US11502072B2 (en) | Integrated circuit package and method | |
KR101730736B1 (ko) | 웨이퍼-웨이퍼 접합 공정 및 구조 | |
US11682640B2 (en) | Protective surface layer on under bump metallurgy for solder joining | |
KR20230147495A (ko) | 혼합 본드 타입을 포함하는 반도체 패키지 및 이의 형성 방법 | |
TW202243169A (zh) | 半導體元件以及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230602 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240307 |