JP2023541082A - タングステンの抵抗率を低減させる方法および装置 - Google Patents

Abstract

基板上に低抵抗率タングステン膜を形成する方法および装置。いくつかの実施形態では、タングステンの抵抗率を低減させる方法が、物理的気相堆積（ＰＶＤ）チャンバの処理容積内で、クリプトンのプロセスガスを用い、約６０ＭＨｚの周波数を有するＲＦ電力およびマグネトロンを使用して、プラズマを発生させること、基板に、約１３．５６ＭＨｚの周波数のバイアス電力を適用すること、ならびにタングステンターゲットをスパッタリングして基板上にタングステン薄膜を堆積させることを含む。堆積後のタングステン薄膜の少なくとも約９０％は、基板の頂面に対してほぼ平行な１－１－０結晶方位面を有する。

Description

本発明の原理の実施形態は一般に半導体基板の半導体処理に関する。

半導体構造体向けに選択される材料はしばしば、その構造体に必要なサイジングまたは寸法に基づいて選択される。より小さな限界寸法が求められることにより構造体のサイズが縮小するにつれて、選択される材料の制限が、さらなる小型化を妨げる障害となることがある。５００オングストロームの厚さで低い抵抗率を有する材料も、２５０オングストロームでは高抵抗となることがあり、このことが、より小さなサイズの構造体でのその材料の使用を制限することがある。本発明者らは、タングステンの厚さが薄くなるにつれてタングステンは抵抗率が劇的に増大することを観察した。より薄いタングステン層が求められることが、タングステンをあきらめ、高価な代替物を探すことを製造業者に強いることがあり、それによって半導体構造体のコストが増大することがある。

したがって、本発明者らは、タングステンの抵抗率を低減させる改良された方法および装置を提供した。

本明細書には、タングステンの抵抗率を低減させる方法および装置が記載されている。

いくつかの実施形態では、タングステンの抵抗率を低減させる方法が、物理的気相堆積（ＰＶＤ）チャンバの処理容積内で、クリプトンのプロセスガスを用い、約６０ＭＨｚの周波数を有するＲＦ電力およびマグネトロンを使用して、プラズマを発生させること、基板に、約１３．５６ＭＨｚの周波数のバイアス電力を適用すること、ならびにタングステンターゲットをスパッタリングして基板上にタングステン薄膜を堆積させることを含み、タングステン薄膜の少なくとも約９０％が、基板の頂面に対してほぼ平行な１－１－０結晶方位面を有する。

いくつかの実施形態では、この方法がさらに、基板がケイ素から構成されるときに、基板上にタングステン薄膜を第１の温度で堆積させること、もしくは基板が窒化ケイ素から構成されるときに、基板上にタングステン薄膜を第２の温度で堆積させることであって、第１の温度が第２の温度とは異なる、堆積させること、磁場を使用して、ＰＶＤチャンバ内の電子密度および分布ならびに基板上の堆積物の均一性に影響を与えること、タングステン薄膜が、約２００オングストロームの厚さで、約９．５μΩｃｍ以下の抵抗率値を有すること、ならびに／またはＲＦ電力が約４キロワット以上であり、バイアス電力がゼロキロワット超～約５００キロワット未満であること、を含むことができる。

いくつかの実施形態では、命令が記憶された非一時的コンピュータ可読媒体であって、それらの命令が、実行されたときに、タングステンの抵抗率を低減させる方法を実行させる、非一時的コンピュータ可読媒体において、この方法が、物理的気相堆積（ＰＶＤ）チャンバの処理容積内で、クリプトンのプロセスガスを用い、約４０ＭＨｚ～約７５ＭＨｚの周波数のＲＦ電力およびマグネトロンを使用して、プラズマを発生させること、基板にバイアス電力を適用すること、基板に近い高さで処理容積を取り囲んでいる電磁石に電流を適用すること、ならびにタングステンターゲットをスパッタリングして基板上にタングステン薄膜を堆積させることを含む。

いくつかの実施形態では、非一時的コンピュータ可読媒体の方法がさらに、バイアス電力が１３．５６ＭＨｚの周波数を有すること、ＲＦ電力がゼロキロワット超～約１０キロワットであること、ＲＦ電力が約４キロワットであること、バイアス電力がゼロワット超～約５００ワットであること、基板がケイ素から構成されるときに、基板上にタングステン薄膜を第１の温度で堆積させること、もしくは基板が窒化ケイ素から構成されるときに、基板上にタングステン薄膜を第２の温度で堆積させることであって、第１の温度が第２の温度とは異なる、堆積させること、ＲＦ電力が約６０ＭＨｚの周波数を有すること、タングステン薄膜の少なくとも約９０％が、基板の頂面に対してほぼ平行な１－１－０結晶方位面を有すること、磁場を使用して、ＰＶＤチャンバ内の電子密度および分布ならびに基板上の堆積物の均一性に影響を与えること、ならびに／またはタングステン薄膜が、２００オングストロームの厚さで、約９．５μΩｃｍ以下の抵抗率値を有すること、を含むことができる。

いくつかの実施形態では、低い抵抗率を有するタングステン膜を堆積させる装置が、ターゲットと基板支持体の間に配された処理容積を有し、約７５ｍｍ～約１５０ｍｍのターゲット－基板間間隔を有する物理的気相堆積（ＰＶＤ）チャンバであって、ターゲットが、タングステンでできており、処理容積内で発生したプラズマによってスパッタリングするように構成されている、ＰＶＤチャンバと、ターゲットのスパッタリング中に磁場を発生させるように構成されたマグネトロンと、処理容積内へクリプトンガスを供給するように構成されたプロセスガス供給源と、処理容積内で、約４０ＭＨｚ～約７５ＭＨｚの周波数で、クリプトンガスからプラズマを発生させるように構成されたＲＦ電源と、基板支持体上に置かれた基板にバイアスを供給するように構成されたバイアス電源と、基板支持体の頂面に近い高さで処理容積を取り囲んでおり、ＰＶＤチャンバ内の電子密度および分布ならびに基板上の堆積物の均一性に影響を与えるように構成された磁場源とを備えることができる。

いくつかの実施形態では、この装置がさらに、ＲＦ電源が、処理容積内で、約６０ＭＨｚの周波数および約４キロワットの電力でプラズマを発生させるように構成されていること、バイアス電源が、１３．５６ＭＨｚの周波数およびゼロワット超～約５００ワット未満の電力で動作するように構成されていること、磁場源が、デュアルコイルおよび調整可能な磁場を有する電磁石であること、ならびに／または磁場源が、ＰＶＤチャンバの外に配置され離隔された複数の永久磁石であること、を含むことができる。

以下では、他の実施形態および追加の実施形態を開示する。

上に概要を簡潔に示した、後により詳細に論じる本発明の原理の実施形態は、添付図面に示された本発明の原理の例示的な実施形態を参照することによって理解することができる。しかしながら、添付図面は、本発明の原理の典型的な実施形態だけを示しており、したがって、添付図面を、範囲を限定するものとみなすべきではない。これは、本発明の原理が、等しく有効な他の実施形態を受け入れる可能性があるためである。

本発明の原理のいくつかの実施形態による、プロセスチャンバを示す図である。 本発明の原理のいくつかの実施形態による、磁石によって取り囲まれた処理容積の上面図である。 本発明の原理のいくつかの実施形態による、タングステン堆積物の抵抗率を低減させる方法を示す図である。

理解を容易にするため、可能な場合には、図に共通する同一の要素を示すために、同一の参照符号を使用した。図は、原寸に比例して描かれておらず、明瞭にするために簡略化されていることがある。特段の言及がなくとも、１つの実施形態の要素および特徴が、別の実施形態に有益に組み込まれることがある。

この方法および装置は、タングステン（Ｗ）薄膜の抵抗率の低減を提供する。タングステンの結晶構造の大部分でより小さな平均自由行程（タングステン結晶方位１－１－０）が生み出されるように、タングステン薄膜を堆積させる。いくつかの実施形態では、堆積後のタングステン薄膜が、基板の頂面に対して平行な平面において９５％超の１－１－０結晶方位を有することができる。この方法および装置は、例えば、超短波（ｖｅｒｙ ｈｉｇｈ ｆｒｅｑｕｅｎｃｙ）（ＶＨＦ）プラズマ発生電源およびマグネトロンを備える物理的気相堆積（ＰＶＤ）チャンバを利用して、タングステンターゲットをスパッタリングし、バイアスされた基板上にタングステン薄膜を堆積させる。この例示的な組合せは、１－１－０結晶方位の成長を促進し、その結果、薄膜用途向けの低抵抗率タングステンを与える。

ダイナミックランダムアクセスメモリ（ＤＲＡＭ）ビット線では、長年、より低抵抗率の金属膜をＤＲＡＭビット線に提供する、ＤＣ電源によって堆積させたＰＶＤタングステンが使用されてきた。しかしながら、技術的ノードを経てデバイスが縮小するにつれて、タングステンの限界寸法（ＣＤ）はますます小さくなっていっており、その結果、薄膜タングステン（約１５ｎｍ以下）では抵抗率が高くなる。薄膜タングステンの抵抗率を低減させる以前の方法は機能的限界に達している。タングステンの使用を将来の技術的ノードに有利に拡張するため、本発明の原理の方法および装置は、薄膜タングステンの抵抗率を低減させることを可能にする。例えば、１００～３００オングストロームのタングステン膜に関しては、酸化物基板上で、ＤＣプラズマスパッタプロセスに比べて、タングステン膜抵抗率の約５％～１５％またはそれ以上の低減が達成可能である。１－１－０結晶方位は、ＤＣプラズマスパッタプロセスでの約６０％から、本発明の原理を使用したＶＨＦ ＲＦプラズマスパッタプロセスでの９０％超に増大する。例えば窒化ケイ素（ＳｉＮ）などの異なる基板でもタングステン１－１－０成長の増強が観察された。本発明の原理のこの利点は、例えばＤＲＡＭビット線基板上でよりいっそう劇的であり、ＶＨＦ ＲＦ ＰＶＤ Ｗを用いた場合、ＤＣプラズマスパッタプロセスに比べて、ＷＳｉＮ基板上で２０％を超える抵抗率低減が達成された。

堆積材料の結晶粒度、相構造、不純物、表面粗さおよび密度は、堆積後の膜の抵抗率を左右する。低抵抗率に関しては、表面粗さおよび密度よりも膜形態（ｆｉｌｍ ｍｏｒｐｈｏｌｏｇｙ）の方がはるかに重要であることを本発明者らは見出した。異なる膜形態は異なる結晶方位を示す。低抵抗率膜は、基板の表面平面に対して平行な平面により多くの１－１－０結晶方位を有するであろう。堆積層内の高レベルの１－１－０結晶方位は、ＡＦＭ（原子力顕微鏡）走査またはトップ型ＴＥＭ（透過電子顕微鏡）走査で見られる、羽状トポグラフィを有する柱状形態を有するであろう。ＲＦ電力の周波数、マグネトロンの動作、バイアス電力、温度および、低い圧力は全て、１－１－０結晶方位の形成に影響する。

図１は、タングステンの抵抗率を低減させる方法を実行することができる装置である。この装置は、ソースアセンブリ１１８、ターゲット１２４および基板支持体１３０を備えるＰＶＤチャンバ１００を含む。処理の間、ターゲットの近くに電子を閉じ込めるためにマグネトロンアセンブリ１３４が使用される。マグネトロンアセンブリ１３４は、オープン型、クローズド型、部分クローズド型などのマグネトロンアセンブリとすることができる。ＰＶＤチャンバ１００は、ターゲット１２４と基板支持体１３０の間に配された処理容積１２２を有する。シールド１２６によって処理容積１２２を取り囲むことができる。いくつかの実施形態では、ターゲットから基板までの距離１０４が約７５ｍｍ～約１５０ｍｍである。いくつかの実施形態では、ターゲットから基板までの距離１０４が約９０ｍｍ～約１５０ｍｍである。いくつかの実施形態では、ターゲットから基板までの距離１０４が約９５ｍｍである。処理容積１２２内でプラズマ１２０を発生させるため、ＲＦ電源１０２が、ＲＦマッチネットワーク１４０を通してＲＦ電力を供給する。いくつかの実施形態では、ＲＦ電源１０２が、約４０ＭＨｚ～約７５ＭＨｚの周波数のＲＦ電力を供給する。いくつかの実施形態では、ＲＦ電源１０２が、約５０ＭＨｚ～約７０ＭＨｚの周波数のＲＦ電力を供給する。いくつかの実施形態では、ＲＦ電源１０２が、約６０ＭＨｚの周波数のＲＦ電力を供給する。いくつかの実施形態では、ＲＦ電源１０２が、約６５ＭＨｚ以上の周波数のＲＦ電力を供給する。ＲＦ電力の周波数を増大させるとイオンエネルギー分布が変化する。周波数が大きいほど、堆積後のタングステン薄膜中に多くの１－１－０タングステン結晶方位が形成される。周波数の上限は主にチャンバ設計上の制限に依存する。いくつかの実施形態では、ＲＦ電源が、ゼロキロワット超～約１０キロワット以上の電力で動作する。いくつかの実施形態では、ＲＦ電源が、約３キロワット超～約１０キロワットの電力で動作する。いくつかの実施形態では、ＲＦ電源が、約４キロワットの電力で動作する。いくつかの実施形態では、ＲＦ電源が、約６キロワット～約１０キロワットの電力で動作する。電力が大きいほど、堆積後のタングステン薄膜中に多くの１－１－０結晶方位生成される。電力の上限は主に、応力に起因するＰＶＤチャンバの制限に依存する。超短波ＲＦは、基板１２８上のイオン密度も増大させる。

バイアス電源１１６は、バイアスマッチネットワーク１１４を通して基板１２８にバイアス電力を供給する。いくつかの実施形態では、バイアス電源１１６が、約１３．５６ＭＨｚの周波数のバイアス電力を供給する。いくつかの実施形態では、バイアス電源が、ゼロワット超～約５００ワットの電力で動作する。いくつかの実施形態では、バイアス電源が、約２００ワット～約４００ワットの電力で動作する。このバイアス電力は、基板電位を制御するため、および基板表面のイオンエネルギーを増大させるために使用される。いくつかの実施形態では、このＲＦ電力、バイアス電力およびマグネトロンの組合せが、ＰＶＤ堆積中の１－１－０面のタングステン結晶成長の促進を可能にする。タングステン１－１－０方位はより小さな平均自由行程およびより低い抵抗率を有し、このことは特に、薄膜堆積物に関して当てはまる。ＰＶＤチャンバ１００はさらに、プラズマ発生中にプロセスガスを処理容積１２２に供給するプロセスガス源１０６を含むことができる。いくつかの実施形態では、この処理ガスがクリプトンを含むことができる。クリプトンは、処理中に堆積材料に混入するプロセスガス材料の量を減らし、それによって堆積材料の純度を高めるために使用することができる。処理容積１２２の内側の圧力の調整を可能にするため、ＰＶＤチャンバ１００にさらに真空源１３２を含めることができる。圧力が低いほど、１－１－０結晶方位のより大きな成長が達成される。いくつかの実施形態では、この圧力を約１ミリトル～約１５ミリトルとすることができる。

処理中の基板１２８の温度の制御を可能にするため、ＰＶＤチャンバ１００はさらに、少なくとも１つの加熱要素１３８を含む加熱システム１３６を含むことができる。いくつかの実施形態では、加熱システム１３６が、摂氏約１５０度～摂氏約４５０度の温度に基板を維持することができる。いくつかの実施形態では、加熱システム１３６が、摂氏約２００度～摂氏約４００度の温度に基板を維持することができる。基板温度が高いほど、堆積材料中に大きな結晶粒度が形成される。１－１－０結晶方位の形成に対する基板温度の影響は、基板材料のタイプによって異なることを本発明者らは発見した（後の議論を参照されたい）。

バイアス電力を使用してＰＶＤチャンバを動作させているときには、マグネトロンの設計およびターゲット－マグネトロン間隔により、このバイアス電力が、基板の縁の再スパッタリングを基板の中心に比べて大きくすることを本発明者らは見出した。磁場源を使用して、基板の縁の大きな再スパッタリング比を低減させることができ、それによって膜の均一性を増大させることができることを本発明者らは発見した。この磁場源は、チャンバ内でのプラズマの発生および分布に影響を及ぼし、このことは基板上の堆積プロファイルに影響を及ぼす。いくつかの実施形態では、ＰＶＤチャンバ１００が、基板１２８に近い高さで処理容積１２２を取り囲む磁場源１０８を含むことができる。いくつかの実施形態では、磁場源１０８を電磁石、例えばデュアルコイル１１０、１１２を有する電磁石（図１に示されている）とすることができる。コイルを流れる電流のレベルおよび／またはコイルを流れる電流の方向を調整することにより、電磁石の磁場を処理中に調整することができる。いくつかの実施形態では、この電流をゼロアンペア超～約２５アンペアとすることができる。いくつかの実施形態では、この電流を約６アンペアとすることができる。いくつかの実施形態では、図２の上面図２００に示されているように、磁場源１０８が、処理容積１２２の周囲に離隔された複数の永久磁石２０２を含むことができる。この複数の永久磁石２０２は、処理容積１２２内の磁場分布に影響を与え、最終的に、基板上の堆積材料の均一性に影響を与えることを本発明者らは見出した。いくつかの実施形態では、永久磁石２０２を使用して、基板上の縁堆積を調整することができる。縁堆積に対する永久磁石２０２の向き（例えばＮ極が上またはＳ極が上の向き）の効果（例えば縁の堆積を増大または低減させる効果）は、チャンバおよび／またはマグネトロンの設計に依存する。

コントローラ１９８は、ＰＶＤチャンバ１００の動作、例えばマグネトロンの動作、基板温度および電磁場を含むＰＶＤチャンバ１００の動作を制御する。動作時、コントローラ１９８は、ＰＶＤチャンバ１００の性能を最適化するために、対応するそれぞれのシステムからのデータ収集およびフィードバックを可能にする。コントローラ１９８は一般に、中央処理ユニット（ＣＰＵ）１６０、メモリ１５８および支援回路１６２を含む。ＣＰＵ１６０は、工業セッティングで使用することができる任意の形態の汎用コンピュータプロセッサとすることができる。支援回路１６２は、ＣＰＵ１６０に従来どおりに結合されており、キャッシュ、クロック回路、入力／出力サブシステム、電源などを含むことができる。メモリ１５８には、上で説明した方法などのソフトウェアルーチンを記憶することができ、それらのソフトウェアルーチンは、ＣＰＵ１６０によって実行されたときに、ＣＰＵ１６０を、特定目的コンピュータ（コントローラ１９８）に変える。それらのソフトウェアルーチンはさらに、ＰＶＤチャンバ１００から遠隔に位置する第２のコントローラ（図示せず）によって記憶および／または実行することができる。

メモリ１５８は、ＣＰＵ１６０によって実行されたときに半導体プロセスおよび半導体機器の操作を容易にするための命令を含むコンピュータ可読ストレージ媒体の形態をとる。メモリ１５８の中の命令は、本発明の原理の方法を実施するプログラムなどのプログラム製品の形態をとる。このプログラムコードは、異なる多数のプログラミング言語のうちのいずれかに従うものとすることができる。一例では、コンピュータ・システムとともに使用するためのコンピュータ可読ストレージ媒体上に記憶されたプログラム製品として本開示を実施することができる。プログラム製品の（１つまたは複数の）プログラムは、（本明細書に記載された方法を含む）態様の機能を定義する。例示的なコンピュータ可読ストレージ媒体には、限定はされないが、情報が恒久的に記憶された書き込み不能なストレージ媒体（例えば、ＣＤ－ＲＯＭドライブによって読み出し可能なＣＤ－ＲＯＭディスク、フラッシュメモリ、ＲＯＭチップ、または任意のタイプの固体不揮発性半導体メモリなどのコンピュータ内のリードオンリーメモリデバイス）、および変更可能な情報が記憶された書き込み可能なストレージ媒体（例えば、ディスケットドライブ内のフロッピーディスクもしくはハードディスクドライブまたは任意のタイプの固体ランダムアクセス半導体メモリ）が含まれる。本明細書に記載された方法の機能を指示するコンピュータ可読命令を担持しているとき、このようなコンピュータ可読ストレージ媒体は本発明の原理の態様である。

図３は、いくつかの実施形態による、タングステン堆積物の抵抗率を低減させる方法３００である。ブロック３０２で、ＰＶＤチャンバの処理容積内で、プロセスガスとしてのクリプトンおよびタングステンターゲットをスパッタリングするための約４０ＭＨｚ～約７５ＭＨｚの周波数のＲＦ電力を、マグネトロンとともに使用して、プラズマを発生させる。マグネトロンは、プラズマによって生成された電子をターゲットの近くに閉じ込めて、基板上のイオン密度を増大させることを容易にする。クリプトンは、処理中に堆積材料に混入するプロセスガス材料の量を減らし、それによって堆積材料の純度を高め、堆積材料の抵抗率を低減させるために使用することができる。いくつかの実施形態では、ＲＦ電力が、約４０ＭＨｚ～約７０ＭＨｚの周波数を有する。いくつかの実施形態では、ＲＦ電力が、約５０ＭＨｚ～約７０ＭＨｚの周波数を有する。いくつかの実施形態では、ＲＦ電力が、約６０ＭＨｚの周波数を有する。いくつかの実施形態では、ＲＦ電力が、約６０ＭＨｚ以上の周波数を有する。ＲＦ電力の周波数を増大させるとイオンエネルギー分布が変化する。周波数が大きいほど、堆積後のタングステン薄膜中に多くの１－１－０タングステン結晶方位が形成される。周波数の上限は主にチャンバ設計上の制限に依存する。いくつかの実施形態では、ＲＦ電力が、ゼロキロワット超～約１０キロワットである。いくつかの実施形態では、ＲＦ電力が約４キロワットである。いくつかの実施形態では、ＲＦ電力が、約６キロワット～約１０キロワットである。電力が大きいほど、堆積後のタングステン薄膜中に多くの１－１－０結晶方位生成される。電力の上限は主に、応力に起因するＰＶＤチャンバの制限に依存する。超短波ＲＦは、基板表面のイオン密度も増大させる。

ブロック３０４で、基板にバイアス電力を適用する。いくつかの実施形態では、このバイアス電力が約１３．５６ＭＨｚの周波数を有する。いくつかの実施形態では、このバイアス電力がゼロワット超～約５００ワットである。いくつかの実施形態では、バイアス電源が、約２００ワット～約４００ワットの電力で動作する。このバイアス電力は、基板電位を制御するため、および基板表面のイオンエネルギーを増大させるために使用される。いくつかの実施形態では、ＰＶＤチャンバ内の電子密度および分布に影響を与えるため、ならびに基板上の堆積物の均一性に影響を与えるために、任意選択のブロック３０６で、処理容積を取り囲んでいる電磁石に電流を適用する。この電磁石は、基板支持体の頂面または存在するときには基板の頂面に近い高さで処理容積を取り囲む。いくつかの実施形態では、電磁石の代わりに永久磁石を使用することもできる。

ブロック３０８で、基板上にタングステンをスパッタリングして、タングステン薄膜を形成する。いくつかの実施形態では、このＲＦ電力、バイアス電力およびマグネトロンの組合せが、ＰＶＤ堆積中の１－１－０面のタングステン結晶成長の促進を可能にする。タングステン１－１－０方位はより小さな平均自由行程およびより低い抵抗率を有し、このことは特に、薄膜堆積物に関して当てはまる。いくつかの実施形態では、タングステン薄膜の少なくとも約９０％が、基板の頂面に対してほぼ平行な１－１－０結晶方位面を有し、このことは、タングステン薄膜の抵抗率を大幅に低減させる。本発明者らはさらに、異なる材料の基板上で堆積を実施するときには、タングステン１－１－０の結晶方位に温度が影響することを発見した。例えば、ＷＳｉ基板、ＷＳｉＮ基板およびＳｉＮ基板では、１－１－０結晶方位の最適形成のための基板温度が異なることがある。本発明の原理の方法は、厚さ２００オングストロームで約９．５μΩｃｍ以下の抵抗率値を有するタングステン薄膜を堆積させることを可能にする。いくつかの実施形態では、２００オングストロームの厚さで約９．０μΩｃｍ以下の抵抗率値を有するタングステン薄膜を堆積させることができる。

本発明の原理による実施形態は、ハードウェア、ファームウェア、ソフトウェアまたはこれらの任意の組合せで実施することができる。実施形態は、１つまたは複数のコンピュータ可読媒体を使用して記憶された命令であって、１つまたは複数のプロセッサによって読み出すことおよび実行することができる命令として実施することもできる。コンピュータ可読媒体は、機械（例えばコンピューティングプラットホーム、または１つもしくは複数のコンピューティングプラットホーム上で実行される「仮想機械」）が読むことができる形態の情報を記憶または伝送するための任意の機構を含むことができる。例えば、コンピュータ可読媒体は、適当な任意の形態の揮発性または不揮発性メモリを含むことができる。いくつかの実施形態では、コンピュータ可読媒体が、非一時的コンピュータ可読媒体を含むことができる。

以上の説明は、本発明の原理の実施形態を対象としているが、その基本的範囲を逸脱しない範囲で、本発明の原理の他の実施形態および追加の実施形態が考案される可能性がある。

Claims (20)

1. タングステンの抵抗率を低減させる方法であって、
   物理的気相堆積（ＰＶＤ）チャンバの処理容積内で、クリプトンのプロセスガスを用い、約６０ＭＨｚの周波数を有するＲＦ電力およびマグネトロンを使用して、プラズマを発生させること、
   基板に、約１３．５６ＭＨｚの周波数のバイアス電力を適用すること、ならびに
   タングステンターゲットをスパッタリングして前記基板上にタングステン薄膜を堆積させることを含み、前記タングステン薄膜の少なくとも約９０％が、前記基板の頂面に対してほぼ平行な１－１－０結晶方位面を有する、方法。
2. 前記基板がケイ素から構成されるときに、前記基板上に前記タングステン薄膜を第１の温度で堆積させること、または
   前記基板が窒化ケイ素から構成されるときに、前記基板上に前記タングステン薄膜を第２の温度で堆積させること
   をさらに含み、前記第１の温度が前記第２の温度とは異なる、
   請求項１に記載の方法。
3. 磁場を使用して、前記ＰＶＤチャンバ内の電子密度および分布ならびに前記基板上の堆積物の均一性に影響を与えること
   をさらに含む、請求項１に記載の方法。
4. 前記タングステン薄膜が、約２００オングストロームの厚さで、約９．５μΩｃｍ以下の抵抗率値を有する、請求項１に記載の方法。
5. 前記ＲＦ電力が約４キロワット以上であり、前記バイアス電力がゼロキロワット超～約５００キロワット未満である、請求項１に記載の方法。
6. 命令が記憶された非一時的コンピュータ可読媒体であって、前記命令が、実行されたときに、タングステンの抵抗率を低減させる方法を実行させ、前記方法が、
   物理的気相堆積（ＰＶＤ）チャンバの処理容積内で、クリプトンのプロセスガスを用い、約４０ＭＨｚ～約７５ＭＨｚの周波数のＲＦ電力およびマグネトロンを使用して、プラズマを発生させること、
   基板にバイアス電力を適用すること、
   前記基板に近い高さで前記処理容積を取り囲んでいる電磁石に電流を適用すること、ならびに
   タングステンターゲットをスパッタリングして前記基板上にタングステン薄膜を堆積させること
   を含む、非一時的コンピュータ可読媒体。
7. 前記バイアス電力が１３．５６ＭＨｚの周波数を有する、請求項６に記載の非一時的コンピュータ可読媒体。
8. 前記ＲＦ電力がゼロキロワット超～約１０キロワットである、請求項６に記載の非一時的コンピュータ可読媒体。
9. 前記ＲＦ電力が約４キロワットである、請求項８に記載の非一時的コンピュータ可読媒体。
10. 前記バイアス電力がゼロワット超～約５００ワットである、請求項６に記載の非一時的コンピュータ可読媒体。
11. 前記方法が、
    前記基板がケイ素から構成されるときに、前記基板上に前記タングステン薄膜を第１の温度で堆積させること、または
    前記基板が窒化ケイ素から構成されるときに、前記基板上に前記タングステン薄膜を第２の温度で堆積させること
    をさらに含み、前記第１の温度が前記第２の温度とは異なる、
    請求項６に記載の非一時的コンピュータ可読媒体。
12. 前記ＲＦ電力が約６０ＭＨｚの周波数を有する、請求項６に記載の非一時的コンピュータ可読媒体。
13. 前記タングステン薄膜の少なくとも約９０％が、前記基板の頂面に対してほぼ平行な１－１－０結晶方位面を有する、請求項６に記載の非一時的コンピュータ可読媒体。
14. 前記方法が、
    磁場を使用して、前記ＰＶＤチャンバ内の電子密度および分布ならびに前記基板上の堆積物の均一性に影響を与えること
    をさらに含む、請求項６に記載の非一時的コンピュータ可読媒体。
15. 前記タングステン薄膜が、２００オングストロームの厚さで、約９．５μΩｃｍ以下の抵抗率値を有する、請求項６に記載の非一時的コンピュータ可読媒体。
16. 低い抵抗率を有するタングステン膜を堆積させる装置であって、
    ターゲットと基板支持体の間に配された処理容積を有し、約７５ｍｍ～約１５０ｍｍのターゲット－基板間間隔を有する物理的気相堆積（ＰＶＤ）チャンバであって、前記ターゲットが、タングステンでできており、前記処理容積内で発生したプラズマによってスパッタリングするように構成されている、ＰＶＤチャンバと、
    前記ターゲットのスパッタリング中に磁場を発生させるように構成されたマグネトロンと、
    前記処理容積内へクリプトンガスを供給するように構成されたプロセスガス供給源と、
    前記処理容積内で、約４０ＭＨｚ～約７５ＭＨｚの周波数で、前記クリプトンガスからプラズマを発生させるように構成されたＲＦ電源と、
    前記基板支持体上に置かれた基板にバイアスを供給するように構成されたバイアス電源と、
    前記基板支持体の頂面に近い高さで前記処理容積を取り囲んでおり、前記ＰＶＤチャンバ内の電子密度および分布ならびに前記基板上の堆積物の均一性に影響を与えるように構成された磁場源と
    を備える装置。
17. 前記ＲＦ電源が、前記処理容積内で、約６０ＭＨｚの周波数および約４キロワットの電力でプラズマを発生させるように構成されている、請求項１６に記載の装置。
18. 前記バイアス電源が、１３．５６ＭＨｚの周波数およびゼロワット超～約５００ワット未満の電力で動作するように構成されている、請求項１６に記載の装置。
19. 前記磁場源が、デュアルコイルおよび調整可能な磁場を有する電磁石である、請求項１６に記載の装置。
20. 前記磁場源が、前記ＰＶＤチャンバの外に配置され離隔された複数の永久磁石である、請求項１６に記載の装置。

Images