CN112020572B - 在物理气相沉积腔室中沉积的层中的电阻区(ra)控制 - Google Patents
在物理气相沉积腔室中沉积的层中的电阻区(ra)控制 Download PDFInfo
- Publication number
- CN112020572B CN112020572B CN201980019611.1A CN201980019611A CN112020572B CN 112020572 B CN112020572 B CN 112020572B CN 201980019611 A CN201980019611 A CN 201980019611A CN 112020572 B CN112020572 B CN 112020572B
- Authority
- CN
- China
- Prior art keywords
- source material
- substrate
- power
- target assembly
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
- C23C14/081—Oxides of aluminium, magnesium or beryllium
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3492—Variation of parameters during sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/225—Oblique incidence of vaporised material on substrate
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3464—Sputtering using more than one target
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
- H01J37/3411—Constructional aspects of the reactor
- H01J37/3447—Collimators, shutters, apertures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
- H01J37/3464—Operating strategies
- H01J37/3473—Composition uniformity or desired gradient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
- H01J37/3476—Testing and control
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
- H01J37/3476—Testing and control
- H01J37/3482—Detecting or avoiding eroding through
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Hall/Mr Elements (AREA)
- Physical Vapour Deposition (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本文提供了将介电氧化物层沉积在PVD腔室中设置的或经由PVD腔室处理的一个或多个基板顶部的方法。在一些实施方式中,此种方法包括:在源材料处于第一磨蚀状态时并且在将第一量的RF功率提供到靶组件时将源材料从靶组件溅射到第一基板上,以将介电氧化物层沉积到具有期望电阻区的第一基板上;以及随后在源材料处于第二磨蚀状态时并且在将第二量的RF功率提供到靶组件时将源材料从靶组件溅射到第二基板上,其中第二量的RF功率低于第一量的RF功率达经计算以维持期望电阻区的预定量。
Description
技术领域
本公开内容的实施方式大体涉及处理半导体装置的方法。
背景技术
溅射,或者称为物理气相沉积(PVD),在制造半导体集成电路中沉积金属及有关材料(诸如金属氧化物)时使用。典型的PVD工艺使用藉由将RF功率供应到靶形成的等离子体结合靶表面处的磁性约束来从靶溅射材料。然而,由发明者观察到使用供应到靶的RF功率的缺点是:在一个或多个沉积层或膜堆叠中的电阻区(“RA”)的一致性随着靶材料磨蚀而减弱。发明者相信,不一致的RA不利于半导体装置(诸如MRAM装置和膜堆叠)的稳定性及稳健(robust)制造。发明者亦观察到,沉积层(诸如MGO)的厚度可能是在靶的使用期限内RA上升趋势及不一致性的根本原因。随着沉积层的厚度增加,在靶的整个寿命期限内RA改变。
当比较在经由PVD腔室中处理的多个半导体装置时可以藉由增加、减少所测量RA的偏移来直接看到的RA不一致性在包括MRAM装置的半导体装置制造方面存在问题。发明者已经观察到,RA不一致性导致批次不一致性并且趋于显示为随靶寿命变化。
因此,发明者已经提供可以有利地用于在靶的整个寿命期限内改进RA均匀性和稳健批次制造时沉积材料的方法的实施方式。
发明内容
本文提供了将含金属层沉积在物理气相沉积(PVD)工艺腔室中设置的基板顶部的方法。在一些实施方式中,一种将介电氧化物层沉积在物理气相沉积(PVD)腔室中的一个或多个膜堆叠中的一个或多个基板顶部的方法包括:在源材料处于第一磨蚀状态时并且在将第一量的RF功率提供到靶组件时将源材料从靶组件溅射到第一基板上,以将介电氧化物层沉积到具有期望电阻区的第一基板上;以及随后在源材料处于第二磨蚀状态时并且在将第二量的RF功率提供到靶组件时将源材料从靶组件溅射到第二基板上,其中第二量的RF功率低于第一量的RF功率达经计算以维持期望电阻区的预定量。
在另一实施方式中,一种将氧化镁层沉积在物理气相沉积(PVD)腔室中的一个或多个基板顶部的方法包括:在氧化镁源材料处于第一磨蚀状态时并且在将第一量的RF功率提供到靶组件时将氧化镁源材料从靶组件溅射到第一基板上,以将氧化镁层沉积到具有期望电阻区的第一基板上;以及随后在氧化镁源材料处于第二磨蚀状态时并且在将第二量的RF功率提供到靶组件时将氧化镁源材料从靶组件溅射到第二基板上,其中第二量的RF功率低于第一量的RF功率达经计算以维持期望电阻区的预定量。
在另一实施方式中,一种其上存储有指令的非暂时性计算机可读介质(non-transitory computer readable medium),当执行这些指令时致使一种将介电氧化物层沉积在物理气相沉积(PVD)腔室中的一个或多个膜堆叠中的一个或多个基板顶部的方法,包括:在源材料处于第一磨蚀状态时并且在将第一量的RF功率提供到靶组件时将源材料从靶组件溅射到第一基板上,以将介电氧化物层沉积到具有期望电阻区的第一基板上;以及随后在源材料处于第二磨蚀状态时并且在将第二量的RF功率提供到靶组件时将源材料从靶组件溅射到第二基板上,其中第二量的RF功率低于第一量的RF功率达经计算以维持期望电阻区的预定量。
在另一实施方式中,一种将介电氧化物层沉积在物理气相沉积(PVD)腔室中的一个或多个基板顶部的方法包括:在源材料处于第一磨蚀状态时并且在将第一量的RF功率提供到靶组件时将源材料从靶组件溅射到第一基板上达第一沉积持续时间,以将第一介电氧化物层沉积到具有期望电阻区的第一基板上;以及随后在源材料处于第二磨蚀状态时并且在将第一量的RF功率提供到靶组件时从靶组件溅射源材料以将具有期望电阻区的第二介电氧化物层沉积到第二基板上达第二沉积持续时间,其中第二沉积持续时间低于第一沉积持续时间达经计算以维持期望电阻区的预定量。
在一些实施方式中,一种将介电氧化物层沉积在物理气相沉积(PVD)腔室中的一个或多个膜堆叠中的一个或多个基板顶部的方法包括:在源材料处于第一磨蚀状态时并且在将第一量的RF功率提供到靶组件时将源材料从靶组件溅射到第一基板上,以将介电氧化物层沉积到具有期望电阻区的第一基板上;以及随后在源材料处于第二磨蚀状态时并且在将第二量的RF功率提供到靶组件时将源材料从靶组件溅射到第二基板上,其中第二量的RF功率低于第一量的RF功率达足够维持期望电阻区的预定量。
下文描述了本发明的其他及进一步的实施方式。
附图说明
上文所简要概述并且在下文更详细论述的本公开内容的实施方式可以通过参照在附图中描绘的本公开内容的说明性实施方式来理解。然而,附图仅示出本公开内容的典型实施方式,并且因此不应被认为对范围的限制,因为本公开内容可允许其他同等有效的实施方式。
图1是示出根据本公开内容的一些实施方式将介电氧化物层沉积在物理气相沉积(PVD)腔室中的一个或多个膜堆叠中的一个或多个基板顶部的方法的流程图。
图2是示出将氧化镁层沉积在物理气相沉积(PVD)腔室中的一个或多个基板顶部的方法的流程图。
图3描绘了根据本公开内容的一些实施方式的处理腔室的示意性截面图。
图4是示出根据本公开内容的一些实施方式将介电氧化物层沉积在物理气相沉积(PVD)腔室中的一个或多个基板顶部的方法的流程图。
图5是根据本公开内容的包括一个或多个基板顶部的氧化镁层的膜堆叠。
为了便于理解,已尽可能地使用相同的附图标记来标识各图中共有的相同元件。各图并非按比例绘制,并且为了清楚起见可简化。一个实施方式的元件和特征可有利地并入其他实施方式中,而无需进一步叙述。
具体实施方式
本公开内容涉及将介电氧化物层沉积在物理气相沉积(PVD)腔室中的一个或多个膜堆叠中的一个或多个基板顶部的方法。本文所描述的方法有利地促进适于在半导体装置(诸如MRAM装置)中使用的一个或多个介电氧化物层的沉积,包括例如氧化镁层,这些具有有利的电阻区一致性及其稳健制造。本文所描述的方法亦有利地在形成半导体装置时补偿功率或沉积时间,所述半导体装置诸如包括与材料的磁性隧道结(magnetic tunneljunction;MTJ)的MRAM膜堆叠,诸如薄氧化镁膜或薄磁层膜,以便在PVD腔室靶材料的寿命期限内促进在一个或多个膜堆叠中的多个基板中的均匀RA。
图1描绘了用于将层沉积在图3所描述类型的物理气相沉积处理系统中设置的基板顶部的方法100的流程图。图3描绘了根据本公开内容的一些实施方式的物理气相沉积(PVD)处理系统(诸如处理腔室300)的简化截面图。适用于执行本文所描述的方法100的其他PVD腔室的实例包括均可从美国加州圣克拉拉市的应用材料公司商购获得的CIRRUSTM和AVENIRTM PVD处理腔室。在实施方式中,PVD腔室可包括磁控管。
方法100开始于将基板336提供到PVD处理腔室,例如,图3所示的处理腔室300。图3所描绘的处理腔室300包括基板支撑件332、靶组件306、以及来自设置在支撑件307上的靶组件306的源材料301。如下文关于图3所描述的,处理腔室300进一步包括RF电源314,其用于将RF能量提供到包括源材料301的靶组件306。尽管将RF电源图示为连接至阴极302,RF电源可连接至多个阴极,诸如阴极302和阴极303(用于为靶组件306供电)。在实施方式中,可提供至少第一靶组件(诸如靶组件304)和第二靶组件(诸如靶组件306)。靶组件可为在本领域中已知的构造,并且可包括如本文所描述的一个或多个介电靶、金属靶、或MGO靶。在实施方式中,方法100的步骤包括在制造此种MRAM装置期间在磁阻随机存取存储器(MRAM)膜堆叠上执行的工艺。例如,图5示出了由非磁性介电材料(诸如氧化镁(MGO))构成的MRAM装置的MRAM膜堆叠,诸如包括隧道层(tunnel layer)508的膜堆叠502,隧道层508包括磁性隧道结(MTJ)。MRAM膜堆叠(诸如膜堆叠502)可包括三个层、或在本领域中已知的用于在半导体装置中使用的形成MRAM膜堆叠的多个膜层。
在实施方式中,基板336可以是具有任何合适的几何形状(诸如圆形晶片、方形、矩形、或类似者)的任何合适的基板。基板336可包括任何合适的材料,诸如硅(Si)、氧化硅(SiO2)、氮化硅(SiN)、玻璃、其他介电材料、或类似者中的一种或多种,并且可具有在基板336顶部设置的一层或多层其他材料。在一些实施方式中,基板336可包括低介电常数介电材料的上层,并且在一些实施方式中,可包括超低介电常数介电材料的上层。如本文所使用的,超低介电常数介电材料包括介电常数值小于或等于约2.5的介电材料。基板336可以是空白基板(例如,在基板上不设置有特征),或基板336可具有在基板中或在基板上形成的特征(诸如过孔(via)或沟槽)、或高深宽比特征,例如,用于硅穿孔(through silicon via;TSV)应用或类似者。如本文所使用的高深宽比特征可包括具有至少约5∶1的高度与宽度深宽比(例如,高深宽比)的那些特征。
在实施方式中,基板336包括适用于形成MRAM装置或MRAM装置的磁性隧道结(MTJ)的多个膜。在一些实施方式中,基板可包括多层磁堆叠。在一些实施方式中,基板可包括MRAM装置中的存储器单元或通常包括由非磁性介电材料分离的两组磁层的多层结构。在实施方式中,一个或多个层经沉积为用于形成基板336的上覆的覆盖膜(blanket film),并且随后经图案化以形成MRAM装置。在一些实施方式中,MRAM装置可包括顶部电极层、自由磁层、隧道层、磁堆叠(诸如合成反铁磁体或多层磁堆叠)、底部电极、以及可选地包括阻挡层。在实施方式中,基板336包括如本文所描述的适用于包括在一个或多个基板顶部的氧化镁层的一个或多个基板。在实施方式中,基板336包括适用于其上沉积氧化镁层的一个或多个膜堆叠中的一个或多个基板。在实施方式中,基板336包括非磁性介电材料,诸如根据本公开内容所沉积的氧化镁(MGO)。
在102处,在源材料301处于第一磨蚀状态时并且在将第一量的RF功率提供到靶组件306时,从靶组件306溅射源材料301,以在处理腔室300的处理区域305内形成等离子体并且例如将介电氧化物层沉积到基板336上。在实施方式中,在源材料301处于第一磨蚀状态时,在将第一量的RF功率提供到靶组件306时,将源材料301从靶组件306溅射到基板336(诸如第一基板)上,以将介电氧化物层沉积到具有期望电阻区的第一基板上。在实施方式中,介电氧化物层包括MGO或由MGO组成,所述MGO沉积到5至20埃、或5至10埃的厚度。在实施方式中,将形成等离子体的气体提供到处理腔室300的处理区域305。形成等离子体的气体可包括一种或多种惰性气体,诸如稀有气体、或其他惰性气体。例如,合适的形成等离子体的气体的非限制性实例包括氩(Ar)、氦(He)、氙(Xe)、氖(Ne)、氢(H2)、氮(N2)、氧(O2)、或类似者中的一种或多种。
在一些实施方式中,将第一量的RF功率提供到靶组件306,以将形成等离子体的气体点燃为处理腔室300的处理区域305内的等离子体。第一量的RF功率是适于在处理区域305内形成等离子体的RF功率量,并且可取决于腔室大小、几何形状、或类似者而变化。例如,在一些实施方式中,第一量的RF功率为约500至约20000瓦、约1000至约10,000瓦、或约1500至约8000瓦。
在实施方式中,从靶组件306溅射源材料301以将含金属层沉积到基板336上。源材料301最初处于第一磨蚀状态。在一些实施方式中,处于第一磨蚀状态的源材料301实质上未被磨蚀(亦即,处于或非常接近靶寿命的开始)。在一个实施方式中,实质上未被磨蚀的源材料包括存在至少99.9%的源或由所述源组成。在一些实施方式中,源材料是适用于将介电氧化物层沉积在物理气相沉积(PVD)腔室中的一个或多个膜堆叠中的一个或多个基板顶部的材料。在一些实施方式中,源材料包括氧化镁或由氧化镁组成。在一些实施方式中,源材料301可包括适用于在基板336上形成含金属层的金属、金属合金、或类似者中的一种或多种。例如,源材料301可包括镁、氧化镁、钛(Ti)、钽(Ta)、钴(Co)、钨(W)、铝(Al)、或类似者中的一种或多种。在实施方式中,源材料301可包括镁、氧化镁、钛(Ti)、钽(Ta)、钴(Co)、钨(W)、或铝(Al)之一。在维持PVD腔室中的第一压力的同时,使用等离子体溅射来自源材料301的金属原子。第一压力是足以使从靶溅射的大部分金属原子电离(ionize)的压力。第一压力可取决于处理腔室的几何形状(诸如基板大小、靶到基板的距离、和类似者)。
当将介电氧化物层(诸如氧化镁层)沉积在物理气相沉积(PVD)腔室层中的一个或多个膜堆叠中的一个或多个基板顶部时,发明者已经观察到,在靶组件306的寿命期限内减少RF功率允许在基板336之上的沉积层的一致RA,其有利于形成在整个批次中具有实质上均匀的RA的一个或多个(诸如多个)半导体装置。此外,随着靶使用期限变化而减少递送到靶组件的RF功率进一步有利地便于稳健的半导体装置制造。在实施方式中,根据本公开内容的包括氧化镁层的膜堆叠的期望电阻区在2与20ohm[um2]之间。在实施方式中,氧化镁层是介电层。在一些实施方式中,其中一致RA由如本文所描述的功率补偿实现,沉积时间可以是固定的,使得均匀的沉积持续时间在整个靶寿命(诸如,例如100kWhr的MGO靶寿命)内每隔一段时间重复。例如,在实施方式中,沉积的持续时间可固定于45秒、49秒、50秒、或60秒或处于在约30至约60秒之间的单一固定的持续时间。
因此,在104处,在上文所描述的102之后,在源材料301处于第二磨蚀状态时并且在将第二量的RF功率提供到靶组件306时,执行从靶组件306溅射源材料301,其中第二量的RF功率低于第一量的RF功率达经计算或足够维持期望电阻区的预定量。在实施方式中,在源材料处于第二磨蚀状态时并且在将第二量的RF功率提供到靶组件时,将源材料301从靶组件306溅射到第二基板上,其中第二量的RF功率低于第一量的RF功率达经计算或足够维持期望电阻区的预定量。在实施方式中,第二基板与基板336相同,并且可包括如上文关于基板336描述的一个或多个层。在实施方式中,第二磨蚀状态与第一磨蚀状态不同,例如,并且可包括例如在使用20kWhrs、使用40kWhrs、使用60kWhrs或使用在20至100kWhrs之间之后形成的磨蚀条件。在一些实施方式中,在溅射源材料301时,随着源材料301磨蚀,提供给靶组件的RF功率的量减少了经计算或足够维持膜堆叠(包括MGO层)的期望电阻区的预定量。例如,预定量可通过以下操作确定:确定当源材料301处于第二磨蚀状态(例如,与第一磨蚀状态相比磨蚀更多)时适用于维持预定RA的RF功率的量(亦即,第二RF量)。或者,例如,预定量可通过以下操作确定:确定当处于第二磨蚀状态时适用于将RA维持在RA的预定容差或范围内(例如,当源材料301处于第一磨蚀状态时)的RF功率的量(亦即,第二RF量)。
在实施方式中,第二量的RF功率低于第一量的RF功率约75至300W,或低于第一量的RF功率约1至100W、或低于第一量的RF功率约1至200W。
在实施方式中,期望RA可取决于应用而变化。例如,在根据本公开内容制造多个基板或膜堆叠期间,包括各个层的各个基板可具有不同的期望RA或预定RA。在一些实施方式中,随着靶从第一磨蚀状态磨蚀到第二磨蚀状态,RA可保持固定、实质上固定、或在预定范围内。例如,在一些实施方式中,在靶寿命内可以将RA控制在约+/-5%、4%、3%、2%或1%内(例如,在其中将所沉积材料的电阻率控制在约+/-5%、4%、3%、2%或1%范围内的非限制性实例中。)在一些实施方式中,在靶寿命内可以将RA控制在约+/-2%内(例如,在其中将所沉积材料的RA控制在约+/-2%范围内的非限制性实例中)。在一些实施方式中,在靶寿命内可以将RA控制在约+/-2%内(例如,在其中所沉积材料是MGO并且控制在约+/-2%范围内的非限制性实例中)。在一些实施方式中,在靶寿命内可以将RA控制在约+/-1.5%内。
确定第二量的RF功率可据经验或通过模型化来确定。例如,在给定特定的期望基板的情况下,在靶组件及其源材料的整个寿命期限内的各个时间处,本领域的技术人员可测量基板的RA。例如,在使用固定的沉积持续时间及已知功率的情况下,在不同的功率水平下,在靶寿命(其可以是100kWhr)期限内的不同kWh下,本领域的技术人员可以测量RA。在不同的功率水平下,在靶寿命期限内的各个时间处测量特定基板时,可针对在100kWhr内线性或实质上线性功率量获得RA测量值。本领域的技术人员可确定用于特定基板的多项式,以计算功率补偿量、或用于减少足够维持期望电阻区的第一量的RF功率的预定量。由此,多个基板(诸如第一基板和第二基板)可经由如本文所描述的PVD腔室处理,并且随着靶随时间磨蚀,维持一致RA。在实施方式中,多个基板是实质上类似的,诸如一批基板或半导体装置(诸如MRAM装置)。
在下文进一步描述的其他实施方式中,沉积时间不是固定的并且可以经调节为在根据本公开内容制成的一个或多个基板或膜堆叠中补偿RA。确定第二沉积持续时间可据经验或通过模型化来确定。在不同的调节时间处,在靶寿命期限内的各个时间处测量特定基板时,可针对在靶寿命或100kWhr内线性或实质上线性沉积时间(秒)获得RA测量值。本领域的技术人员可确定用于特定基板的多项式,以计算时间补偿量、或用于减少足够维持期望电阻区的第一沉积持续时间的预定量。由此,多个基板(诸如第一基板和第二基板)可经由如本文所描述的PVD腔室处理,并且随着靶随时间磨蚀,维持一致RA。在实施方式中,多个基板是实质上类似的,诸如一批基板或半导体装置(诸如MRAM装置)。
返回参见图1的工艺步骤,关于如本文所描述的功率补偿,在一些实施方式中,处于第二磨蚀状态的源材料301实质上经磨蚀(亦即,处于或非常接近靶寿命结束)。在一些实施方式中,施加到靶组件306的RF功率以线性速率从处于第一磨蚀状态的第一量减小到处于第二磨蚀状态的第二量。
视情况,耦接至靶组件306的辅助能量源312可将如上文描述的RF功率(或在实施方式中,DC功率)提供到靶组件306以朝向靶组件306引导等离子体。在一些实施方式中,尽管所施加的DC功率的量可取决于腔室几何形状(例如,靶大小或类似者)而改变,DC功率可从约1至约20千瓦(kW)变化。在一些实施方式中,DC功率亦可在靶寿命期限内以与上文针对RF功率所描述的相同的方式来调节。DC功率可经调节以控制所溅射的金属原子在基板上的沉积速率。例如,增加DC功率可以导致增加等离子体与靶的相互作用或增加从靶溅射金属原子。在一些实施方式中,DC功率可经调节以维持DC功率与RF功率的比率为约2∶1至约10∶1。
在一些实施方式中,PVD腔室,诸如,例如,多阴极PVD腔室(例如,处理腔室300)包括多个阴极,诸如具有如上文描述的多个对应靶的阴极302、阴极303,或在一些实施方式中,例如,附接到腔室主体的五个阴极(例如,经由腔室主体适配器308)。处理腔室包括基板支撑件332,其具有用于支撑基板336的支撑表面334。处理腔室300包括开口350(例如,狭缝阀),终端受动器(end effector)(未示出)可穿过所述开口延伸以将基板336放置到升降销(未示出)上,用于将基板降低到支撑表面334上。
在图3所示的实施方式中,将每个靶设置在相对于支撑表面334的预定角度α处。在一些实施方式中,角度α可在约10°至约50°之间。基板支撑件包括经由匹配网络342耦接至设置在基板支撑件332中的偏置电极340的RF偏置电源338。腔室主体适配器308耦接至处理腔室300的腔室主体310的上部并且接地。在一些实施方式中,每个阴极可以具有DC电源,诸如辅助能量源312或RF电源314,以及相关联的磁控管。在实施方式中,双电源配置允许DC供电工艺和RF供电工艺二者在相同的处理腔室(诸如处理腔室300)中发生。在RF电源314的情况下,RF电源314经由RF匹配网络315耦接至阴极302,或视情况耦接至阴极303。由RF电源314供应的RF能量的频率可从约13.56MHz至约162MHz或更高范围内变化。例如,可以使用非限制性频率,诸如13.56MHz、27.12MHz、60MHz、或162MHz。
RF偏置电源338可耦接至基板支撑件332,以便引起基板336上的负DC偏置。另外,在一些实施方式中,负DC自偏置可在处理期间在基板336上形成。例如,由RF偏置电源338供应的RF能量的频率可从约2MHz至约60MHz变化,例如,可以使用非限制性频率,诸如2MHz、13.56MHz、或60MHz。在其他应用中,基板支撑件332可接地或保持电气浮动。
屏蔽件(shield)316旋转地耦接至腔室主体适配器308并且由所有阴极共享。取决于需要同时溅射的靶数量,旋转屏蔽件316可具有一个或多个孔以暴露对应的一个或多个靶。屏蔽件316限制或消除在多个靶(诸如靶组件304、306)之间的交叉污染。例如,在其中提供五个阴极的一些实施方式中,屏蔽件316可包括至少一个孔(诸如孔318)以暴露待溅射的靶组件304以及包括至少一个凹穴(pocket)320,以容纳未被溅射的靶(例如,金属靶或MGO靶,诸如靶组件306)。屏蔽件316经由轴322旋转地耦接至腔室主体适配器308。在一些实施方式中,屏蔽件316具有一个或多个侧壁,所述侧壁经配置为围绕在内部或内部容积内的处理容积,诸如处理区域305。
致动器324耦接至与屏蔽件316相对的轴322。如由箭头326指出,致动器324被配置为旋转屏蔽件316,并且如由箭头328指出,沿着处理腔室300的中心轴330向上及向下移动屏蔽件316。当将屏蔽件316向上移动到缩回位置中以使得屏蔽件围绕孔318的面在靶(例如,介电靶或靶组件304)面对基板336的面之后时,最小化在围绕靶的暗区(dark space)中(例如,在孔318的侧壁上)溅射的材料。因此,归因于已经在暗区中积累的材料溅射,从一个靶(例如,介电靶,诸如靶组件304)溅射的材料不污染另一个靶(例如,金属靶或MGO靶,例如,靶组件306)。
处理腔室300亦使用屏蔽件316来围绕内部容积,诸如处理腔室300的处理区域305,并且保护除了靶之外的其他腔室部件(诸如靶组件304、306)不被破坏和/或不被处理所污染。在处理期间,将来自靶组件304、306的源材料溅射到基板336上。溅射工艺在基板336的表面上形成源材料的薄沉积层或膜。然而,溅射工艺不仅将源材料沉积在基板336上,亦将源材料沉积在屏蔽件316和内部容积(诸如处理区域305)的其他表面上。额外沉积物是在除基板336以外的表面上的非所要的涂层或沉积,并且可产生颗粒,这些颗粒可以从内表面脱离并且落到基板336上。这些颗粒可在基板336的表面上的沉积层或膜中导致缺陷。对于基板处理而言,颗粒产生是重要且长期存在的问题。
处理腔室300可包括多个RF接地环344,以当屏蔽件处于缩回位置时,提供屏蔽件316到接地腔室主体适配器308的改进的接地。RF接地环344通过最小化等离子体与屏蔽件之间的能量来有利地防止屏蔽件316带有负电荷。
处理腔室300可进一步包括处理气体供应器346,以将预定的处理气体供应到内部容积,诸如处理腔室300的处理区域305。例如,在如下文更详细论述地已经溅射金属靶(诸如靶组件306)之后,处理气体供应器346可将氧气供应到内部容积,诸如处理区域305。处理腔室300亦可包括流体地耦接至内部容积(诸如处理区域305)的排气泵348,以排放处理气体并且便于维持处理腔室300内部的期望压力。压力水平调节在本发明原理的一些实施方式中使用并且在下文更详细地论述。
处理腔室300可以在处理许多新的存储器产品时使用,诸如,例如,自旋转移扭矩磁随机存取存储器(spin-transfer torque magnetic random access memory;STT-MRAM)。STT-MRAM具有分层的沉积堆叠,其取决于关键隧道阻挡层。用于阻挡层的典型介电材料是氧化镁(MgO)。例如,MgO阻挡层可以使用RF功率作为MgO来沉积(MgO溅射靶用于晶片沉积)。然而,归因于在处理腔室的内表面上累积介电材料,不能利用介电膜有效地操作DC功率。AC供电工艺(诸如RF供电工艺)使用介电材料效果更佳。
控制器394可经提供并经耦接至PVD处理系统(诸如处理腔室300)的各个部件以控制系统操作。控制器394包括中央处理单元(CPU)319、存储器372、及支持电路373。控制器394可直接或经由与特定处理腔室和/或支持系统部件相关联的计算机(或控制器)来控制PVD处理系统(诸如处理腔室300)。控制器394可以是能够在工业环境中用于控制各个腔室和子处理器的任何形式的通用计算机处理器中的一个。控制器394的存储器或计算机可读介质372可以是容易取得的存储器中的一个或多个,诸如随机存取存储器(RAM)、只读存储器(ROM)、软盘、硬盘、光学存储介质(例如,光盘或数字视频光盘)、闪存驱动器(flashdrive)、或任何其他形式的数字存储器(本地或远程)。支持电路373耦接至CPU 319,用于以常规方式支持处理器。这些电路包括高速缓冲存储器(cache)、电源供应器、时钟电路、输入/输出电路系统(circuitry)及子系统、以及类似者。如本文所描述的本发明的方法可作为软件程序存储在存储器372中,所述软件程序可经执行或经调用,用于以本文描述的方式控制PVD处理系统(诸如处理腔室300)的操作。软件程序亦可由第二CPU(未示出)存储和/或执行,所述第二CPU位于远离由CPU 319控制的硬件的位置。
仍参见图1,以及方法100的工艺步骤,在一些实施方式中,本公开内容涉及一种将介电氧化物层沉积在物理气相沉积(PVD)腔室中的一个或多个膜堆叠中的一个或多个基板顶部的方法。在工艺步骤110处,工艺包括在源材料处于第一磨蚀状态时并且在将第一量的RF功率提供到靶组件时将源材料从靶组件溅射到第一基板上,以将介电氧化物层沉积到具有期望电阻区的第一基板上。在120处,工艺步骤包括随后在源材料处于第二磨蚀状态时并且在将第二量的RF功率提供到靶组件时将源材料从靶组件溅射到第二基板上,其中第二量的RF功率低于第一量的RF功率达经计算或足够维持期望电阻区的预定量。在实施方式中,方法100包括计算用于在靶组件的使用期限内维持一个或多个膜堆叠的期望电阻区的功率减少或RF功率减少的预定量。在实施方式中,处于第二磨蚀状态的源材料经部分或实质上磨蚀。在实施方式中,处于第一磨蚀状态的源材料实质上未被磨蚀。在实施方式中,在第一磨蚀状态下提供到靶组件的第一量的RF功率以线性速率减小到在第二磨蚀状态下提供到靶组件的第二量的RF功率。在实施方式中,源材料是镁、氧化镁、钛(Ti)、钽(Ta)、钴(Co)、钨(W)、或铝(Al)中的一个。在实施方式中,源材料包括氧化镁或由氧化镁组成。在一些实施方式中,工艺步骤包括在溅射源材料时提供形成等离子体的气体,所述气体包括氩(Ar)、氦(He)、氙(Xe)、氖(Ne)、氢(H2)、氮(N2)、或氧(O2)中的一个或多个。在实施方式中,第一量的RF功率为约500W至约20000W。在一些实施方式中,第二量的RF功率低于第一量的RF功率约1至100W。在一些实施方式中,第二量的RF功率低于第一量的RF功率约1至200W。
现在参见图2,在实施方式中,本公开内容涉及一种将氧化镁层沉积在物理气相沉积(PVD)腔室中的一个或多个基板顶部的方法。在210处,工艺步骤200包括在氧化镁源材料处于第一磨蚀状态时并且在将第一量的RF功率提供到靶组件时将氧化镁源材料从靶组件溅射到第一基板上,以将氧化镁层沉积到具有期望电阻区的第一基板上。接下来,在220处,工艺步骤200包括随后在氧化镁源材料处于第二磨蚀状态时并且在将第二量的RF功率提供到靶组件时将氧化镁源材料从靶组件溅射到第二基板上,其中第二量的RF功率低于第一量的RF功率达经计算以维持期望电阻区的预定量。在实施方式中,预定量足够维持期望电阻区。在实施方式中,第一基板和第二基板的期望电阻区在2与20ohm[um2]之间。在实施方式中,在靶组件的整个寿命期限内,期望电阻区具有±0.2ohm[um2]的一致性。在实施方式中,处于第一磨蚀状态的氧化镁源材料尚未实质上磨蚀并且其中处于第二磨蚀状态的氧化镁源材料已经实质上磨蚀。
在一些实施方式中,本公开内容涉及一种其上存储有指令的非暂时性计算机可读介质,当执行这些指令时致使一种将介电氧化物层(诸如MGO层)沉积在物理气相沉积(PVD)腔室中的一个或多个基板顶部的方法,包括:在源材料处于第一磨蚀状态时并且在将第一量的RF功率提供到靶组件时将源材料从靶组件溅射到第一基板上,以将介电氧化物层(诸如MGO)沉积到具有期望电阻区的第一基板上;以及随后在源材料处于第二磨蚀状态时并且在将第二量的RF功率提供到靶组件时将源材料从靶组件溅射到第二基板上,其中第二量的RF功率小于第一量的RF功率达经计算以维持期望电阻区的预定量。在实施方式中,处于第二磨蚀状态的源材料经实质上磨蚀,并且其中处于第一磨蚀状态的源材料实质上未被磨蚀。在实施方式中,在第一磨蚀状态下提供到靶组件的第一量的RF功率以线性速率减小到在第二磨蚀状态下提供到靶组件的第二量的RF功率。在实施方式中,源材料是镁、氧化镁、钛(Ti)、钽(Ta)、铜(Cu)、钴(Co)、钨(W)、或铝(Al)中的一个。在实施方式中,第一量的RF功率为约500W至约20000W。在实施方式中,第一量的RF功率减小了0.5至3W/kWhr。
现在参见图4,在一些实施方式中,本公开内容涉及一种将介电氧化物层沉积在物理气相沉积(PVD)腔室中的一个或多个基板顶部的方法。在410处,工艺步骤400包括在源材料处于第一磨蚀状态时并且在将第一量的RF功率提供到靶组件时将源材料从靶组件溅射到第一基板上达第一沉积持续时间,以将第一介电氧化物层沉积到具有期望电阻区的第一基板上。在420处,工艺步骤400包括随后在源材料处于第二磨蚀状态时并且在将第一量的RF功率提供到靶组件时从靶组件溅射源材料以将具有期望电阻区的第二介电氧化物层沉积到第二基板上达第二沉积持续时间,其中第二沉积持续时间低于第一沉积持续时间达经计算(或足够)维持期望电阻区的预定量。在一些实施方式中,一个或多个基板的期望电阻区在2与20ohm[um2]之间。在实施方式中,在靶组件的整个寿命期限内,一个或多个基板的期望电阻区具有±0.2ohm[um2]的一致性。在实施方式中,预定量经计算以在靶组件的使用期限内维持一个或多个基板的期望电阻区。在实施方式中,预定量经计算以在源材料的寿命期限内维持多个基板的期望电阻区。在实施方式中,计算可包括其中沉积时间不是固定的计算并且可经调节为在根据本公开内容制成的一个或多个基板或膜堆叠中补偿RA。确定第二沉积持续时间可据经验或藉由模型化来确定。在不同的调节时间处,在靶寿命期限内的各个时间处测量特定基板时,可针对在靶寿命或100kWhr内线性或实质上线性沉积时间(秒)获得RA测量值。本领域的技术人员可确定用于特定基板的多项式,以计算时间补偿量、或用于减少足够维持期望电阻区的第一沉积持续时间的预定量。例如,在后续基板(诸如根据本公开内容的MRAM装置)之上减少沉积持续时间。由此,多个基板(诸如第一基板和第二基板)可经由如本文所描述的PVD腔室处理,并且随着靶随时间磨蚀,维持一致RA。在实施方式中,多个基板实质上是类似的,诸如一批基板或半导体装置(诸如MRAM装置)。
在工艺步骤400的实施方式中,处于第二磨蚀状态的源材料经部分或实质上磨蚀。在实施方式中,处于第一磨蚀状态的源材料实质上未被磨蚀。在实施方式中,在第一磨蚀状态下提供到靶组件的第一量的RF功率与在第二磨蚀状态下提供到靶组件的第一量的RF功率相同。在实施方式中,源材料是镁、氧化镁、钛(Ti)、钽(Ta)、钴(Co)、钨(W)、或铝(Al)中的一个。在实施方式中,源材料包括氧化镁或由氧化镁组成。在实施方式中,工艺步骤包括在溅射源材料时提供形成等离子体的气体,所述气体包括氩(Ar)、氦(He)、氙(Xe)、氖(Ne)、氢(H2)、氮(N2)、或氧(O2)中的一个或多个。在实施方式中,第一量的RF功率为约500W至约20000W。在实施方式中,第一量的RF功率为约800W,并且在100Kwhr内(约0.075s/kWhr),第一沉积持续时间为约49秒,且第二沉积持续时间为约41.5秒。
现在参见图5,并且MRAM膜堆叠(诸如膜堆叠502)包括在镁层(诸如层511)顶部沉积的隧道层508。在一些实施方式中,隧道层508包括MRAM装置的磁性隧道结(MTJ),并且由非磁性介电材料(诸如氧化镁(MgO))构成。在实施方式中,隧道层508具有约5-20埃或5至10埃的厚度。在一些实施方式中,根据本公开内容经由PVD沉积来将隧道层508沉积在基板(诸如层511)顶部。在实施方式中,金属层520沉积在隧道层508顶部以形成膜堆叠502。在实施方式中,膜堆叠502可视情况包括适用于包括在MRAM膜堆叠中的额外层,诸如层503、505、及522。在实施方式中,根据本公开内容,膜堆叠502在PVD腔室中由单个靶形成。根据本公开内容,多个膜堆叠(诸如膜堆叠502)具有一致的RA。在实施方式中,根据本公开内容,多个膜堆叠(诸如膜堆叠502)在PVD腔室中由单个靶形成。根据本公开内容,多个膜堆叠(诸如膜堆叠502)具有一致的RA,并且在单个靶(包括源材料,诸如MGO)的寿命期限内形成。
尽管上述内容涉及本公开内容的实施方式,但可在不背离其基本范围的情况下设计本公开内容的其他和进一步的实施方式。
Claims (15)
1.一种将介电氧化物层沉积在物理气相沉积(PVD)腔室中的一个或多个膜堆叠中的一个或多个基板顶部的方法,包括以下步骤:
在源材料处于第一磨蚀状态时并且在将第一量的RF功率提供到靶组件时,将所述源材料从所述靶组件溅射到第一基板上,以将介电氧化物层沉积到具有期望电阻区的所述第一基板上;和
随后在源材料处于第二磨蚀状态时并且在将第二量的RF功率提供到所述靶组件时,将所述源材料从所述靶组件溅射到第二基板上,其中所述第二量的RF功率低于所述第一量的RF功率达预定量,所述预定量是基于在所述靶组件或所述源材料的寿命期限内针对所述第一基板和所述第二基板在不同的功率水平下或不同的调节时间处的电阻区测量值而计算的。
2.如权利要求1所述的方法,其中所述预定量经计算以在所述靶组件的寿命期限内维持所述一个或多个膜堆叠的期望电阻区。
3.如权利要求1或2所述的方法,其中处于所述第二磨蚀状态的所述源材料经部分或实质上磨蚀。
4.如权利要求1或2所述的方法,其中处于所述第一磨蚀状态的所述源材料实质上未被磨蚀。
5.如权利要求1或2所述的方法,其中在所述第一磨蚀状态下提供到所述靶组件的所述第一量的RF功率以线性速率减小到在所述第二磨蚀状态下提供到所述靶组件的所述第二量的RF功率。
6.如权利要求1或2所述的方法,其中所述源材料是镁、氧化镁、钛(Ti)、钽(Ta)、钴(Co)、钨(W)、或铝(Al)中的一个。
7.如权利要求1或2所述的方法,进一步包括以下步骤:在溅射所述源材料时提供形成等离子体的气体,所述气体包括氩(Ar)、氦(He)、氙(Xe)、氖(Ne)、氢(H2)、氮(N2)、或氧(O2)中的一个或多个。
8.如权利要求1或2所述的方法,其中所述第一量的RF功率为约500W至约20000W。
9.如权利要求8所述的方法,其中所述第二量的RF功率低于所述第一量的RF功率约1至200W。
10.一种将氧化镁层沉积在物理气相沉积(PVD)腔室中的一个或多个基板顶部的方法,包括以下步骤:
在氧化镁源材料处于第一磨蚀状态时并且在将第一量的RF功率提供到靶组件时,将所述氧化镁源材料从所述靶组件溅射到第一基板上,以将氧化镁层沉积到具有期望电阻区的所述第一基板上;和
随后在所述氧化镁源材料处于第二磨蚀状态时并且在将第二量的RF功率提供到所述靶组件时,将所述氧化镁源材料从所述靶组件溅射到第二基板上,其中所述第二量的RF功率低于所述第一量的RF功率达预定量,所述预定量是基于在所述靶组件或所述氧化镁源材料的寿命期限内针对所述第一基板和所述第二基板在不同的功率水平下或不同的调节时间处的电阻区测量值而计算的。
11.如权利要求10所述的方法,其中所述第一基板及所述第二基板的所述期望电阻区在2与20ohm[um2]之间。
12.如权利要求10或11所述的方法,其中在所述靶组件的整个寿命期限内,所述期望电阻区具有±0.2ohm[um2]的一致性。
13.如权利要求10或11所述的方法,其中处于所述第一磨蚀状态的所述氧化镁源材料尚未实质上磨蚀,并且其中处于所述第二磨蚀状态的所述氧化镁源材料已经实质上磨蚀。
14.一种将介电氧化物层沉积在物理气相沉积(PVD)腔室中的一个或多个基板顶部的方法,包括以下步骤:
在源材料处于第一磨蚀状态时并且在将RF功率提供到靶组件时,将所述源材料从所述靶组件溅射到第一基板上达第一沉积持续时间,以将第一介电氧化物层沉积到具有期望电阻区的所述第一基板上;和
随后在所述源材料处于第二磨蚀状态时并且在将所述RF功率提供给所述靶组件时,从所述靶组件溅射源材料以将具有所述期望电阻区的第二介电氧化物层沉积到第二基板上达第二沉积持续时间,其中所述第二沉积持续时间低于所述第一沉积持续时间达预定量,所述预定量是基于在所述靶组件或所述源材料的寿命期限内针对所述第一基板和所述第二基板在不同的功率水平下或不同的调节时间处的电阻区测量值而计算的。
15.如权利要求14所述的方法,其中在所述靶组件的整个寿命期限内,所述一个或多个基板的所述期望电阻区具有±0.2ohm[um2]的一致性。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862646186P | 2018-03-21 | 2018-03-21 | |
US62/646,186 | 2018-03-21 | ||
US16/358,465 | 2019-03-19 | ||
US16/358,465 US11542589B2 (en) | 2018-03-21 | 2019-03-19 | Resistance-area (RA) control in layers deposited in physical vapor deposition chamber |
PCT/US2019/023146 WO2019183210A1 (en) | 2018-03-21 | 2019-03-20 | Resistance-area (ra) control in layers deposited in physical vapor deposition chamber |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112020572A CN112020572A (zh) | 2020-12-01 |
CN112020572B true CN112020572B (zh) | 2023-06-16 |
Family
ID=67983522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980019611.1A Active CN112020572B (zh) | 2018-03-21 | 2019-03-20 | 在物理气相沉积腔室中沉积的层中的电阻区(ra)控制 |
Country Status (7)
Country | Link |
---|---|
US (1) | US11542589B2 (zh) |
EP (1) | EP3768872A4 (zh) |
JP (1) | JP2021519383A (zh) |
KR (1) | KR20200123851A (zh) |
CN (1) | CN112020572B (zh) |
SG (1) | SG11202008523QA (zh) |
WO (1) | WO2019183210A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210011974A (ko) * | 2018-05-17 | 2021-02-02 | 에바텍 아크티엔게젤샤프트 | 기판 처리 방법 및 진공 증착 장치 |
US11126769B2 (en) * | 2020-02-04 | 2021-09-21 | Applied Materials, Inc. | Unified material-to-systems simulation, design, and verification for semiconductor design and manufacturing |
CN115595541A (zh) * | 2021-06-28 | 2023-01-13 | 北京超弦存储器研究院(Cn) | 一种可基于溅射功率调整ra值原理的隧穿磁电阻和磁性随机存储器的制备方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6042700A (en) | 1997-09-15 | 2000-03-28 | Applied Materials, Inc. | Adjustment of deposition uniformity in an inductively coupled plasma source |
US6080285A (en) | 1998-09-14 | 2000-06-27 | Applied Materials, Inc. | Multiple step ionized metal plasma deposition process for conformal step coverage |
JP2000144417A (ja) * | 1998-11-13 | 2000-05-26 | Canon Inc | 高周波スパッタリング装置 |
US7095179B2 (en) * | 2004-02-22 | 2006-08-22 | Zond, Inc. | Methods and apparatus for generating strongly-ionized plasmas with ionizational instabilities |
US7573686B2 (en) * | 2006-06-26 | 2009-08-11 | Tdk Corporation | Thin-film magnetic head including low-resistance TMR element |
JP4942445B2 (ja) * | 2006-09-08 | 2012-05-30 | Tdk株式会社 | 磁気抵抗効果素子、薄膜磁気ヘッド、ヘッドジンバルアセンブリ、ヘッドアームアセンブリおよび磁気ディスク装置 |
US8133360B2 (en) | 2007-12-20 | 2012-03-13 | Applied Materials, Inc. | Prediction and compensation of erosion in a magnetron sputtering target |
US7977111B2 (en) * | 2008-01-18 | 2011-07-12 | Magic Technologies, Inc. | Devices using addressable magnetic tunnel junction array to detect magnetic particles |
US8398833B2 (en) * | 2008-04-21 | 2013-03-19 | Honeywell International Inc. | Use of DC magnetron sputtering systems |
US20130134032A1 (en) * | 2008-06-25 | 2013-05-30 | Canon Anelva Corporation | Method of fabricating and apparatus of fabricating tunnel magnetic resistive element |
US8846451B2 (en) * | 2010-07-30 | 2014-09-30 | Applied Materials, Inc. | Methods for depositing metal in high aspect ratio features |
US9499901B2 (en) | 2012-01-27 | 2016-11-22 | Applied Materials, Inc. | High density TiN RF/DC PVD deposition with stress tuning |
US9194045B2 (en) | 2012-04-03 | 2015-11-24 | Novellus Systems, Inc. | Continuous plasma and RF bias to regulate damage in a substrate processing system |
JP5882502B2 (ja) * | 2012-12-20 | 2016-03-09 | キヤノンアネルバ株式会社 | 磁気抵抗効果素子の製造方法 |
US10242873B2 (en) * | 2014-03-06 | 2019-03-26 | Applied Materials, Inc. | RF power compensation to control film stress, density, resistivity, and/or uniformity through target life |
US9464352B2 (en) * | 2014-05-02 | 2016-10-11 | Asm Ip Holding B.V. | Low-oxidation plasma-assisted process |
US10113228B2 (en) * | 2014-06-20 | 2018-10-30 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for controlling semiconductor deposition operation |
US10283334B2 (en) * | 2014-08-22 | 2019-05-07 | Applied Materials, Inc. | Methods and apparatus for maintaining low non-uniformity over target life |
KR20160056376A (ko) * | 2014-11-10 | 2016-05-20 | 삼성전자주식회사 | 금속 산화막을 형성하는 방법 및 이를 포함하는 자기 메모리 장치 |
US10400327B2 (en) * | 2015-01-31 | 2019-09-03 | Applied Materials, Inc. | Counter based time compensation to reduce process shifting in reactive magnetron sputtering reactor |
US10266940B2 (en) * | 2015-02-23 | 2019-04-23 | Applied Materials, Inc. | Auto capacitance tuner current compensation to control one or more film properties through target life |
KR102408685B1 (ko) * | 2017-10-16 | 2022-06-15 | 삼성전자주식회사 | 반도체 소자의 제조를 위한 공정 제어 방법 및 시스템 |
-
2019
- 2019-03-19 US US16/358,465 patent/US11542589B2/en active Active
- 2019-03-20 KR KR1020207029824A patent/KR20200123851A/ko not_active Application Discontinuation
- 2019-03-20 EP EP19771029.6A patent/EP3768872A4/en active Pending
- 2019-03-20 SG SG11202008523QA patent/SG11202008523QA/en unknown
- 2019-03-20 CN CN201980019611.1A patent/CN112020572B/zh active Active
- 2019-03-20 WO PCT/US2019/023146 patent/WO2019183210A1/en unknown
- 2019-03-20 JP JP2020551296A patent/JP2021519383A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US11542589B2 (en) | 2023-01-03 |
SG11202008523QA (en) | 2020-10-29 |
EP3768872A4 (en) | 2021-12-08 |
EP3768872A1 (en) | 2021-01-27 |
JP2021519383A (ja) | 2021-08-10 |
KR20200123851A (ko) | 2020-10-30 |
WO2019183210A1 (en) | 2019-09-26 |
TW201945564A (zh) | 2019-12-01 |
US20190292651A1 (en) | 2019-09-26 |
CN112020572A (zh) | 2020-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI756401B (zh) | 用於在介電質濺射期間減少工件中的缺陷的電漿腔室靶材 | |
US8993434B2 (en) | Methods for forming layers on a substrate | |
US8846451B2 (en) | Methods for depositing metal in high aspect ratio features | |
US10266940B2 (en) | Auto capacitance tuner current compensation to control one or more film properties through target life | |
CN112020572B (zh) | 在物理气相沉积腔室中沉积的层中的电阻区(ra)控制 | |
US9499901B2 (en) | High density TiN RF/DC PVD deposition with stress tuning | |
JP5249328B2 (ja) | 薄膜の成膜方法 | |
US20120149192A1 (en) | Methods for depositing metal in high aspect ratio features | |
TWI828618B (zh) | 在沉積腔室中執行糊貼的方法 | |
US10242873B2 (en) | RF power compensation to control film stress, density, resistivity, and/or uniformity through target life | |
US10400327B2 (en) | Counter based time compensation to reduce process shifting in reactive magnetron sputtering reactor | |
TWI835782B (zh) | 在物理氣相沉積腔室中沉積之層中的電阻-面積乘積(ra)控制 | |
TW202229591A (zh) | 用於在介電體濺射期間減少工件中的缺陷的電漿腔室靶 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |