KR102408685B1 - 반도체 소자의 제조를 위한 공정 제어 방법 및 시스템 - Google Patents

반도체 소자의 제조를 위한 공정 제어 방법 및 시스템 Download PDF

Info

Publication number
KR102408685B1
KR102408685B1 KR1020170134231A KR20170134231A KR102408685B1 KR 102408685 B1 KR102408685 B1 KR 102408685B1 KR 1020170134231 A KR1020170134231 A KR 1020170134231A KR 20170134231 A KR20170134231 A KR 20170134231A KR 102408685 B1 KR102408685 B1 KR 102408685B1
Authority
KR
South Korea
Prior art keywords
value
deposition process
lot
target value
tunnel junction
Prior art date
Application number
KR1020170134231A
Other languages
English (en)
Other versions
KR20190042382A (ko
Inventor
박정헌
박용성
이준명
조현
오세충
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170134231A priority Critical patent/KR102408685B1/ko
Priority to US16/107,242 priority patent/US10629807B2/en
Priority to CN201811188675.8A priority patent/CN109671645B/zh
Publication of KR20190042382A publication Critical patent/KR20190042382A/ko
Application granted granted Critical
Publication of KR102408685B1 publication Critical patent/KR102408685B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H01L43/12—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H01L43/08—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

반도체 소자의 제조를 위한 공정 제어 방법은, 복수의 웨이퍼들의 그룹으로 정의되는 랏(lot) 상에 증착 공정을 수행하는 것, 상기 랏 상에 계측공정을 수행하여 상기 복수의 웨이퍼들 중 적어도 하나에 대한 측정값을 획득하는 것, 상기 측정값과 기준값을 차이를 이용하여 상기 증착 공정의 공정 조건의 일 요소(factor)의 목표값(target value)을 생성하는 것, 및 상기 목표값을 기초로 후속 랏에 대한 상기 요소의 입력값(input value)을 제공하는 것을 포함한다. 상기 요소의 상기 입력값을 제공하는 것은, 적어도 하나의 이전 랏에 대하여 미리 생성된, 상기 요소의 이전 목표값을 획득하는 것, 및 상기 이전 목표값 및 상기 목표값의 가중 평균값을 상기 입력값으로 제공하는 것을 포함한다.

Description

반도체 소자의 제조를 위한 공정 제어 방법 및 시스템{Process control method and system for manufacturing a semiconductor device}
본 발명은 반도체 소자의 제조를 위한 공정 제어 방법 및 시스템에 대한 것으로, 보다 상세하게는, 박막 형성을 위한 증착 공정의 공정 제어 방법 및 시스템에 대한 것이다.
전자 기기의 고속화 및/또는 저 소비전력화 등에 따라, 전기 기기에 포함되는 반도체 기억 소자의 고속화 및/또는 낮은 동작 전압 등에 대한 요구가 증가되고 있다. 반도체 기억 소자의 고성능화 및 저전력화 추세에 맞추어, MRAM(Magnetic Random Access Memory) 및 PRAM(Phase-Change Random Access Memory)과 같은 차세대 반도체 기억 소자들이 개발되고 있다. 이러한 차세대 반도체 기억 소자들을 구성하는 물질들은 전류 또는 전압에 따라, 그 저항값이 달라지며, 전류 또는 전압 공급이 중단되더라도 저항값을 그대로 유지하는 특성을 갖는다. 이 경우, 상기 소자들의 요구되는 전기적/자기적 특성은 이들을 구성하는 물질을 포함하는 박막을 형성하는 증착 공정에 의해 영향을 받을 수 있다. 더하여, 반도체 제조 공정의 공정 능력을 향상시키기 위해 고급 공정 제어(APC, Advanced Process Control) 시스템이 이용될 수 있다.
본 발명이 이루고자 하는 일 기술적 과제는 반도체 소자의 양산을 용이하게 하는 공정 제어 방법 및 시스템을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 요구되는 특성을 갖는 반도체 소자를 용이하게 제조할 수 있는 공정 제어 방법 및 시스템을 제공하는데 있다.
본 발명에 따른 반도체 소자의 제조를 위한 공정 제어 방법은, 복수의 웨이퍼들의 그룹으로 정의되는 랏(lot) 상에 증착 공정을 수행하는 것; 상기 랏 상에 계측공정을 수행하여 상기 복수의 웨이퍼들 중 적어도 하나에 대한 측정값을 획득하는 것; 상기 측정값과 기준값을 차이를 이용하여 상기 증착 공정의 공정 조건의 일 요소(factor)의 목표값(target value)을 생성하는 것; 및 상기 목표값을 기초로 후속 랏에 대한 상기 요소의 입력값(input value)을 제공하는 것을 포함할 수 있다. 상기 요소의 상기 입력값을 제공하는 것은, 적어도 하나의 이전 랏에 대하여 미리 생성된, 상기 요소의 이전 목표값을 획득하는 것; 및 상기 이전 목표값 및 상기 목표값의 가중 평균값을 상기 입력값으로 제공하는 것을 포함할 수 있다.
본 발명에 따른 반도체 소자의 제조를 위한 공정 제어 방법은, 복수의 웨이퍼들의 그룹으로 정의되는 랏(lot) 상에 증착 공정을 수행하되, 상기 증착 공정은 상기 복수의 웨이퍼들의 각각 상에 자기터널접합 막을 형성하기 위해 수행되는 것; 상기 랏 상에 계측공정을 수행하되, 상기 계측공정은 상기 복수의 웨이퍼들 중 적어도 하나 상에 형성된 상기 자기터널접합 막의 특성에 관련된 측정값을 획득하기 위해 수행되는 것; 상기 자기터널접합 막의 상기 특성에 관련된 기준값과 상기 측정값의 차이를 이용하여, 상기 증착 공정의 공정 조건의 일 요소의 목표값을 생성하는 것; 상기 목표값을 기초로 상기 요소의 입력값을 제공함으로서 상기 증착 공정의 상기 공정 조건을 변경시키는 것; 및 상기 후속 랏 상에 상기 변경된 공정 조건으로 상기 증착 공정을 수행하는 것을 포함할 수 있다.
본 발명에 따른 반도체 소자의 제조를 위한 공정 제어 시스템은, 복수의 웨이퍼들의 그룹으로 정의되는 랏(lot) 상에 증착 공정을 수행하는 공정부, 상기 증착 공정은 상기 복수의 웨이퍼들의 각각 상에 자기터널접합 막을 형성하기 위해 수행되는 것; 상기 복수의 웨이퍼들 중 적어도 하나 상에 형성된 상기 자기터널접합 막의 특성을 측정하는 계측부; 및 상기 계측부에 의해 측정된 측정값과 미리 저장된 기준값의 차이를 이용하여, 상기 증착 공정의 공정 조건을 변경시키는 제어부를 포함할 수 있다. 상기 제어부는 상기 공정부로부터 상기 공정 조건의 일 요소의 출력값을 획득하고, 상기 계측부로부터 상기 측정값을 획득하고, 상기 측정값과 상기 기준값의 차이를 이용하여 상기 출력값을 보정함으로써 상기 요소의 목표값을 생성하고, 상기 목표값을 기초로 결정된 상기 요소의 입력값을 상기 공정부에 제공하도록 구성될 수 있다.
본 발명의 개념에 따르면, 요구되는 특성을 갖는 반도체 소자의 양산을 용이하게 하는 공정 제어 방법 및 시스템이 제공될 수 있다.
도 1은 본 발명의 실시예들에 따른 반도체 소자의 제조를 위한 공정 제어 시스템을 나타내는 개략도이다.
도 2는 본 발명의 실시예들에 따른 반도체 소자의 제조를 위한 공정 제어 방법을 나타내는 순서도이다.
도 3은 도 2의 S300 단계를 구체적으로 나타내는 순서도이다.
도 4는 도 2의 S400 단계를 구체적으로 나타내는 순서도이다.
도 5 및 도 6은 도 2의 S100 단계를 설명하기 위한 도면들이다.
도 7은 도 2의 S300 단계를 설명하기 위한 그래프이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 반도체 소자의 제조를 위한 공정 제어 시스템을 나타내는 개략도이다.
도 1을 참조하면, 공정 제어 시스템(1000)은 대상물(object) 상에 반도체 소자의 제조를 위한 단위공정(unit process)를 수행하는 공정부(10), 상기 대상물로부터 측정된 데이터를 생성하는 계측부(20), 및 상기 공정부(10) 및 상기 계측부(20)로부터 획득된 데이터를 저장 및 가공하는 제어부(30)를 포함할 수 있다. 상기 계측부(20)는 비파괴 검사(non-destructive test)를 통해 상기 대상물로부터 상기 데이터를 측정하도록 구성될 수 있다. 상기 공정부(10), 상기 계측부(20), 및 상기 제어부(30)는 인터페이스(1)를 통해 서로 연결될 수 있고, 상기 인터페이스(1)는 유선 요소, 무선 요소, 및/또는 USB(universal serial bus) 포트 등을 포함할 수 있다. 상기 공정부(10) 및 상기 계측부(20)로부터 획득된 데이터는 상기 인터페이스(1)를 통해 상기 제어부(30)로 전달될 수 있고, 상기 제어부(30)에 의해 처리된 데이터는 상기 인터페이스(1)를 통해 상기 공정부(10)로 피드-백될 수 있다.
상기 대상물은 복수의 웨이퍼들(100)의 그룹으로 정의되는 랏(lot, L)일 수 있다. 도 1에서 라인 2는 복수의 랏들(Ln-1, Ln, Ln+1)의 흐름을 나타낸다. 상기 복수의 랏들(Ln-1, Ln, Ln+1)은 상기 라인 2를 따라 순차적으로 상기 공정 제어 시스템(1000)을 거칠 수 있다. 상기 복수의 랏들(Ln-1, Ln, Ln+1)의 각각은 상기 공정부(10) 및 상기 계측부(20)를 순차적으로 거칠 수 있다.
이하에서, 상기 공정 제어 시스템(1000)을 이용한 공정 제어 방법을 설명한다.
도 2는 본 발명의 실시예들에 따른 반도체 소자의 제조를 위한 공정 제어 방법을 나타내는 순서도이다. 도 3은 도 2의 S300 단계를 구체적으로 나타내는 순서도이고, 도 4는 도 2의 S400 단계를 구체적으로 나타내는 순서도이다. 도 5 및 도 6은 도 2의 S100 단계를 설명하기 위한 도면들이고, 도 7은 도 2의 S300 단계를 설명하기 위한 그래프이다.
도 1 및 도 2를 참조하면, 상기 복수의 웨이퍼들(100)의 그룹으로 정의되는 상기 랏(Ln)이 상기 공정부(10) 내에 제공될 수 있고, 상기 랏(Ln) 상에 증착 공정이 수행될 수 있다(S100). 상기 증착 공정은 상기 복수의 웨이퍼들(100)의 각각 상에 박막을 형성하기 위해 수행될 수 있다. 일 예로, 상기 증착 공정은 상기 복수의 웨이퍼들(100)의 각각 상에 자기터널접합 막을 형성하기 위해 수행될 수 있다.
구체적으로, 도 1 및 도 5를 참조하면, 상기 복수의 웨이퍼들(100)의 각각은 그 위에 형성된 층간 절연막(110) 및 하부 전극 콘택들(120)을 포함할 수 있다. 상기 층간 절연막(110) 및 상기 하부 전극 콘택들(120)은 상기 랏(Ln)이 상기 공정부(10) 내에 제공되기 전에 미리 형성될 수 있다.
도 1 및 도 6을 참조하면, 상기 랏(Ln)이 상기 공정부(10) 내에 제공되고 상기 랏(Ln) 상에 상기 증착 공정이 수행될 수 있다. 그 결과, 상기 복수의 웨이퍼들(100)의 각각의 상기 층간 절연막(110) 상에 상기 자기터널접합 막(MTJL)이 형성될 수 있다. 상기 자기터널접합 막(MTJL)은 상기 층간 절연막(110) 상에 차례로 적층되는, 하부 전극막(130), 제1 자성막(140), 터널 배리어막(150), 및 제2 자성막(160)을 포함할 수 있다. 상기 하부 전극막(130)은 도전성 금속 질화물(예를 들면, 티타늄 질화물 또는 탄탈륨 질화물)을 포함할 수 있고, 상기 터널 배리어막(150)은 금속 산화물(일 예로, 산화 마그네슘)을 포함할 수 있다. 상기 제1 자성막(140) 및 상기 제2 자성막(160)의 각각은 적어도 하나의 강자성 원소를 포함할 수 있다. 상기 증착 공정은 상기 하부 전극막(130), 상기 제1 자성막(140), 상기 터널 배리어막(150), 및 상기 제2 자성막(160)을 각각 형성하기 위한 복수의 서브-증착 공정들을 포함할 수 있다.
도 1 및 도 2를 다시 참조하면, 상기 증착 공정은 미리 정해진 공정 조건으로 수행될 수 있고, 상기 공정 조건은 복수의 요소들(factor)를 포함할 수 있다. 상기 공정 조건은 상기 복수의 요소들의 입력값들을 조절함으로써 변경될 수 있다. 일 예로, 상기 증착 공정은 적어도 하나의 타겟을 이용하여 수행되는 스퍼터링 증착 공정을 포함할 수 있다. 이 경우, 상기 공정 조건의 상기 요소들은 예비-스퍼터링 시간, 증착 시간, 이온의 입사각, 이온 에너지, 이온 전류 등을 포함할 수 있다. 여기서, 상기 예비-스퍼터링 시간은 상기 스퍼터링 증착 공정이 수행되는 챔버 내부의 불순물을 제거하거나 상기 적어도 하나의 타겟으로부터 불순물을 제거하기 위해 수행되는 예비-스퍼터링을 위한 시간이고, 상기 증착 시간은 적어도 하나의 박막을 형성하기 위해 수행되는 스퍼터링을 위한 시간이다. 상기 증착 공정이 상기 복수의 서브-증착 공정들을 포함하는 경우, 상기 복수의 서브-증착 공정들 중 적어도 하나는 상기 스퍼터링 증착 공정일 수 있다.
상기 랏(Ln)은 상기 공정부(10)를 거친 후 상기 계측부(20) 내에 제공될 수 있다. 상기 랏(Ln)으로부터 측정값(Rm)을 획득하기 위해 상기 랏(Ln) 상에 계측공정이 수행될 수 있다(S200). 상기 계측공정은 비파괴 검사(non-destructive test)에 이용되는 장비를 이용하여 수행될 수 있다. 상기 계측공정은 상기 복수의 웨이퍼들(100) 중 적어도 하나 상에 형성된 박막의 특성을 측정하기 위해 수행될 수 있다. 상기 측정값(Rm)은 상기 복수의 웨이퍼들(100) 중 적어도 하나 상에 형성된 상기 박막의 특성에 관련된 값일 수 있다. 일 예로, 상기 계측공정은 상기 복수의 웨이퍼들(100) 중 적어도 하나 상에 형성된 상기 자기터널접합막(MTJL)의 특성을 측정하기 위해 수행될 수 있다. 이 경우, 상기 측정값(Rm)은 상기 복수의 웨이퍼들(100) 중 적어도 하나 상에 형성된 상기 자기터널접합막(MTJL)의 전기적 또는 자기적 특성에 관련된 값일 수 있다. 일 예로, 상기 계측부(20)는 상기 자기터널접합 막(MTJL)의 저항(RA), 자기 저항비(TMR), 보자력(Hc), 교환 자기장(Hex), 및 수직 자기 이방성(PMA) 중 적어도 하나를 측정하도록 구성될 수 있고, 상기 측정값(Rm)은 상기 자기터널접합 막(MTJL)의 상기 저항(RA), 상기 자기저항비(TMR), 상기 보자력(Hc), 상기 교환자기장(Hex), 및 상기 수직 자기 이방성(PMA) 중 어느 하나에 관련된 값일 수 있다. 상기 랏(Ln)으로부터 획득된 상기 측정값(Rm) 은 상기 제어부(30)로 전달될 수 있다.
상기 제어부(30)는 상기 측정값(Rm)과 미리 저장된 기준값(Rf)을 비교하고, 상기 측정값(Rm)과 상기 기준값(Rf)의 차이를 이용하여 상기 증착 공정의 상기 공정 조건의 일 요소의 목표값(TC)을 생성할 수 있다(S300). 상기 기준값(Rf)은 상기 증착 공정에 의해 형성되는 박막의 특성에 관련된 요구되는 값(desired value)일 수 있다. 일 예로, 상기 기준값(Rf)은 상기 자기터널접합 막(MTJL)의 전기적 또는 자기적 특성에 관련된 요구되는 값일 수 있다. 이 경우, 상기 측정값(Rm) 및 기준값(Rf)은 상기 자기터널접합 막(MTJL)의 상기 저항(RA), 상기 자기저항비(TMR), 상기 보자력(Hc), 상기 교환자기장(Hex), 및 상기 수직 자기 이방성(PMA) 중 어느 하나에 관련된 값들일 수 있다.
상기 증착 공정에 의해 형성되는 박막의 특성은 상기 증착 공정의 상기 공정 조건의 상기 복수의 요소들 중 적어도 하나에 의존할 수 있다. 일 예로, 상기 증착 공정이 스퍼터링 증착 공정을 포함하는 경우, 상기 박막의 특성은 상기 예비-스퍼터링 시간, 상기 증착 시간, 상기 이온의 입사각, 상기 이온 에너지, 및 상기 이온 전류 중 적어도 하나에 의존할 수 있다. 이 경우, 상기 제어부(30)는 상기 측정값(Rm)과 상기 기준값(Rf)의 차이를 이용하여, 상기 예비-스퍼터링 시간, 상기 증착 시간, 상기 이온의 입사각, 상기 이온 에너지, 및 상기 이온 전류 중 하나의 요소에 대하여 상기 목표값(TC)을 생성할 수 있다.
구체적으로, 도 1 및 도 3을 참조하면, 상기 제어부(30)는, 상기 랏(Ln) 상에 수행된 상기 증착 공정의 상기 공정 조건으로부터 상기 요소의 출력값(TO)을 획득할 수 있다(S310). 상기 증착 공정은 상기 랏(Ln)에 대하여 상기 요소가 특정한 값을 갖는 상기 공정 조건으로 수행될 수 있고, 상기 요소의 상기 출력값(TO)은 상기 요소의 상기 특정한 값에 대응할 수 있다.
상기 제어부(30)는 상기 측정값(Rm)과 상기 기준값(Rf)의 차이를 기초로 상기 요소의 상기 출력값(TO)을 보정할 수 있다(S320). 상기 요소의 상기 목표값(TC)은 상기 보정된 출력값에 대응할 수 있다. 상기 출력값(TO)은 아래의 수학식1에 의해 보정될 수 있다.
[수학식1]
TC=TO+(Rf - Rm)/ΔR
여기서, Rf는 상기 기준값이고, Rm은 상기 측정값이고, TO는 상기 요소의 상기 출력값이고, TC는 상기 요소의 상기 목표값이고, ΔR은 상기 요소의 일 단위 당 상기 박막의 특성의 변화량이다.
일 예로, 상기 증착 공정이 상기 자기터널접합 막(MTJL)을 형성하기 위해 수행되는 경우, 상기 증착 공정은 상기 터널 배리어막(150)을 형성하는 서브-증착 공정을 포함할 수 있다. 상기 서브-증착 공정은 스퍼터링 증착 공정일 수 있다. 이 경우, 상기 자기터널접합 막(MTJL)의 저항(RA)은 상기 터널 배리어막(150)을 형성하는 상기 서브-증착 공정의 예비-스퍼터링 시간에 의존할 수 있다. 구체적으로, 도 7을 참조하면, 상기 터널 배리어막(150)을 형성하는 상기 서브-증착 공정의 상기 예비-스퍼터링 시간이 증가함에 따라, 상기 자기터널접합 막(MTJL)의 상기 저항(RA)은 감소할 수 있다. 이 경우, 상기 측정값(Rm)과 상기 기준값(Rf)은 상기 자기터널접합막(MTJL)의 상기 저항(RA)에 관련된 값들일 수 있고, 상기 요소는 상기 터널 배리어막(150)을 형성하는 상기 서브-증착 공정의 상기 예비-스퍼터링 시간일 수 있다. R은 상기 예비-스퍼터링 시간의 단위 시간 당 상기 자기터널접합막(MTJL)의 상기 저항(RA)의 변화량일 수 있다. 상기 출력값(TO) 및 상기 목표값(TC)은 각각 상기 터널 배리어막(150)을 형성하는 상기 서브-증착 공정의 상기 예비-스퍼터링 시간의 출력값 및 목표값일 수 있다.
도 1 및 도 2를 다시 참조하면, 상기 제어부(30)는 상기 목표값(TC)을 기초로 상기 증착 공정의 상기 공정 조건의 상기 요소의 입력값(Ti)을 정할 수 있다(S400).
구체적으로, 도 1 및 도 4를 참조하면, 상기 제어부(30)는 적어도 하나의 이전 랏(Ln-1)에 대하여 미리 생성된, 상기 요소의 이전 목표값을 획득할 수 있다(S410). 이하에서, 상기 적어도 하나의 이전 랏(Ln-1)에 대하여 생성된, 상기 요소의 상기 이전 목표값은 TC(n-1)로 표기되고, 상기 랏(Ln)에 대하여 생성된, 상기 요소의 상기 목표값(TC)는 TC(n)으로 표기된다. 도 1을 참조하여 설명한 바와 같이, 상기 복수의 랏들(Ln-1, Ln, Ln+1)은 상기 라인 2를 따라 순차적으로 상기 공정 제어 시스템(1000)을 거칠 수 있고, 상기 복수의 랏들(Ln-1, Ln, Ln+1)의 각각에 대하여 도 2의 단계들이 반복될 수 있다. 이에 따라, 상기 적어도 하나의 이전 랏(Ln-1)에 대하여 수행된, 도 2의 S300 단계에서, 상기 제어부(30)는 상기 요소의 상기 이전 목표값(TC(n-1))을 생성하고 저장할 수 있다.
상기 제어부(30)는 상기 이전 목표값(TC(n-1)) 및 상기 목표값(TC(n))의 가중 평균값을 상기 요소의 상기 입력값(Ti)으로 정할 수 있다(S420). 상기 제어부(30)가 복수의 이전 랏들(L1, L2, .. Ln-1)로부터 복수의 이전 목표값들(TC(1), TC(2), .. TC(n-1))을 각각 생성한 경우, 상기 요소의 상기 입력값(Ti)은 아래의 수학식2에 의해 산출될 수 있다.
[수학식2]
Ti = ∑ (TC(k) x f(k))
여기서, k는 1 내지 n이고, ∑ f(k) = 1이다.
즉, 상기 요소의 상기 입력값(Ti)은 상기 복수의 이전 목표값들(TC(1), TC(2), .. TC(n-1)) 및 상기 목표값(TC(n))의 가중 평균값에 대응할 수 있다. 상기 목표값(TC(n))에 대한 가중치는 상기 복수의 이전 목표값들(TC(1), TC(2), .. TC(n-1))의 각각에 대한 가중치보다 클 수 있다(즉, f1, f2, .. f(k-1) < f(k)).
이와 달리, 상기 제어부(30)는 상기 랏(Ln)에 대하여 생성된, 상기 요소의 상기 목표값(TC(n))을 상기 요소의 상기 입력값(Ti)으로 정할 수도 있다(즉, Ti= TC(n)).
도 1 및 도 2를 다시 참조하면, 상기 제어부(30)는 상기 요소의 상기 입력값(Ti)를 상기 공정부(10)로 제공하여 상기 증착 공정의 상기 공정 조건을 변경할 수 있다(S500). 상기 공정부(10)는 후속 랏(Ln+1) 상에 상기 변경된 공정조건으로 상기 증착 공정을 수행할 수 있다. 상기 후속 랏(Ln+1)에 대하여 도 2의 단계들이 반복될 수 있다.
자기터널접합을 포함하는 반도체 소자를 제조하는 경우, 상기 자기터널접합의 요구되는 특성은 자기터널접합 막의 증착 공정에 의해 영향을 받을 수 있다. 상기 증착 공정에 이용되는 증착 설비의 챔버 내부의 분위기가 미세하게 변화되는 경우라도 상기 자기터널접합의 특성이 변할 수 있다. 이 경우, 상기 자기터널접합이 상기 복수의 랏들(Ln-1, Ln, Ln+1)에 대하여 일정한 특성을 유지하도록 상기 자기터널접합 막을 형성하는 것은 어려울 수 있다.
본 발명의 개념에 따르면, 상기 제어부(30)는 상기 랏(Ln)으로부터 획득된 상기 측정값(Rm)과 미리 저장된 상기 기준값(Rf)의 차이를 이용하여 상기 증착 공정의 공정 조건의 일 요소의 상기 입력값(Ti)을 정하고, 상기 입력값(Ti)을 상기 공정부(10)에 피드-백함으로써 상기 후속 랏(Ln+1)을 위한 상기 증착 공정의 상기 공정 조건을 변경하도록 구성될 수 있다. 이 경우, 상기 증착 공정에 의해 형성되는 박막의 특성을 일정하게 유지하는 것이 용이할 수 있다.
더하여, 상기 제어부(30)가 각 랏(lot)의 상기 측정값(Rm)을 이용하여 후속 랏을 위한 상기 증착 공정의 상기 공정 조건을 변경하도록 구성됨에 따라, 상기 증착 공정에 의해 형성되는 박막의 특성을 일정하게 유지하기 위해 요구되는 별도의 샘플 공정이 필요하지 않을 수 있다. 이에 따라, 반도체 소자의 제조를 위한 공정 단계들이 단순화될 수 있다.
따라서, 요구되는 특성을 갖는 반도체 소자의 양산을 용이하게 하는 공정 제어 방법 및 시스템이 제공될 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
1000: 공정 제어 시스템 10: 공정부
20: 계측부 30: 제어부
100: 웨이퍼 Ln-1, Ln, Ln+1: 랏(lot)

Claims (20)

  1. 복수의 웨이퍼들의 그룹으로 정의되는 랏(lot) 상에 증착 공정을 수행하는 것;
    상기 랏 상에 계측공정을 수행하여 상기 복수의 웨이퍼들 중 적어도 하나에 대한 측정값을 획득하는 것;
    상기 측정값과 기준값을 차이를 이용하여 상기 증착 공정의 공정 조건의 일 요소(factor)의 목표값(target value)을 생성하는 것; 및
    상기 목표값을 기초로 후속 랏에 대한 상기 요소의 입력값(input value)을 제공하는 것을 포함하되,
    상기 요소의 상기 입력값을 제공하는 것은:
    적어도 하나의 이전 랏에 대하여 미리 생성된, 상기 요소의 이전 목표값을 획득하는 것; 및
    상기 이전 목표값 및 상기 목표값의 가중 평균값을 상기 입력값으로 제공하는 것을 포함하고,
    상기 증착 공정을 수행하는 것은, 상기 복수의 웨이퍼들의 각각 상에 자기터널접합 막을 형성하는 것을 포함하고,
    상기 측정값은 상기 복수의 웨이퍼들 중 상기 적어도 하나 상에 형성된 상기 자기터널접합 막의 전기적 또는 자기적 특성에 관련된 값이고,
    상기 기준값은 상기 자기터널접합 막의 전기적 또는 자기적 특성에 관련된 요구되는 값인 반도체 소자의 제조를 위한 공정 제어 방법.
  2. 청구항 1에 있어서,
    상기 요소의 상기 목표값을 생성하는 것은:
    상기 랏 상에 수행된 상기 증착 공정의 상기 공정 조건으로부터 상기 요소의 출력값을 획득하는 것; 및
    상기 측정값 및 상기 기준값의 상기 차이를 기초로 상기 출력값을 보정하는 것을 포함하는 공정 제어 방법.
  3. 삭제
  4. 청구항 1에 있어서,
    상기 증착 공정은 스퍼터링 증착 공정이고,
    상기 공정 조건의 상기 요소는 예비-스퍼터링 시간, 증착 시간, 이온의 입사각, 이온 에너지, 및 이온 전류 중 어느 하나인 공정 제어 방법.
  5. 청구항 1에 있어서,
    상기 자기터널접합 막은 터널 배리어막, 및 이를 사이에 두고 서로 이격되는 자성막들을 포함하고,
    상기 증착 공정은 상기 복수의 웨이퍼들의 각각 상에 상기 터널 배리어막을 형성하는 서브-증착 공정을 포함하고, 상기 서브-증착 공정은 스퍼터링 증착 공정이고,
    상기 측정값 및 상기 기준값은 상기 자기터널접합 막의 저항(RA)에 관련된 값들이고,
    상기 공정 조건의 상기 요소는 상기 서브-증착 공정의 예비-스퍼터링 시간(pre-sputtering time)인 공정 제어 방법.
  6. 청구항 5에 있어서,
    상기 요소의 상기 목표값을 생성하는 것은:
    상기 랏 상에 수행된 상기 서브-증착 공정의 공정 조건으로부터 상기 예비-스퍼터링 시간의 출력값을 획득하는 것; 및
    상기 측정값 및 상기 기준값의 상기 차이를 기초로 상기 출력값을 보정하여, 상기 예비-스퍼터링 시간의 상기 목표값을 생성하는 것을 포함하는 공정 제어 방법.
  7. 청구항 6에 있어서,
    상기 예비-스퍼터링 시간의 상기 출력값은 아래의 수학식1에 의해 보정되는 공정 제어 방법.
    [수학식1]
    TC=TO+(Rf - Rm)/ΔR
    여기서, TO는 상기 예비-스퍼터링 시간의 상기 출력값이고, Rf는 상기 기준값이고, Rm은 상기 측정값이고, ΔR은 상기 예비-스퍼터링의 단위 시간 당 상기 자기터널접합 막의 상기 저항의 변화량이고, TC는 상기 예비-스퍼터링 시간의 상기 목표값이다.
  8. 복수의 웨이퍼들의 그룹으로 정의되는 랏(lot) 상에 증착 공정을 수행하되, 상기 증착 공정은 상기 복수의 웨이퍼들의 각각 상에 자기터널접합 막을 형성하기 위해 수행되는 것;
    상기 랏 상에 계측공정을 수행하되, 상기 계측공정은 상기 복수의 웨이퍼들 중 적어도 하나 상에 형성된 상기 자기터널접합 막의 특성에 관련된 측정값을 획득하기 위해 수행되는 것;
    상기 자기터널접합 막의 상기 특성에 관련된 기준값과 상기 측정값의 차이를 이용하여, 상기 증착 공정의 공정 조건의 일 요소의 목표값을 생성하는 것;
    상기 목표값을 기초로 상기 요소의 입력값을 제공함으로서, 상기 증착 공정의 상기 공정 조건을 변경시키는 것; 및
    후속 랏 상에 상기 변경된 공정 조건으로 상기 증착 공정을 수행하는 것을 포함하는 반도체 소자의 제조를 위한 공정 제어 방법.
  9. 청구항 8에 있어서,
    상기 요소의 상기 목표값을 생성하는 것은:
    상기 랏 상에 수행된 상기 증착 공정의 상기 공정 조건으로부터 상기 요소의 출력값을 획득하는 것; 및
    상기 측정값 및 상기 기준값의 상기 차이를 기초로 상기 출력값을 보정하는 것을 포함하는 공정 제어 방법.
  10. 청구항 9에 있어서,
    상기 증착 공정의 상기 공정 조건을 변경시키는 것은,
    상기 목표값을 상기 입력값으로 제공하는 것을 포함하는 공정 제어 방법.
  11. 청구항 9에 있어서,
    상기 증착 공정의 상기 공정 조건을 변경시키는 것은:
    적어도 하나의 이전 랏에 대하여 미리 생성된, 상기 요소의 이전 목표값을 획득하는 것; 및
    상기 이전 목표값 및 상기 목표값의 가중 평균값을 상기 입력값으로 제공하는 것을 포함하는 공정 제어 방법.
  12. 청구항 8에 있어서,
    상기 증착 공정은 스퍼터링 증착 공정이고,
    상기 공정 조건의 상기 요소는 예비-스퍼터링 시간(pre-sputtering time), 증착 시간, 이온의 입사각, 이온 에너지, 및 이온 전류 중 어느 하나인 공정 제어 방법.
  13. 청구항 12에 있어서,
    상기 요소의 상기 목표값을 생성하는 것은:
    상기 랏 상에 수행된 상기 증착 공정의 상기 공정 조건으로부터 상기 요소의 출력값을 획득하는 것; 및
    상기 측정값 및 상기 기준값의 상기 차이를 기초로 상기 출력값을 보정하는 것을 포함하고,
    상기 출력값은 아래의 수학식1에 의해 보정되는 공정 제어 방법.
    [수학식1]
    TC=TO+(Rf - Rm)/ΔR
    여기서, TO는 상기 요소의 상기 출력값이고, Rf는 상기 기준값이고, Rm은 상기 측정값이고, ΔR은 상기 요소의 일 단위 당 상기 자기터널접합 막의 상기 특성의 변화량이고, TC는 상기 요소의 상기 목표값이다.
  14. 청구항 8에 있어서,
    상기 측정값 및 상기 기준값은 상기 자기터널접합 막의 저항(RA), 자기저항비(TMR), 보자력(Hc), 교환자기장(Hex), 및 수직 자기 이방성(PMA) 중 어느 하나에 관련된 값들인 공정 제어 방법.
  15. 복수의 웨이퍼들의 그룹으로 정의되는 랏(lot) 상에 증착 공정을 수행하는 공정부, 상기 증착 공정은 상기 복수의 웨이퍼들의 각각 상에 자기터널접합 막을 형성하기 위해 수행되는 것;
    상기 복수의 웨이퍼들 중 적어도 하나 상에 형성된 상기 자기터널접합 막의 특성을 측정하는 계측부; 및
    상기 계측부에 의해 측정된 측정값과 미리 저장된 기준값의 차이를 이용하여, 상기 증착 공정의 공정 조건을 변경시키는 제어부를 포함하되,
    상기 제어부는 상기 공정부로부터 상기 공정 조건의 일 요소의 출력값을 획득하고, 상기 계측부로부터 상기 측정값을 획득하고, 상기 측정값과 상기 기준값의 차이를 이용하여 상기 출력값을 보정함으로써 상기 요소의 목표값을 생성하고, 상기 목표값을 기초로 결정된 상기 요소의 입력값을 상기 공정부에 제공하도록 구성되는 반도체 소자의 제조를 위한 공정 제어 시스템.
  16. 청구항 15에 있어서,
    상기 제어부는 상기 목표값에 대응하는 상기 입력값을 상기 공정부에 제공하도록 구성되는 공정 제어 시스템.
  17. 청구항 15에 있어서,
    상기 제어부는 적어도 하나의 이전 랏에 대하여 미리 생성된, 상기 요소의 이전 목표값을 획득하고, 상기 이전 목표값 및 상기 목표값의 가중 평균값에 대응하는 상기 입력값을 상기 공정부에 제공하도록 구성되는 공정 제어 시스템.
  18. 청구항 15에 있어서,
    상기 공정부는 후속 랏에 대하여 상기 변경된 공정 조건으로 상기 증착 공정을 수행하는 공정 제어 시스템.
  19. 청구항 15에 있어서,
    상기 계측부는 상기 자기터널접합 막의 저항(RA), 자기저항비(TMR), 보자력(Hc), 교환자기장(Hex), 및 수직 자기 이방성(PMA) 중 적어도 하나를 측정하도록 구성되는 공정 제어 시스템.
  20. 청구항 15에 있어서,
    상기 증착 공정은 스퍼터링 증착 공정이고,
    상기 공정 조건의 상기 요소는 예비-스퍼터링 시간(pre-sputtering time), 증착 시간, 이온의 입사각, 이온 에너지, 및 이온 전류 중 어느 하나인 공정 제어 시스템.
KR1020170134231A 2017-10-16 2017-10-16 반도체 소자의 제조를 위한 공정 제어 방법 및 시스템 KR102408685B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170134231A KR102408685B1 (ko) 2017-10-16 2017-10-16 반도체 소자의 제조를 위한 공정 제어 방법 및 시스템
US16/107,242 US10629807B2 (en) 2017-10-16 2018-08-21 Process control method and process control system for manufacturing semiconductor device
CN201811188675.8A CN109671645B (zh) 2017-10-16 2018-10-12 用于制造半导体器件的工艺控制方法和工艺控制系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170134231A KR102408685B1 (ko) 2017-10-16 2017-10-16 반도체 소자의 제조를 위한 공정 제어 방법 및 시스템

Publications (2)

Publication Number Publication Date
KR20190042382A KR20190042382A (ko) 2019-04-24
KR102408685B1 true KR102408685B1 (ko) 2022-06-15

Family

ID=66096539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170134231A KR102408685B1 (ko) 2017-10-16 2017-10-16 반도체 소자의 제조를 위한 공정 제어 방법 및 시스템

Country Status (3)

Country Link
US (1) US10629807B2 (ko)
KR (1) KR102408685B1 (ko)
CN (1) CN109671645B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11542589B2 (en) * 2018-03-21 2023-01-03 Applied Materials, Inc. Resistance-area (RA) control in layers deposited in physical vapor deposition chamber
US11342184B2 (en) * 2019-11-25 2022-05-24 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Method of forming multiple patterned layers on wafer and exposure apparatus thereof
KR20230095161A (ko) 2021-12-21 2023-06-29 주식회사 선익시스템 반도체 제조 공정의 최적화를 위한 프로세스 제어방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980005976A (ko) 1996-06-29 1998-03-30 김광호 반도체 제조공정
KR20000020700A (ko) 1998-09-23 2000-04-15 윤종용 반도체 제조설비 관리시스템의 공정조건 변경방법
KR100311077B1 (ko) 1999-10-23 2001-11-02 윤종용 선행공정의 결과에 따라 최적의 후행공정장비 및/또는 후행공정조건을 가변적으로 적용하는 로트 디스패칭방법 및 이를 위한 시스템
US6625512B1 (en) * 2000-07-25 2003-09-23 Advanced Micro Devices, Inc. Method and apparatus for performing final critical dimension control
US7698012B2 (en) * 2001-06-19 2010-04-13 Applied Materials, Inc. Dynamic metrology schemes and sampling schemes for advanced process control in semiconductor processing
JP3661652B2 (ja) * 2002-02-15 2005-06-15 ソニー株式会社 磁気抵抗効果素子および磁気メモリ装置
US8185230B2 (en) * 2002-08-22 2012-05-22 Advanced Micro Devices, Inc. Method and apparatus for predicting device electrical parameters during fabrication
KR100988087B1 (ko) 2003-11-24 2010-10-18 삼성전자주식회사 Ｍｒａｍ 특성 분석 장치 및 그 분석 방법
KR100724186B1 (ko) 2005-12-27 2007-05-31 동부일렉트로닉스 주식회사 Ａｐｃ 시스템에서 배선 형성을 위한 포토공정의 오버레이제어 방법
US7894927B2 (en) * 2008-08-06 2011-02-22 Tokyo Electron Limited Using Multi-Layer/Multi-Input/Multi-Output (MLMIMO) models for metal-gate structures
CN103794717B (zh) * 2014-02-28 2017-06-16 北京航空航天大学 一种包含介电层的嵌入型磁隧道结器件的制造方法
KR102152782B1 (ko) 2014-07-07 2020-09-07 삼성전자주식회사 메모리 장치를 제조하는 방법과 작동 방법, 및 이를 포함하는 시스템의 작동 방법
US10289109B2 (en) * 2015-10-01 2019-05-14 Globalfoundries Inc. Methods of error detection in fabrication processes

Also Published As

Publication number Publication date
KR20190042382A (ko) 2019-04-24
US20190115527A1 (en) 2019-04-18
CN109671645A (zh) 2019-04-23
US10629807B2 (en) 2020-04-21
CN109671645B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
KR102408685B1 (ko) 반도체 소자의 제조를 위한 공정 제어 방법 및 시스템
JP6532946B2 (ja) 半導体デバイス、磁気トンネル接合およびその製造方法
CN105103661B (zh) 虚拟rf传感器
US10978638B2 (en) Data storage devices and methods for manufacturing the same
US20200312391A1 (en) Spin-based storage element
US11145737B2 (en) Selector devices
US8947917B2 (en) Thermal spin torque transfer magnetoresistive random access memory
US11222921B2 (en) Selector devices
Lee et al. Improvement of Synaptic Properties in Oxygen‐Based Synaptic Transistors Due to the Accelerated Ion Migration in Sub‐Stoichiometric Channels
US9184377B2 (en) Resistance variable memory cell structures and methods
KR20180027677A (ko) 시간에 따라 연속적으로 제어되는 파라미터를 포함하는 이온 빔 장비, 이를 이용한 패턴 형성 방법, 및 이를 이용한 자기 기억 소자의 제조방법
US20170153872A1 (en) Random number generation using threshold switching mechanism
US9515251B2 (en) Structure for thermally assisted MRAM
Cai et al. Technology-array-algorithm co-optimization of RRAM for storage and neuromorphic computing: Device non-idealities and thermal cross-talk
US9698339B1 (en) Magnetic tunnel junction encapsulation using hydrogenated amorphous semiconductor material
KR20170021869A (ko) 상 변화 메모리 디바이스들의 재료들 및 컴포넌트들
US20220350572A1 (en) Random number generation unit and computing system
US20210247341A1 (en) Gas detection device and gas detection method using metal-oxide semiconductor gas sensor
Wan et al. (Bi0. 2Sb0. 8) 2Te3 based dynamic synapses with programmable spatio-temporal dynamics
Moon et al. Parallel synaptic design of ferroelectric tunnel junctions for neuromorphic computing
US10468586B2 (en) Electronic device, topological insulator, fabrication method of topological insulator and memory device
Van Beek et al. Understanding and empirical fitting the breakdown of MgO in end-of-line annealed MTJs
JP5225564B2 (ja) 半導体装置の製造方法
Münchenberger et al. Improved reliability of magnetic field programmable gate arrays through the use of memristive tunnel junctions
CN107946458B (zh) 霍尔器件的形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant