CN109671645A - 用于制造半导体器件的工艺控制方法和工艺控制系统 - Google Patents

用于制造半导体器件的工艺控制方法和工艺控制系统 Download PDF

Info

Publication number
CN109671645A
CN109671645A CN201811188675.8A CN201811188675A CN109671645A CN 109671645 A CN109671645 A CN 109671645A CN 201811188675 A CN201811188675 A CN 201811188675A CN 109671645 A CN109671645 A CN 109671645A
Authority
CN
China
Prior art keywords
value
factor
target value
depositing operation
process control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811188675.8A
Other languages
English (en)
Other versions
CN109671645B (zh
Inventor
朴正宪
朴容星
李俊明
赵显�
吴世忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109671645A publication Critical patent/CN109671645A/zh
Application granted granted Critical
Publication of CN109671645B publication Critical patent/CN109671645B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

提供了工艺控制方法和工艺控制系统。所述方法包括：对由一组多个晶片限定的晶片组执行沉积工艺；对所述晶片组执行测量工艺以获得关于所述多个晶片中的至少一个晶片的测量值；通过使用所述测量值与参考值之间的差来产生所述沉积工艺中的工艺条件的因素的目标值；以及基于所述目标值提供关于后续晶片组的所述因素的输入值。提供所述因素的输入值的操作包括：获得先前产生的关于至少一个先前晶片组的所述因素的先前目标值，以及提供所述先前目标值和所述目标值的加权平均值作为所述输入值。

Description

用于制造半导体器件的工艺控制方法和工艺控制系统
相关申请的交叉引用
本专利申请要求于2017年10月16日提交的韩国专利申请No.10-2017-0134231的优先权，其全部内容通过引用结合于此。
技术领域
本发明构思涉及用于制造半导体器件的工艺控制方法和工艺控制系统，更具体地，涉及用于形成薄膜的沉积工艺控制方法和沉积工艺控制系统。
背景技术
随着电子产品趋向于高速和/或低功耗，对于结合在电子产品中的半导体存储器件，可能越来越需要高速和低工作电压。已经开发了下一代半导体存储器件(例如磁随机存取存储器(MRAM)和相变随机存取存储器(PRAM))来以满足对半导体存储器件的高性能和低功率的需求。这些半导体存储器件及其他下一代半导体存储器件可以包括具有这样特性的材料：这些材料的电阻根据所施加的电流或电压而变得不同，并且即使它们的电流或电压供应中断，它们的电阻也保持不变。在这种情况下，器件的电/磁特性可能受到用于形成包括构成器件的材料的薄层的沉积工艺的影响。先进工艺控制(advance process control(APC))系统可用于提高半导体制造工艺的加工能力。
发明内容
本发明构思的一些实施方式提供了允许大规模生产半导体器件的工艺控制方法和工艺控制系统。
本发明构思的一些实施方式提供了一种工艺控制方法和工艺控制系统，用以制造具有期望特性或所需特性的半导体器件。
根据本发明构思的示例性实施方式，用于制造半导体器件的工艺控制方法可以包括：对由一组多个晶片限定的晶片组执行第一沉积工艺；对所述晶片组执行测量工艺，以获得关于所述多个晶片中的至少一个晶片的测量值；通过使用所述测量值与参考值之间的差，产生所述第一沉积工艺中的工艺条件的因素的目标值；以及基于所述目标值，针对用于后续晶片组的第二沉积工艺提供所述因素的输入值。提供所述因素的输入值的操作可以包括：获得所述因素的先前目标值，其中所述先前目标值是关于至少一个先前晶片组在先前产生的；以及提供所述先前目标值和所述目标值的加权平均值作为所述输入值。
根据本发明构思的示例性实施方式，用于制造半导体器件的工艺控制方法可以包括：对由一组多个晶片限定的晶片组执行第一沉积工艺，执行所述沉积工艺以在所述多个晶片中的每个晶片上形成磁隧道结层；对所述晶片组执行测量工艺，执行所述测量工艺以获得与在所述多个晶片中的至少一个晶片上形成的磁隧道结层的特性有关的测量值；通过使用与所述磁隧道结层的特性有关的所述测量值与参考值之间的差，产生所述第一沉积工艺中的工艺条件的因素的目标值；基于所述目标值提供所述因素的输入值以改变所述沉积工艺中的所述工艺条件；以及基于改变后的所述工艺条件对后续晶片组执行第二沉积工艺。
根据本发明构思的示例性实施方式，用于制造半导体器件的工艺控制系统可以包括：工艺操作部分或平台，对由一组多个晶片限定的晶片组执行沉积工艺，执行所述沉积工艺以在所述多个晶片中的每个晶片上形成磁隧道结层；测量操作部分或平台，测量在所述多个晶片中的至少一个晶片上形成的所述磁隧道结层的特性；以及控制操作部分或平台，通过使用预先存储的参考值与通过测量操作部分或平台测量到的测量值之间的差来改变所述沉积工艺中的工艺条件。所述控制操作部分或平台可以被配置为从所述工艺操作部分或平台获得所述工艺条件的因素的输出值，从所述测量操作部分或平台获得所述测量值，通过使用所述测量值与所述参考值之间的差来校正所述输出值从而产生所述因素的目标值，以及向所述工艺操作部分或平台提供所述因素的输入值，所述输入值是基于所述目标值确定的。
附图说明
图1是示出根据本发明构思的示例性实施方式的用于制造半导体器件的工艺控制系统的简化示意图。
图2是示出根据本发明构思的示例性实施方式的用于制造半导体器件的工艺控制方法的流程图。
图3是示出图2的操作S300的流程图。
图4是示出图2的操作S400的流程图。
图5和图6是示出图2的操作S100的截面图。
图7是示出图2的操作S300的曲线图。
具体实施方式
下面将结合附图描述本发明构思的示例性实施方式。
图1是示出根据本发明构思的示例性实施方式的用于制造半导体器件的工艺控制系统的简化示意图。
参照图1，工艺控制系统1000可以包括执行用于在对象上制造半导体器件的单元工艺的工艺操作部分或平台10、产生从对象测量到的数据的测量操作部分或平台20以及存储并处理从工艺部分10和测量部分20获得的数据的控制操作部分或平台30。测量部分20可以被配置为使得非破坏性测试可用于测量来自对象的数据。工艺部分10、测量部分20和控制部分30可以通过接口1彼此连接，并且接口1可以包括有线元件、无线元件或通用串行总线端口等。从工艺部分10和测量部分20获得的数据可以通过接口1传输到控制部分30，并且在控制部分30中处理的数据可以通过接口1反馈到工艺部分10。
对象可以是或包括由一组多个晶片(诸如半导体晶片)100限定的晶片组。图1示出了表示多个晶片组Ln-1、Ln和Ln+1的流的线2。多个晶片组Ln-1、Ln和Ln+1可以沿着线2顺序地通过工艺控制系统1000。多个晶片组Ln-1、Ln和Ln+1中的每一个可以依次通过工艺部分10和测量部分20。
下面将说明使用工艺控制系统1000的工艺控制方法。
图2是示出根据本发明构思的示例性实施方式的用于制造半导体器件的工艺控制方法的流程图。图3是示出图2的操作S300的流程图，图4是示出图2的操作S400的流程图。图5和图6是示出图2的操作S100的截面图，图7是示出图2的操作S300的曲线图。
参照图1和图2，可以向工艺部分10提供由一组多个晶片100限定的晶片组Ln，并且可以对晶片组Ln执行沉积工艺(S100)。可以执行沉积工艺以在多个晶片100中的每个晶片上形成薄层。例如，可以执行沉积工艺以在多个晶片100中的每个晶片上形成磁隧道结层(magnetic tunnel junction layer，MTJL)。
具体而言，参照图1和图5，多个晶片100中的每个晶片可以包括在其上的层间介电层110和底部电极接触120。层间介电层110和底部电极接触120可以在将晶片组Ln提供到工艺部分10中之前形成。
参照图1和图6，晶片组Ln可以被提供到工艺部分10中，并且可以对晶片组Ln执行沉积工艺。结果，可以在多个晶片100中的每个晶片的层间介电层110上形成磁隧道结层。磁隧道结层MTJL可以包括依次堆叠在层间介电层110上的底部电极层130、第一磁性层140、隧道势垒层150和第二磁性层160。应当理解，尽管在本文中术语第一、第二、第三等可以用于描述各种元件，但是元件不应受这些术语的限制。更准确地说，这些术语仅用于将一个元件与另一个元件区分开。因此，在不脱离本发明构思的范围的情况下，下面讨论的第一元件可以被称为第二元件。底部电极层130可以包括导电金属氮化物(例如氮化钛或氮化钽)，隧道势垒层150可以包括金属氧化物(例如氧化镁)。第一磁性层140和第二磁性层160均可以包括至少一种铁磁元素。沉积工艺可以包括用于分别形成底部电极层130、第一磁性层140、隧道势垒层150和第二磁性层160的多个子沉积工艺。
返回参考图1和图2，沉积工艺可以在预设工艺条件下执行，并且该工艺条件可以包括多个因素。当多个因素的输入值被调整时，可以改变工艺条件。例如，沉积工艺可以包括使用至少一个靶执行的溅射沉积工艺。在这种情况下，工艺条件的因素可以包括预溅射时间、沉积时间、离子入射角、离子能量和离子流等。在该说明书中，预溅射时间可以是从执行溅射沉积的腔室或从至少一个靶中去除粒子所需的时长，沉积时间可以是溅射形成至少一层薄层所需的时长。当沉积工艺包括多个子沉积工艺时，该多个子沉积工艺中的至少一个可以是溅射沉积工艺。
在通过工艺部分10之后，晶片组Ln可以被提供到测量部分20中。可以对晶片组Ln执行测量工艺，以从晶片组Ln获得测量值Rm(S200)。测量工艺可以使用用于非破坏性测试的工具来执行。可以执行测量工艺以测量形成在多个晶片100中的至少一个晶片上的薄层的特性。测量值Rm可以是形成在多个晶片100中的至少一个晶片上的薄层的特性的测量值。例如，可以执行测量工艺以测量形成在多个晶片100中的至少一个晶片上的磁隧道结层MTJL的特性。在这种情况下，测量值Rm可以是形成在多个晶片100中的至少一个晶片上的薄层的电特性或磁特性的测量值。例如，测量部分20可以被配置为测量磁隧道结层MTJL的电阻(RA)、磁阻比(TMR)、矫顽力(Hc)、交换磁场(Hex)和/或垂直磁各向异性(PMA)，并且测量值Rm可以分别是磁隧道结层MTJL的电阻(RA)、磁阻比(TMR)、矫顽力(Hc)、交换磁场(Hex)和/或垂直磁各向异性(PMA)的测量值。术语“和/或”包括一个或更多个相关联的所列项的任何和所有组合。控制部分30可以接收从晶片组Ln获得的测量值Rm。
控制部分30可以将测量值Rm与预先存储的参考值Rf进行比较，并且使用测量值Rm与参考值Rf之间的差来产生沉积工艺中的工艺条件的一个因素的目标值Tc(S300)。参考值Rf可以是与通过沉积工艺形成的薄层的特性有关的期望值。例如，参考值Rf可以是与磁隧道结层MTJL的电特性或磁特性有关的期望值。在这种情况下，测量值Rm和参考值Rf可以分别是与磁隧道结层MTJL的电阻(RA)、磁阻比(TMR)、矫顽力(Hc)、交换磁场(Hex)或垂直磁各向异性(PMA)中的一个的测量值和参考值。
通过沉积工艺形成的薄层的特性可以取决于沉积工艺中的工艺条件的多个因素中的至少一个。例如，当沉积工艺包括溅射沉积工艺时，薄层的特性可以取决于预溅射时间、沉积时间、离子入射角、离子能量和/或离子流。在这种情况下，控制部分30可以使用测量值Rm与参考值Rf之间的差来产生(或生成)关于预溅射时间因素、沉积时间因素、离子入射角因素、离子能量因素或离子流因素的目标值Tc。
例如，参照图1和图3，控制部分30可以从对晶片组Ln执行的沉积工艺的工艺条件获得因素的输出值To(S310)。沉积工艺可以在因素关于晶片组Ln具有特定值的工艺条件下执行，并且因素的输出值To可以对应于该因素的特定值。
基于测量值Rm与参考值Rf之间的差，控制部分30可以校正因素的输出值To(S320)。因素的目标值Tc可以对应于校正后的输出值。可以通过下面的数学方程式1来校正输出值To。
Tc＝To+(Rf-Rm)/ΔR[数学方程式1]
在数学方程式1中，Rf可以表示参考值，Rm可以表示测量值，To可以表示因素的输出值，Tc可以表示因素的目标值，ΔR可以表示每单位因素薄层特性的变化量。
例如，当执行沉积工艺以形成磁隧道结层MTJL时，沉积工艺可以包括形成隧道势垒层150的子沉积工艺。该子沉积工艺可以是溅射沉积工艺或者包括溅射沉积工艺。在这种情况下，磁隧道结层MTJL的电阻(RA)可以取决于形成隧道势垒层150的子沉积工艺的预溅射时间。例如，参照图7，形成隧道势垒层150的子沉积工艺的预溅射时间越长，磁隧道结层MTJL的电阻(RA)越小。在这种情况下，测量值Rm和参考值Rf可以分别是磁隧道结层MTJL的电阻(RA)的测量值和参考值，并且因素可以是形成隧道势垒层150的子沉积工艺的预溅射时间。ΔR可以是每单位预溅射时间磁隧道结层MTJL的电阻(RA)变化量。输出值To和目标值Tc可以分别是形成隧道势垒层150的子沉积工艺的预溅射时间的输出值和目标值。
返回参照图1和图2，基于目标值Tc，控制部分30可以确定沉积工艺中的工艺条件的因素的输入值Ti(S400)。
例如，参照图1和图4，控制部分30可以获得先前产生的关于至少一个先前晶片组Ln-1的因素的先前目标值(S410)。在下文中，表达式Tc(n-1)表示先前产生的关于至少一个先前晶片组Ln-1的因素的先前目标值，表达式Tc(n)表示关于晶片组Ln产生的目标值Tc。如参照图1所论述的，多个晶片组Ln-1、Ln和Ln+1可以沿着线2顺序通过工艺控制系统1000，并且可以对多个晶片组Ln-1、Ln和Ln+1中的每一个晶片组重复执行图2的操作。因此，在对至少一个先前晶片组Ln-1执行的图2的操作S300中，控制部分30可以产生并存储因素的先前目标值Tc(n-1)。
控制部分30可以将先前目标值Tc(n-1)和目标值Tc(n)的加权平均值确定为因素的输入值Ti(S420)。当控制部分30分别从多个先前晶片组L1、L2......Ln-1产生多个先前目标值Tc(1)、Tc(2)......Tc(n-1)时，可以通过下面的数学方程式2来计算因素的输入值Ti。
Ti＝∑(Tc(k)x f(k))[数学方程式2]
在数学方程式2中，k是1至n的整数，∑f(k)是1。
例如，因素的输入值Ti可以对应于多个先前目标值Tc(1)、Tc(2)......Tc(n-1)和目标值Tc(n)的加权平均值。目标值Tc(n)的权重可以大于多个先前目标值Tc(1)、Tc(2)......Tc(n-1)中的每一个的权重，即f1，f2，…，f(k-1)<f(k)。
或者，控制部分30可以将所产生的关于晶片组Ln的因素的目标值Tc(n)确定为因素的输入值Ti，即Ti＝Tc(n)。
再参照图1和图2，控制部分30可以向工艺部分10提供因素的输入值Ti，从而改变针对后续晶片组Ln+1的沉积工艺的工艺条件(S500)。可以在不测量形成在样本晶片上的层的特性的情况下改变工艺条件。工艺部分10可以在开始后续晶片组Ln+1的沉积工艺之前并且在不中断后续晶片组Ln+1的沉积工艺的情况下，在改变后的工艺条件下对后续晶片组Ln+1执行沉积工艺。可以对其他后续晶片组Ln+2、Ln+3、…重复执行图2的操作。
当制造包括磁隧道结的半导体器件时，磁隧道结所需的特性可能受到用于磁隧道结层的沉积工艺的影响。即使在沉积过程中使用的沉积设备的腔室内的环境有细微变化，磁隧道结的特性也可能改变。在这种情况下，对于多个晶片组Ln-1、Ln和Ln+1，可能难以在保持其一致特性的同时形成磁隧道结。应当理解，这里描述的“一致”特性不需要完全相同，而是可以允许在与基于产品应用可接受的期望特性的预定偏差内的制造差异。
根据本发明构思的实施方式，控制部分30可以被配置为通过利用预先存储的参考值Rf与从晶片组Ln获得的测量值Rm之间的差来确定沉积工艺中的工艺条件的因素的输入值Ti，并且将输入值Ti反馈到工艺部分10，以便改变用于后续晶片组Ln+1的沉积工艺中的工艺条件。因此，可以通过基于由当前沉积工艺生产的晶片组Ln的实际特性来调整对晶片组Ln+1进行的后续沉积工艺，而不对当前沉积工艺进行改变，来一致地保持通过沉积工艺形成的薄层的特性。
此外，由于控制部分30被配置为使用每个晶片组的测量值Rm来改变用于后续晶片组的沉积工艺中的工艺条件，因此本发明构思的实施方式可以不需要或者可以不基于在单独的样本工艺中对样本晶片执行的测量，以一致地保持通过沉积工艺形成的薄层的特性。因此，可以简化用于制造半导体器件的工艺操作。
结果，提供一种用于大规模生产具有所需或期望特性的半导体器件的工艺控制方法和工艺控制系统是可行的。
就功能性的部分、平台和/或块而言描述了实施方式，并在附图中进行了图示。本领域技术人员将理解的是，这些部分、平台和/或块在物理上由诸如以下各项的电子电路(或光学回路)实现：逻辑电路、分立元件、微处理器、硬连线电路、存储元件、布线连接等。在部分、平台和/或块由微处理器等实现的情况下，可以使用软件(例如微码)对它们进行编程，以执行本文所讨论的各种功能，并且可以可选地由固件和/或软件驱动。或者，每个部分、平台和/或块可以由专用硬件实现，或者作为执行某些功能的专用硬件和执行其他功能的处理器(例如，一个或更多个被编程的微处理器和相关电路)的组合来实现。
前述描述提供了用于说明本发明构思的示例性实施方式。因此，本发明构思不限于上述实施方式，本领域普通技术人员将理解的是，在不脱离本发明构思的精神和基本特征的情况下，可以在形式和细节上进行变化。

Claims (20)

1.一种用于制造半导体器件的工艺控制方法，所述工艺控制方法包括：
对包括多个晶片的晶片组执行第一沉积工艺；
对所述晶片组执行测量工艺，以获得关于所述多个晶片中的至少一个晶片的测量值；
通过使用所述测量值与参考值之间的差，产生所述第一沉积工艺中的工艺条件的因素的目标值；以及
基于所述目标值，针对用于后续晶片组的第二沉积工艺提供所述因素的输入值，
其中，提供所述因素的输入值包括：
获得所述因素的先前目标值，所述先前目标值是关于至少一个先前晶片组在先前产生的；以及
提供所述先前目标值和所述目标值的加权平均值作为所述输入值。
2.根据权利要求1所述的工艺控制方法，其中，产生所述因素的目标值包括：
从对所述晶片组执行的第一沉积工艺中的工艺条件获得所述因素的输出值；以及
基于所述测量值与所述参考值之间的差来校正所述输出值。
3.根据权利要求1所述的工艺控制方法，其中，执行所述第一沉积工艺包括：在所述多个晶片中的每个晶片上形成磁隧道结层，
其中，所述测量值包括形成在所述多个晶片中的至少一个晶片上的所述磁隧道结层的电特性或磁特性，
其中，所述参考值是关于所述磁隧道结层的电特性或磁特性的期望值。
4.根据权利要求3所述的工艺控制方法，其中
所述第一沉积工艺包括溅射沉积工艺，并且
所述工艺条件的因素包括预溅射时间、沉积时间、离子入射角、离子能量或离子流中的一个。
5.根据权利要求3所述的工艺控制方法，其中
所述磁隧道结层包括隧道势垒层和被所述隧道势垒层分离开的多个磁性层，
所述第一沉积工艺包括在所述多个晶片中的每个晶片上形成所述隧道势垒层的子沉积工艺，所述子沉积工艺包括溅射沉积工艺，
所述测量值包括所述磁隧道结层的电阻RA的测量值，所述参考值包括所述磁隧道结层的电阻RA的参考值，并且
所述工艺条件的所述因素包括所述子沉积工艺的预溅射时间。
6.根据权利要求5所述的工艺控制方法，其中产生所述因素的目标值包括：
从对所述晶片组执行的子沉积工艺中的工艺条件获得所述预溅射时间的输出值；以及
基于所述测量值与所述参考值之间的差来校正所述输出值，以产生所述预溅射时间的目标值。
7.根据权利要求6所述的工艺控制方法，其中，校正所述输出值以产生所述预溅射时间的目标值是基于：
Tc＝To+(Rf–Rm)/ΔR，
其中，To表示所述预溅射时间的输出值，Rf表示所述参考值，Rm表示所述测量值，ΔR表示每单位所述预溅射时间所述磁隧道结层的电阻变化，Tc表示所述预溅射时间的目标值。
8.一种用于制造半导体器件的工艺控制方法，所述工艺控制方法包括：
对包括多个晶片的晶片组执行第一沉积工艺，以在所述多个晶片中的每个晶片上形成磁隧道结层；
对所述晶片组执行测量工艺，以获得关于在所述多个晶片中的至少一个晶片上形成的所述磁隧道结层的特性的测量值；
通过使用所述测量值与关于所述磁隧道结层的特性的参考值之间的差，产生所述第一沉积工艺中的工艺条件的因素的目标值；
基于所述目标值提供所述因素的输入值以改变所述工艺条件；以及
基于改变后的所述工艺条件对后续晶片组执行第二沉积工艺。
9.根据权利要求8所述的工艺控制方法，其中，产生所述因素的目标值包括：
从对所述晶片组执行的第一沉积工艺中的工艺条件获得所述因素的输出值；以及
基于所述测量值与所述参考值之间的差来校正所述输出值。
10.根据权利要求9所述的工艺控制方法，其中，提供所述输入值以改变工艺条件包括：提供所述目标值作为所述输入值，并且其中不基于对不同于所述多个晶片的样本晶片执行的测量来改变所述工艺条件。
11.根据权利要求9所述的工艺控制方法，其中，提供所述输入值以改变所述工艺条件包括：
获得所述因素的先前目标值，所述先前目标值是关于至少一个先前晶片组在先前产生的；以及
提供所述先前目标值和所述目标值的加权平均值作为所述输入值。
12.根据权利要求8所述的工艺控制方法，其中
所述第一沉积工艺包括溅射沉积工艺，并且
所述工艺条件的因素包括预溅射时间、沉积时间、离子入射角、离子能量或离子流中的一个。
13.根据权利要求12所述的工艺控制方法，其中，产生所述因素的目标值包括：
从对所述晶片组执行的所述第一沉积工艺中的所述工艺条件获得所述因素的输出值；以及
基于所述测量值与所述参考值之间的差来校正所述输出值，
其中校正所述输出值是基于：
Tc＝To+(Rf-Rm)/ΔR，
其中，To表示所述因素的输出值，Rf表示所述参考值，Rm表示所述测量值，ΔR表示每单位所述因素的所述磁隧道结层特性的变化，Tc表示所述因素的目标值。
14.根据权利要求8所述的工艺控制方法，其中，所述测量值和所述参考值对应于包括所述磁隧道结层的电阻RA、磁阻比TMR、交换磁场Hex或垂直磁各向异性PMA中的一个的特性，并且其中，形成在所述晶片组的至少一个晶片上的所述磁隧道结层的特性和形成在所述后续晶片组的至少一个晶片上的磁隧道结层的特性是一致的。
15.一种用于制造半导体器件的工艺控制系统，所述工艺控制系统包括：
工艺操作平台，对由一组多个晶片限定的晶片组执行沉积工艺，执行所述沉积工艺以在所述多个晶片中的每个晶片上形成磁隧道结层；
测量操作平台，测量在所述多个晶片中的至少一个晶片上形成的所述磁隧道结层的特性；以及
控制操作平台，通过使用预先存储的参考值与通过所述测量操作平台测量到的测量值之间的差来改变所述沉积工艺中的工艺条件，
其中，所述控制操作平台从所述工艺操作平台获得所述工艺条件的因素的输出值，从所述测量操作平台获得所述测量值，通过使用所述测量值与所述预先存储的参考值之间的差来校正所述输出值从而产生所述因素的目标值，以及向所述工艺操作平台提供所述因素的输入值，所述输入值是基于所述目标值确定的。
16.根据权利要求15所述的工艺控制系统，其中，所述控制操作平台被配置为向所述工艺操作平台提供与所述目标值相对应的所述输入值。
17.根据权利要求15所述的工艺控制系统，其中，所述控制操作平台被配置为获得所述因素的先前目标值，并且向所述工艺操作平台提供与所述先前目标值和所述目标值的加权平均值相对应的所述输入值，所述先前目标值是关于至少一个先前晶片组在先前产生的。
18.根据权利要求15所述的工艺控制系统，其中，所述沉积工艺是在所述工艺条件改变之前执行的第一沉积工艺，其中，所述工艺操作平台基于所述工艺条件的改变对后续晶片组执行第二沉积工艺。
19.根据权利要求18所述的工艺控制系统，其中，所述测量操作平台被配置为对包括所述磁隧道结层的电阻RA、磁阻比TMR、交换磁场Hex或垂直磁各向异性PMA中的一个的特性进行测量。
20.根据权利要求19所述的工艺控制系统，其中，
所述沉积工艺包括溅射沉积工艺，并且
所述工艺条件的因素包括预溅射时间、沉积时间、离子入射角、离子能量或离子流中的一个。
CN201811188675.8A 2017-10-16 2018-10-12 用于制造半导体器件的工艺控制方法和工艺控制系统 Active CN109671645B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0134231 2017-10-16
KR1020170134231A KR102408685B1 (ko) 2017-10-16 2017-10-16 반도체 소자의 제조를 위한 공정 제어 방법 및 시스템

Publications (2)

Publication Number Publication Date
CN109671645A true CN109671645A (zh) 2019-04-23
CN109671645B CN109671645B (zh) 2023-04-07

Family

ID=66096539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811188675.8A Active CN109671645B (zh) 2017-10-16 2018-10-12 用于制造半导体器件的工艺控制方法和工艺控制系统

Country Status (3)

Country Link
US (1) US10629807B2 (zh)
KR (1) KR102408685B1 (zh)
CN (1) CN109671645B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11542589B2 (en) * 2018-03-21 2023-01-03 Applied Materials, Inc. Resistance-area (RA) control in layers deposited in physical vapor deposition chamber
US11342184B2 (en) * 2019-11-25 2022-05-24 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Method of forming multiple patterned layers on wafer and exposure apparatus thereof
KR20230095161A (ko) 2021-12-21 2023-06-29 주식회사 선익시스템 반도체 제조 공정의 최적화를 위한 프로세스 제어방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030169147A1 (en) * 2002-02-15 2003-09-11 Yutaka Higo Magnetoresistive effect element and magnetic memory device
US6625512B1 (en) * 2000-07-25 2003-09-23 Advanced Micro Devices, Inc. Method and apparatus for performing final critical dimension control
US20040040001A1 (en) * 2002-08-22 2004-02-26 Miller Michael L. Method and apparatus for predicting device electrical parameters during fabrication
CN1602547A (zh) * 2001-06-19 2005-03-30 应用材料有限公司 用于半导体工艺中高级工艺控制的动态度量方案和取样方案
US20050111253A1 (en) * 2003-11-24 2005-05-26 Park Wan-Jun Apparatus and method of analyzing a magnetic random access memory
CN103794717A (zh) * 2014-02-28 2014-05-14 北京航空航天大学 一种包含介电层的嵌入型磁隧道结器件的制造方法
CN106971953A (zh) * 2015-10-01 2017-07-21 格罗方德半导体公司 制造制程中的误差检测方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980005976A (ko) 1996-06-29 1998-03-30 김광호 반도체 제조공정
KR20000020700A (ko) 1998-09-23 2000-04-15 윤종용 반도체 제조설비 관리시스템의 공정조건 변경방법
KR100311077B1 (ko) 1999-10-23 2001-11-02 윤종용 선행공정의 결과에 따라 최적의 후행공정장비 및/또는 후행공정조건을 가변적으로 적용하는 로트 디스패칭방법 및 이를 위한 시스템
KR100724186B1 (ko) 2005-12-27 2007-05-31 동부일렉트로닉스 주식회사 Ａｐｃ 시스템에서 배선 형성을 위한 포토공정의 오버레이제어 방법
US7894927B2 (en) * 2008-08-06 2011-02-22 Tokyo Electron Limited Using Multi-Layer/Multi-Input/Multi-Output (MLMIMO) models for metal-gate structures
KR102152782B1 (ko) 2014-07-07 2020-09-07 삼성전자주식회사 메모리 장치를 제조하는 방법과 작동 방법, 및 이를 포함하는 시스템의 작동 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625512B1 (en) * 2000-07-25 2003-09-23 Advanced Micro Devices, Inc. Method and apparatus for performing final critical dimension control
CN1602547A (zh) * 2001-06-19 2005-03-30 应用材料有限公司 用于半导体工艺中高级工艺控制的动态度量方案和取样方案
US20030169147A1 (en) * 2002-02-15 2003-09-11 Yutaka Higo Magnetoresistive effect element and magnetic memory device
US20040040001A1 (en) * 2002-08-22 2004-02-26 Miller Michael L. Method and apparatus for predicting device electrical parameters during fabrication
US20050111253A1 (en) * 2003-11-24 2005-05-26 Park Wan-Jun Apparatus and method of analyzing a magnetic random access memory
CN103794717A (zh) * 2014-02-28 2014-05-14 北京航空航天大学 一种包含介电层的嵌入型磁隧道结器件的制造方法
CN106971953A (zh) * 2015-10-01 2017-07-21 格罗方德半导体公司 制造制程中的误差检测方法

Also Published As

Publication number Publication date
US20190115527A1 (en) 2019-04-18
KR20190042382A (ko) 2019-04-24
CN109671645B (zh) 2023-04-07
US10629807B2 (en) 2020-04-21
KR102408685B1 (ko) 2022-06-15

Similar Documents

Publication Publication Date Title
CN109671645A (zh) 用于制造半导体器件的工艺控制方法和工艺控制系统
EP2390380B1 (en) Sputtering equipment, sputtering method and method for manufacturing an electronic device
Feder et al. Ion beam sputtering of Ag–Angular and energetic distributions of sputtered and scattered particles
Stevens et al. Reactive sputtering of substoichiometric Ta2Ox for resistive memory applications
WO2012024544A2 (en) Variable resistance memory element and fabrication methods
Prskalo et al. Molecular dynamics simulations of the sputtering of SiC and Si3N4
US10276788B2 (en) Ion beam apparatuses and methods for forming patterns using the same, and methods for manufacturing magnetic memory devices using the same
Viloan et al. Copper thin films deposited using different ion acceleration strategies in HiPIMS
US20180301627A1 (en) Materials and components in phase change memory devices
TW201539815A (zh) 記憶體元件的形成方法
Wakamura et al. Large spin accumulation with long spin diffusion length in Cu/MgO/Permalloy lateral spin valves
Vos et al. The use of electron Rutherford backscattering to characterize novel electronic materials as illustrated by a case study of sputter-deposited NbOx films
CN103714927A (zh) 形成薄膜电阻器的方法
US9741930B2 (en) Materials and components in phase change memory devices
Böhnert et al. Magnetic tunnel junction thermocouple for thermoelectric power harvesting
US20070045102A1 (en) Method of sputter depositing an alloy on a substrate
Matveyev et al. Resistive switching effect in HfxAl1− xOy with a graded Al depth profile studied by hard X-ray photoelectron spectroscopy
CN106169409A (zh) 使用多个电感和电容设备来施用多种等离子体条件以确定匹配网络模型的系统和方法
JP2005286245A (ja) 超伝導素子、それを用いた中性子検出装置及び超伝導素子の製造方法
Kim et al. Low Energy and Analog Memristor Enabled by Regulation of Ru ion Motion for High Precision Neuromorphic Computing
Binod et al. Magnetic Properties of reactive co-sputtered NiFe-oxide samples
Kaidatzis et al. Sputtered tungsten–silver and tungsten–aluminium thin films for non-volatile magnetic memories applications
Marulanda et al. Microstructure characterization of nano-structured Cr/Cr2N multilayer films produced through radio frequency magnetron sputtering
CN108063099B (zh) 物理气相沉积机台对孔或沟槽的填充能力的检测方法
Morgner Analysis of MIES and UPS data of LiF and NaCl

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant