KR20230095161A - 반도체 제조 공정의 최적화를 위한 프로세스 제어방법 - Google Patents

반도체 제조 공정의 최적화를 위한 프로세스 제어방법 Download PDF

Info

Publication number
KR20230095161A
KR20230095161A KR1020210183964A KR20210183964A KR20230095161A KR 20230095161 A KR20230095161 A KR 20230095161A KR 1020210183964 A KR1020210183964 A KR 1020210183964A KR 20210183964 A KR20210183964 A KR 20210183964A KR 20230095161 A KR20230095161 A KR 20230095161A
Authority
KR
South Korea
Prior art keywords
semiconductor manufacturing
glass
manufacturing process
rate
applying
Prior art date
Application number
KR1020210183964A
Other languages
English (en)
Inventor
안주일
Original Assignee
주식회사 선익시스템
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 선익시스템 filed Critical 주식회사 선익시스템
Priority to KR1020210183964A priority Critical patent/KR20230095161A/ko
Publication of KR20230095161A publication Critical patent/KR20230095161A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
    • G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Software Systems (AREA)
  • Medical Informatics (AREA)
  • Evolutionary Computation (AREA)
  • Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)

Abstract

본 발명은 반도체 제조 공정의 최적화를 위한 프로세스 제어방법에 관한 것이다.
본 발명의 제1 실시예에 따른 반도체 제조 공정의 최적화를 위한 프로세스 제어방법은, a) 유리의 반입 상태를 감지하는 센서로부터의 감지 신호를 수신하여 상기 유리의 반입 여부를 판별하는 단계; b) 유리가 반입되지 않은 경우, 유리의 미반입 상태의 경과 시간이 미리 설정된 시간을 초과했는지를 판별하는 단계; c) 설정된 시간을 초과했으면, 아이들(Idle) 모드를 적용하는 단계; d) 아이들 모드 적용에 따라, 프로세스의 홀딩 레이트를 적용하는 단계; e) 홀딩 레이트를 적용한 후, 설정된 홀딩 레이트의 적용 시간이 경과하면 홀딩 레이트를 해제하는 단계; f) 홀딩 레이트를 해제한 후, 유리가 반입되었는지를 판별하는 단계; g) 단계 f)의 판별에서 유리가 반입되었으면, 반도체 제조를 위한 재료의 공급 속도가 안정화되었는지를 판별하는 단계; 및 h) 재료의 공급 속도가 안정화되었으면, 반도체 제조 프로세스를 정상적으로 진행하는 단계를 포함한다,

Description

반도체 제조 공정의 최적화를 위한 프로세스 제어방법{Process control method for optimization of semiconductor manufacturing process}
본 발명은 반도체 제조 공정의 최적화를 위한 프로세스 제어방법에 관한 것으로서, 더 상세하게는 반도체 제조 공정 진행 중 또는 제조 공정 시작 시 어떤 문제로 인해 양산 시작이 불가능 할 때, 자동으로 아이들(idle) 모드를 적용함으로써 재료의 사용량과 전력 사용량을 절감할 수 있는 반도체 제조 공정의 최적화를 위한 프로세스 제어방법에 관한 것이다.
통상적으로, 웨이퍼는 사진, 확산, 식각, 증착, 및 금속 배선 등의 공정이 반복 수행됨에 따라 다양한 반도체 소자로 제작될 수 있다. 이들 각 공정을 수행하기 위한 반도체 제조설비, 즉, 정렬 노광 설비, 식각 설비, 이온 주입 설비, 증착 설비 등은 웨이퍼 상면에 대하여 특정한 방향성을 갖고 있으며, 웨이퍼가 일정한 방향으로 정렬되지 않은 상태로 로딩(Loading)될 경우, 공정이 정확하게 수행되지 않아 반도체 소자의 각부 형성 및 특성을 변화시키게 된다.
오늘날, 전자 기기의 고속화 및 저 소비전력화 등에 따라, 전기 기기에 포함되는 반도체 기억 소자의 고속화 및 낮은 동작 전압 등에 대한 요구가 증가되고 있다. 반도체 기억 소자의 고성능화 및 저전력화 추세에 맞추어, MRAM(Magnetic Random Access Memory) 및 PRAM(Phase-Change Random Access Memory)과 같은 차세대 반도체 기억 소자들이 개발되고 있다. 이러한 차세대 반도체 기억 소자들을 구성하는 물질들은 전류 또는 전압에 따라, 그 저항값이 달라지며, 전류 또는 전압 공급이 중단되더라도 저항값을 그대로 유지하는 특성을 갖는다. 이 경우, 상기 소자들의 요구되는 전기적/자기적 특성은 이들을 구성하는 물질을 포함하는 박막을 형성하는 증착 공정에 의해 영향을 받을 수 있다.
이상과 같은 반도체 소자의 제조 공정에 있어서, 공정의 초기 도입 단계에서 어떤 원인에 의해 재료(예를 들면, glass)의 미반입 상황이 발생하여 그러한 상황이 지속될 경우, 공정의 후속 단계에 있는 유기물 증착 챔버, 이송 챔버, 금속 증착 챔버 등에서 불필요하게 재료(예를 들면, 유기물이나 금속 재료 등)를 낭비하게 되고, 챔버들의 가동에 따라 또한 불필요한 전력을 소모하게 된다. 따라서, 이러한 상황에 대한 대책이 필요하다.
한국 공개특허공보 제10-2019-0042382호(2019.04.24.)
본 발명은 상기와 같은 상황을 감안하여 창출된 것으로서, 반도체 제조 공정 진행 중 또는 제조 공정 시작 시 어떤 문제로 인해 양산 시작이 불가능 할 때, 자동으로 아이들(idle) 모드와 함께 홀딩 레이트(holding rate)를 적용함으로써 재료의 사용량과 전력 사용량을 절감할 수 있는 반도체 제조 공정의 최적화를 위한 프로세스 제어방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위하여 본 발명의 제1 실시예에 따른 반도체 제조 공정의 최적화를 위한 프로세스 제어방법은,
컴퓨터에 의해 실행되는 것으로, 반도체 제조 공정에서의 유리(glass)의 미반입 시, 제조 공정의 프로세스를 제어하는 방법으로서,
a) 유리의 반입 상태를 감지하는 센서로부터의 감지 신호를 수신하여 상기 유리의 반입 여부를 판별하는 단계와;
b) 상기 판별에서 유리가 반입되지 않은 경우, 유리의 미반입 상태의 경과 시간이 미리 설정된 시간을 초과했는지를 판별하는 단계와;
c) 상기 단계 b)의 판별에서 상기 설정된 시간을 초과했으면, 아이들(Idle) 모드를 적용하는 단계와;
d) 상기 아이들 모드 적용에 따라, 프로세스의 홀딩 레이트(holding rate)를 적용하는 단계와;
e) 상기 홀딩 레이트를 적용한 후, 설정된 홀딩 레이트의 적용 시간이 경과하면 상기 홀딩 레이트를 해제하는 단계와;
f) 상기 홀딩 레이트를 해제한 후, 유리가 반입되었는지를 판별하는 단계와;
g) 상기 단계 f)의 판별에서 유리가 반입되었으면, 반도체 제조를 위한 재료의 공급 속도(Rate)가 안정화되었는지를 판별하는 단계; 및
h) 상기 단계 g)의 판별에서 재료의 공급 속도(Rate)가 안정화되었으면, 반도체 제조 프로세스를 정상적으로 진행하는 단계를 포함하는 점에 그 특징이 있다.
여기서, 상기 단계 c)에서 아이들(Idle) 모드를 적용 시 알람(alarm) 팝업(pop up) 창을 프로세스 모니터링 화면에 표시할 수 있다.
이때, 상기 팝업 창에 아이들 모드 해제를 위한 수동 해제 버튼을 생성할 수 있다.
또한, 상기 단계 d)에서 상기 홀딩 레이트를 적용함에 있어서, 홀딩 레이트의 적용 시간과 레이트(비율)(%)를 설정하여 적용할 수 있다.
또한, 상기 단계 d)에서 홀딩 레이트를 적용한 후, 설정된 홀딩 레이트의 적용 시간이 경과하기 전에 상기 센서로부터 유리의 반입 신호가 들어오면, 상기 홀딩 레이트를 자동으로 해제하는 단계를 더 포함할 수 있다.
또한, 상기 단계 f)의 판별에서 유리가 반입되지 않았으면, 프로세스 진행을 상기 단계 a)로 회귀시키는 단계를 더 포함할 수 있다.
또한, 상기 단계 g)에서 공급 속도(Rate)가 안정화되었는지를 판별함에 있어서, 미리 설정된 초기 안정화 시간을 적용하여 판별할 수 있다.
또한, 상기의 목적을 달성하기 위하여 본 발명의 제2 실시예에 따른 반도체 제조 공정의 최적화를 위한 프로세스 제어방법은,
컴퓨터에 의해 실행되는 것으로, 반도체 제조 공정에서의 유리(glass)의 미반입 시, 제조 공정의 프로세스를 제어하는 방법으로서,
m) 유리의 반입 상태를 감지하는 센서로부터의 감지 신호를 수신하여 상기 유리의 반입 여부를 판별하는 단계와;
n) 상기 판별에서 유리가 반입되지 않은 경우, 유리의 미반입 상태의 경과 시간이 스텝 1 설정 시간을 초과했는지를 판별하는 단계와;
o) 상기 단계 n)의 판별에서 상기 스텝 1 설정 시간을 초과했으면, 아이들 모드 적용과 함께 스텝 1 대응 홀딩 레이트(holding rate)를 적용하는 단계와;
p) 상기 스텝 1 대응 홀딩 레이트를 적용한 후, 스텝 2 설정 시간을 초과했는지를 판별하여, 스텝 2 설정 시간을 초과했으면, 스텝 2 대응 홀딩 레이트를 적용하는 단계와;
q) 상기 스텝 2 대응 홀딩 레이트를 적용한 후, 스텝 3∼스텝 N에 대하여 상기 스텝 1 및 스텝 2에 대한 방식과 동일한 방식의 룰을 적용하는 단계와;
r) 상기 스텝 N 대응 홀딩 레이트를 적용한 후, 유리가 반입되었는지를 판별하는 단계와;
s) 상기 단계 r)의 판별에서 유리가 반입되었으면, 반도체 제조를 위한 재료의 공급 속도(Rate)가 안정화되었는지를 판별하는 단계; 및
t) 상기 단계 s)의 판별에서 재료의 공급 속도(Rate)가 안정화되었으면, 반도체 제조 프로세스를 정상적으로 진행하는 단계를 포함하는 점에 그 특징이 있다.
여기서, 상기 단계 o)에서 아이들(Idle) 모드를 적용 시 알람(alarm) 팝업(pop up) 창을 프로세스 모니터링 화면에 표시할 수 있다.
이때, 상기 팝업 창에 아이들 모드 해제를 위한 수동 해제 버튼을 생성할 수 있다.
또한, 상기 단계 o) 및 p)에서 상기 스텝 1 및 스텝 2 대응 홀딩 레이트를 각각 적용함에 있어서, 홀딩 레이트의 적용 시간과 레이트(비율)(%)를 각각 다르게 설정하여 각각 적용할 수 있다.
또한, 상기 단계 o)에서 스텝 1 대응 홀딩 레이트를 적용한 후, 설정된 홀딩 레이트의 적용 시간이 스텝 2 설정 소요시간을 초과하기 이전에 상기 센서로부터 유리의 반입 신호가 들어오면, 상기 스텝 1 대응 홀딩 레이트를 자동으로 해제하는 단계를 더 포함할 수 있다.
또한, 상기 단계 p)에서 스텝 2 대응 홀딩 레이트를 적용한 후, 설정된 홀딩 레이트의 적용 시간이 스텝 3 설정 소요시간을 초과하기 이전에 상기 센서로부터 유리의 반입 신호가 들어오면, 상기 스텝 2 대응 홀딩 레이트를 자동으로 해제하는 단계를 더 포함할 수 있다.
또한, 상기 단계 r)의 판별에서 유리가 반입되지 않았으면, 프로세스 진행을 상기 단계 q)로 회귀시키는 단계를 더 포함할 수 있다.
또한, 상기 단계 s)에서 공급 속도(Rate)가 안정화되었는지를 판별함에 있어서, 미리 설정된 초기 안정화 시간을 적용하여 판별할 수 있다.
이와 같은 본 발명에 의하면, 반도체 제조 공정 진행 중 또는 제조 공정 시작 시 어떤 문제로 인해 양산 시작이 불가능 할 때, 자동으로 아이들(idle) 모드와 함께 홀딩 레이트(holding rate)를 적용함으로써 재료의 사용량과 전력 사용량을 절감할 수 있는 효과가 있다.
도 1은 본 발명의 제1 실시예에 따른 반도체 제조 공정의 최적화를 위한 프로세스 제어방법의 실행 과정을 나타낸 흐름도이다.
도 2는 본 발명의 제2 실시예에 따른 반도체 제조 공정의 최적화를 위한 프로세스 제어방법의 실행 과정을 나타낸 흐름도이다.
도 3은 아이들(idle) 모드 적용 시 홀딩 레이트 기준 설정창을 통한 설정 예를 나타낸 도면이다.
도 4는 챔버에 문제 발생 시 적용되는 자동 아이들(idle) 모드 시퀀스를 나타낸 도면이다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정되어 해석되지 말아야 하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈", "장치" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 반도체 제조 공정의 최적화를 위한 프로세스 제어방법의 실행 과정을 나타낸 흐름도이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 반도체 제조 공정의 최적화를 위한 프로세스 제어방법은, 컴퓨터에 의해 실행되는 것으로, 반도체 제조 공정에서의 유리(glass)의 미반입 시, 제조 공정의 프로세스를 제어하는 방법으로서, 먼저 유리의 반입 상태를 감지하는 센서로부터의 감지 신호를 수신하여 상기 유리의 반입 여부를 판별한다(단계 S101). 이 판별에서, 유리가 반입된 경우는 곧바로 반도체 제조 프로세스를 정상적으로 진행한다(단계 S108).
그리고 상기 판별에서 유리가 반입되지 않은 경우, 유리의 미반입 상태의 경과 시간이 미리 설정된 시간(예를 들면, 10분)을 초과했는지를 판별한다(단계 S102).
상기 단계 S102의 판별에서 상기 설정된 시간을 초과했으면, 아이들(Idle) 모드를 적용한다(단계 S103). 즉, 유리의 미반입 후 시간을 체크하여 설정된 시간 동안 유리가 반입되지 않을 경우 아이들 모드를 적용하는 것이다. 여기서, 이와 같은 아이들 모드의 적용은 기본적으로는 자동으로 수행되나, 경우에 따라서는 수동으로 적용(예를 들면, 프로세스 운용을 수동 모드로 전환하여 운용할 경우)할 수도 있다. 여기서, 또한, 아이들(Idle) 모드를 적용 시 알람(alarm) 팝업(pop up) 창(예를 들면, "IDLE Mode_Hold Rate 적용 중"과 같은 팝업 창)을 프로세스 모니터링 화면(예컨대, 현장 작업자의 단말기나 시스템 운용자의 단말기의 모니터 화면)에 표시할 수 있다. 이때, 제어부는 상기 팝업 창에 아이들 모드 해제를 위한 수동 해제 버튼을 생성할 수 있다.
이후, 상기 아이들 모드 적용에 따라, 프로세스의 홀딩 레이트(holding rate)를 적용한다(단계 S104). 여기서, 이와 같은 홀딩 레이트의 적용도 기본적으로는 자동으로 수행되나, 경우에 따라서는 수동으로 적용할 수도 있다. 여기서, 이와 같은 홀딩 레이트를 적용함에 있어서, 홀딩 레이트의 적용 시간(min)과 레이트(비율)(%)를 설정하여 적용할 수 있다. 여기서, 또한 본 발명의 프로세스 제어방법은 홀딩 레이트를 적용한 후, 설정된 홀딩 레이트의 적용 시간이 경과하기 전에 상기 센서로부터 유리의 반입 신호가 들어오면, 상기 홀딩 레이트를 자동으로 해제하는 단계를 더 포함할 수 있다. 여기서, 또한 이상과 같이 홀딩 레이트를 적용함으로써, 후속 공정의 챔버에서의 재료(예를 들면, 유기물 또는 금속 재료 등)의 사용량과 전력 사용량을 절감할 수 있게 된다.
상기 홀딩 레이트를 적용한 후, 설정된 홀딩 레이트의 적용 시간이 경과하면 상기 홀딩 레이트를 해제한다(단계 S105). 여기서, 이와 같은 홀딩 레이트의 해제도 기본적으로는 자동으로 수행되나, 경우에 따라서는 수동으로 해제할 수도 있다.
상기 홀딩 레이트를 해제한 후, 유리가 반입되었는지를 판별한다(단계 S106). 이 판별에서 유리가 반입되지 않았으면, 제어 프로세스 진행을 상기 단계 S101로 회귀시키는 단계를 더 포함할 수 있다.
한편, 상기 단계 S106의 판별에서 유리가 반입되었으면, 반도체 제조를 위한 재료(예를 들면, 유기물이나 금속 재료)의 공급 속도(Rate)가 안정화되었는지를 판별한다(단계 S107). 여기서, 공급 속도(Rate)가 안정화되었는지를 판별함에 있어서, 미리 설정된 초기 안정화 시간을 적용하여 판별할 수 있다.
상기 단계 S107의 판별에서 재료의 공급 속도(Rate)가 안정화되었으면, 반도체 제조 프로세스를 정상적으로 진행한다(단계 S108).
도 2는 본 발명의 제2 실시예에 따른 반도체 제조 공정의 최적화를 위한 프로세스 제어방법의 실행 과정을 나타낸 흐름도이다.
도 2를 참조하면, 본 발명의 제2 실시예에 따른 반도체 제조 공정의 최적화를 위한 프로세스 제어방법은, 컴퓨터에 의해 실행되는 것으로, 반도체 제조 공정에서의 유리(glass)의 미반입 시, 제조 공정의 프로세스를 제어하는 방법으로서, 먼저 유리의 반입 상태를 감지하는 센서로부터의 감지 신호를 수신하여 상기 유리의 반입 여부를 판별한다(단계 S201). 여기서, 유리가 반입되었으면, 곧바로 반도체 제조 프로세스를 정상적으로 진행한다(단계 S208).
상기 판별에서 유리가 반입되지 않은 경우, 유리의 미반입 상태의 경과 시간이 스텝 1 설정 시간(예를 들면, 10분)을 초과했는지를 판별한다(단계 S202). 여기서, 스텝 1 설정 시간을 초과하지 않았으면, 마찬가지로 곧바로 반도체 제조 프로세스를 정상적으로 진행한다(단계 S208).
상기 단계 S202의 판별에서 상기 스텝 1 설정 시간을 초과했으면, 아이들 모드 적용과 함께 스텝 1 대응 홀딩 레이트(holding rate)를 적용한다(단계 S203). 여기서, 이와 같은 아이들 모드 적용 및 홀딩 레이트의 적용과, 후속 단계에서의 홀딩 레이트의 적용 및 해제도 기본적으로는 모두 자동으로 수행되나, 경우에 따라서는 수동으로 수행될 수도 있다.
여기서, 또한 아이들(Idle) 모드를 적용 시 알람(alarm) 팝업(pop up) 창(예를 들면, "IDLE Mode_Hold Rate 적용 중"과 같은 팝업 창)을 프로세스 모니터링 화면에 표시할 수 있다. 이때, 상기 팝업 창에 아이들 모드 해제를 위한 수동 해제 버튼을 생성할 수 있다.
상기 스텝 1 대응 홀딩 레이트를 적용한 후, 스텝 2 설정 시간을 초과했는지를 판별하여, 스텝 2 설정 시간을 초과했으면, 스텝 2 대응 홀딩 레이트를 적용한다(단계 S204).
여기서, 상기 단계 S203 및 S204에서 상기 스텝 1 및 스텝 2 대응 홀딩 레이트를 각각 적용함에 있어서, 홀딩 레이트의 적용 시간과 레이트(비율)(%)를 도 3의 표와 같이 각각 다르게 설정하여 각각 적용할 수 있다. 즉, 스텝 1∼스텝 N까지 각 스텝 별로 차등 적용할 수 있다. 여기서, 이와 같이 홀딩 레이트를 적용함으로써, 후속 공정의 챔버에서의 재료(예를 들면, 유기물 또는 금속 재료 등)의 사용량과 전력 사용량을 절감할 수 있게 된다.
또한, 상기 단계 S203에서 스텝 1 대응 홀딩 레이트를 적용한 후, 설정된 홀딩 레이트의 적용 시간이 스텝 2 설정 소요시간을 초과하기 이전에 상기 센서로부터 유리의 반입 신호가 들어오면, 상기 스텝 1 대응 홀딩 레이트를 자동으로 해제하는 단계를 더 포함할 수 있다.
또한, 상기 단계 S204에서 스텝 2 대응 홀딩 레이트를 적용한 후, 설정된 홀딩 레이트의 적용 시간이 스텝 3 설정 소요시간을 초과하기 이전에 상기 센서로부터 유리의 반입 신호가 들어오면, 상기 스텝 2 대응 홀딩 레이트를 자동으로 해제하는 단계를 더 포함할 수 있다.
한편, 상기 스텝 2 대응 홀딩 레이트를 적용한 후, 스텝 3∼스텝 N(예를 들면, 스텝 3∼스텝 8)에 대하여 상기 스텝 1 및 스텝 2에 대한 방식과 동일한 방식의 룰을 적용한다(단계 S205).
상기 스텝 N(스텝 8) 대응 홀딩 레이트를 적용한 후, 유리가 반입되었는지를 판별한다(단계 S206). 이 판별에서 유리가 반입되지 않았으면, 프로세스 진행을 상기 단계 S205로 회귀시킨다.
그리고 상기 단계 S206의 판별에서 유리가 반입되었으면, 반도체 제조를 위한 재료의 공급 속도(Rate)가 안정화되었는지를 판별한다(단계 S207). 여기서, 공급 속도(Rate)가 안정화되었는지를 판별함에 있어서, 미리 설정된 초기 안정화 시간을 적용하여 판별할 수 있다.
상기 단계 S207의 판별에서 재료의 공급 속도(Rate)가 안정화되었으면, 반도체 제조 프로세스를 정상적으로 진행한다(단계 S208).
한편, 도 4는 챔버에 문제 발생 시 적용되는 자동 아이들 모드 시퀀스를 나타낸 도면이다.
도 4를 참조하면, 본 발명의 프로세스 제어방법에서는 각각의 챔버의 복구 시간 키 인(key in) 후 트러블 발생 시, 챔버 자동 아이들 모드를 적용한다.
즉, 임의의 챔버에 문제가 발생하면, 자동 아이들 모드를 적용하고 해당되는 각 챔버를 다운시킨다(S401∼S403). 그런 다음, 계산된(설정된) 다운 시간을 유지한 후 챔버의 복구를 시작한다(S404). 챔버의 복구 완료 후, 프로세스를 시작한다(S405). 이와 같은 일련의 과정에서 문제가 발생한 챔버가 복구되는 동안 다른 챔버의 홀딩 시간을 적용한다. 또한, 문제가 발생한 챔버의 복구가 완료되는 시점에 바로 프로세스의 시작이 가능하도록 각 챔버별 다운 시간을 계산(설정)한다.
각 챔버별 다운 시간 계산(설정)은 아래의 표 1 및 다음과 같은 수식 관계에 의해 이루어질 수 있다.
각 챔버별 다운 시간 = 문제 발생 챔버 복구 시간 - (각 챔버 프로세스 시간 + 복구 시간)
구분 Chamber Process 소요 시간 Recovery 소요 시간

Recovery Time		 Organic Chamber 2h 4h
Metal Chamber 1h 12h
Transfer Chamber 1h 4h
LL/UL/Pass 1h 2h
위의 표 1에서 LL은 Load Lock, UL은 Unload Lock을 각각 의미한다.
지금까지의 설명은 반도체 제조 공정과 관련하여 설명했으나, 본 발명은 반도체 제조 공정에만 적용되는 것으로 한정되는 것은 아니며, 반도체 제조 공정과 유사한 다른 제조 공정에도 동일하게 적용되거나 변경/응용하여 적용될 수 있음은 당업자에게 자명하다.
이상의 설명과 같이, 본 발명에 따른 반도체 제조 공정의 최적화를 위한 프로세스 제어방법은 반도체 제조 공정 진행 중 또는 제조 공정 시작 시 어떤 문제로 인해 양산 시작이 불가능 할 때, 자동으로 아이들(idle) 모드와 함께 홀딩 레이트(holding rate)를 적용함으로써 재료의 사용량과 전력 사용량을 절감할 수 있는 효과가 있다.
이상, 바람직한 실시예를 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양하게 변경, 응용될 수 있음은 당해 기술분야의 통상의 기술자에게 자명하다. 따라서, 본 발명의 진정한 보호 범위는 다음의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (15)

  1. 컴퓨터에 의해 실행되는 것으로, 반도체 제조 공정에서의 유리(glass)의 미반입 시, 제조 공정의 프로세스를 제어하는 방법으로서,
    a) 유리의 반입 상태를 감지하는 센서로부터의 감지 신호를 수신하여 상기 유리의 반입 여부를 판별하는 단계와;
    b) 상기 판별에서 유리가 반입되지 않은 경우, 유리의 미반입 상태의 경과 시간이 미리 설정된 시간을 초과했는지를 판별하는 단계와;
    c) 상기 단계 b)의 판별에서 상기 설정된 시간을 초과했으면, 아이들(Idle) 모드를 적용하는 단계와;
    d) 상기 아이들 모드 적용에 따라, 프로세스의 홀딩 레이트(holding rate)를 적용하는 단계와;
    e) 상기 홀딩 레이트를 적용한 후, 설정된 홀딩 레이트의 적용 시간이 경과하면 상기 홀딩 레이트를 해제하는 단계와;
    f) 상기 홀딩 레이트를 해제한 후, 유리가 반입되었는지를 판별하는 단계와;
    g) 상기 단계 f)의 판별에서 유리가 반입되었으면, 반도체 제조를 위한 재료의 공급 속도(Rate)가 안정화되었는지를 판별하는 단계; 및
    h) 상기 단계 g)의 판별에서 재료의 공급 속도(Rate)가 안정화되었으면, 반도체 제조 프로세스를 정상적으로 진행하는 단계를 포함하는 반도체 제조 공정의 최적화를 위한 프로세스 제어방법.
  2. 제1항에 있어서,
    상기 단계 c)에서 아이들(Idle) 모드를 적용 시 알람(alarm) 팝업(pop up) 창을 프로세스 모니터링 화면에 표시하는 반도체 제조 공정의 최적화를 위한 프로세스 제어방법.
  3. 제2항에 있어서,
    상기 팝업 창에 아이들 모드 해제를 위한 수동 해제 버튼을 생성하는 반도체 제조 공정의 최적화를 위한 프로세스 제어방법.
  4. 제1항에 있어서,
    상기 단계 d)에서 상기 홀딩 레이트를 적용함에 있어서, 홀딩 레이트의 적용 시간과 레이트(비율)(%)를 설정하여 적용하는 반도체 제조 공정의 최적화를 위한 프로세스 제어방법.
  5. 제1항에 있어서,
    상기 단계 d)에서 홀딩 레이트를 적용한 후, 설정된 홀딩 레이트의 적용 시간이 경과하기 전에 상기 센서로부터 유리의 반입 신호가 들어오면, 상기 홀딩 레이트를 자동으로 해제하는 단계를 더 포함하는 반도체 제조 공정의 최적화를 위한 프로세스 제어방법.
  6. 또한, 상기 단계 f)의 판별에서 유리가 반입되지 않았으면, 프로세스 진행을 상기 단계 a)로 회귀시키는 단계를 더 포함하는 반도체 제조 공정의 최적화를 위한 프로세스 제어방법.
  7. 제1항에 있어서,
    상기 단계 g)에서 공급 속도(Rate)가 안정화되었는지를 판별함에 있어서, 미리 설정된 초기 안정화 시간을 적용하여 판별하는 반도체 제조 공정의 최적화를 위한 프로세스 제어방법.
  8. 컴퓨터에 의해 실행되는 것으로, 반도체 제조 공정에서의 유리(glass)의 미반입 시, 제조 공정의 프로세스를 제어하는 방법으로서,
    m) 유리의 반입 상태를 감지하는 센서로부터의 감지 신호를 수신하여 상기 유리의 반입 여부를 판별하는 단계와;
    n) 상기 판별에서 유리가 반입되지 않은 경우, 유리의 미반입 상태의 경과 시간이 스텝 1 설정 시간을 초과했는지를 판별하는 단계와;
    o) 상기 단계 n)의 판별에서 상기 스텝 1 설정 시간을 초과했으면, 아이들 모드 적용과 함께 스텝 1 대응 홀딩 레이트(holding rate)를 적용하는 단계와;
    p) 상기 스텝 1 대응 홀딩 레이트를 적용한 후, 스텝 2 설정 시간을 초과했는지를 판별하여, 스텝 2 설정 시간을 초과했으면, 스텝 2 대응 홀딩 레이트를 적용하는 단계와;
    q) 상기 스텝 2 대응 홀딩 레이트를 적용한 후, 스텝 3∼스텝 N에 대하여 상기 스텝 1 및 스텝 2에 대한 방식과 동일한 방식의 룰을 적용하는 단계와;
    r) 상기 스텝 N 대응 홀딩 레이트를 적용한 후, 유리가 반입되었는지를 판별하는 단계와;
    s) 상기 단계 r)의 판별에서 유리가 반입되었으면, 반도체 제조를 위한 재료의 공급 속도(Rate)가 안정화되었는지를 판별하는 단계; 및
    t) 상기 단계 s)의 판별에서 재료의 공급 속도(Rate)가 안정화되었으면, 반도체 제조 프로세스를 정상적으로 진행하는 단계를 포함하는 반도체 제조 공정의 최적화를 위한 프로세스 제어방법.
  9. 제8항에 있어서,
    상기 단계 o)에서 아이들(Idle) 모드를 적용 시 알람(alarm) 팝업(pop up) 창을 프로세스 모니터링 화면에 표시하는 반도체 제조 공정의 최적화를 위한 프로세스 제어방법.
  10. 제9항에 있어서,
    상기 팝업 창에 아이들 모드 해제를 위한 수동 해제 버튼을 생성하는 반도체 제조 공정의 최적화를 위한 프로세스 제어방법.
  11. 제8항에 있어서,
    상기 단계 o) 및 p)에서 상기 스텝 1 및 스텝 2 대응 홀딩 레이트를 각각 적용함에 있어서, 홀딩 레이트의 적용 시간과 레이트(비율)(%)를 각각 다르게 설정하여 각각 적용하는 반도체 제조 공정의 최적화를 위한 프로세스 제어방법.
  12. 제8항에 있어서,
    상기 단계 o) 및 p)에서 상기 스텝 1 및 스텝 2 대응 홀딩 레이트를 각각 적용함에 있어서, 홀딩 레이트의 적용 시간과 레이트(비율)(%)를 각각 다르게 설정하여 각각 적용하는 반도체 제조 공정의 최적화를 위한 프로세스 제어방법.
  13. 제8항에 있어서,
    상기 단계 p)에서 스텝 2 대응 홀딩 레이트를 적용한 후, 설정된 홀딩 레이트의 적용 시간이 스텝 3 설정 소요시간을 초과하기 이전에 상기 센서로부터 유리의 반입 신호가 들어오면, 상기 스텝 2 대응 홀딩 레이트를 자동으로 해제하는 단계를 더 포함하는 반도체 제조 공정의 최적화를 위한 프로세스 제어방법.
  14. 제8항에 있어서,
    상기 단계 r)의 판별에서 유리가 반입되지 않았으면, 프로세스 진행을 상기 단계 q)로 회귀시키는 단계를 더 포함하는 반도체 제조 공정의 최적화를 위한 프로세스 제어방법.
  15. 제8항에 있어서,
    상기 단계 s)에서 공급 속도(Rate)가 안정화되었는지를 판별함에 있어서, 미리 설정된 초기 안정화 시간을 적용하여 판별하는 반도체 제조 공정의 최적화를 위한 프로세스 제어방법.
KR1020210183964A 2021-12-21 2021-12-21 반도체 제조 공정의 최적화를 위한 프로세스 제어방법 KR20230095161A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210183964A KR20230095161A (ko) 2021-12-21 2021-12-21 반도체 제조 공정의 최적화를 위한 프로세스 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210183964A KR20230095161A (ko) 2021-12-21 2021-12-21 반도체 제조 공정의 최적화를 위한 프로세스 제어방법

Publications (1)

Publication Number Publication Date
KR20230095161A true KR20230095161A (ko) 2023-06-29

Family

ID=86946256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210183964A KR20230095161A (ko) 2021-12-21 2021-12-21 반도체 제조 공정의 최적화를 위한 프로세스 제어방법

Country Status (1)

Country Link
KR (1) KR20230095161A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190042382A (ko) 2017-10-16 2019-04-24 삼성전자주식회사 반도체 소자의 제조를 위한 공정 제어 방법 및 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190042382A (ko) 2017-10-16 2019-04-24 삼성전자주식회사 반도체 소자의 제조를 위한 공정 제어 방법 및 시스템

Similar Documents

Publication Publication Date Title
US9337056B2 (en) Semiconductor device manufacturing method
KR101297131B1 (ko) 기판 처리 장치
US9390935B2 (en) Etching method
KR101270378B1 (ko) 기판 처리 방법 및 그 방법을 실행하는 프로그램을 기억하는 기억 매체
JP6115291B2 (ja) ロードポート装置及びｅｆｅｍシステム
JP2012109333A (ja) 基板処理装置
US20200013654A1 (en) Substrate processing system and substrate transfer method
KR101562407B1 (ko) 베벨 에지 주변의 가스 프로파일을 형상화하기 위한 방법 및 장치
KR20230095161A (ko) 반도체 제조 공정의 최적화를 위한 프로세스 제어방법
US10269605B2 (en) Processing system and processing program
US20060169209A1 (en) Substrate processing apparatus, substrate processing method, and storage medium storing program for implementing the method
US9922841B2 (en) Plasma processing method
US9754797B2 (en) Etching method for selectively etching silicon oxide with respect to silicon nitride
JP2019220282A (ja) プラズマ処理装置及びプラズマ処理方法
US20050026436A1 (en) Method for improving ash rate uniformity in photoresist ashing process equipment
KR20220041182A (ko) 기판 처리 장치 및 반도체 장치의 제조 방법 그리고 프로그램
US7820230B2 (en) Plasma doping processing device and method thereof
KR20080060773A (ko) 로드락 챔버 및 그 챔버에서의 벤트 방법
JPH02210825A (ja) プラズマエッチング方法及び装置
JP2006165390A (ja) 半導体製造装置
US20160211149A1 (en) Etching method
KR20230103850A (ko) 단락 보호 회로 및 기판 처리 장치
US20070243713A1 (en) Apparatus and method for generating activated hydrogen for plasma stripping
KR100309130B1 (ko) 반도체 소자의 식각 방법
US20020088774A1 (en) Variable time etching system according to the accumulated number of devices being processed and a method for etching in the same manner