JP5225564B2

JP5225564B2 - 半導体装置の製造方法

Info

Publication number: JP5225564B2
Application number: JP2006232479A
Authority: JP
Inventors: 孝司池田; 佳彦柴田
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei EMD Corp
Priority date: 2006-08-29
Filing date: 2006-08-29
Publication date: 2013-07-03
Anticipated expiration: 2026-08-29
Also published as: JP2008060155A

Description

本発明は、不純物がドープされた選別対象の半導体装置から良品を選別する方法に関し、特に、不純物ドープを利用したホール素子のような半導体装置の生産において、その半導体装置の電気特性（入出力抵抗、定電圧感度、定電流感度）の温度係数を決定し、決定した温度係数により良品を選別する半導体装置の製造方法に関する。

従来、ホール素子の温度特性を測定する場合には、測定対象のホール素子を温度特性測定基板に固着させた後に、恒温槽に入れ、温度をコントロールしながら、各温度に対する特性を１点ずつ測定する。測定したデータをグラフ化し、その傾きを算出した値を温度特性としている。この温度特性は、下記の式（１）で表されるように、２点以上の温度T i (i＝１〜ｎ、ｎは整数)とその特性データｘiが必要になる。

さらに、温度特性の精度を上げるためには、測定温度の数を増やす必要がある。

特開平８−２０４２５１号公報

しかしながら、測定温度の数を増やすことは、測定時間を増加させるので、ホール素子を全数検査することが不可能となる。また、測定点の増加は、測定条件の妥当性を評価することや、得られたデータの信頼性に対して検討する必要があり、これらの検証には少なからぬ労力と費用がかかる。

本発明は、上記の点に鑑みて成されたもので、ホール素子のような不純物がドープされた半導体装置に対し、室温での全数検査のみで、入出力抵抗、定電圧感度、定電流感度の温度特性が得られ、その温度特性を基に良品を選別可能とした半導体装置の製造方法を提供することを目的とする。

上記目的を達成するため、本発明の半導体装置の製造方法は、予め、半導体に不純物ドープ量を変化させて作成した複数の半導体装置を用意し、該複数の半導体装置のそれぞれについての電気特性を温度変化させながら測定する第１の工程と、前記複数の半導体装置のそれぞれについて、温度と測定された電気特性との第１の相関関係から温度変化に対する電気特性の変化率を示す温度係数を算出する第２の工程と、算出された各前記半導体装置の温度係数と各前記半導体装置の室温での電気特性と第２の相関関係を示す情報を記憶媒体に記憶する第３の工程と、半導体装置の生産段階において、選別対象の半導体装置の全数について、それぞれの電気特性を室温で測定する第４の工程と、前記室温で測定した電気特性を前記記憶媒体に記憶してある前記第２の相関関係を示す情報と照合することにより、前記選別対象の半導体装置のそれぞれについての電気特性の温度係数を算出または決定する第５の工程と、前記算出または決定した温度係数と予め設定した許容温度係数範囲とを比較することによって前記選別対象の半導体装置から良品の半導体装置を選別する第６の工程とを含むことを特徴とする。

ここで、前記半導体は、化合物半導体であることを特徴とすることができる。

また、前記化合物半導体は、III−Ｖ族化合物半導体であることを特徴とすることができる。

また、前記半導体装置はホール素子であり、前記電気特性は、入出力抵抗、定電圧感度、または定電流感度の少なくとも１つであることを特徴とすることができる。

また、前記第１の相関関係が温度と定電流感度の相関関係であり、前記第２の相関関係が定電流感度の温度係数と定電流感度の相関関係であり、前記第４の工程では、選別対象の半導体装置について室温で定電流感度を測定し、前記第５の工程では、測定した該定電流感度から定電流感度の温度係数を前記第２の相関関係を示す情報に基づいて算出または決定することを特徴とすることができる。

また、前記第１の相関関係が温度と定電流感度の相関関係であり、前記第２の相関関係が定電流感度の温度係数と入出力抵抗の相関関係であり、前記第４の工程では、選別対象の半導体装置について室温で入出力抵抗を測定し、前記第５の工程では、測定した該入出力抵抗から定電流感度の温度係数を前記第２の相関関係を示す情報に基づいて算出または決定することを特徴とすることができる。

また、前記第１の相関関係が温度と入出力抵抗の相関関係であり、前記第２の相関関係が入出力抵抗の温度係数と入出力抵抗の相関関係であり、前記第４の工程では、選別対象の半導体装置について室温で入出力抵抗を測定し、前記第５の工程では、測定した該入出力抵抗から入出力抵抗の温度係数を前記第２の相関関係を示す情報に基づいて算出または決定することを特徴とすることができる。

また、前記第１の相関関係が温度と定電圧感度の相関関係であり、前記第２の相関関係が定電圧感度温度係数と定電圧感度の相関関係であり、前記第４の工程では、選別対象の半導体装置について室温で定電圧感度を測定し、前記第５の工程では、測定した該定電圧感度から定電圧感度の温度係数を前記第２の相関関係を示す情報に基づいて算出または決定することを特徴とすることができる。

また、前記第２の相関関係を示す情報は、該相関関係を示すグラフデータ、または該相関関係から導きだされる計算式であることを特徴とすることができる。

上記の構成により、本発明の生産管理手法によれば、ホール素子の室温での全数検査で得られた入出力抵抗、定電圧感度、定電流感度の値から、それぞれの選別対象のホール素子の温度特性を全数得ることができる効果を奏する。

以下、図面を参照して、本発明の実施の形態を詳細に説明する。

ホール素子の定電流感度は、下記の式（２）で表現されるように、ホール素子を形成する半導体のもつキャリア数（キャリア濃度）で決まる。

ここで、Ｖhiは定電流駆動によるホール出力電圧、Iは制御電流、Ｂは磁束密度、ｅは電子の電荷、ｄは半導体活性層の厚さ、およびＮは半導体のキャリア濃度である。

また、その温度特性は、半導体のバンドギャップ間に存在する不純物準位の濃度で表すことができ、その濃度が多い程、熱励起を不純物準位で抑えることができるために、温度に関する特性変動が少なくなる。この不純物準位は、半導体のもつキャリア数として表現できる。つまり、定電流感度とその温度特性の間に、ホール素子を形成する半導体のキャリア数を介在して、相互関係が存在する。ただし、これらの相互関係を成立させるためには、半導体活性層の厚さｄを一定する必要がある。さらに、半導体は下記の式（３）で表現されるように、シート抵抗、移動度、シートキャリアの間にも相互関係が存在する。

ここで、Ｒｓはシート抵抗、μは半導体の移動度、Ｎｓはシートキャリアである。

また、ホール素子の入出力抵抗、定電圧感度は、それぞれ下記式（４）、（５）で表現されているように、半導体の特性であるシート抵抗と移動度による関数として表わすことができる。

ここで、Ｒ_ｉｎは入力抵抗、αは定数、Ｒｓはシート抵抗である。また、Ｖhvは定電圧駆動によるホール出力電圧、βは半導体薄膜の幅を長さで割った値に相当する定数、μは半導体の移動度、Ｖ_ｉｎは制御電圧、Ｂ_inは磁束密度である。

つまり、半導体の特性とホール素子の特性は、半導体のもつキャリアで表現することが可能であるので、ホール素子の入出力抵抗や定電圧感度の温度特性も求めることができる。

ここで、入出力抵抗における入力抵抗とは、無磁界中で、出力端子開放時の入力端子間の抵抗をいい、出力抵抗とは、無磁界中で、入力端子開放時の出力端子間の抵抗をいう。また、定電圧感度とは、ホール素子を定電圧駆動した場合の出力端子間の電圧差（ホール出力電圧）をいい、定電流感度とは、ホール素子を定電流駆動した場合のホール出力電圧をいう。

次に、図１のフォローチャートを参照して、本発明に沿って、定電流感度等の温度特性を測定する手順を説明する。ここで、以下の測定はホール素子の電気特性の測定に適した一般的な測定装置を使用して実施することができ、また以下のグラフ作成、係数決定、選別等の各種情報処理は一般的な情報処理装置、例えば汎用のコンピュータシステムを用いて自動的に実施することができる。

まず、III−Ｖ族化合物半導体に、不純物ドープ量を変化させて作製した複数のホール素子Ａ，Ｂ，Ｃを予め用意する（ステップ１）。

これらホール素子Ａ，Ｂ，Ｃ（Ｄ，Ｅ，Ｆ）について動作保証温度を含む所定の測定温度範囲−４０℃乃至１５０℃まで２０℃おきに温度を変化させて、各々の入出力抵抗、定電圧駆動時でのホール出力電圧（定電圧感度）、定電流駆動時でのホール出力電圧（定電流感度）の電気特性を測定する（ステップ１０２）。

測定した電気特性と温度との関係（第１の相関関係）を示すグラフ、すなわち温度と入出力抵抗、定電圧駆動時でのホール出力電圧、定電流駆動時でのホール出力電圧との関係について、それぞれグラフを作成する（ステップ１０３）。

作成した上記グラフについて、温度とそれぞれの電気特性（入出力抵抗、定電圧感度、定電流感度）を関係付ける直線を引き、その直線の傾きを算出することによって温度係数を決定する（ステップ１０４）。

電気特性のそれぞれの温度係数と室温でのホール素子の電気特性（入出力抵抗、定電圧感度、定電流感度）の間に相関関係があるのに基づいて、上記の決定した温度係数と室温でのホール素子の電気特性の相関関係（第２の相関関係）を示すデータを予め記憶媒体（メモリ）に記憶しておく。なお、本発明者らは、これらの温度係数と室温での入出力抵抗、定電圧感度、定電流感度とが線形的な関係をもつことを発見したことによって、本発明をなすに至ったものである（ステップ１０５）。

その後、ホール素子の生産時において（ステップ１０６）、選別対象のホール素子の全数の電気特性（入出力抵抗、定電圧感度、定電流感度）を室温で測定する（ステップ１０７）。

測定した電気特性を、記憶媒体に記憶してある事前に導き出した各特性の温度相関図（第２の相関関係を示すグラフデータ）に当てはめ、選別対象の各ホール素子の温度係数を決定する（ステップ１０８）。

決定した温度係数を基にして選別対象のホール素子から良品のホール素子を選別する。このように、室温のホール素子の電気特性を測定するだけで、その温度係数を求めることができる（ステップ１０９）。

次に、本発明を実施例に基づいてさらに詳細に説明する。

予め、それぞれ異なったＳｉドープ量をもつ３種類のＩｎＡｓホール素子Ａ，Ｂ，Ｃを次の手順で製作する。すなわち、分子線エピタキシー（Molecular Beam Epitaxy）成膜装置を用いて、半絶縁性ＧａＡｓ基板上に、化合物半導体であるＩｎＡｓをＳｉドープさせながら、エピタキシー成膜させる。SiドープされたInAs膜Ａ，Ｂ，Ｃは、それぞれ、7.6×10¹⁶／cm³、9.9×10¹⁶／cm³、13.0×10¹⁶／cm³のキャリア濃度をもつ。次に、十字型にウェット処理してホール素子感磁部を形成させる。ホール素子感磁部上に、Ｓｉ_３Ｎ_４パッシベーション用の絶縁膜をプラズマＣＶＤ（化学気相堆積：Chemical Vapor Deposition）で形成する。その後、電極形成し、ダイシング、ダイボンド、ワイボンド、モールド等の組立工程を経て、異なったドープ量をもつＩｎＡｓホール素子Ａ，Ｂ，Ｃを製作する。

上記のようにして準備したホール素子Ａ，Ｂ，Ｃについて、−４０℃乃至１５０℃の温度範囲で、測定した定電流駆動でのホール出力電圧と温度の関係を図２に示す。図２に示すように、ホール素子Ａ，Ｂ，Ｃの不純物キャリア濃度に対して、それぞれ３種類の傾きをもつ直線を引くことができる。その３本の直線は、高温で１点に交わっている。ここで、温度特性を表す直線の傾きは、このグラフにおける温度（横軸）変化に対するホール出力電圧（縦軸）の増減で表現できる。

各々の直線が１点で交わっていることから、すべての直線について、ホール出力電圧を測定する温度とその交点までの温度変化を一定（横軸が一定）として考えることができ、各直線の傾きはその測定温度での定電流感度で表すことができる。言い換えると、縦軸の変化のみで傾き（定電流感度温度係数）が決まるので、室温での定電流感度が温度特性を示していることがわかる。そこで、室温での定電流感度とその定電流感度温度係数の関係を図３に示すと、線形的な相関をもつことがわかる。室温での定電流感度を、この相関関係にあてはめることにより、選択対象のホール素子の定電流感度温度係数（温度特性）が容易に判明することができる。

そこで、本実施例では、ホール素子の生産時において、選別対象のホール素子の全数の定電流感度を室温で測定し、測定したこれら定電流感度を、記憶媒体に記憶してある温度相関図（図３に示すグラフ）に当てはめ、選別対象の各ホール素子の定電流感度温度係数を決定する。図２に示すように、各定電流感度温度係数はホール素子の温度特性を表わしているので、決定した定電流感度温度係数を基にして選別対象のホール素子から良品のホール素子を選別ことができる。

次に、本発明の実施例２について説明する。予め、それぞれ異なったドープ量をもつ３種類のＧａＡｓホール素子Ｄ，Ｅ，Ｆを次の手順で製作する。すなわち、イオン注入装置を用いて、半絶縁性ＧａＡｓ基板へ、Ｓｉを注入させる。Siが注入されたGaAs膜Ｄ，Ｅ，Ｆは、それぞれ、8.1×10¹²／cm²、3.0×10¹²／cm²、2.6×10¹²／cm²のドーズ量である。次に、この注入によりダメージを受けたＧａＡｓ基板をアニールし、結晶性を向上させる。さらに、十字型にウェット処理してホール素子感磁部を形成させる。Ｓｉがドープされている活性層と電極的なオーミックコンタクトさせるために、電極アニールを行う。Ｓｉ_３Ｎ_４のパッシベーション用の絶縁膜をプラズマＣＶＤで形成する。その後、ダイシング、ダイボンド、ワイボンド、モールド等の組立工程を経て、異なったドープ量をもつＧａＡｓホール素子Ｄ，Ｅ，Ｆを製作する。

このように準備したホール素子Ｄ，Ｅ，Ｆの不純物キャリア濃度に対して、温度と定電流駆動時でのホール出力電圧の関係を示すグラフ（図示しないが、図２に相似したグラフ）で、それぞれ３本の直線をひくことができる。その３本の直線の傾きを定電流感度の温度特性（定電流感度温度係数）とする。室温での定電流感度と温度特性（定電流感度温度係数）との相関をグラフで表すと図４に示すようになる。この場合も、線形的な相関関係があることがわかる。

また、このＧａＡｓホール素子において、室温での入力抵抗と定電流感度の比例関係が図５に示すように直線関係にあることから、図４と図５からわかるように、室温での入力抵抗と定電流感度温度特性（定電流感度温度係数）の関係を図６に示すように表現することも同様にできる。

そこで、本実施例では、ホール素子の生産時において、選別対象のホール素子の全数の入力抵抗を室温で測定し、測定したこれら入力抵抗を、記憶媒体に記憶してある温度相関図（図６に示すグラフ）に当てはめ、選別対象の各ホール素子の定電流感度温度特性（定電流感度温度係数）を決定する。決定した定電流感度温度係数を基にして選別対象のホール素子から良品のホール素子を選別する。

次に、本発明の実施例３について説明する。予め、それぞれ異なったＳｉドープ量をもつ３種類のＩｎＡｓホール素子Ａ，Ｂ，Ｃを次の手順で製作する。すなわち、分子線エピタキシー成膜装置を用いて、半絶縁性ＧａＡｓ基板上に、化合物半導体であるＩｎＡｓをＳｉドープさせながら、エピタキシー成膜させる。SiドープされたInAs膜Ａ，Ｂ，Ｃは、それぞれ、7.6×10¹⁶／cm³、9.9×10¹⁶／cm³、13.0×10¹⁶／cm³のキャリア濃度をもつ。次に、十字型にウェット処理してホール素子感磁部を形成させる。ホール素子感磁部上に、Ｓｉ_３Ｎ_４パッシベーション用の絶縁膜をプラズマＣＶＤで形成する。その後、電極形成し、ダイシング、ダイボンド、ワイボンド、モールド等の組立工程を経て、異なったドープ量をもつＩｎＡｓホール素子Ａ，Ｂ，Ｃを製作する。

上記のようにして準備したホール素子Ａ，Ｂ，Ｃについて、−４０℃乃至１５０℃の温度範囲で、測定した入力抵抗と温度の関係を図７に示す。図７において、縦軸は、２５℃における入力抵抗の抵抗値を0として、温度変化に対する入力抵抗の増減をパーセントで表したものである。ホール素子Ａ，Ｂ，Ｃの不純物キャリア濃度に対して、それぞれ３種類の傾きをもつ直線を引くことができる。室温での入力抵抗の抵抗値とその温度特性（入力抵抗温度係数）の関係を図８に示すと、線形的な相関をもつことがわかる。室温での抵抗値を、この相関関係にあてはめることにより、ホール素子の温度特性が容易に判明することができる。

そこで、本実施例では、ホール素子の生産時において、選別対象のホール素子の全数の入力抵抗（素子入力抵抗）を室温で測定し、測定した入力抵抗の抵抗値を、記憶媒体に記憶してある温度相関図（図８に示すグラフ）に当てはめ、選別対象の各ホール素子の入力抵抗温度特性（入力抵抗温度係数）を決定する。決定した入力抵抗温度特性を基にして選別対象のホール素子から良品のホール素子を選別する。

次に、本発明の実施例４について説明する。予め、それぞれ異なったＳｉドープ量をもつ３種類のＩｎＡｓホール素子Ａ，Ｂ，Ｃを次の手順で製作する。すなわち、分子線エピタキシー成膜装置を用いて、半絶縁性ＧａＡｓ基板上に、化合物半導体であるＩｎＡｓをＳｉドープさせながら、エピタキシー成膜させる。SiドープされたInAs膜Ａ，Ｂ，Ｃは、それぞれ、7.6×10¹⁶／cm³、9.9×10¹⁶／cm³、13.0×10¹⁶／cm³のキャリア濃度をもつ。次に、十字型にウェット処理してホール素子感磁部を形成させる。ホール素子感磁部上に、Ｓｉ_３Ｎ_４パッシベーション用の絶縁膜をプラズマＣＶＤで形成する。その後、電極形成し、ダイシング、ダイボンド、ワイボンド、モールド等の組立工程を経て、異なったドープ量をもつＩｎＡｓホール素子Ａ，Ｂ，Ｃを製作する。

上記のようにして準備したホール素子Ａ，Ｂ，Ｃについて、−４０℃乃至８０℃の温度範囲で、測定した定電圧駆動でのホール出力電圧と温度との関係を図９に示す。縦軸は、２５℃における定電流感度を0として、温度変化に対する増減をパーセントで表したものである。図９に示すように、ホール素子Ａ，Ｂ，Ｃの不純物キャリア濃度に対して、それぞれ３種類の傾き（係数）をもつ直線を引くことができる。室温での定電流感度とその温度特性（定電圧感度温度特性）の関係を図１０に示すと、線形的な相関をもつことがわかる。室温での定電圧感度を、この相関関係にあてはめることにより、温度特性が容易に判明することができる。この定電圧感度温度特性は、定電圧感度温度係数と称することもできる。

そこで、本実施例では、ホール素子の生産時において、選別対象のホール素子の全数の定電圧感度を室温で測定し、測定したこれら定電圧感度を、記憶媒体に記憶してある温度相関図（図１０に示すグラフ）に当てはめ、選別対象の各ホール素子の定電圧感度温度係数（定電圧感度温度特性）を決定する。決定した定電圧感度温度係数を基にして選別対象のホール素子から良品のホール素子を選別する。

（他の実施の形態）
上記では、本発明の好適な実施形態および実施例を例示して本発明を説明したが、本発明の実施形態および実施例は上記例示に限定されるものではなく、特許請求の範囲に記載の範囲内であれば、その構成部材等の置換、変更、追加、個数の増減、形状の設計変更等の各種変形は、全て本発明の実施形態および実施例に含まれる。

例えば、上記実施形態および実施例において、半導体装置としてホール素子について説明したが、本発明はこれに限らず、不純物がドープされた他の半導体装置にも同様に適用できる。また、実施例において、ホール素子の入出力抵抗として入力抵抗のみについて説明したが、出力抵抗の場合も入力抵抗と同様に実施できる。また、必要に応じて、上述した実施例の組合せも可能である。さらに、測定対象の電気特性として、入出力抵抗、定電圧感度、定電流感度を例示したが、本発明はこれに限らず、温度に対し変動する他の電気特性も含まれ得る。

本発明の生産管理手法は、ホール素子における入出力抵抗、定電圧感度、定電流感度の温度特性を保証しなければならない分野で好適に利用できる。

本発明に沿って、定電流感度等の温度特性を測定する手順を示すフローチャートである。本発明の実施例１における、InAsホール素子の温度と定電流感度の関係を示すグラフである。本発明の実施例１における、本発明の室温での定電流感度と温度特性の関係を示すグラフである。本発明の実施例２における、GaAsホール素子の定電流感度と温度特性の関係を示すグラフである。本発明の実施例２における、本発明の定電流感度と素子入力抵抗の相関を示すグラフである。本発明の実施例２における、本発明の素子入力抵抗と定電流感度の温度特性の関係を示すグラフである。本発明の実施例３における、ＩｎＡｓホール素子の温度と入力抵抗の関係を示すグラフである。本発明の実施例３における、本発明の素子入力抵抗と入力抵抗の温度特性の関係を示すグラフである。本発明の実施例４における、ＩｎＡｓホール素子の温度と定電圧感度の関係を示すグラフである。本発明の実施例４における、本発明の定電圧感度と定電圧感度の温度特性の関係を示すグラフである。

Claims

選別対象の半導体装置の全数について、入出力抵抗、定電圧感度、及び定電流感度からなる電気特性より１つ選択される室温での第一の電気特性を、
半導体の不純物ドープ量を変化させて作成した複数の半導体装置の入出力抵抗、定電圧感度、及び定電流感度のうち、第一の電気特性とは異なる第二の電気特性を温度変化させながら測定して算出される、
温度変化に対する第二の電気特性の変化率を示す第二の電気特性の温度係数と、前記複数の半導体装置の室温での第一の電気特性と第二の電気特性との関係と、
から得られる、前記第二の電気特性の温度係数と室温での第一の電気特性の相関関係に照合することにより、前記選別対象の半導体装置の第二の電気特性の温度係数を算出または決定し、
前記算出または決定された前記選別対象の半導体装置の第二の電気特性の温度係数と、予め設定した第二の電気特性の温度係数の許容温度係数範囲とを比較することによって前記選別対象の半導体装置から良品の半導体装置を選別する
ことを特徴とする半導体装置の製造方法。
前記第一の電気特性が入出力抵抗であり、前記第二の電気特性が定電流感度であることを特徴とする請求項１に記載の半導体装置の製造方法。