JP2023516478A - 駆動回路、駆動ｉｃおよび駆動システム - Google Patents

駆動回路、駆動ｉｃおよび駆動システム Download PDF

Info

Publication number
JP2023516478A
JP2023516478A JP2022554421A JP2022554421A JP2023516478A JP 2023516478 A JP2023516478 A JP 2023516478A JP 2022554421 A JP2022554421 A JP 2022554421A JP 2022554421 A JP2022554421 A JP 2022554421A JP 2023516478 A JP2023516478 A JP 2023516478A
Authority
JP
Japan
Prior art keywords
hhmt
hemt
circuit
signal output
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022554421A
Other languages
English (en)
Other versions
JP7450060B2 (ja
Inventor
黎子蘭
張樹▲キン▼
陳勘
Original Assignee
広東致能科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 広東致能科技有限公司 filed Critical 広東致能科技有限公司
Publication of JP2023516478A publication Critical patent/JP2023516478A/ja
Application granted granted Critical
Publication of JP7450060B2 publication Critical patent/JP7450060B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本出願は、駆動回路、駆動ＩＣおよび駆動システムを提供し、電子回路の技術分野に属する。該駆動回路は、制御モジュールと駆動信号出力モジュールとを備え、制御モジュールと駆動信号出力モジュールとが電気的に接続され、駆動信号出力モジュールが駆動対象デバイスと電気的に接続されるように構成され、駆動信号出力モジュールは少なくとも２つのトランジスタを含み、少なくとも２つのトランジスタが同一のベース材においてエピタキシャル成長して形成されるものであり、制御モジュールは、少なくとも２つのトランジスタのオフ状態を制御することにより、駆動対象デバイスの作動状態を制御するように構成される。本出願に係る駆動回路、駆動ＩＣおよび駆動システムは、小型化を実現するとともに集積度を向上させるメリットを有する。【選択図】図９

Description

関係出願の相互参照
本出願は、２０２０年４月２９日に中国専利局に提出された、出願番号が２０２０１０３５８１１７．２であり、名称が「駆動回路、駆動ＩＣおよび駆動システム」である中国出願に基づいて優先権を主張し、その内容のすべては本出願に参照として取り込まれる。
本出願は、電子回路の技術分野に属し、具体的に、駆動回路、駆動ＩＣおよび駆動システムに関する。
フルコントロール半導体高電圧パワーデバイスの種類として、ＢＪＴ（Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などのパワー半導体デバイス、および現在のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）デバイスなどが挙げられ、ＩＩＩ族窒化物材料により形成される第３世代半導体パワーデバイスＧａＮ ＦＥＴ（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ）などへ迅速に進化している。
電気電子製品において、駆動回路は、フルコントロール半導体高電圧パワーデバイスの使用のための不可欠な重要な部分である。しかしながら、現在の駆動回路は、一般的に体積が比較的に大きく、集積化を効果的に実現することができない。
このため、現在の駆動回路には、体積が比較的に大きく、集積度が比較的に低い問題がある。
本出願は、従来技術における、駆動回路が体積が比較的に大きく、集積度が比較的に低い問題を解決できる駆動回路、駆動ＩＣおよび駆動システムを提供することを目的とする。
上記の目的を実現するため、本出願は、下記の技術案を採用する。
第１局面において、本出願は駆動回路を提供する。前記駆動回路は、制御モジュールと駆動信号出力モジュールとを備え、前記制御モジュールと前記駆動信号出力モジュールとが電気的に接続され、前記駆動信号出力モジュールが駆動対象デバイスと電気的に接続され、
前記駆動信号出力モジュールは少なくとも２つのトランジスタを含み、少なくとも２つの前記トランジスタが同一のベース材においてエピタキシャル成長して形成されるものであり、
前記制御モジュールは、少なくとも２つの前記トランジスタのオフ状態を制御することにより、前記駆動対象デバイスの作動状態を制御するように構成される。
第２局面において、本出願は駆動ＩＣを提供する。前記駆動ＩＣは少なくとも２つのトランジスタを含み、少なくとも２つの前記トランジスタが同一のベース材においてエピタキシャル成長して形成されるものである。
第３局面において、本出願は駆動システムを提供する。前記駆動システムは、駆動対象デバイスと上記の駆動回路とを備え、前記駆動回路と前記駆動対象デバイスとが電気的に接続され、前記駆動回路は前記駆動対象デバイスの作動状態を制御するように構成され、前記駆動対象デバイスが窒化物デバイスを含む。
本出願の上記の目的、特徴および利点をより明瞭に説明するため、以下、図面を参照しながら、本出願の選択可能な実施形態を詳細に説明する。
本出願の技術案をより明瞭に説明するため、以下、説明に必要な図面を簡単に説明する。説明する図面は、本出願のいくつかの実施形態を示すものにすぎず、範囲を限定するものではないと理解すべきである。当業者は、発明能力を用いなくても、これらの図面をもとに他の関連図面を得ることも可能である。
本出願に係る駆動回路の模式的ブロック図である。 本出願に係る駆動信号出力モジュールの模式的構成図。 本出願に係る、ベース材に対して処理を行うときの模式的構成図である。 本出願に係る、ベース材に対して処理を行うときの模式的構成図である。 本出願に係る、ベース材に対して処理を行うときの模式的構成図である。 本出願に係る、ベース材に対して処理を行うときの模式的構成図である。 本出願に係る、ベース材に対して処理を行うときの模式的構成図である。 本出願に係る、ベース材に対して処理を行うときの模式的構成図である。 本出願に係る駆動信号出力モジュールの模式的断面図である。 本出願に係るパワーデバイスのＦＯＭを示す模式図である。 本出願に係るパワーデバイスのＨＥＭＴおよびＨＨＭＴを回路符号で示す模式図である。 本出願に係る単相ハーフブリッジ回路の1種の模式的回路図である。 本出願に係る単相ハーフブリッジ回路のもう1種の模式的回路図である。 本出願に係る単相回路の1種の模式的回路図である。 本出願に係る二相回路の1種の模式的回路図である。 本出願に係る三相回路の1種の模式的回路図である。 本出願に係るデュアル出力のハーフブリッジ駆動回路の1種の模式的回路図である。 本出願に係る制御モジュールの1種の模式的ブロック図である。 本出願に係る駆動回路の1種の模式的回路図である。 本出願に係る駆動回路の1種の模式的ブロック図である。
本出願の目的、技術案および利点をより明瞭するため、以下、本出願に用いられる図面を参照しながら、本出願の技術案を明瞭かつ完全に説明し、説明される実現方式が、本出願の一部の実現方式にすぎず、すべての実現方式ではないことは無論である。ここで図面を用いて示した本出願における部品は、さまざまな配置方法で配置、設計することが可能である。
このため、以下の図面に示された本出願の実施形態に対する詳細な説明は、本出願の選択された実施形態を示すものにすぎず、保護しようとする本出願の範囲を限定するものではない。本出願の実施形態をもとに、当業者は、発明能力を用いることなく得たすべての他の実施形態も、本出願の保護範囲に属する。
なお、同様な符号は、図面において同様なものを示すので、１つの図面で定義された場合、他の図面でさらに定義、解釈することが不要になる。そして、本出願の説明において、「第１」、「第２」などの用語は、区別して説明するためのものにすぎず、相対的な重要性を明示または暗示するものではない。
なお、本明細書において、第１および第２などのような関係用語は、1つのエンティティ若しくはアクションを別のエンティティ若しくはアクションから区別するためのものにすぎない、必ずしもそのようなエンティティ若しくはアクション間に如何なる事実上のそのような関係または順序を要求または暗示することがない。なお、「有する」、「含む」といった用語およびそれらの任意の変化形は、非排他的な包含を網羅するように意図される。よって、一連の要素を含むプロセス、方法、物品または装置は、必ずしもこれらの要素に限定されず、明記されないまたはこれらのプロセス、方法、物品または装置に対して固有の他の要素を含んでもよい。特に断りがない限り、「～を含む」という表現で限定された要素について、前記要素を含むプロセス、方法、物品または装置が他の同様な要素を有している状況を除外しない。
本出願の説明において、「上」、「下」、「内」、「外」などの用語で表された方向または位置関係は、図面に基づくものであり、または該出願製品の通常の配置方向または位置関係であり、本出願を簡単、簡略に説明するためのものにすぎず、該当装置または要素が、必ずしも特定の方向を有したり、特定の方向に構成、操作されたり、することを明示または暗示するものではないため、本出願を限定するものではない。
本出願の説明において、明確な定義や限定がない限り、用語の「設置」、「接続」を広義に理解すべきである。例えば、固定接続でもよいし、取外し可能な接続でもよいし、一体的な接続でもよい。そして、機械的な接続でもよいし、電気的な接続でもよい。また、直接接続してもよいし、中間物を介して間接的に接続してもよいし、２つの素子の内部が連通してもよい。当業者は、本出願における上記用語の具体的な意味を、具体的な状況に応じて理解することができる。
以下、図面を参照しながら、本出願の選択可能な実施形態を詳細に説明する。矛盾がない限り、下記の実施形態における特徴は、互いに組み合わせることができる。
電気電子製品において、駆動回路は、フルコントロール半導体高電圧パワーデバイスの使用のための不可欠な重要な部分である。しかしながら、現在の駆動回路は、一般的に体積が比較的に大きく、集積化を効果的に実現することができない。
上記事情に鑑みて、本出願は、同一のベース材において少なくとも２つのトランジスタを成長させる方式でデバイスの集積を実現し、これによって駆動回路の小型化を実現することができる駆動回路を提供する。
以下、本出願に係る駆動回路を例示的に説明する。
選択可能な実施形態として、図１および図２０に示すように、該駆動回路は、制御モジュール１００と駆動信号出力モジュール２００とを備え、制御モジュール１００と駆動信号出力モジュール２００とが電気的に接続され、駆動信号出力モジュール２００が駆動対象デバイスと電気的に接続される。駆動信号出力モジュール２００は少なくとも２つのトランジスタを含み、少なくとも２つのトランジスタが同一のベース材においてエピタキシャル成長して形成されるものであり、制御モジュール１００は、少なくとも２つのトランジスタのオフ状態を制御することにより、駆動対象デバイスの作動状態を制御するように構成される。
同一のベース材において駆動信号出力モジュール２００をエピタキシャル成長させる方式によれば、駆動信号出力モジュール２００の小型化を実現し、これによって駆動回路全体の小型化を実現することができる。
なお、駆動対象デバイスの作動開始または作動停止を制御するとき、制御モジュール１００により相応の制御信号を送信して、駆動信号出力モジュール２００を制御する方式により、駆動対象デバイスに対する制御を実現する。
なお、本出願に係る駆動対象デバイスは、パワートランジスタであり得、本出願において駆動対象デバイスの数に対して限定しなく、駆動対象デバイスの数が１つであってもよく、２つまたは３つであってもよい。駆動信号出力モジュール２００は、出力端がパワートランジスタのゲートと電気的に接続され、これによって、パワートランジスタの作動に駆動信号を提供する。
以下、本出願に係る駆動信号出力モジュール２００を例示的に説明する。
本出願では、使用するトランジスタのタイプに対して限定しなく、例えば、この少なくとも２つのトランジスタは、全部がＮ型トランジスタであってもよく、全部がＰ型トランジスタであってもよく、または一部がＮ型トランジスタであり、他の一部がＰ型トランジスタであるようにしてもよい。また、本出願に係るトランジスタは、いずれもノーマリオフ型トランジスタである。
そして、本出願では、トランジスタの種類に対しても限定しなく、例えば、トランジスタは、トライオード、ＭＯＳトランジスタ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、金属酸化膜半導体電界効果トランジスタ）またはＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ、高電子移動度トランジスタ）、ＨＨＭＴ（高正孔移動度トランジスタ）であり得る。
例えば、駆動信号出力モジュール２００において一部がＮ型トランジスタであり、他の一部がＰ型トランジスタである場合、本出願の一実現可能な方式として、該少なくとも２つのトランジスタは、少なくとも１つのＮ型ＭＯＳトランジスタと少なくとも１つのＰ型ＭＯＳトランジスタとを含み、該少なくとも１つのＮ型ＭＯＳトランジスタおよび少なくとも１つのＰ型ＭＯＳトランジスタが同一のベース材においてエピタキシャル成長して形成されるものである。本出願の他の可能な実現方式として、該少なくとも２つのトランジスタは、少なくとも１つのＮ型トライオードと少なくとも１つのＰ型トライオードとを含み、該少なくとも１つのＮ型トライオードおよび少なくとも１つのＰ型トライオードが同一のベース材においてエピタキシャル成長して形成されるものである。本出願の他の可能な実現方式として、該少なくとも２つのトランジスタは、少なくとも１つのＨＥＭＴと少なくとも１つのＨＨＭＴとを含み、該少なくとも１つのＨＥＭＴおよび少なくとも１つのＨＨＭＴが同一のベース材においてエピタキシャル成長して形成されるものである。
以下、少なくとも１つのＨＥＭＴと少なくとも１つのＨＨＭＴとを含む駆動信号出力モジュール２００を例として説明する。ＨＥＭＴおよびＨＨＭＴは、導電型が異なるため、該駆動信号出力モジュール２００が相補型モジュールとみなされる。
任意で、本出願において、同一のベース材において少なくとも１つのＨＥＭＴと少なくとも１つのＨＨＭＴとをエピタキシャル成長させる場合、ベース材が垂直界面を含み、ＨＥＭＴおよびＨＨＭＴがそれぞれ垂直界面の両側に位置する。ＨＥＭＴおよびＨＨＭＴをそれぞれ垂直界面の両側に設置する方式によれば、ＨＥＭＴとＨＨＭＴとの集積を実現し、小型化を実現することができ、そして成長プロセスが簡単で、作製効率が高い。
一選択可能な実施形態として、ベース材における垂直界面の結晶方位の異なりを利用してＨＥＭＴとＨＨＭＴの成長を実現することができる。例えば、図２に示すように、少なくとも１つのＨＥＭＴと少なくとも１つのＨＨＭＴは、同一のチャネル層および障壁層を共用しており、チャネル層が垂直界面の外側に設けられる。図２に示すＡｌＮ核生成層およびバッファ層を垂直界面として使用することができる。障壁層がチャネル層の外側に設けられ、チャネル層と障壁層との間の界面が第１極性面と第２極性面とを含み、第１極性面および第２極性面がそれぞれ垂直界面の両側に位置する。第１極性面は二次元電子ガスを提供するように用いられ、第２極性面は二次元正孔ガスを提供するように用いられ、これによって、垂直界面の左側でＨＨＭＴデバイスが形成され、垂直界面の右側でＨＥＭＴデバイスが形成される。任意で、ＨＥＭＴとＨＨＭＴは、同一のチャネル層および障壁層を共用しなくてもよく、本出願ではこれに対して限定しない。
以下、一選択可能な具体的な製造プロセスを用いて説明する。
垂直界面の両側にそれぞれＨＥＭＴおよびＨＨＭＴを作製するため、所要のベース構造を得るように先にベース材に対して処理する必要がある。シリコンベース材を例として、（１１０）面において異方性エッチングなどの方式で垂直方向における（１１１）面を得ることができる。
本出願では、ベース材の材料に対して限定しなく、例えば、ベース材は、サファイア、４Ｈ－ＳｉＣなどの、（０００１）面が六方対称性を有するベース材を選択し得る。サファイア、４Ｈ－ＳｉＣなどのベース材はＧａＮ材料の常用の成長面であり、比較的高いＧａＮ結晶品質を得ることができる。そして、（０００１）面に垂直な面は、通常、ｍ面（１－１００）、ａ面（１１－２０）などがある。したがって、これらの表面を有するベース材において垂直方向における（０００１）面を得、ＧａＮ系エピタキシャル層の成長面として使用することができる。
なお、上記のベース材が例示的なものにすぎず、実際の応用において、Ａｌ２Ｏ３、ＳｉＣなどの他のベース材を採用してもよく、ベース材に垂直な表面においてＳｉ（１１１）面、Ａｌ２Ｏ３（０００１）面、４Ｈ－ＳｉＣ（０００１）面などの六方対称性を有する面を得ることができれば、同様な構造を有するデバイスを実現することができる。
なお、シリコンベース材である場合、Ｇａ原子のメルトバック（ｍｅｌｔ－ｂａｃｋ）効果のため、ＡｌＮなどの核生成層を採用しなければならない。ＡｌＮは、選択的成長の能力が低いため、絶縁材料にも成長することがあり、これはデバイスに悪影響を与える。このため、ＡｌＮの成長が完了したあとウエハーを取り出し、異方性を有するエッチングを利用して、垂直面におけるＡｌＮ核生成層だけを残し、他の箇所のＡｌＮを除去する。例えば、垂直配向のイオンボンバードによるドライエッチング過程において、垂直面におけるＡｌＮが受けたイオン衝撃が比較的に弱く、他の面におけるＡｌＮが受けた衝撃が比較的に強く、このようにして、垂直面におけるＡｌＮだけが残され、ベース材における垂直界面を形成することができる。また、非晶質のＳｉＯ２またはＳｉＮなどの絶縁材料に対して、Ｓｉ（１１１）面の方はＡｌＮの核生成をより容易に実現することができるため、適切な成長プロセスでＡｌＮの垂直な（１１１）Ｓｉ面だけでの核生成、成長を実現することもでき、ただし、プロセスウィンドウが比較的に小さい。
他の材料、例えばＡｌ２Ｏ３において、ＧａＮがＡｌ２Ｏ３（０００１）面において核生成、成長することができ、上記の問題を避けることができる。
シリコンベース材を用いる例において、図３に示すように、ＡｌＮ核生成層を成長させる前に、ベース材に対する処理として、先にベース材をエッチングして（１１１）面を有する長尺状構造を形成する。例えば、ベース材の上面において絶縁層を形成し、任意で、絶縁層は、熱酸化処理または気相成長により形成されるＳｉＯ２層である。そして、一選択可能な実施形態として、該絶縁層の厚さは約０．５μｍである。
図４に示すように、マスクを利用して絶縁層に対してフォトエッチングを行って、間隔をあけて設けられる絶縁層を形成する。そして、ベース材に対してエッチングして、絶縁層により遮られるため、絶縁層の下方に位置するベース材がエッチングされなく、絶縁層の設けられていない領域においてエッチングにより凹溝が形成され、これによって、複数の垂直な凹溝が形成され、該凹溝が間隔をあけて設けられている。凹溝の側壁は六方対称の格子構造を有し、例えばＳｉの（１１１）面である。
そして、図５に示すように、ベース材の表面に犠牲層を成長させ、このとき、絶縁層の表面、凹溝の底部の表面および凹溝側壁の表面のそれぞれが犠牲層で被覆されている。任意で、犠牲層の材料は、窒化ケイ素であり得る。そして、図６に示すように、ドライエッチングを行って、絶縁層の表面および凹溝の底部の表面のそれぞれにおける犠牲層を除去し、凹溝の側壁の表面の犠牲層を残す。
そして、酸化工程により、凹溝の底面で再度絶縁層を形成することができ、該絶縁層の材料が依然としてＳｉＯ２である。ベース材の表面および凹溝の底部の表面に絶縁層を形成し、これによって、この後窒化物半導体が成長するときにガリウム原子とシリコンベース材との不適合を避け、メルトバック（ｍｅｌｔ－ｂａｃｋ）現象の発生を防止することができる。そして、凹溝の底部の表面の絶縁層によれば、窒化物半導体とシリコンベース材との間の漏れ電流を効果的に阻止し、シリコンベース材による寄生容量を効果的に低減することができる。
そして、選択的なウェットエッチングにより、犠牲層と絶縁層とのエッチング選択比を利用して、凹溝の側面における犠牲層を除去する。
なお、このとき、ベース材の上面および凹溝の底部の表面のそれぞれが絶縁層で被覆されている。一実施形態として、ベース材の上面および凹溝の底部の表面における絶縁層は、厚さが同じである。そして、凹溝の側壁が露出している。
上記の操作を実現したあと、再び酸化工程により凹溝の側壁に薄い絶縁層を形成する。後で凹溝の側壁の絶縁層が除去されたとき、ベース材の底部および凹溝の底部の表面においてベース材を保護できる十分厚い絶縁層が残されることを満たすように、凹溝の側壁における絶縁層の厚さをベース材の上面および凹溝の底部の表面における絶縁層の厚さよりも小さいようにする必要がある。これらの絶縁層は、後で窒化物半導体が成長するときにガリウム原子とシリコンベース材との不適合を避け、メルトバック（ｍｅｌｔ－ｂａｃｋ）現象の発生を防止することができ、シリコンベース材に窒化物半導体デバイスを作製することにとって不可欠なものとである。
そして、露光現像プロセスにより、凹溝の側壁における一部の絶縁層を除去する。なお、側壁における一部の絶縁層を除去するとき、ベース材の上面の絶縁層も同時に除去されるが、ベース材の上面の絶縁層の厚さが凹溝の側壁における絶縁層の厚さよりはるかに大きいため、ベース材の上面における絶縁層が、完全に除去されず、ある程度だけエッチングされる。
なお、図７に示すように、このとき、凹溝の側壁における一部の領域に絶縁層の被覆がなく、その他の位置が絶縁層で被覆されている。したがって、図８に示すように、シリコンベース材にＡｌＮ核生成層を成長させるとき、側壁における一部の領域だけにＡｌＮ核生成層が形成し、単結晶ＡＬＮ結晶の成長方向が＜０００１＞であり、その表面が（０００１）面である。
他のベース材、例えば、Ａｌ２Ｏ３を採用する場合、核生成層がＧａＮであってもよい。この場合、プロセス調整により、露出されたベース材の表面だけでの核生成が容易に実現できる。
核生成層を形成したあと、ＡｌＮ核生成層を核として本出願に係る駆動信号出力モジュールを作製することができる。
一実施形態として、核生成層を核として第１窒化物半導体層を側方にエピタキシャル成長させ、凹溝の存在により、成長したあと、凹溝内に第１窒化物半導体層が充填されている。なお、前記第１窒化物半導体層を成長させる前に、バッファ層を先に成長させてもよく、バッファ層を形成しなくてもよい。
本出願に係るＨＥＭＴデバイスおよびＨＨＭＴデバイスをノーマリオフ型デバイスにするため、本出願では、第１窒化物半導体において少なくとも１つのＰ型ドーピング領域および／またはＮ型ドーピング領域を形成して、ゲート電極付近の二次元キャリアガスを空乏化する。例えば、第１窒化物半導体層において、少なくとも１つのＰ型ドーピング領域を形成し、該Ｐ型ドーピング領域が、＜０００１＞結晶方位投影方向でゲート電極と少なくとも部分的に重なり合うとともに、二次元キャリアガスと電気的に結合し、これによって、該第１導電型二次元キャリアガスのほとんどを空乏化してトランジスタをノーマリオフ型にする。
上記の構造をもとに、ベース材の表面の絶縁層および該絶縁層の下の一部のベース材を取り出し、このときにベース材に依然として凹溝構造が形成されている。そして、第２窒化物半導体層をエピタキシャル成長させる。第１窒化物半導体層がチャネル層であり、第２窒化物半導体層が障壁層である。最後に、電極を作製し、本出願に係る駆動信号出力モジュールの作製が遂げられる。
なお、垂直界面の両側の結晶方位がそれぞれ（０００－１）および（０００１）であり、（０００１）の反対方向が（０００－１）であり、（０００－１）結晶方位において、チャネル層および障壁層において２ＤＨＧ（二次元正孔ガス）が形成され、（０００１）結晶方位において、チャネル層および障壁層において２ＤＥＧ（二次元電子ガス）が形成される。２ＤＥＧ側にソース、ドレインおよびゲートを形成することによりＨＥＭＴデバイスを構成することができ、２ＤＨＧ側にソース、ドレインおよびゲートを形成することによりＨＨＭＴデバイスを構成することができる。ソースおよびドレインは２ＤＥＧまたは２ＤＨＧと良好なオーミック接触を形成する必要があり、つまり接触抵抗が小さければ小さいほどよい。ゲートは、チャネルまでの漏れ電流をできるだけ減らす必要がある。ゲートを障壁層とショットキー接触するようにしてもよく、ゲート電極の下で絶縁層を形成することにより漏れ電流を減少させるようにしてもよく、つまり、ゲート電極を形成する前に先にゲート絶縁層を形成する。
ＨＥＭＴおよびＨＨＭＴの２種のデバイスについて、両方のソースおよびドレインは、一般的に、同様な材料を採用することができ、しかし、ＨＥＭＴのオーミック接触のための金属とＨＨＭＴのオーミック接触のための金属とは一般的に異なるため、ＨＥＭＴのソース、ドレイン材料とＨＨＭＴのソース、ドレイン材料とは一般的に異なる。仕事関数に対する要求が一般的に異なるため、ＨＥＭＴのゲート材料とＨＨＭＴのゲート材料とも一般的に異なる。
本出願に係るＨＨＭＴとＨＥＭＴとのソース、ドレイン、ゲートの位置対応方式が例示的なものにすぎず、他の対応の位置関係であってもよい。
このように形成されたフィン状構造は、垂直なチャネル構造を有し、チャネルの高さを上げることにより、有効な導通面積を著しく増加させ、オン抵抗を下げ、生産コストを削減することができる。
なお、Ａｌ２Ｏ３またはＳｉＣのベース材を採用する場合、上記のＳｉＯ２絶縁層をなしにしてもよい。これは、主に、Ｇａ原子とＡｌ２Ｏ３またはＳｉＣとが両立できるため、メルトバック現象が発生しないからである。適切なプロセス条件下で、六方対称性を有するＡｌ２Ｏ３（０００１）またはＳｉＣ（０００１）でより核生成、成長しやすく、したがって、このような垂直な成長面を有するベース材が自然に選択的成長の能力をもつ。もちろん、依然としてＳｉＯ２、ＳｉＮなどの非晶質の絶縁層を採用する場合、この選択的成長のプロセスウィンドウがより大きく、より制御可能である。
図９は、本出願に係る、垂直界面の左側および右側にそれぞれ１つのＨＨＭＴおよびＨＥＭＴが作製されているものの模式的横断面図である。もちろん、ＨＨＭＴまたはＨＥＭＴだけを作製してもよく、垂直界面の両側に複数のＨＨＭＴおよびＨＥＭＴを作製してもよい。
上記の製造プロセスによれば、同一のベース材においてＨＨＭＴおよび／またはＨＥＭＴを成長させ、デバイスの集積を実現することができる。
なお、該少なくとも１つのＨＥＭＴおよび少なくとも１つのＨＨＭＴを作製する材料は、ＩＩＩ族窒化物であり得る。
低電圧パワーデバイスの作動状態は、主にオフ状態、オンオフ切替瞬時状態およびオン状態の３つの状態に分けられる。低電圧パワーデバイス自体の損耗および作動周波数は、電気電子製品全体の消費電力および体積に大きく影響する。
低電圧パワーデバイス自体の損耗は、オン状態の損耗およびオンオフ切替瞬時状態の損耗を含む。オン損耗は、主に電流およびオン抵抗値Ｒｏｎに関連しており、大電流でオンになる場合、主にデバイス内部の導通領域の有効面積を増加させることによりオン抵抗値Ｒｏｎを下げる。オンオフ切替損耗は、主に作動周波数およびデバイスの寄生容量Ｃｐに関連しており、高周波作動時に、主にデバイス内部のダイの有効面積を減少させることにより寄生容量値Ｃｐを下げる。
上記の２種の状態下での自体の損耗を減らす主な手段は、互いに矛盾しているため、通常、ＲｏｎとＣｐの積値を、低電圧パワーデバイスを評価するための重要な性能指標の１つとし、ＲｏｎとＣｐの積値を低電圧パワーデバイスのＦＯＭ（ｆｉｇｕｒｅ ｏｆ ｍｅｒｉｔ）と略称する。低電圧パワーデバイスが自体の損耗が非常に低いときに高周波、大電流状態で作動できれば、電気電子回路システム全体が高周波作動を実現することができ、高周波である場合、回路におけるインダクタ、トランスなどの体積の大きい受動素子の体積が倍以上に縮小でき、したがって、製品の低消費電力化および体積の小型化を実現する。
図１０は、本出願に係るパワーデバイスのＦＯＭを示す模式図であり、この図面から分かるように、従来のＳｉ材料のトランジスタに対して、本出願に係るＩＩＩ族窒化物を採用するトランジスタデバイスは、ＲＯＭの値がより小さい。そして、同一のベース材においてＨＨＭＴおよび／またはＨＥＭＴを成長させることによれば、寄生容量、インダクタンスなどをさらに下げることができ、デバイスの作動周波数を上げるとともに損耗を減らすことができる。つまり、本出願は、材料の改良と同一のベース材においてＨＨＭＴおよび／またはＨＥＭＴを成長させる方式とにより、相乗にデバイス損失を減らす効果を実現する。
そして、上記の製造プロセスをもとに、本出願に係る駆動信号出力モジュール２００を作製することができる。駆動回路は、一般的に絶縁駆動ＩＣデバイスと非絶縁駆動ＩＣデバイスとを含み、絶縁駆動ＩＣデバイスは、主に絶縁シングル出力デバイスと絶縁ハーフブリッジ出力デバイスとを含み、非絶縁駆動ＩＣデバイスは、主にシングル出力デバイス、デュアル出力デバイス、マルチ出力デバイスおよびハーフブリッジ出力デバイスなどを含む。
本出願において非絶縁駆動ＩＣデバイスを例にして説明する。一実現可能な実現方式として、駆動信号出力モジュール２００は、単相ハーフブリッジ回路と、二相ハーフブリッジ回路と、三相ハーフブリッジ回路とを含む。なお、図１１は、高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ、ＨＥＭＴ）および高正孔移動度トランジスタ（Ｈｉｇｈ Ｈｏｌｅ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ、ＨＨＭＴ）の回路を符号で示すものである。ＨＥＭＴは、第１ソース電極１０１と、第１ドレイン電極１０３と、第１ゲート電極１０２と、第１ボディ電極１０４とを含み、第１ソース電極１０１と第１ドレイン電極１０３との間に二次元電子ガス（Ｔｗｏ－Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ、２ＤＥＧ）チャネル１０５が設けられ、中実球で電子を表す。ＨＨＭＴは、第２ソース電極２０１と、第２ドレイン電極２０３と、第２ゲート電極２０２と、第２ボディ電極２０４とを含み、第２ソース電極２０１と第２ドレイン電極２０３との間に二次元正孔ガス（Ｔｗｏ－Ｄｉｍｅｎｓｉｏｎａｌ Ｈｏｌｅ Ｇａｓ、２ＤＨＧ）チャネル２０５が設けられ、中空球で正孔を表す。第１ゲート電極１０２および第２ゲート電極２０２は、それぞれＨＥＭＴおよびＨＨＭＴの導電チャネルの導通および遮断を制御するように構成される。
図１２に示すように、駆動信号出力モジュール２００が単相ハーフブリッジ回路を含む場合、駆動信号出力モジュール２００が第１ＨＨＭＴと第１ＨＥＭＴとを含み、第１ＨＨＭＴおよび第１ＨＥＭＴのそれぞれのドレインが出力ポートと接続され、出力ポートが駆動対象デバイスと電気的に接続される。
駆動信号出力モジュール２００が二相ハーフブリッジ回路を含む場合、駆動信号出力モジュール２００が第１ＨＨＭＴと、第１ＨＥＭＴと、第２ＨＨＭＴと、第２ＨＥＭＴとを含み、第１ＨＨＭＴ、第２ＨＨＭＴ、第１ＨＥＭＴおよび第２ＨＥＭＴのそれぞれのドレインが出力ポートと接続される。
駆動信号出力モジュール２００が三相ハーフブリッジ回路を含む場合、駆動信号出力モジュール２００が第１ＨＨＭＴと、第１ＨＥＭＴと、第２ＨＨＭＴと、第２ＨＥＭＴと、第３ＨＨＭＴと、第３ＨＥＭＴとを含み、第１ＨＨＭＴ、第１ＨＥＭＴ、第２ＨＨＭＴ、第２ＨＥＭＴ、第３ＨＨＭＴおよび第３ＨＥＭＴのそれぞれのドレインが出力ポートと接続される。
任意で、出力ポートは第１出力ポートと第２出力ポートとを含み、第１出力ポートおよび第２出力ポートがいずれも同一の駆動対象デバイスと電気的に接続される。
図１３に示すように、駆動信号出力モジュール２００が単相ハーフブリッジ回路を含む場合、駆動信号出力モジュール２００が第１付加回路と第２付加回路とをさらに含み、第１ＨＨＭＴのドレインが第１付加回路を介して第１出力ポートと電気的に接続され、第１ＨＥＭＴのドレインが第２付加回路を介して第２出力ポートと電気的に接続され、第１付加回路および第２付加回路がそれぞれ第１ＨＨＭＴおよび第１ＨＥＭＴの導通に要する時間をコントロールする。一実施形態として、第１付加回路および第２付加回路はダイオード、コンデンサなどのデバイスを含み、これによって、ＨＨＭＴの導通に要する時間をコントロールする。他の実現方式として、第１付加回路と第２付加回路とは、抵抗値が異なる。抵抗値の異なる付加回路を設置すれば、デバイスの導通および遮断に要する時間をコントロールすることができる。例えば、第１付加回路の抵抗値が１００Ωである場合、デバイスの導通に要する時間が１００ｍｓであり、第１付加回路の抵抗値が２００Ωである場合、デバイスの導通に要する時間が２００ｍｓである。そして、これをもとに、より多くの付加回路を設置することができ、付加回路を第１付加回路と並列接続し、付加回路の抵抗値もそれぞれ異なり、これによって、異なるデバイスの導通を制御するとき、導通に要する時間が変わることを実現できる。
本出願に係る第１付加回路および第２付加回路は、抵抗器であってもよく、複数の抵抗器を直列接続しまたは並列接続することにより構成される回路であってもよい。または、付加回路は、他のエネルギー消費型または非エネルギー消費型のデバイスであってもよく、本出願では限定しない。
駆動信号出力モジュール２００が二相ハーフブリッジ回路を含む場合、駆動信号出力モジュール２００が第３付加回路と第４付加回路とをさらに含み、第１ＨＨＭＴのドレインが第１付加回路を介して第１出力ポートと電気的に接続され、第２ＨＨＭＴのドレインが第３付加回路を介して第１出力ポートと電気的に接続され、第１ＨＥＭＴのドレインが第２付加回路を介して第２出力ポートと電気的に接続され、第２ＨＥＭＴのドレインが第４付加回路を介して第２出力ポートと電気的に接続される。第３付加回路と第４付加回路とは、抵抗値が異なる。同様に、第３付加回路および第４付加回路がそれぞれ第２ＨＨＭＴおよび第２ＨＥＭＴの導通に要する時間をコントロールする。
駆動信号出力モジュール２００が三相ハーフブリッジ回路を含む場合、駆動信号出力モジュール２００が第５付加回路と第６付加回路とをさらに含み、第１ＨＨＭＴのドレインが第１付加回路を介して第１出力ポートと電気的に接続され、第２ＨＨＭＴのドレインが第３付加回路を介して第１出力ポートと電気的に接続され、第３ＨＨＭＴのドレインが第５付加回路を介して第１出力ポートと接続され、第１ＨＥＭＴのドレインが第２付加回路を介して第２出力ポートと電気的に接続され、第２ＨＥＭＴのドレインが第４付加回路を介して第２出力ポートと電気的に接続され、第３ＨＥＭＴのドレインが第６付加回路を介して第２出力ポートと電気的に接続される。第５付加回路と第６付加回路とは、抵抗値が異なる。同様に、第５付加回路および第６付加回路がそれぞれ第３ＨＨＭＴおよび第３ＨＥＭＴの導通に要する時間をコントロールする。
本出願の他の実現可能な方式として、駆動信号出力モジュール２００は、単相回路と、二相回路と、三相回路とを含んでもよい。
図１４に示すように、駆動信号出力モジュール２００が単相回路を含む場合、駆動信号出力モジュール２００が第１ＨＨＭＴと、第１ＨＥＭＴと、第４ＨＨＭＴとを含み、第１ＨＨＭＴと第４ＨＨＭＴとが並列接続され、第１ＨＨＭＴ、第４ＨＨＭＴおよび第１ＨＥＭＴのそれぞれのドレインが出力ポートと接続される。
第１ＨＨＭＴおよび第４ＨＨＭＴを設置すれば、同様に駆動対象デバイスの導通および遮断に要する時間に対するコントロールを実現することできる。例えば、駆動対象デバイスの導通を制御するとき、先に第１ＨＨＭＴを導通制御して予備起動を実現し、そして、第１ＨＨＭＴと第４ＨＨＭＴとを同時に導通制御し、これによって、駆動対象デバイス的導通に要する時間を短縮する。並列接続されるデバイスを設置すれば、駆動電流を増大することもでき、これは駆動電流の比較的に低いＨＨＭＴにとって特に有利である。
図１５に示すように、駆動信号出力モジュール２００が二相回路を含む場合、駆動信号出力モジュール２００が第１ＨＨＭＴと、第１ＨＥＭＴと、第２ＨＨＭＴと、第２ＨＥＭＴと、第４ＨＨＭＴと、第５ＨＨＭＴとを含み、第１ＨＨＭＴと、第２ＨＨＭＴと、第４ＨＨＭＴと、第５ＨＨＭＴとが並列接続され、第１ＨＨＭＴ、第１ＨＥＭＴ、第２ＨＨＭＴ、第２ＨＥＭＴ、第４ＨＨＭＴおよび第５ＨＨＭＴのそれぞれのドレインが出力ポートと接続される。
図１６に示すように、駆動信号出力モジュール２００が三相回路を含む場合、駆動信号出力モジュール２００が第１ＨＨＭＴと、第１ＨＥＭＴと、第２ＨＨＭＴと、第２ＨＥＭＴと、第３ＨＨＭＴと、第３ＨＥＭＴと、第４ＨＨＭＴと、第５ＨＨＭＴと、第６ＨＨＭＴとを含み、第１ＨＨＭＴと、第２ＨＨＭＴと、第３ＨＨＭＴと、第４ＨＨＭＴと、第５ＨＨＭＴと、第６ＨＨＭＴとが並列接続され、第１ＨＨＭＴ、第１ＨＥＭＴ、第２ＨＨＭＴ、第２ＨＥＭＴ、第３ＨＨＭＴ、第３ＨＥＭＴ、第４ＨＨＭＴ、第５ＨＨＭＴおよび第６ＨＨＭＴのそれぞれのドレインが出力ポートと接続される。
本出願の他の実現可能な方式として、図１７に示すように、駆動信号出力モジュール２００は、デュアル出力ハーフブリッジ駆動回路を含み、
駆動信号出力モジュール２００は第１ＨＨＭＴと、第１ＨＥＭＴと、第２ＨＨＭＴと、第２ＨＥＭＴとを含み、第１ＨＨＭＴおよび第１ＨＥＭＴのそれぞれのドレインが第１出力ポートと接続され、第２ＨＨＭＴおよび第２ＨＨＭＴのそれぞれのドレインが第２出力ポートと接続され、第１出力ポートが１つの駆動対象デバイスと接続するように構成され、第２出力ポートが他の駆動対象デバイスと接続するように構成される。
任意で、駆動信号出力モジュール２００がデュアル出力ハーフブリッジ駆動回路を含む場合、２つの駆動対象デバイスにより上下ハーフブリッジを構成することができ、これによって、駆動信号出力モジュール２００を介して上下ハーフブリッジの作動を制御する目的を達成することができる。なお、より多くの駆動対象デバイスを駆動できるように、入力ポートをより多く設置してもよく、本出願ではこれに対して限定しない。
なお、駆動信号出力モジュール２００が複数のデバイスを含み、例えば、上記の実現方式において、駆動信号出力モジュール２００が三相ハーフブリッジ回路を含む場合、３つのＨＨＭＴデバイスおよび３つのＨＥＭＴデバイスが必要とされ、これは、ベース材の垂直界面の一側で３つのＨＨＭＴデバイスを作製し、かつ他側で３つのＨＥＭＴデバイスを作製する方式で実現することができる。
任意で、駆動信号出力モジュール２００を利用して駆動回路を構築する場合、ローサイドゲート駆動回路およびハーフブリッジゲート駆動回路などの非絶縁ゲート駆動回路を作製してもよく、絶縁ゲート駆動回路などの絶縁型駆動回路を作製してもよい。絶縁ゲート駆動回路には例えばコンデンサなどの絶縁デバイスが含まれる。
選択可能な実施形態として、図１８に示すように、制御モジュール１００は、駆動信号入力モジュールと、制御信号入力モジュールと、電源モジュールと、保護モジュールと、主制御モジュールとを含み、電源モジュールと駆動信号出力モジュール２００とが電気的に接続され、駆動信号入力モジュール、制御信号入力モジュールおよび保護モジュールのそれぞれが主制御モジュールと電気的に接続され、主制御モジュールと駆動信号出力モジュール２００とが電気的に接続され、主制御モジュールが、駆動信号入力モジュール、制御信号入力モジュールおよび保護モジュールの信号に基づいて駆動信号出力モジュール２００のオフ状態を制御するように構成される。
図１９を例にして説明し、主制御モジュールは、アンドゲート、非反転器および位相反転器からなる回路であり、該アンドゲートの出力端がＨＥＭＴおよびＨＨＭＴのそれぞれと電気的に接続され、アンドゲートの入力端が保護モジュール、制御信号入力モジュール（図示しない）および駆動信号入力モジュールのそれぞれと電気的に接続される。駆動信号入力モジュールは、制御装置などの装置と電気的に接続され、相応の制御信号を受信するように構成され、制御信号入力モジュールは、制御装置などの装置であり得、アンドゲートと電気的に接続され、アンドゲートの作動開始または作動停止を制御するように構成される。そして、本出願に係る保護モジュールは、過熱保護モジュールと低電圧保護モジュールとを含み、過熱保護モジュールおよび低電圧保護モジュールのそれぞれがアンドゲートと電気的に接続され、アンドゲートに信号を入力するように構成される。
つまり、制御信号入力モジュール、駆動信号入力モジュール、過熱保護モジュールおよび低電圧保護モジュールのそれぞれがハイレベルを出力するとき（すなわち駆動回路に過熱または低電圧の発生がない）、アンドゲートが駆動信号出力モジュール２００を作動するように制御する。
そして、本出願に係る駆動回路は、さらに、制御モジュール１００と駆動信号出力モジュール２００との集積を実現することができ、駆動信号出力モジュール２００に対して既に集積を行ったため、制御モジュール１００と駆動信号出力モジュール２００との集積が行われる場合、集積後の体積がさらに小さくなる。
上記の内容をもとに、本出願は、駆動ＩＣをさらに提供し、駆動ＩＣは、少なくとも２つのトランジスタを含み、少なくとも２つのトランジスタが同一のベース材においてエピタキシャル成長して形成されるものである。本出願に係る駆動ＩＣは、同一のベース材に基づくデバイスの集積を実現することができ、したがって、小型化を実現することができる。
そして、上記の内容をもとに、本出願は、駆動システムをさらに提供し、該駆動システムは、駆動対象デバイスと上記の駆動回路とを備え、駆動回路と駆動対象デバイスとが電気的に接続され、駆動回路は駆動対象デバイスの作動状態を制御するように構成され、駆動対象デバイスが窒化物デバイスを含む。
そして、該駆動回路と駆動対象デバイスとが同一のチップに集積されている。駆動回路と駆動対象デバイスとを同一のチップに集積すれば、駆動システム全体の小型化を実現することができる。
上記のように、本出願は、駆動回路、駆動ＩＣおよび駆動システムを提供する。該駆動回路は、制御モジュールと駆動信号出力モジュールとを備え、制御モジュールと駆動信号出力モジュールとが電気的に接続され、駆動信号出力モジュールが駆動対象デバイスと電気的に接続するように構成される。駆動信号出力モジュールは少なくとも２つのトランジスタを含み、少なくとも２つのトランジスタが同一のベース材においてエピタキシャル成長して形成されるものである、制御モジュールは、少なくとも２つのトランジスタのオフ状態を制御することにより、駆動対象デバイスの作動状態を制御するように構成される。本出願に係る駆動信号出力モジュールにおけるトランジスタが同一のベース材において成長して形成されるため、集積が実現され、駆動回路をより小さくすることができ、小型化、および集積度の向上を実現することができる。
また、本出願に係る各機能モジュールは、集積して１つの独立の部分として形成してもよく、それぞれ別体に存在してもよく、２つ以上のモジュールにより集積して１つの独立の部分として形成してもよい。
上記記載は、本出願の好ましい実施形態にすぎず、本出願を限定するものではない。当業者にとって、本出願に各種の変更や変化を有してもよい。本出願の精神および原理から逸脱しない限り、行った如何なる変更、均等置換、改良なども、本出願の保護範囲内に属する。
当業者にとって、本出願は上記の例示的な実施形態の細部に限定されず、本出願の精神または基本的な特徴から逸脱しない限り、他の具体的な形態で本出願を実施してもよい。このため、実施形態は、例示的なものであり、非限定的なものである。本出願の範囲は、上記の説明ではなく特許請求の範囲により決められるため、請求の範囲内でのすべての変更および請求の範囲と均等の範囲が含まれることが意図される。請求の範囲における符号を関連の請求項を限定するものとみなすべきではない。
産業上の利用可能性
本出願は、駆動回路、駆動ＩＣおよび駆動システムを提供し、該駆動回路が、体積が小さく、集積度が高い。
１００ 制御モジュール
２００ 駆動信号出力モジュール

Claims (16)

  1. 制御モジュールと駆動信号出力モジュールとを備え、前記制御モジュールと前記駆動信号出力モジュールとが電気的に接続され、前記駆動信号出力モジュールが駆動対象デバイスと電気的に接続され、
    前記駆動信号出力モジュールは少なくとも２つのトランジスタを含み、少なくとも２つの前記トランジスタが同一のベース材においてエピタキシャル成長して形成されるものであり、
    前記制御モジュールは、少なくとも２つの前記トランジスタのオフ状態を制御することにより、前記駆動対象デバイスの作動状態を制御するように構成される
    ことを特徴とする駆動回路。
  2. 少なくとも２つの前記トランジスタは、少なくとも１つのＰ型トランジスタと少なくとも１つのＮ型トランジスタとを含む
    ことを特徴とする請求項１に記載の駆動回路。
  3. 少なくとも２つの前記トランジスタは、少なくとも１つのＨＥＭＴと少なくとも１つのＨＨＭＴとを含み、前記ベース材は垂直界面を含み、前記ＨＥＭＴおよび前記ＨＨＭＴがそれぞれ前記垂直界面の両側に位置する
    ことを特徴とする請求項２に記載の駆動回路。
  4. 少なくとも１つの前記ＨＥＭＴおよび少なくとも１つの前記ＨＨＭＴのそれぞれにチャネル層および障壁層が設けられ、前記チャネル層が前記垂直界面の外側に設けられ、前記障壁層が前記チャネル層の外側に設けられ、前記チャネル層と前記障壁層との間の界面が第１極性面と第２極性面とを含み、前記第１極性面および前記第２極性面がそれぞれ前記垂直界面の両側に位置し、
    前記第１極性面は二次元電子ガスを提供し、前記第２極性面は二次元正孔ガスを提供する
    ことを特徴とする請求項３に記載の駆動回路。
  5. 前記駆動信号出力モジュールは、単相ハーフブリッジ回路と、二相ハーフブリッジ回路と、三相ハーフブリッジ回路とを含み、
    前記駆動信号出力モジュールが単相ハーフブリッジ回路を含む場合、前記駆動信号出力モジュールが第１ＨＨＭＴと第１ＨＥＭＴとを含み、前記第１ＨＨＭＴおよび前記第１ＨＥＭＴのそれぞれのドレインが出力ポートと接続され、前記出力ポートが前記駆動対象デバイスと電気的に接続され、
    前記駆動信号出力モジュールが二相ハーフブリッジ回路を含む場合、前記駆動信号出力モジュールが第１ＨＨＭＴと、第１ＨＥＭＴと、第２ＨＨＭＴと、第２ＨＥＭＴとを含み、前記第１ＨＨＭＴ、前記第２ＨＨＭＴ、前記第１ＨＥＭＴおよび前記第２ＨＥＭＴのそれぞれのドレインが出力ポートと接続され、
    前記駆動信号出力モジュールが三相ハーフブリッジ回路を含む場合、前記駆動信号出力モジュールが第１ＨＨＭＴと、第１ＨＥＭＴと、第２ＨＨＭＴと、第２ＨＥＭＴと、第３ＨＨＭＴと、第３ＨＥＭＴとを含み、前記第１ＨＨＭＴ、前記第１ＨＥＭＴ、前記第２ＨＨＭＴ、前記第２ＨＥＭＴ、前記第３ＨＨＭＴおよび前記第３ＨＥＭＴのそれぞれのドレインが出力ポートと接続される
    ことを特徴とする請求項３に記載の駆動回路。
  6. 前記出力ポートは第１出力ポートと第２出力ポートとを含み、前記第１出力ポートおよび前記第２出力ポートがいずれも同一の駆動対象デバイスと電気的に接続され、
    前記駆動信号出力モジュールが単相ハーフブリッジ回路を含む場合、前記駆動信号出力モジュールが第１付加回路と第２付加回路とをさらに含み、前記第１ＨＨＭＴのドレインが前記第１付加回路を介して前記第１出力ポートと電気的に接続され、前記第１ＨＥＭＴのドレインが前記第２付加回路を介して前記第２出力ポートと電気的に接続されて、前記第１付加回路および前記第２付加回路を介して前記第１ＨＨＭＴおよび前記第１ＨＥＭＴの導通に要する時間をそれぞれコントロールするように構成され、
    前記駆動信号出力モジュールが二相ハーフブリッジ回路を含む場合、前記駆動信号出力モジュールが第３付加回路と第４付加回路とをさらに含み、前記第１ＨＨＭＴのドレインが前記第１付加回路を介して前記第１出力ポートと電気的に接続され、前記第２ＨＨＭＴのドレインが前記第３付加回路を介して前記第１出力ポートと電気的に接続され、前記第１ＨＥＭＴのドレインが前記第２付加回路を介して前記第２出力ポートと電気的に接続され、前記第２ＨＥＭＴのドレインが前記第４付加回路を介して前記第２出力ポートと電気的に接続されて、前記第３付加回路および前記第４付加回路を介して前記第２ＨＨＭＴおよび前記第２ＨＥＭＴの導通に要する時間をそれぞれコントロールするように構成され、
    前記駆動信号出力モジュールが三相ハーフブリッジ回路を含む場合、前記駆動信号出力モジュールが第５付加回路と第６付加回路とをさらに含み、前記第１ＨＨＭＴのドレインが前記第１付加回路を介して前記第１出力ポートと電気的に接続され、前記第２ＨＨＭＴのドレインが前記第３付加回路を介して前記第１出力ポートと電気的に接続され、前記第３ＨＨＭＴのドレインが前記第５付加回路を介して前記第１出力ポートと電気的に接続され、前記第１ＨＥＭＴのドレインが前記第２付加回路を介して前記第２出力ポートと電気的に接続され、前記第２ＨＥＭＴのドレインが前記第４付加回路を介して前記第２出力ポートと電気的に接続され、前記第３ＨＥＭＴのドレインが前記第６付加回路を介して前記第２出力ポートと電気的に接続されて、前記第５付加回路および前記第６付加回路を介して前記第３ＨＨＭＴおよび前記第３ＨＥＭＴの導通に要する時間をそれぞれコントロールするように構成される
    ことを特徴とする請求項５に記載の駆動回路。
  7. 前記第１付加回路と前記第２付加回路とは抵抗値が異なり、前記第３付加回路と前記第４付加回路とは抵抗値が異なり、前記第５付加回路と前記第６付加回路とは抵抗値が異なる
    ことを特徴とする請求項６に記載の駆動回路。
  8. 前記駆動信号出力モジュールは、単相回路と、二相回路と、三相回路とを含み、
    前記駆動信号出力モジュールが単相回路を含む場合、前記駆動信号出力モジュールが第１ＨＨＭＴと、第１ＨＥＭＴと、第４ＨＨＭＴとを含み、前記第１ＨＨＭＴと前記第４ＨＨＭＴとが並列接続され、前記第１ＨＨＭＴ、前記第４ＨＨＭＴおよび前記第１ＨＨＭＴのそれぞれのドレインが出力ポートと接続され、
    前記駆動信号出力モジュールが二相回路を含む場合、前記駆動信号出力モジュールが第１ＨＨＭＴと、第１ＨＥＭＴと、第２ＨＨＭＴと、第２ＨＥＭＴと、第４ＨＨＭＴと、第５ＨＨＭＴとを含み、前記第１ＨＨＭＴと、前記第２ＨＨＭＴと、前記第４ＨＨＭＴと、前記第５ＨＨＭＴとが並列接続され、前記第１ＨＨＭＴ、前記第１ＨＥＭＴ、前記第２ＨＨＭＴ、前記第２ＨＥＭＴ、前記第４ＨＨＭＴおよび前記第５ＨＨＭＴのそれぞれのドレインが出力ポートと接続され、
    前記駆動信号出力モジュールが三相回路を含む場合、前記駆動信号出力モジュールが第１ＨＨＭＴと、第１ＨＥＭＴと、第２ＨＨＭＴと、第２ＨＥＭＴと、第３ＨＨＭＴと、第３ＨＥＭＴと、第４ＨＨＭＴと、第５ＨＨＭＴと、第６ＨＨＭＴとを含み、前記第１ＨＨＭＴと、前記第２ＨＨＭＴと、前記第３ＨＨＭＴと、前記第４ＨＨＭＴと、前記第５ＨＨＭＴと、前記第６ＨＨＭＴとが並列接続され、前記第１ＨＨＭＴ、前記第１ＨＥＭＴ、前記第２ＨＨＭＴ、前記第２ＨＥＭＴ、前記第３ＨＨＭＴ、前記第３ＨＥＭＴ、前記第４ＨＨＭＴ、前記第５ＨＨＭＴおよび前記第６ＨＨＭＴのそれぞれのドレインが出力ポートと接続される
    ことを特徴とする請求項３に記載の駆動回路。
  9. 前記駆動信号出力モジュールは、デュアル出力ハーフブリッジ駆動回路を含み、
    前記駆動信号出力モジュールは第１ＨＨＭＴと、第１ＨＥＭＴと、第２ＨＨＭＴと、第２ＨＥＭＴとを含み、前記第１ＨＨＭＴおよび前記第１ＨＥＭＴのそれぞれのドレインが第１出力ポートと接続され、前記第２ＨＨＭＴおよび前記第２ＨＥＭＴのそれぞれのドレインが第２出力ポートと接続され、前記第１出力ポートが１つの駆動対象デバイスと接続するように構成され、前記第２出力ポートが他の駆動対象デバイスと接続するように構成される
    ことを特徴とする請求項３に記載の駆動回路。
  10. 少なくとも１つの前記ＨＥＭＴおよび少なくとも１つの前記ＨＨＭＴを作製する材料は、ＩＩＩ族窒化物を含む
    ことを特徴とする請求項３に記載の駆動回路。
  11. 少なくとも２つの前記トランジスタは、いずれもノーマリオフ型トランジスタである
    ことを特徴とする請求項１～１０のいずれか１項に記載の駆動回路。
  12. 少なくとも２つの前記トランジスタは、少なくとも１つのＮ型トライオードと少なくとも１つのＰ型トライオードとを含み、または、
    少なくとも２つの前記トランジスタは、少なくとも１つのＮ型ＭＯＳトランジスタと少なくとも１つのＰ型ＭＯＳトランジスタとを含む
    ことを特徴とする請求項１～１１のいずれか１項に記載の駆動回路。
  13. 前記制御モジュールは、駆動信号入力モジュールと、制御信号入力モジュールと、電源モジュールと、保護モジュールと、主制御モジュールとを含み、
    前記電源モジュールと前記駆動信号出力モジュールとが電気的に接続され、前記駆動信号入力モジュール、前記制御信号入力モジュールおよび前記保護モジュールのそれぞれが前記主制御モジュールと電気的に接続され、前記主制御モジュールと前記駆動信号出力モジュールとが電気的に接続され、
    前記主制御モジュールが、前記駆動信号入力モジュール、前記制御信号入力モジュールおよび前記保護モジュールの信号に基づいて前記駆動信号出力モジュールのオフ状態を制御するように構成される
    ことを特徴とする請求項１～１２のいずれか１項に記載の駆動回路。
  14. 少なくとも２つのトランジスタを含み、少なくとも２つの前記トランジスタが同一のベース材においてエピタキシャル成長して形成されるものである
    ことを特徴とする駆動ＩＣ。
  15. 駆動対象デバイスと請求項１～１２のいずれか１項に記載の駆動回路とを備え、前記駆動回路が前記駆動対象デバイスと電気的に接続され、
    前記駆動回路は前記駆動対象デバイスの作動状態を制御するように構成され、前記駆動対象デバイスが窒化物デバイスを含む
    ことを特徴とする駆動システム。
  16. 前記駆動回路と前記駆動対象デバイスとが同一のチップに集積されている
    ことを特徴とする請求項１５に記載の駆動システム。
JP2022554421A 2020-04-29 2021-03-03 駆動回路、駆動ｉｃおよび駆動システム Active JP7450060B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010358117.2 2020-04-29
CN202010358117.2A CN113571515B (zh) 2020-04-29 2020-04-29 一种驱动电路、驱动ic以及驱动系统
PCT/CN2021/078961 WO2021218372A1 (zh) 2020-04-29 2021-03-03 一种驱动电路、驱动ic以及驱动系统

Publications (2)

Publication Number Publication Date
JP2023516478A true JP2023516478A (ja) 2023-04-19
JP7450060B2 JP7450060B2 (ja) 2024-03-14

Family

ID=78158554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022554421A Active JP7450060B2 (ja) 2020-04-29 2021-03-03 駆動回路、駆動ｉｃおよび駆動システム

Country Status (6)

Country Link
US (1) US11870434B2 (ja)
EP (1) EP3940746A4 (ja)
JP (1) JP7450060B2 (ja)
KR (1) KR20220140621A (ja)
CN (1) CN113571515B (ja)
WO (1) WO2021218372A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014131027A (ja) * 2012-12-18 2014-07-10 Internatl Rectifier Corp Ｉｉｉ族−ｎおよびｉｖ族デバイスのカスコード回路集積
US20170141105A1 (en) * 2015-11-16 2017-05-18 Infineon Technologies Ag Semiconductor device comprising a first transistor and a second transistor
CN110224019A (zh) * 2019-04-12 2019-09-10 广东致能科技有限公司 一种半导体器件及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3667690B2 (ja) * 2001-12-19 2005-07-06 エルピーダメモリ株式会社 出力バッファ回路及び半導体集積回路装置
EP1734647B1 (en) * 2004-08-26 2008-10-22 Matsushita Electric Industrial Co., Ltd. Semiconductor device and module using the same
CN202094816U (zh) 2011-05-23 2011-12-28 深圳和而泰智能控制股份有限公司 太阳能逆变电路及装置
WO2014047573A1 (en) * 2012-09-23 2014-03-27 Dsp Group, Inc. Linear row array integrated power combiner for rf power amplifiers
US8854087B2 (en) * 2012-09-28 2014-10-07 Infineon Technologies Austria Ag Electronic circuit with a reverse conducting transistor device
US20150041820A1 (en) 2013-08-12 2015-02-12 Philippe Renaud Complementary gallium nitride integrated circuits and methods of their fabrication
US9437724B2 (en) * 2014-04-21 2016-09-06 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
CN103986314B (zh) 2014-04-30 2018-04-24 许继集团有限公司 一种触发控制电路及llc驱动电路
US20160293597A1 (en) 2015-04-06 2016-10-06 Infineon Technologies Austria Ag Integrated Semiconductor Device
US9548731B2 (en) * 2015-06-16 2017-01-17 Tagore Technology, Inc. High performance radio frequency switch
US11018253B2 (en) 2016-01-07 2021-05-25 Lawrence Livermore National Security, Llc Three dimensional vertically structured electronic devices
JP6629971B2 (ja) * 2016-06-24 2020-01-15 株式会社日立製作所 ゲート駆動回路、電力変換装置および鉄道車両
US9735771B1 (en) * 2016-07-21 2017-08-15 Hella Kgaa Hueck & Co. Hybrid switch including GaN HEMT and MOSFET
JP2019047006A (ja) * 2017-09-05 2019-03-22 株式会社半導体エネルギー研究所 半導体装置、電子機器
CN110970432A (zh) * 2018-09-28 2020-04-07 芯恩（青岛）集成电路有限公司 全包围栅纳米片互补反相器结构及其制造方法
US10651723B1 (en) * 2018-10-22 2020-05-12 Infineon Technologies Austria Ag Method for static gate clamping in multi-output gate driver systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014131027A (ja) * 2012-12-18 2014-07-10 Internatl Rectifier Corp Ｉｉｉ族−ｎおよびｉｖ族デバイスのカスコード回路集積
US20170141105A1 (en) * 2015-11-16 2017-05-18 Infineon Technologies Ag Semiconductor device comprising a first transistor and a second transistor
CN110224019A (zh) * 2019-04-12 2019-09-10 广东致能科技有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
US11870434B2 (en) 2024-01-09
US20230077458A1 (en) 2023-03-16
EP3940746A1 (en) 2022-01-19
EP3940746A4 (en) 2022-07-20
WO2021218372A1 (zh) 2021-11-04
CN113571515B (zh) 2024-04-09
KR20220140621A (ko) 2022-10-18
CN113571515A (zh) 2021-10-29
JP7450060B2 (ja) 2024-03-14

Similar Documents

Publication Publication Date Title
CN111095531B (zh) 具有辅助栅极结构的功率半导体器件
US11171229B2 (en) Low switching loss high performance power module
US12094962B2 (en) Enhancement-mode semiconductor device and preparation method therefor
TWI499058B (zh) 氮化鎵二極體及積體組件
CN101273458B (zh) 增强模式ⅲ族氮化物场效应晶体管
JP2009200149A (ja) 半導体スイッチング装置
WO2020192098A1 (zh) 一种高耐压能力的异质结半导体器件
US9754937B1 (en) Hybrid structure with separate controls
CN104167450B (zh) 一种半浮栅功率器件
CN109742135B (zh) 一种碳化硅mosfet器件及其制备方法
EP2997596B1 (en) High performance power module
CN111370470B (zh) 氮化镓mis栅控混合沟道功率场效应晶体管及其制造方法
WO2016000840A1 (en) Power semiconductor module
CN112820648B (zh) 一种氮化镓金属氧化物半导体晶体管及其制备方法
CN210897283U (zh) 一种半导体器件
KR20140105056A (ko) 반도체 소자 및 그 제조방법
JP7450060B2 (ja) 駆動回路、駆動ｉｃおよび駆動システム
WO2019242101A1 (zh) 氧化镓垂直结构半导体电子器件及其制作方法
EP3933920A1 (en) Group-iii nitride semiconductor integrated circuit structure, manufacturing method, and application thereof
JP2009152344A (ja) 半導体素子
KR102241012B1 (ko) 다이오드 내장형 반도체 소자
CN102881721A (zh) 一种混合结构场效应晶体管及其制作方法
CN116314184B (zh) 氮化镓器件结构及其制备方法
KR101559111B1 (ko) 양방향 스위칭 소자 및 그 제조 방법
KR20140016105A (ko) 질화물 반도체 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240304

R150 Certificate of patent or registration of utility model

Ref document number: 7450060

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150