JP2023152038A - 半導体装置及び半導体装置製造方法 - Google Patents

半導体装置及び半導体装置製造方法 Download PDF

Info

Publication number
JP2023152038A
JP2023152038A JP2022061965A JP2022061965A JP2023152038A JP 2023152038 A JP2023152038 A JP 2023152038A JP 2022061965 A JP2022061965 A JP 2022061965A JP 2022061965 A JP2022061965 A JP 2022061965A JP 2023152038 A JP2023152038 A JP 2023152038A
Authority
JP
Japan
Prior art keywords
terminal electrode
wiring pattern
semiconductor device
internal space
grounded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022061965A
Other languages
English (en)
Inventor
孝一 田中
Koichi Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2022061965A priority Critical patent/JP2023152038A/ja
Priority to US18/058,436 priority patent/US20230317578A1/en
Priority to DE102022132762.0A priority patent/DE102022132762A1/de
Priority to CN202310304558.8A priority patent/CN116895633A/zh
Publication of JP2023152038A publication Critical patent/JP2023152038A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】本開示は半導体装置及び半導体装置製造方法に関し、微細な金属粉を飛散させずに配線パターンと端子電極を接合させることで、信頼性の高い半導体装置及びその製造方法を提供することを目的とする。【解決手段】本開示の半導体製造装置は、表層に配線パターンを有する絶縁基板と、端子電極先端部開口を有する袋状の内部空間を有する端子電極を備え、端子電極が配線パターンと嵌合することで自立した状態で接地されるよう構成されている。また本開示の半導体製造方法は、表層に配線パターンを有する絶縁基板と、端子電極先端部開口を有する袋状の内部空間を有する端子電極を備える半導体装置の製造方法であって、端子電極が配線パターンと噛み合う位置で位置固定する固定処理と、端子電極が、配線パターンと嵌合することで自立した状態で接地されるまで膨張させる塑性変形処理とを備えるよう構成されている。【選択図】図３

Description

本開示は、半導体装置及び半導体装置製造方法に関する。
特許文献１には、絶縁基板の配線パターンと端子電極を接合する技術の一つである、超音波接合が開示されている。超音波接合では、荷重と超音波振動を与えて境界面に摩擦を生じさせ、反応を開始させる。
特開２０１７－１９９７１３号公報
しかし上述の方法では、配線パターンと端子電極の境界面で摩擦が生じる際、微細な金属粉が飛散するため、半導体装置の信頼性が低下する課題があった。
本開示は上述の問題を解決するため、微細な金属粉を飛散させずに配線パターンと端子電極を接合させることで、信頼性の高い半導体装置及びその製造方法を提供することを目的とする。
本開示の第一の態様は、表層に配線パターンを有する絶縁基板と、端子電極先端部開口を有する袋状の内部空間を有する端子電極を備え、端子電極が配線パターンと嵌合することで自立した状態で接地されるよう構成されている半導体製造装置であることが好ましい。
本開示の第二の態様は、表層に配線パターンを有する絶縁基板と、端子電極先端部開口を有する袋状の内部空間を有する端子電極を備える半導体装置の製造方法であって、端子電極が配線パターンと噛み合う位置で位置固定する固定処理と、端子電極が、配線パターンと嵌合することで自立した状態で接地されるまで膨張させる塑性変形処理とを備える半導体装置製造方法であることが好ましい。
本開示の第一及び第二の態様によれば、微細な金属粉を飛散させずに配線パターンと端子電極を接合させることで、信頼性の高い半導体装置を提供することができる。
本開示の実施の形態１に係る接合構造の接合前の状態を示す断面図である。 本開示の実施の形態１に係る接合構造の接合前の状態を示す平面図である。 本開示の実施の形態１に係る接合構造の接合後の状態を示す断面図である。 本開示の実施の形態１に係る接合構造の接合後の状態を示す平面図である。 本開示の実施の形態３に係る接合構造の接合前の状態を示す平面図である。 本開示の実施の形態３に係る接合構造の接合前の状態を示す断面図である。
実施の形態１
実施の形態１の説明に先立ち、絶縁基板の配線パターンと端子電極を接合する従来技術である、超音波接合について説明する。超音波接合では、まず絶縁基板の配線パターン上に端子電極の先端を配置する。この際、端子電極先端部を配線パターンに接触させる。接触部分に荷重と超音波振動を与えると、端子電極先端部が共振するため、絶縁基板の配線パターンと端子電極先端部の境界面に摩擦が生じる。この摩擦によって境界面表層の酸化被膜を飛散させ、新生面を露出させる。新生面では、摩擦熱による加熱から原子運動が活性化させられることで、拡散による金属原子の運動が発生する。この運動により、金属原子同士の相互引力が発生するため、配線パターンと端子電極が固層状態で接合する。
上述の通り、超音波接合では荷重と共に超音波振動を与える。つまり、超音波発振器で高周波の交流電流を発生させることで、電気エネルギーを振動子に供給し、振動子がその電気エネルギーを機械振動に変換及び伝搬することで、端子電極先端部に荷重と振動を印加する。
しかし、端子電極先端部が共振して絶縁基板の配線パターンとの間に摩擦が生じる際、微細な金属粉が飛散することにより、半導体装置の信頼性が低下する課題が生じる。例えば、電鉄または電力用途向けのパワー半導体のように、大電力を使用する半導体装置の場合、金属粉がコロナ放電による絶縁破壊を誘発する懸念があるため、特に大きな課題となる。そこで本開示では、この課題を解決する半導体装置を提供することを目的とする。
図１は、本開示の実施の形態１に係る接合構造の接合前の状態を示す断面図である。実施の形態１に係る接合構造は、絶縁基板１を備える。絶縁基板１は、表層に凸形状を含む配線パターン１ａを、内部にセラミック基板１ｂを有する。配線パターン１ａは、アルミニウム（Ａｌ）、銅（Ｃｕ）またはその合金で構成される。セラミック基板１ｂは、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）または窒化珪素（Ｓｉ４Ｎ４）等の無機セラミック材料で構成される。また絶縁基板１は、接合材２を介して放熱板３と接合されている。配線パターン１ａの直上には、端子電極４が配置されている。
図２は、本開示の実施の形態１に係る接合構造の接合前の状態を示す平面図である。端子電極４は先端に蛇腹形状の回路パターン４ａを有し、その蛇腹の凸形状部分が配線パターン１ａの凸部分と噛み合う形で、配線パターン１ａと接している。また端子電極４は、先端に端子電極先端部開口４ｂを有し、そこから内側に袋状の内部空間４ｃを有する形状である。端子電極４はＡｌやＣｕで構成されるが、回路パターン４ａはＡｌまたはＣｕの無垢状態ではなく、ニッケル（Ｎｉ）によるメッキ処理を施した構成としても良い。
なお、ここでは配線パターン１ａと回路パターン４ａの凸形状部分が交互に噛み合う態様を示したが、接合後に端子電極４が自立した状態で接地される態様であれば良い。例えば、回路パターン４ａが螺旋状の凸形状を有する態様などでも良い。
実施の形態１に係る、端子電極４と絶縁基板１の接合方法を説明する。まず治工具を用いて、回路パターン４ａと配線パターン１ａが噛み合う位置で位置固定を行う。続けて、端子電極先端部開口４ｂから、内部空間４ｃに圧縮空気を注入する。この圧縮空気は、圧力用レギュレータを介することで、例えば０．６ＭＰａから０．８ＭＰａに圧力調整されている。
圧縮空気を注入された内部空間４ｃは、排気口を有さない形状であるため膨張する。この膨張に伴い、端子電極４の先端部が塑性変形することで、回路パターン４ａの蛇腹形状が有する凹凸形状のピッチ間に変化が生じる。その結果配線パターン１ａとのクリアランスが埋まることで、端子電極４が自立した状態で接地される。
図３は、本開示の実施の形態１に係る接合構造の接合後の状態を示す断面図である。また図４は、本開示の実施の形態１に係る接合構造の接合後の状態を示す平面図である。前述した通り、実施の形態１では端子電極先端部開口４ｂから圧縮空気を注入することで、端子電極４の先端部を膨張させる。その結果、図３のように回路パターン４ａと配線パターン１ａとのクリアランスが埋まるため、端子電極４が自立した状態で接地される。
実施の形態２
実施の形態２は、実施の形態１と接合構造の構成は同様であるが、端子電極先端部開口４ｂから注入するのが純水である点が異なる。
実施の形態２に係る、端子電極４と絶縁基板１の接合方法を説明する。まず治工具を用いて、回路パターン４ａと配線パターン１ａが噛み合う位置で位置固定を行う。続けて、端子電極先端部開口４ｂから、内部空間４ｃに工業用純水を注入する。この工業用純水は、圧力用レギュレータを介することで、例えば０．６ＭＰａから０．８ＭＰａに圧力調整されている。
工業用純水を注入された内部空間４ｃは、排気口を有さない形状であるため膨張する。この膨張に伴い、端子電極４の先端部が塑性変形することで、回路パターン４ａの蛇腹形状が有する凹凸形状のピッチ間に変化が生じる。その結果配線パターン１ａとのクリアランスが埋まることで、端子電極４が自立した状態で接地される。
実施の形態３
図５は、本開示の実施の形態３に係る接合構造の接合前の状態を示す平面図である。実施の形態３は、端子電極４と絶縁基板１の嵌合に係る形状が、他の実施の形態と異なる。
実施の形態３に係る接合構造は、絶縁基板１の表層に凹形状の配線パターン１ｃを備える。また実施の形態３に係る接合構造は、端子電極４を備える。端子電極４は、配線パターン１ｃの内側に噛み合う端子電極先端部４ｄを有する。また端子電極４は、端子電極先端部開口４ｅを有し、そこから内側に袋状の内部空間４ｆを有する形状である。
実施の形態３に係る、端子電極４と絶縁基板１の接合方法を説明する。まず治工具を用いて、端子電極先端部４ｄと配線パターン１ｃが噛み合う位置で位置固定を行う。続けて、端子電極先端部開口４ｅから、内部空間４ｆに圧縮空気を注入する。この圧縮空気は、圧力用レギュレータを介することで、例えば０．６ＭＰａから０．８ＭＰａに圧力調整されている。
圧縮空気を注入された内部空間４ｆは、排気口を有さない形状であるため膨張する。この膨張に伴い、端子電極先端部４ｄが塑性変形することで、配線パターン１ｃとのクリアランスが埋まる。その結果、端子電極４が自立した状態で接地される。
図６は、本開示の実施の形態３に係る接合構造の接合後の状態を示す断面図である。前述した通り、実施の形態３では端子電極先端部開口４ｅから圧縮空気を注入することで、端子電極先端部４ｄを膨張させる。その結果、図６のように端子電極先端部４ｄと配線パターン１ｃとのクリアランスが埋まるため、端子電極４が自立した状態で接地される。
１ 絶縁基板
１ａ 配線パターン
１ｃ 配線パターン
４ 端子電極
４ａ 回路パターン
４ｂ 端子電極先端部開口
４ｃ 内部空間
４ｄ 端子電極先端部
４ｅ 端子電極先端部開口
４ｆ 内部空間

Claims (6)

  1. 表層に配線パターンを有する絶縁基板と、
    端子電極先端部開口を有する袋状の内部空間を有する端子電極を備え、
    前記端子電極が前記配線パターンと嵌合することで自立した状態で接地されている
    半導体装置。
  2. 前記配線パターンが凸形状を有し、
    前記端子電極が、蛇腹形状を有する回路パターンを有し、
    前記回路パターンが前記配線パターンと嵌合することで自立した状態で接地されている
    請求項１に記載の半導体装置。
  3. 前記配線パターンが凹形状を有し、
    前記端子電極が前記配線パターンと嵌合することで自立した状態で接地されている
    請求項１に記載の半導体装置。
  4. 表層に配線パターンを有する絶縁基板と、
    端子電極先端部開口を有する袋状の内部空間を有する端子電極を備える
    半導体装置の製造方法であって、
    前記端子電極が前記配線パターンと噛み合う位置で位置固定する固定処理と、
    前記端子電極が、前記配線パターンと嵌合することで自立した状態で接地されるまで膨張させる塑性変形処理と、
    を備える半導体装置製造方法。
  5. 前記塑性変形処理が、
    前記端子電極先端部開口から、前記内部空間に圧縮空気を注入する処理である
    請求項４に記載の半導体装置製造方法。
  6. 前記塑性変形処理が、
    前記端子電極先端部開口から、前記内部空間に純水を注入する処理である
    請求項４に記載の半導体装置製造方法。
JP2022061965A 2022-04-01 2022-04-01 半導体装置及び半導体装置製造方法 Pending JP2023152038A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022061965A JP2023152038A (ja) 2022-04-01 2022-04-01 半導体装置及び半導体装置製造方法
US18/058,436 US20230317578A1 (en) 2022-04-01 2022-11-23 Semiconductor device and method for manufacturing semiconductor device
DE102022132762.0A DE102022132762A1 (de) 2022-04-01 2022-12-09 Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
CN202310304558.8A CN116895633A (zh) 2022-04-01 2023-03-27 半导体装置以及半导体装置制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022061965A JP2023152038A (ja) 2022-04-01 2022-04-01 半導体装置及び半導体装置製造方法

Publications (1)

Publication Number Publication Date
JP2023152038A true JP2023152038A (ja) 2023-10-16

Family

ID=88019293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022061965A Pending JP2023152038A (ja) 2022-04-01 2022-04-01 半導体装置及び半導体装置製造方法

Country Status (4)

Country Link
US (1) US20230317578A1 (ja)
JP (1) JP2023152038A (ja)
CN (1) CN116895633A (ja)
DE (1) DE102022132762A1 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6666194B2 (ja) 2016-04-25 2020-03-13 京セラ株式会社 発光装置
US11534222B2 (en) 2020-10-07 2022-12-27 Globus Medical, Inc. Tensioning instruments

Also Published As

Publication number Publication date
CN116895633A (zh) 2023-10-17
DE102022132762A1 (de) 2023-10-05
US20230317578A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
CN108242401B (zh) 用于制造电子模块组件的方法和电子模块组件
JP5542567B2 (ja) 半導体装置
JP5989124B2 (ja) パワー半導体装置
WO2016199621A1 (ja) 電力用半導体装置の製造方法および電力用半導体装置
KR970703614A (ko) 정전척
JP6366766B2 (ja) 半導体装置
JPH10273371A (ja) 金属部材とセラミックス部材との接合構造およびその製造方法
JP6143687B2 (ja) 半導体装置および半導体装置の製造方法
JP7368488B2 (ja) 構造体および加熱装置
WO2016031020A1 (ja) 半導体装置
JP2016111083A (ja) パワーモジュール及びその製造方法
JP2023152038A (ja) 半導体装置及び半導体装置製造方法
JP6838298B2 (ja) 半導体装置及び半導体装置の製造方法
JP5498839B2 (ja) 絶縁放熱基板
TW200306598A (en) A piezoelectrically actuated liquid metal switch
WO2013058020A1 (ja) 半導体装置および半導体装置製造方法
JP2005116612A (ja) フリップチップ実装方法およびこの方法を用いた電子回路装置
JP2004055576A (ja) 回路基板及びそれを用いたパワーモジュール
TWI549244B (zh) 接合構造及使用彼之半導體裝置
JP2011061105A (ja) 接続構造、パワーモジュール及びその製造方法
JP2008042084A (ja) 半導体装置
JP5884625B2 (ja) 半導体デバイス
Suppiah et al. A short review on thermosonic flip chip bonding
Hiraoka et al. A Benchmark Study on the Thermal Performance and Life of Different Structures of SiC Chip Modules
JP2013038259A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240417