JP2023141098A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023141098A
JP2023141098A JP2022047236A JP2022047236A JP2023141098A JP 2023141098 A JP2023141098 A JP 2023141098A JP 2022047236 A JP2022047236 A JP 2022047236A JP 2022047236 A JP2022047236 A JP 2022047236A JP 2023141098 A JP2023141098 A JP 2023141098A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring board
semiconductor
semiconductor device
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022047236A
Other languages
English (en)
Inventor
正幸 三浦
Masayuki Miura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2022047236A priority Critical patent/JP2023141098A/ja
Priority to TW111128501A priority patent/TWI837746B/zh
Priority to CN202210991384.2A priority patent/CN116864470A/zh
Priority to US17/940,939 priority patent/US20230307416A1/en
Publication of JP2023141098A publication Critical patent/JP2023141098A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors

Abstract

【課題】複数のチップを適切に配置できる半導体装置を提供する。【解決手段】内部に配線層が設けられた配線基板と、配線基板上にずらして積層された複数の第１半導体チップを含む積層体と、を備え、第１半導体チップは、配線基板に対してフェイスアップで配置される半導体チップと、配線基板に対してフェイスダウンで配置される半導体チップとを含む、半導体装置。【選択図】図１

Description

本実施形態は、半導体装置に関する。
半導体装置では、複数のチップが積層され、各チップから積層方向に端子が延びて構成されることがある。半導体装置では、複数のチップを適切に配置することが望まれる。
米国特許第９６４０５１３号明細書
本実施形態によれば、複数のチップを適切に配置できる半導体装置が提供される。
本実施形態は、内部に配線層が設けられた配線基板と、配線基板上にずらして積層された複数の第１半導体チップを含む積層体と、を備える半導体装置である。第１半導体チップは、配線基板に対してフェイスアップで配置される半導体チップと、配線基板に対してフェイスダウンで配置される半導体チップとを含む。
第１実施形態における半導体装置を示す断面図である。 第１実施形態における半導体装置の製造方法を説明するための断面図である。 第１実施形態における半導体装置の製造方法を説明するための断面図である。 第１実施形態における半導体装置の製造方法を説明するための断面図である。 第１実施形態における半導体装置の製造方法を説明するための断面図である。 第１実施形態における半導体装置の製造方法を説明するための断面図である。 第１実施形態における半導体装置の製造方法を説明するための断面図である。 第１実施形態における半導体装置の製造方法を説明するための断面図である。 第１実施形態における半導体装置の製造方法を説明するための断面図である。 第２実施形態における半導体装置を示す断面図である。 第２実施形態における半導体装置の製造方法を説明するための断面図である。 第２実施形態における半導体装置の製造方法を説明するための断面図である。 第２実施形態における半導体装置の製造方法を説明するための断面図である。 第２実施形態における半導体装置の製造方法を説明するための断面図である。 第２実施形態における半導体装置の製造方法を説明するための断面図である。 第２実施形態における半導体装置の製造方法を説明するための断面図である。 第２実施形態における半導体装置の製造方法を説明するための断面図である。 第２実施形態における半導体装置の製造方法を説明するための断面図である。 第２実施形態における半導体装置の製造方法を説明するための断面図である。
以下、添付図面を参照しながら本実施形態について説明する。説明の理解を容易にするため、各図面において同一の構成要素に対しては可能な限り同一の符号を付して、重複する説明は省略する。
（第１実施形態）
図１を参照しながら第１実施形態における半導体装置２について説明する。図１は、半導体装置２の断面図である。図１に示されるように、半導体装置２は、配線基板２１と、第１半導体チップ２３ａ，２３１，２３２，２３３，２３ｂと、接続ワイヤ２４１，２４２，２４３，２４４，２５１，２５２，２５３，２５４と、第２半導体チップ２８と、金属ボール２９と、モールド樹脂層３０と、を備えている。
配線基板２１上に、第１半導体チップ２３ａが設けられている。第１半導体チップ２３ａは、例えばＮＡＮＤ型フラッシュメモリのメモリチップである。第１半導体チップ２３ａ上に、第１半導体チップ２３１が設けられている。第１半導体チップ２３１上に、第１半導体チップ２３２が設けられている。半導体チップ２３２上に、半導体チップ２３３が設けられている。第１半導体チップ２３３上に、第１半導体チップ２３ｂが設けられている。
第１半導体チップ２３１，２３２，２３３は、それぞれ２枚の半導体チップを２つ貼合した半導体チップである。第１半導体チップ２３ａ，２３ｂは、１枚の半導体チップであって、第１半導体チップ２３１，２３２，２３３と略同等の厚みを有している。従って、第１半導体チップ２３ａ，２３１，２３２，２３３，２３ｂは、５枚重ねられているが、第１半導体チップ２３１，２３２，２３３がそれぞれ２枚の半導体チップを貼合したものなので、実質的には８枚のチップを積層したものとなっている。
第１半導体チップ２３１は、配線基板２１に対してフェイスダウンとなっている半導体チップと、配線基板２１に対してフェイスアップとなっている半導体チップとを裏面で貼合して１枚の半導体チップとしたものである。第１半導体チップ２３２，２３３も同様である。
第１半導体チップ２３ａは、配線基板２１に対してフェイスアップで実装されている。第１半導体チップ２３ａは、接着剤２７で配線基板２１に固定されている。第１半導体チップ２３ａは、配線基板２１と接続ワイヤ２５１で電気的に接続されている。第１半導体チップ２３１において配線基板２１に対してフェイスダウンとなっている半導体チップが、配線基板２１と接続ワイヤ２４１で電気的に接続されている。第１半導体チップ２３１において配線基板２１に対してフェイスアップとなっている半導体チップが、第１半導体チップ２３ａと接続ワイヤ２５２で電気的に接続されている。
第１半導体チップ２３２において配線基板２１に対してフェイスダウンとなっている半導体チップが、第１半導体チップ２３１において配線基板２１に対してフェイスダウンとなっている半導体チップと接続ワイヤ２４２で電気的に接続されている。第１半導体チップ２３２において配線基板２１に対してフェイスアップとなっている半導体チップが、第１半導体チップ２３１において配線基板２１に対してフェイスアップとなっている半導体チップと接続ワイヤ２５３で電気的に接続されている。
第１半導体チップ２３３において配線基板２１に対してフェイスダウンとなっている半導体チップが、第１半導体チップ２３２において配線基板２１に対してフェイスダウンとなっている半導体チップと接続ワイヤ２４３で電気的に接続されている。第１半導体チップ２３３において配線基板２１に対してフェイスアップとなっている半導体チップが、第１半導体チップ２３２において配線基板２１に対してフェイスアップとなっている半導体チップと接続ワイヤ２５４で電気的に接続されている。
第１半導体チップ２３ａは、配線基板２１に対してフェイスダウンとなるように第１半導体チップ２３３上に実装されている。第１半導体チップ２３ａは、第１半導体チップ２３３において配線基板２１に対してフェイスダウンとなっている半導体チップと接続ワイヤ２４４で電気的に接合されている。
配線基板２１上に、第２半導体チップ２８がフリップチップ実装されている。第２半導体チップ２８は、例えば任意のＬＳＩを搭載した半導体チップである。第２半導体チップ２８は、金属バンプを介して配線基板２１に実装されている。
第１半導体チップ２３ａ，２３１，２３２，２３３，２３ｂは、それぞれの少なくとも一部が配線基板２１に対向するようにずらして積層されている。積層された第１半導体チップ２３ａ，２３１，２３２，２３３，２３ｂの間には、ダイアタッチフィルム（ＤＡＦ）が設けられている。実装されている第１半導体チップ２３ａ，２３１，２３２，２３３，２３ｂは、上側に実装されているものが第２半導体チップ２８に近づくようにずらして配置されている。最も配線基板２１側に配置されている第１半導体チップ２３ａは、最も第２半導体チップ２８から遠く配置されている。最も配線基板２１側に配置されている第１半導体チップ２３ａ上には、第２半導体チップ２８に近づくようにずらし第１半導体チップ２３１が配置されている。最も配線基板２１から離れて配置されている第１半導体チップ２３ｂは、最も第２半導体チップ２８側に配置されている。
配線基板２１上には、モールド樹脂層３０が設けられている。モールド樹脂層３０は、第１半導体チップ２３ａ，２３１，２３２，２３３，２３ｂ、接続ワイヤ２４１，２４２，２４３，２４４，２５１，２５２，２５３，２５４、及び第２半導体チップ２８を覆っている。
配線基板２１の第１半導体チップ２３ａが実装されている面と反対側の面には、金属ボール２９が設けられている。
続いて、図２から図９を参照しながら、半導体装置２の製造方法について説明する。図２に示されるように、半導体チップ２３３ａと半導体チップ２３３ｂとを準備する。半導体チップ２３３ａと半導体チップ２３３ｂとの裏面同士を、ダイアタッチフィルム（ＤＡＦ）を介して接合し、第１半導体チップ２３３を形成する。
続いて、図３に示されるように、第１半導体チップ２３ｂに第１半導体チップ２３３を接着剤で積層する。第１半導体チップ２３ｂが実装時に配線基板２１に向かう面に対して半導体チップ２３３を積層する。
続いて、図４に示されるように、第１半導体チップ２３３に対して第１半導体チップ２３２を接着剤で積層する。第１半導体チップ２３３が実装時に配線基板２１に向かう面に対して第１半導体チップ２３２を積層する。第１半導体チップ２３２に対して第１半導体チップ２３１を接着剤で積層する。第１半導体チップ２３２が実装時に配線基板２１に向かう面に対して第１半導体チップ２３１を積層する。第１半導体チップ２３１に対して第１半導体チップ２３ａを接着剤で積層する。第１半導体チップ２３１が実装時に配線基板２１に向かう面に対して第１半導体チップ２３ａを積層する。
続いて、図５に示されるように、半導体チップ同士を電気的に接続する。第１半導体チップ２３ｂと第１半導体チップ２３３とを接続ワイヤ２４４で電気的に接続する。第１半導体チップ２３３と第１半導体チップ２３２とを接続ワイヤ２４３で電気的に接続する。第１半導体チップ２３２と第１半導体チップ２３１とを接続ワイヤ２４２で電気的に接続する。第１半導体チップ２３１に接続ワイヤ２４１を垂直ワイヤとして設ける。
続いて、図６に示されるように、配線基板２１及び第２半導体チップ２８を準備する。配線基板２１上に第２半導体チップ２８をフリップチップ実装する。配線基板２１上に接着剤２７を塗布する。
続いて、図７に示されるように、図５で準備した積層体を配線基板２１上に実装する。図５で準備した積層体を、第１半導体チップ２３ａが配線基板２１に当接するように天地逆転させて配置する。接続ワイヤ２４１が配線基板２１に接合される。
続いて、図８に示されるように、半導体チップ同士を電気的に接続する。第１半導体チップ２３３と第１半導体チップ２３２とを接続ワイヤ２５４で電気的に接続する。第１半導体チップ２３２と第１半導体チップ２３１とを接続ワイヤ２５３で電気的に接続する。第１半導体チップ２３１と第１半導体チップ２３ａとを接続ワイヤ２５２で電気的に接続する。第１半導体チップ２３ａと配線基板２１とを接続ワイヤ２５１で電気的に接続する。
続いて、図９に示されるように、第１半導体チップ２３ａ，２３１，２３２，２３３，２３ｂ、接続ワイヤ２４１，２４２，２４３，２４４，２５１，２５２，２５３，２５４、及び第２半導体チップ２８を覆うように、モールド樹脂層３０を形成する。
配線基板２１の第１半導体チップ２３ａが実装されている面と反対側の面に金属ボール２９を設け、図１に示されるような半導体装置２が形成される。
（第２実施形態）
最も配線基板２１側に配置されている第１半導体チップ２３と配線基板２１との間にはスペーサ２２が設けられている。スペーサ２２と第１半導体チップ２３との間には、ダイアタッチフィルム（ＤＡＦ）が設けられている。配線基板２１とスペーサ２２との間には図示しないが接着層が設けられている。
図１０を参照しながら第２実施形態における半導体装置２Ａについて説明する。図１０は、半導体装置２Ａの断面図である。図１０に示されるように、半導体装置２Ａは、配線基板２１と、第１半導体チップ２３１，２３２，２３３，２３４と、接続ワイヤ２４１，２４２，２４３，２４４，２５１，２５２，２５３，２５４と、スペーサ２６と、第２半導体チップ２８と、金属ボール２９と、モールド樹脂層３０と、を備えている。
配線基板２１上に、スペーサ２６が設けられている。配線基板２１とスペーサ２６との間には、ダイアタッチフィルム（ＤＡＦ）が設けられている。スペーサ２６上に、第１半導体チップ２３１が設けられている。第１半導体チップ２３１は、例えばＮＡＮＤ型フラッシュメモリのメモリチップである。第１半導体チップ２３１上に、第１半導体チップ２３２が設けられている。第１半導体チップ２３２上に、第１半導体チップ２３３が設けられている。半導体チップ２３３上に、半導体チップ２３４が設けられている
第１半導体チップ２３１，２３２，２３３，２３４は、それぞれ２枚の半導体チップを２つ貼合した半導体チップである。従って、第１半導体チップ２３１，２３２，２３３，２３４は、４枚重ねられているが、第１半導体チップ２３１，２３２，２３３，２３４がそれぞれ２枚の半導体チップを貼合したものなので、実質的には８枚のチップを積層したものとなっている。
第１半導体チップ２３１は、配線基板２１に対してフェイスダウンとなっている半導体チップと、配線基板２１に対してフェイスアップとなっている半導体チップとを裏面で貼合して１枚の半導体チップとしたものである。第１半導体チップ２３２，２３３，２３４も同様である。
第１半導体チップ２３１において配線基板２１に対してフェイスダウンとなっている半導体チップが、配線基板２１と接続ワイヤ２４１で電気的に接続されている。第１半導体チップ２３１において配線基板２１に対してフェイスアップとなっている半導体チップが、配線基板２１と接続ワイヤ２５１で電気的に接続されている。
第１半導体チップ２３２において配線基板２１に対してフェイスダウンとなっている半導体チップが、第１半導体チップ２３１において配線基板２１に対してフェイスダウンとなっている半導体チップと接続ワイヤ２４２で電気的に接続されている。第１半導体チップ２３２において配線基板２１に対してフェイスアップとなっている半導体チップが、第１半導体チップ２３１において配線基板２１に対してフェイスアップとなっている半導体チップと接続ワイヤ２５２で電気的に接続されている。
第１半導体チップ２３３において配線基板２１に対してフェイスダウンとなっている半導体チップが、第１半導体チップ２３２において配線基板２１に対してフェイスダウンとなっている半導体チップと接続ワイヤ２４３で電気的に接続されている。第１半導体チップ２３３において配線基板２１に対してフェイスアップとなっている半導体チップが、第１半導体チップ２３２において配線基板２１に対してフェイスアップとなっている半導体チップと接続ワイヤ２５３で電気的に接続されている。
第１半導体チップ２３４において配線基板２１に対してフェイスダウンとなっている半導体チップが、第１半導体チップ２３３において配線基板２１に対してフェイスダウンとなっている半導体チップと接続ワイヤ２４４で電気的に接続されている。第１半導体チップ２３４において配線基板２１に対してフェイスアップとなっている半導体チップが、第１半導体チップ２３３において配線基板２１に対してフェイスアップとなっている半導体チップと接続ワイヤ２５４で電気的に接続されている。
配線基板２１上に、第２半導体チップ２８がフリップチップ実装されている。第２半導体チップ２８は、例えば任意のＬＳＩを搭載した半導体チップである。第２半導体チップ２８は、金属バンプを介して配線基板２１に実装されている。
第１半導体チップ２３１，２３２，２３３，２３４は、それぞれの少なくとも一部が配線基板２１に対向するようにずらして積層されている。積層された第１半導体チップ２３１，２３２，２３３，２３４の間には、ダイアタッチフィルム（ＤＡＦ）が設けられている。実装されている第１半導体チップ２３１，２３２，２３３，２３４は、上側に実装されているものが第２半導体チップ２８に近づくようにずらして配置されている。最も配線基板２１側に配置されている第１半導体チップ２３１は、最も第２半導体チップ２８から遠く配置されている。最も配線基板２１側に配置されている第１半導体チップ２３１上には、第２半導体チップ２８に近づくようにずらし第１半導体チップ２３２が配置されている。最も配線基板２１から離れて配置されている第１半導体チップ２３４は、最も第２半導体チップ２８側に配置されている。
配線基板２１上には、モールド樹脂層３０が設けられている。モールド樹脂層３０は、第１半導体チップ２３１，２３２，２３３，２３４、接続ワイヤ２４１，２４２，２４３，２４４，２５１，２５２，２５３，２５４、スペーサ２６、及び第２半導体チップ２８を覆っている。
配線基板２１の第１半導体チップ２３１が実装されている面と反対側の面には、金属ボール２９が設けられている。
続いて、図１１から図１９を参照しながら、半導体装置２Ａの製造方法について説明する。図１１に示されるように、半導体チップ２３４ａと半導体チップ２３４ｂとを準備する。半導体チップ２３４ａと半導体チップ２３４ｂとの裏面同士を、ダイアタッチフィルム（ＤＡＦ）を介して接合し、第１半導体チップ２３４を形成する。
続いて、図１２に示されるように、第１半導体チップ２３４に第１半導体チップ２３３を接着剤で積層する。第１半導体チップ２３４が実装時に配線基板２１に向かう面に対して半導体チップ２３３を積層する。
続いて、図１３に示されるように、第１半導体チップ２３３に対して第１半導体チップ２３２を接着剤で積層する。第１半導体チップ２３３が実装時に配線基板２１に向かう面に対して第１半導体チップ２３２を積層する。第１半導体チップ２３２に対して第１半導体チップ２３１を接着剤で積層する。第１半導体チップ２３２が実装時に配線基板２１に向かう面に対して第１半導体チップ２３１を積層する。
続いて、図１４に示されるように、半導体チップ同士を電気的に接続する。第１半導体チップ２３４と第１半導体チップ２３３とを接続ワイヤ２４４で電気的に接続する。第１半導体チップ２３３と第１半導体チップ２３２とを接続ワイヤ２４３で電気的に接続する。第１半導体チップ２３２と第１半導体チップ２３１とを接続ワイヤ２４２で電気的に接続する。第１半導体チップ２３１に接続ワイヤ２４１を垂直ワイヤとして設ける。
続いて、図１５に示されるように、配線基板２１及びスペーサ２６を準備する。配線基板２１上にスペーサ２６をＤＡＦで接合する。
続いて、図１６に示されるように、配線基板２１上に第２半導体チップ２８をフリップチップ実装する。スペーサ２６上に接着剤２７Ａを塗布する。
続いて、図１７に示されるように、図１４で準備した積層体を配線基板２１上に実装する。図１４で準備した積層体を、第１半導体チップ２３１がスペーサ２６に当接するように天地逆転させて配置する。接続ワイヤ２４１が配線基板２１に接合される。
続いて、図１８に示されるように、半導体チップ同士を電気的に接続する。第１半導体チップ２３４と第１半導体チップ２３３とを接続ワイヤ２５４で電気的に接続する。第１半導体チップ２３３と第１半導体チップ２３２とを接続ワイヤ２５３で電気的に接続する。第１半導体チップ２３２と第１半導体チップ２３１とを接続ワイヤ２５２で電気的に接続する。第１半導体チップ２３１と配線基板２１とを接続ワイヤ２５１で電気的に接続する。
続いて、図１９に示されるように、第１半導体チップ２３１，２３２，２３３，２３４、接続ワイヤ２４１，２４２，２４３，２４４，２５１，２５２，２５３，２５４、スペーサ２６、及び第２半導体チップ２８を覆うように、モールド樹脂層３０を形成する。
配線基板２１の第１半導体チップ２３１が実装されている面と反対側の面に金属ボール２９を設け、図１０に示されるような半導体装置２Ａが形成される。
以上、具体例を参照しつつ本実施形態について説明した。しかし、本開示はこれらの具体例に限定されるものではない。これら具体例に、当業者が適宜設計変更を加えたものも、本開示の特徴を備えている限り、本開示の範囲に包含される。前述した各具体例が備える各要素およびその配置、条件、形状などは、例示したものに限定されるわけではなく適宜変更することができる。前述した各具体例が備える各要素は、技術的な矛盾が生じない限り、適宜組み合わせを変えることができる。
２，２Ａ：半導体装置
２１：配線基板
２３１，２３２，２３３，２３４，２３ａ，２３ｂ：第１半導体チップ
２４１，２４２，２４３，２４４，２５１，２５２，２５３，２５４：接続ワイヤ
２６：スペーサ
２７，２７Ａ：接着剤
２８：第２半導体チップ
２９：金属ボール
３０：モールド樹脂層

Claims (6)

  1. 半導体装置であって、
    内部に配線層が設けられた配線基板と、
    前記配線基板上にずらして積層された複数の第１半導体チップを含む積層体と、を備え、
    前記第１半導体チップは、前記配線基板に対してフェイスアップで配置される半導体チップと、前記配線基板に対してフェイスダウンで配置される半導体チップとを含む、半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記第１半導体チップでは、前記配線基板に対してフェイスアップで配置される半導体チップと、前記配線基板に対してフェイスダウンで配置される半導体チップとの互いのチップ裏面が貼合されている、半導体装置。
  3. 請求項１に記載の半導体装置であって、
    前記積層体では、最上段又は最下段に配置される前記第１半導体チップが他の前記第１半導体チップよりも厚い、半導体装置。
  4. 請求項１に記載の半導体装置であって、
    前記積層体では、最下段に配置される前記第１半導体チップが前記配線基板と垂直ワイヤを介して接続されている、半導体装置。
  5. 請求項１に記載の半導体装置であって、
    前記積層体がスペーサを介して前記配線基板に搭載されている、半導体装置。
  6. 請求項１に記載の半導体装置であって、
    前記第１半導体チップとは機能が異なる第２半導体チップを備え、
    前記第２半導体チップは、前記積層体の少なくとも一部と重なるように前記配線基板上に配置されている、半導体装置。
JP2022047236A 2022-03-23 2022-03-23 半導体装置 Pending JP2023141098A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022047236A JP2023141098A (ja) 2022-03-23 2022-03-23 半導体装置
TW111128501A TWI837746B (zh) 2022-03-23 2022-07-29 半導體裝置及半導體裝置之製造方法
CN202210991384.2A CN116864470A (zh) 2022-03-23 2022-08-18 半导体装置及半导体装置的制造方法
US17/940,939 US20230307416A1 (en) 2022-03-23 2022-09-08 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022047236A JP2023141098A (ja) 2022-03-23 2022-03-23 半導体装置

Publications (1)

Publication Number Publication Date
JP2023141098A true JP2023141098A (ja) 2023-10-05

Family

ID=88096479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022047236A Pending JP2023141098A (ja) 2022-03-23 2022-03-23 半導体装置

Country Status (3)

Country Link
US (1) US20230307416A1 (ja)
JP (1) JP2023141098A (ja)
CN (1) CN116864470A (ja)

Also Published As

Publication number Publication date
TW202339159A (zh) 2023-10-01
US20230307416A1 (en) 2023-09-28
CN116864470A (zh) 2023-10-10

Similar Documents

Publication Publication Date Title
US20210272932A1 (en) Semiconductor device having laterally offset stacked semiconductor dies
JP4751351B2 (ja) 半導体装置とそれを用いた半導体モジュール
US8664780B2 (en) Semiconductor package having plural semiconductor chips and method of forming the same
US8143710B2 (en) Wafer-level chip-on-chip package, package on package, and methods of manufacturing the same
US7948089B2 (en) Chip stack package and method of fabricating the same
US20100252937A1 (en) Electronic device and method of manufacturing same
US20090127688A1 (en) Package-on-package with improved joint reliability
US9064862B2 (en) Semiconductor chips having a dual-layered structure, packages having the same, and methods of fabricating the semiconductor chips and the packages
TW201336039A (zh) 製造半導體裝置之方法
JP2004172157A (ja) 半導体パッケージおよびパッケージスタック半導体装置
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
US7629677B2 (en) Semiconductor package with inner leads exposed from an encapsulant
KR20110124063A (ko) 적층형 반도체 패키지
KR100744146B1 (ko) 연성 접속판을 이용하여 배선 기판과 칩을 연결하는 반도체패키지
KR20110105159A (ko) 적층 반도체 패키지 및 그 형성방법
US7119429B2 (en) 3-D stackable semiconductor package
KR101185457B1 (ko) 적층형 반도체 패키지 및 그 제조 방법
KR20110138788A (ko) 적층형 반도체 패키지
JP2023141098A (ja) 半導体装置
KR20140115593A (ko) 반도체패키지 및 이의 제조방법
JP2003273321A (ja) 半導体モジュール
TWI837746B (zh) 半導體裝置及半導體裝置之製造方法
KR20120033848A (ko) 적층 반도체 패키지
KR20040057492A (ko) 적층형 반도체 패키지 및 그 제조방법
KR101019705B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지