JP2023119633A - 磁気センサ - Google Patents

Abstract

【課題】キャンセル磁界の発生効率が高められた磁気センサを提供する。
【解決手段】磁気センサ１は、磁気ギャップＧ２を介して対向する磁性体層Ｍ１，Ｍ２と、磁気ギャップＧ２によって形成される磁路上に配置された感磁素子Ｒと、磁性体層Ｍ１，Ｍ２に巻回された補償コイル１２０とを備え、磁性体層Ｍ１，Ｍ２、感磁素子Ｒ及び補償コイル１２０はセンサチップ１００に集積されている。このように、補償コイル１２０が磁性体層Ｍ１，Ｍ２に巻回されていることから、キャンセル磁界の発生効率が高められる。これにより、補償コイル１２０に流す必要のある電流量が低減することから、消費電力を低減することができるだけでなく、感磁素子Ｒの熱ノイズも低減することができる。
【選択図】図３

Description

本発明は磁気センサに関し、特に、検出対象磁界をキャンセルする補償コイルを備えた磁気センサに関する。

特許文献１には、検出対象磁界をキャンセルする補償コイルを備えた磁気センサが開示されている。特許文献１に記載された磁気センサにおいては、補償コイルが感磁素子に沿って周回するよう、感磁素子と重なる位置に補償コイルが配置されている。

特開２０１８－１７９７３８号公報

しかしながら、特許文献１に記載された補償コイルは、キャンセル磁界の発生効率が低いため、十分なキャンセル磁界を発生させるためには、補償コイルに大きな電流を流す必要があった。その結果、消費電力が増大するだけでなく、補償コイルの発熱によって感磁素子の熱ノイズが増大するという問題があった。

したがって、本発明は、キャンセル磁界の発生効率が高められた磁気センサを提供することを目的とする。

本発明による磁気センサは、磁気ギャップを介して対向する第１及び第２の磁性体層と、磁気ギャップによって形成される磁路上に配置された感磁素子と、第１及び第２の磁性体層に巻回された補償コイルとを備え、第１の磁性体層、第２の磁性体層、感磁素子及び補償コイルは、センサチップに集積されていることを特徴とする。

本発明によれば、センサチップに集積された補償コイルが磁性体層に巻回されていることから、キャンセル磁界の発生効率が高められる。これにより、補償コイルに流す必要のある電流量が低減することから、消費電力を低減することができるだけでなく、感磁素子の熱ノイズも低減することができる。

本発明において、センサチップは、この順に積層された第１、第２、第３及び第４層を有し、補償コイルは、第１層に形成された複数の下層パターンと、第４層に形成された複数の上層パターンを含み、感磁素子は第２層に形成され、第１及び第２の磁性体層は第３層に形成されていても構わない。これによれば、キャンセル磁界の発生効率が高められるとともに、感磁素子に検出対象磁界を効率よく印加することが可能となる。

本発明において、下層パターンと上層パターンを接続する複数のビア導体のうち、磁気ギャップの延在方向と直交する方向に隣接する２つのビア導体は、磁気ギャップの延在方向における位置が異なっていても構わない。これによれば、隣接するビア導体間の距離が拡大することから、設計及び製造が容易となる。

本発明において、複数の下層パターン及び複数の上層パターンのいずれかは、平面視で感磁素子と重なりを有していても構わない。これによれば、キャンセル磁界を効率よく感磁素子に印加することが可能となる。

本発明において、第１及び第２の磁性体層は、磁気ギャップの延在方向と直交する第１の方向における一端を構成し磁気ギャップ側に位置する第１のエッジと、第１の方向における他端を構成し第１のエッジの反対側に位置する第２のエッジとを有し、補償コイルの第１の方向におけるエッジは、第２のエッジと等しいか或いは第２のエッジよりも磁気ギャップ側に位置しても構わない。これによれば、キャンセル磁界の発生効率が高められる。

本発明による磁気センサは、第１の磁性体層を覆う第１の外部磁性体と、第２の磁性体層を覆う第２の外部磁性体とをさらに備えても構わない。これによれば、より高い集磁効果を得ることが可能となる。

このように、本発明によれば、キャンセル磁界の発生効率が高められた磁気センサを提供することが可能となる。

図１は、本発明の一実施形態による磁気センサ１の外観を示す略斜視図である。 図２は、磁気センサ１の略分解斜視図である。 図３は、センサチップ１００の素子形成面１０１の構成を説明するための模式的な平面図である。 図４は、図３に示すＡ－Ａ線に沿った略断面図である。 図５は、図３に示すＢ－Ｂ線に沿った略断面図である。 図６は、磁性体層Ｍ１，Ｍ２と感磁素子Ｒの位置関係を説明するための模式的な平面図である。 図７は、センサチップ１００から磁性体層Ｍ１，Ｍ２及び補償コイル１２０を除去した状態を示す略斜視図である。 図８は、センサチップ１００の主要部のＸＺ断面図である。 図９は、検出信号Ｖ１を得るための回路を示す回路図である。 図１０は、ダミー素子Ｄ１が配置される位置を説明するための模式的な平面図である。 図１１は、検出信号Ｖ２，Ｖ３を得るための回路を示す回路図である。 図１２は、ダミー素子Ｄ１～Ｄ３が配置される位置を説明するための模式的な平面図である。 図１３は、変形例による素子形成面１０１の構成を説明するための模式的な平面図である。 図１４は、変形例による磁性体層Ｍ１，Ｍ２の形状の構成を説明するための模式的な平面図である。 図１５は、変形例による素子形成面１０１の構成を説明するための模式的な平面図である。 図１６は、感磁素子Ｒと下層パターン１２１のＸ方向における位置関係とキャンセル磁界の発生効率との関係を示すグラフである。 図１７（ａ）～（ｃ）は、感磁素子Ｒと下層パターン１２１のＸ方向における位置関係を説明するための模式図である。 図１８は、磁性体層Ｍ１，Ｍ２のＸ方向におけるエッジと補償コイル１２０のＸ方向におけるエッジの位置関係とキャンセル磁界の発生効率との関係を示すグラフである。 図１９（ａ），（ｂ）は、磁性体層Ｍ２のエッジと上層パターン１２２のエッジのＸ方向位置関係を説明するための模式図である。

以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。

図１は、本発明の一実施形態による磁気センサ１の外観を示す略斜視図である。図２は、磁気センサ１の略分解斜視図である。

図１及び図２に示すように、本実施形態による磁気センサ１は、基板８と、基板８に搭載されたセンサチップ１００及び外部磁性体１０，２０とを備えている。基板８はＸＺ面を主面とし、主面にセンサチップ１００及び外部磁性体１０，２０が搭載されている。センサチップ１００は、ＸＹ面を構成し互いに反対側に位置する素子形成面１０１及び裏面１０２と、ＸＺ面を構成し互いに反対側に位置する実装面１０３及び上面１０４と、ＹＺ面を構成し互いに反対側に位置する側面１０５，１０６とを有している。センサチップ１００は、実装面１０３が基板８の主面と向かい合うよう、基板８に立てて搭載されている。

外部磁性体１０，２０は、いずれもフェライトなどの高透磁率材料によって構成される。外部磁性体１０は、Ｘ方向を長手方向とする棒状の本体部１１と、本体部１１のＸ方向における端部に設けられた突出部１２からなる。同様に、外部磁性体２０は、Ｘ方向を長手方向とする棒状の本体部２１と、本体部２１のＸ方向における端部に設けられた突出部２２からなる。本体部１１と突出部１２は、一体的であっても構わないし、それぞれ別のブロックからなるものであっても構わない。本体部２１と突出部２２についても同様である。

突出部１２，２２のＺ方向における厚みは、本体部１１，２１のＺ方向における厚みよりも薄い。そして、図１に示すように、センサチップ１００の素子形成面１０１の一部が外部磁性体１０の突出部１２で覆われ、センサチップ１００の側面１０５が外部磁性体１０の本体部１１のＸ方向における端面で覆われるよう、基板８上においてセンサチップ１００と外部磁性体１０が位置決めされる。同様に、センサチップ１００の素子形成面１０１の別の一部が外部磁性体２０の突出部２２で覆われ、センサチップ１００の側面１０６が外部磁性体２０の本体部２１のＸ方向における端面で覆われるよう、基板８上においてセンサチップ１００と外部磁性体２０が位置決めされる。これにより、突出部１２と突出部２２の間には磁気ギャップＧ１が形成される。

図３は、センサチップ１００の素子形成面１０１の構成を説明するための模式的な平面図である。また、図４は図３に示すＡ－Ａ線に沿った略断面図であり、図５は図３に示すＢ－Ｂ線に沿った略断面図である。

図３～図５に示すように、センサチップ１００の素子形成面１０１には、磁性体層Ｍ１，Ｍ２と、感磁素子Ｒと、磁性体層Ｍ１，Ｍ２に巻回された補償コイル１２０とが設けられている。感磁素子Ｒは、磁束の向きによって電気抵抗が変化する素子であれば特に限定されず、例えばＭＲ素子などを用いることができる。感磁素子Ｒの感度軸方向である固定磁化方向はＸ方向である。磁性体層Ｍ１，Ｍ２は、パーマロイなどのＮｉＦｅ系材料からなる薄膜である。図６に示すように、磁性体層Ｍ１，Ｍ２はＹ方向に延在する磁気ギャップＧ２を介してＸ方向に配列され、Ｚ方向から見た平面視で、磁気ギャップＧ２と重なる位置に感磁素子Ｒが配置されている。磁気ギャップＧ２のＸ方向における幅は、磁気ギャップＧ１よりも狭い。磁性体層Ｍ１は外部磁性体１０の突出部１２で覆われ、磁性体層Ｍ２は外部磁性体２０の突出部２２で覆われる。これにより、外部磁性体１０，２０によって集磁されたＸ方向の磁界が磁気ギャップＧ２をＸ方向に通過し、磁気ギャップＧ２を通過する磁界が感磁素子Ｒに印加される。

センサチップ１００は、素子形成面１０１を構成するチップ本体１１０と、チップ本体１１０の表面上にこの順に積層された絶縁層１１１，１１２，１１３，１１４を有している。第１層を構成する絶縁層１１１の表面には、補償コイル１２０を構成する複数の下層パターン１２１が設けられている。第２層を構成する絶縁層１１２の表面には、感磁素子Ｒが設けられている。第３層を構成する絶縁層１１３の表面には、磁性体層Ｍ１，Ｍ２が設けられている。第４層を構成する絶縁層１１４の表面には、補償コイル１２０を構成する複数の上層パターン１２２が設けられている。下層パターン１２１のＹ方向における端部と上層パターン１２２のＹ方向における端部は、絶縁層１１２～１１４を貫通する複数のビア導体１２３によって接続されている。

下層パターン１２１及び上層パターン１２２は、磁性体層Ｍ１，Ｍ２と重なるようＹ方向に延在する導体パターンであり、Ｙ方向における両端は磁性体層Ｍ１，Ｍ２と重なりを有していない。下層パターン１２１及び上層パターン１２２のＹ方向における両端は、Ｘ方向におけるサイズが拡大された接続パッドを構成し、この接続パッドにビア導体１２３が形成される。下層パターン１２１は、磁性体層Ｍ１，Ｍ２の下側、つまり－Ｚ方向側に位置し、上層パターン１２２は、磁性体層Ｍ１，Ｍ２の上側、つまり＋Ｚ方向側に位置する。そして、このような下層パターン１２１及び上層パターン１２２がビア導体１２３を介して接続されることにより、１本の連続的なコイルパターンからなる補償コイル１２０が形成される。図３においては、接続パッド１２４が補償コイル１２０の一端であり、接続パッド１２５が補償コイル１２０の他端である。かかる構成により、補償コイル１２０の内径領域に磁性体層Ｍ１，Ｍ２が配置されることになることから、補償コイル１２０に電流を流すと、これにより生じるキャンセル磁界が磁性体層Ｍ１，Ｍ２を介して感磁素子Ｒに印加される。補償コイル１２０は、感磁素子Ｒに印加される磁界を打ち消すことによって、いわゆるクローズドループ制御を行うために用いられる。そして、磁性体層Ｍ１，Ｍ２は高い透磁率を有していることから、少ない電流で多くの磁束を感磁素子Ｒに印加することが可能となる。

図７は、センサチップ１００から磁性体層Ｍ１，Ｍ２及び補償コイル１２０を除去した状態を示す略斜視図である。

図７に示すように、感磁素子Ｒは、素子形成面１０１上においてＹ方向に延在し、その一端が配線Ｌ１を介して端子電極１３１に接続され、他端が配線Ｌ２を介して端子電極１３２に接続されている。端子電極１３３，１３４は、それぞれ補償コイル１２０の接続パッド１２４，１２５に接続される。

図８は、センサチップ１００の主要部のＸＺ断面図である。

図８に示すように、Ｚ方向から見た平面視で、感磁素子Ｒは磁性体層Ｍ１と磁性体層Ｍ２の間に位置する。これにより、磁気ギャップＧ２を通過する磁界が感磁素子Ｒに印加される。つまり、感磁素子Ｒは、磁性体層Ｍ１と磁性体層Ｍ２によって形成される磁気ギャップＧ２の近傍であり、磁気ギャップＧ２を通過する検出対象磁界を検出可能な磁路上に配置される。このように、感磁素子Ｒを必ずしも２つの磁性体層Ｍ１，Ｍ２間に配置する必要はなく、磁性体層Ｍ１，Ｍ２からなる磁気ギャップＧ２を通過する磁界の少なくとも一部が感磁素子Ｒに印加されるような配置であれば足りる。磁気ギャップＧ２の幅と感磁素子Ｒの幅の関係については特に限定されない。図８に示す例では、磁気ギャップＧ２のＸ方向における幅Ｇ２ｘが感磁素子ＲのＸ方向における幅Ｒｘよりも狭く、これにより、Ｚ方向から見て磁性体層Ｍ１，Ｍ２と感磁素子Ｒが重なりＯＶを有している。磁気ギャップＧ２を通過する磁界のより多くを感磁素子Ｒに印加するためには、重なりＯＶにおける磁性体層Ｍ１，Ｍ２と感磁素子ＲのＺ方向における距離ができるだけ近いことが望ましく、磁気ギャップＧ２のＸ方向における幅Ｇ２ｘよりも磁性体層Ｍ１，Ｍ２と感磁素子ＲのＺ方向における距離が近いことがより望ましい。これにより、感磁素子Ｒが磁気ギャップＧ２を通過する磁界の主な磁路となる。

図９に示すように、感磁素子Ｒと固定抵抗Ｒ１０を電源間に直列に接続すれば、両者の接続点から検出信号Ｖ１を得ることができる。そして、検出信号Ｖ１に基づく補償電流を補償コイル１２０に流せば、クローズドループ制御を行うことができる。固定抵抗Ｒ１０は、センサチップ１００自体に設けても構わないし、基板８に設けても構わない。固定抵抗Ｒ１０をセンサチップ１００自体に設ける場合、図１０に示すように、感磁素子Ｒと同じ構成を有するダミー素子Ｄ１を磁性体層Ｍ１又は磁性体層Ｍ２と完全に重なる位置に設け、このダミー素子Ｄ１を固定抵抗Ｒ１０として用いても構わない。ダミー素子Ｄ１は、感磁素子Ｒと同じ構成を有しているものの、磁性体層Ｍ１又は磁性体層Ｍ２と完全に重なることから、感磁方向であるＸ方向の磁界がほとんど印加されず、これにより固定抵抗として用いることができる。

或いは、図１１に示すように、感磁素子Ｒと固定抵抗Ｒ１１～Ｒ１３をブリッジ接続することによって検出信号Ｖ２，Ｖ３が得られるよう構成しても構わない。この場合、図１２に示すように、感磁素子Ｒと同じ構成を有するダミー素子Ｄ１～Ｄ３を磁性体層Ｍ１又は磁性体層Ｍ２と完全に重なる位置に設け、これらのダミー素子Ｄ１～Ｄ３を固定抵抗Ｒ１１～Ｒ１３として用いても構わない。

以上説明したように、本実施形態による磁気センサ１においては、磁性体層Ｍ１，Ｍ２に補償コイル１２０が巻回されていることから、補償コイル１２０によるキャンセル磁界の発生効率が高められる。これにより、補償コイル１２０に流す必要のある電流量が低減することから、消費電力を低減することができるだけでなく、感磁素子Ｒの熱ノイズも低減することができる。しかも、磁性体層Ｍ１，Ｍ２、感磁素子Ｒ及び補償コイル１２０は、いずれもセンサチップ１００に集積されていることから、部品点数が増大することもない。

また、図３に示すように、複数のビア導体１２３が千鳥状に配置されており、これによりＸ方向に隣接する２つのビア導体のＹ方向における位置が異なっていることから、隣接するビア導体１２３間の距離を確保しつつ、補償コイル１２０のターン数を増やすことが可能となる。但し、本発明において、複数のビア導体１２３を千鳥状に配置することは必須でなく、補償コイル１２０の必要なターン数やビア導体１２３の設計ルールによっては、図１３に示す変形例のように、複数のビア導体１２３をＸ方向に一列に配置しても構わない。

さらに、磁性体層Ｍ１，Ｍ２の平面形状についても特に限定されず、図１４に示す変形例のように、磁気ギャップＧ２に近づくにつれてＹ方向における幅が狭くなる絞り形状部を有していても構わない。また、図１５に示す変形例のように、３つの磁性体層Ｍ１，Ｍ２，Ｍ３を設け、磁性体層Ｍ１，Ｍ２からなる磁気ギャップＧ２の近傍に感磁素子Ｒ１を配置し、磁性体層Ｍ２，Ｍ３からなる磁気ギャップＧ３の近傍に感磁素子Ｒ２を配置しても構わない。

図１６は、感磁素子Ｒと下層パターン１２１のＸ方向における位置関係とキャンセル磁界の発生効率との関係を示すグラフである。図１６の横軸は、感磁素子ＲのＸ方向における中心位置と、感磁素子Ｒに最も近い下層パターン１２１のＸ方向における中心位置の差を示している。一例として、感磁素子ＲのＸ方向における幅が５μｍ、下層パターン１２１のＸ方向における幅が３０μｍである場合、図１７（ａ）に示すように両者の中心位置が一致している場合、その差は０μｍとなる。また、図１７（ｂ）に示すように、感磁素子Ｒの中心位置と下層パターン１２１のエッジ位置が一致している場合、その差は１５μｍとなる。さらに、図１７（ｃ）に示すように、感磁素子Ｒと下層パターン１２１が重ならず、両者のエッジ位置が一致している場合、その差は１７．５μｍとなる。図１６に示すように、感磁素子Ｒと下層パターン１２１のＸ方向位置が近いほどキャンセル磁界の発生効率が高くなり、両者の中心位置が一致している場合にキャンセル磁界の発生効率が最も高くなる。尚、感磁素子Ｒと上層パターン１２２の重なりについても同様である。つまり、下層パターン１２１と上層パターン１２２のいずれかが平面視で感磁素子Ｒと重なりを有し、且つ、両者のＸ方向における中心位置を近づけることにより、キャンセル磁界の発生効率が高められる。

図１８は、磁性体層Ｍ１，Ｍ２のＸ方向におけるエッジと補償コイル１２０のＸ方向におけるエッジの位置関係とキャンセル磁界の発生効率との関係を示すグラフである。図１８の横軸は、磁性体層Ｍ１，Ｍ２のＸ方向におけるエッジと補償コイル１２０のＸ方向におけるエッジの差を示している。ここで、磁性体層Ｍ１，Ｍ２のＸ方向におけるエッジとは、磁気ギャップＧ２側に位置するエッジの反対側に位置するエッジを指す。一例として、図１９（ａ）に示すように磁性体層Ｍ２のエッジと上層パターン１２２のエッジのＸ方向位置が一致している場合、その値は０μｍとなる。また、図１９（ｂ）に示すように、磁性体層Ｍ２のエッジが上層パターン１２２のエッジよりもＸ方向に突出している場合、つまり、上層パターン１２２のＸ方向におけるエッジが磁性体層Ｍ２のエッジよりも磁気ギャップＧ２側に位置する場合、その値は正の値となる。図１８に示すように、横軸の値が大きいほどキャンセル磁界の発生効率が高くなることが分かる。

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

１ 磁気センサ
８ 基板
１０，２０ 外部磁性体
１１，２１ 本体部
１２，２２ 突出部
１００ センサチップ
１０１ 素子形成面
１０２ 裏面
１０３ 実装面
１０４ 上面
１０５，１０６ 側面
１１０ チップ本体
１１１，１１２，１１３，１１４ 絶縁層
１２０ 補償コイル
１２１ 下層パターン
１２２ 上層パターン
１２３ ビア導体
１２４，１２５ 接続パッド
１３１～１３４ 端子電極
Ｄ１～Ｄ３ ダミー素子
Ｇ１～Ｇ３ 磁気ギャップ
Ｌ１，Ｌ２ 配線
Ｍ１～Ｍ３ 磁性体層
Ｒ，Ｒ１，Ｒ２ 感磁素子
Ｒ１０～Ｒ１３ 固定抵抗
Ｖ１～Ｖ３ 検出信号

Claims (6)

1. 磁気ギャップを介して対向する第１及び第２の磁性体層と、
   前記磁気ギャップによって形成される磁路上に配置された感磁素子と、
   前記第１及び第２の磁性体層に巻回された補償コイルと、を備え、
   前記第１の磁性体層、前記第２の磁性体層、前記感磁素子及び前記補償コイルは、センサチップに集積されていることを特徴とする磁気センサ。
2. 前記センサチップは、この順に積層された第１、第２、第３及び第４層を有し、
   前記補償コイルは、前記第１層に形成された複数の下層パターンと、前記第４層に形成された複数の上層パターンを含み、
   前記感磁素子は、前記第２層に形成され、
   前記第１及び第２の磁性体層は、前記第３層に形成されていることを特徴とする請求項１に記載の磁気センサ。
3. 前記下層パターンと前記上層パターンを接続する複数のビア導体のうち、前記磁気ギャップの延在方向と直交する方向に隣接する２つのビア導体は、前記磁気ギャップの延在方向における位置が異なっていることを特徴とする請求項２に記載の磁気センサ。
4. 前記複数の下層パターン及び前記複数の上層パターンのいずれかは、平面視で前記感磁素子と重なりを有していることを特徴とする請求項２又は３に記載の磁気センサ。
5. 前記第１及び第２の磁性体層は、前記磁気ギャップの延在方向と直交する第１の方向における一端を構成し前記磁気ギャップ側に位置する第１のエッジと、前記第１の方向における他端を構成し前記第１のエッジの反対側に位置する第２のエッジとを有し、
   前記補償コイルの前記第１の方向におけるエッジは、前記第２のエッジと等しいか或いは前記第２のエッジよりも前記磁気ギャップ側に位置することを特徴とする請求項１乃至４のいずれか一項に記載の磁気センサ。
6. 前記第１の磁性体層を覆う第１の外部磁性体と、
   前記第２の磁性体層を覆う第２の外部磁性体と、をさらに備えることを特徴とする請求項１乃至５のいずれか一項に記載の磁気センサ。

Images