CN116609712A - 磁传感器 - Google Patents

Abstract

本发明的技术问题在于，提供一种提高抵消磁场的产生效率的磁传感器。本发明的磁传感器(1)包括：隔着磁隙(G2)相对的磁性体层(M1、M2)、配置于由磁隙(G2)形成的磁路上的磁敏元件(R)、和卷绕于磁性体层(M1、M2)的补偿线圈(120)，磁性体层(M1、M2)、磁敏元件(R)和补偿线圈(120)集成于传感器芯片(100)。这样，由于补偿线圈(120)卷绕于磁性体层(M1、M2)，因此，抵消磁场的产生效率提高。由此，需要流过补偿线圈(120)的电流量减少，因此，不仅能够减少消耗电力，还能够减少磁敏元件(R)的热噪声。

Description

磁传感器

技术领域

本发明涉及磁传感器，尤其涉及包括抵消检测对象磁场的补偿线圈的磁传感器。

背景技术

在专利文献1中，公开了一种包括抵消检测对象磁场的补偿线圈的磁传感器。在专利文献1所记载的磁传感器中，以补偿线圈沿着磁敏元件环绕的方式，在与磁敏元件重叠的位置配置有补偿线圈。

现有技术文献

专利文献

[专利文献1]日本特开2018-179738号公报

发明内容

发明要解决的课题

然而，专利文献1所记载的补偿线圈的抵消磁场的产生效率低，因此，为了产生充分的抵消磁场，需要在补偿线圈中流过大电流。其结果是，存在不仅消耗电力增大，而且因补偿线圈的发热而导致磁敏元件的热噪声增大的问题。

因此，本发明的目的在于，提供一种提高抵消磁场的产生效率的磁传感器。

用于解决课题的方法

本发明的磁传感器的特征在于，包括：隔着磁隙相对的第1和第2磁性体层；配置于由磁隙形成的磁路上的磁敏元件；和卷绕于第1和第2磁性体层的补偿线圈，第1磁性体层、第2磁性体层、磁敏元件和补偿线圈集成于传感器芯片。

根据本发明，由于集成于传感器芯片的补偿线圈卷绕于磁性体层，因此，抵消磁场的产生效率提高。由此，需要流过补偿线圈的电流量减少，因此，不仅能够减少消耗电力，还能够减少磁敏元件的热噪声。

在本发明中，也可以是，传感器芯片具有依次层叠的第1层、第2层、第3层和第4层，补偿线圈包括：形成于第1层的多个下层图案、和形成于第4层的多个上层图案，磁敏元件形成于第2层，第1磁性体层和第2磁性体层形成于第3层。由此，能够提高抵消磁场的产生效率，并且能够高效地对磁敏元件施加检测对象磁场。

在本发明中，也可以是，连接下层图案和上层图案的多个通孔导体中的、在与磁隙的延伸方向正交的方向上邻接的2个通孔导体，在磁隙的延伸方向上的位置不同。由此，邻接的通孔导体间的距离扩大，因此，设计和制造变得容易。

在本发明中，也可以是，多个下层图案和多个上层图案中的任意图案，在俯视时与磁敏元件具有重叠。由此，能够高效地对磁敏元件施加抵消磁场。

在本发明中，也可以是，第1和第2磁性体层具有：构成与磁隙的延伸方向正交的第1方向上的一端且位于磁隙侧的第1边缘、和构成第1方向上的另一端且位于第1边缘的相反侧的第2边缘，补偿线圈的第1方向上的边缘，位于与第2边缘相等的位置或者比第2边缘更靠磁隙侧的位置。由此，提高抵消磁场的产生效率。

也可以是，本发明的磁传感器还包括：覆盖第1磁性体层的第1外部磁性体、和覆盖第2磁性体层的第2外部磁性体。由此，能够得到更高的集磁效果。

发明效果

如上所述，根据本发明，能够提供一种提高抵消磁场的产生效率的磁传感器。

附图说明

图1是表示本发明的一个实施方式的磁传感器1的外观的大致立体图。

图2是磁传感器1的大致分解立体图。

图3是用于说明传感器芯片100的元件形成面101的结构的示意性俯视图。

图4是沿着图3所示的A-A线的大致截面图。

图5是沿着图3所示的B-B线的大致截面图。

图6是用于说明磁性体层M1、M2与磁敏元件R的位置关系的示意性俯视图。

图7是表示从传感器芯片100去除了磁性体层M1、M2和补偿线圈120的状态的大致立体图。

图8是传感器芯片100的主要部分的XZ截面图。

图9是表示用于获得检测信号V1的电路的电路图。

图10是用于说明配置虚设元件D1的位置的示意性俯视图。

图11是表示用于获得检测信号V2、V3的电路的电路图。

图12是用于说明配置虚设元件D1～D3的位置的示意性俯视图。

图13是用于说明变形例的元件形成面101的结构的示意性俯视图。

图14是用于说明变形例的磁性体层M1、M2的形状的结构的示意性俯视图。

图15是用于说明变形例的元件形成面101的结构的示意性俯视图。

图16是表示磁敏元件R与下层图案121在X方向上的位置关系与抵消磁场的产生效率的关系的图表。

图17的(a)～(c)是用于说明磁敏元件R与下层图案121在X方向上的位置关系的示意图。

图18是表示磁性体层M1、M2在X方向上的边缘与补偿线圈120在X方向上的边缘的位置关系和抵消磁场的产生效率的关系的图表。

图19的(a)、(b)是用于说明磁性体层M2的边缘与上层图案122的边缘的X方向位置关系的示意图。

附图标记说明

1 磁传感器

8 基板

10、20 外部磁性体

11、21 主体部

12、22 突出部

100 传感器芯片

101 元件形成面

102 背面

103 安装面

104 上表面

105、106 侧面

110 芯片主体

111、112、113、114绝缘层

120 补偿线圈

121 下层图案

122 上层图案

123通孔(via)导体

124、125连接焊盘(pad)

131～134端子电极

D1～D3虚设(dummy)元件

G1～G3磁隙

L1、L2配线

M1～M3磁性体层

R、R1、R2磁敏元件

R10～R13 固定电阻

V1～V3 检测信号

具体实施方式

以下，参照附图，对本发明的优选实施方式进行详细说明。

图1是表示本发明的一个实施方式的磁传感器1的外观的大致立体图。图2是磁传感器1的大致分解立体图。

如图1和图2所示，本实施方式的磁传感器1包括：基板8、装载于基板8的传感器芯片100、和外部磁性体10、20。基板8以XZ面为主面，在主面装载有传感器芯片100和外部磁性体10、20。传感器芯片100具有：构成XY面且相互位于相反侧的元件形成面101和背面102、构成XZ面且相互位于相反侧的安装面103和上表面104、和构成YZ面且相互位于相反侧的侧面105、106。传感器芯片100以安装面103与基板8的主面相对的方式，竖立装载于基板8。

外部磁性体10、20均由铁氧体等高导磁率材料构成。外部磁性体10由将X方向作为长边方向的棒状的主体部11和设置于主体部11的X方向上的端部的突出部12构成。同样地，外部磁性体20由将X方向作为长边方向的棒状的主体部21和设置于主体部21的X方向上的端部的突出部22构成。主体部11和突出部12也可以是一体的，也可以分别由不同的块(block)构成。对于主体部21和突出部22也是同样的。

突出部12、22的Z方向上的厚度比主体部11、21的Z方向上的厚度薄。并且，如图1所示，以传感器芯片100的元件形成面101的一部分被外部磁性体10的突出部12覆盖且传感器芯片100的侧面105被外部磁性体10的主体部11的X方向上的端面覆盖的方式，在基板8上对传感器芯片100和外部磁性体10进行定位。同样地，以传感器芯片100的元件形成面101的另一部分被外部磁性体20的突出部22覆盖且传感器芯片100的侧面106被外部磁性体20的主体部21的X方向上的端面覆盖的方式，在基板8上对传感器芯片100和外部磁性体20进行定位。由此，在突出部12与突出部22之间形成有磁隙G1。

图3是用于说明传感器芯片100的元件形成面101的结构的示意性俯视图。另外，图4是沿着图3所示的A-A线的大致截面图，图5是沿着图3所示的B-B线的大致截面图。

如图3～图5所示，在传感器芯片100的元件形成面101设置有磁性体层M1、M2、磁敏元件R、和卷绕于磁性体层M1、M2的补偿线圈120。磁敏元件R只要是根据磁通的朝向而电阻变化的元件，则并无特别限定，例如，可使用MR元件等。磁敏元件R的灵敏度轴方向即固定磁化方向为X方向。磁性体层M1、M2是由坡莫合金等NiFe系材料构成的薄膜。如图6所示，磁性体层M1、M2隔着沿Y方向延伸的磁隙G2沿X方向排列，在从Z方向观察的俯视图中，在与磁隙G2重叠的位置配置有磁敏元件R。磁隙G2的X方向上的宽度比磁隙G1窄。磁性体层M1被外部磁性体10的突出部12覆盖，磁性体层M2被外部磁性体20的突出部22覆盖。由此，由外部磁性体10、20集磁的X方向的磁场沿X方向通过磁隙G2，通过磁隙G2的磁场施加于磁敏元件R。

传感器芯片100具有：构成元件形成面101的芯片主体110、和在芯片主体110的表面上依次层叠的绝缘层111、112、113、114。在构成第1层的绝缘层111的表面，设置有构成补偿线圈120的多个下层图案121。在构成第2层的绝缘层112的表面，设置有磁敏元件R。在构成第3层的绝缘层113的表面，设置有磁性体层M1、M2。在构成第4层的绝缘层114的表面，设置有构成补偿线圈120的多个上层图案122。下层图案121的Y方向上的端部和上层图案122的Y方向上的端部，通过贯通绝缘层112～114的多个通孔导体123连接。

下层图案121和上层图案122是以与磁性体层M1、M2重叠的方式沿Y方向延伸的导体图案，Y方向上的两端不与磁性体层M1、M2重叠。下层图案121和上层图案122的Y方向上的两端构成X方向上的尺寸被扩大的连接焊盘(pad)，在该连接焊盘上形成有通孔导体123。下层图案121位于磁性体层M1、M2的下侧，即，-Z方向侧，上层图案122位于磁性体层M1、M2的上侧，即，+Z方向侧。并且，通过这样的下层图案121和上层图案122经由通孔导体123连接，形成由1个连续的线圈图案构成的补偿线圈120。在图3中，连接焊盘124是补偿线圈120的一端，连接焊盘125是补偿线圈120的另一端。根据上述结构，由于在补偿线圈120的内径区域配置有磁性体层M1、M2，因此，当电流流过补偿线圈120时，由此产生的抵消磁场经由磁性体层M1、M2施加于磁敏元件R。补偿线圈120用于通过抵消施加于磁敏元件R的磁场来进行所谓的闭环控制。而且，由于磁性体层M1、M2具有较高的磁导率，因此，能够以较少的电流向磁敏元件R施加较多的磁通。

图7是表示从传感器芯片100去除了磁性体层M1、M2和补偿线圈120的状态的大致立体图。

如图7所示，磁敏元件R在元件形成面101上沿Y方向延伸，其一端经由配线L1连接于端子电极131，另一端经由配线L2连接于端子电极132。端子电极133、134分别与补偿线圈120的连接焊盘124、125连接。

图8是传感器芯片100的主要部分的XZ截面图。

如图8所示，在从Z方向观察的俯视时，磁敏元件R位于磁性体层M1与磁性体层M2之间。由此，通过磁隙G2的磁场施加于磁敏元件R。即，磁敏元件R配置在由磁性体层M1和磁性体层M2形成的磁隙G2的附近且能够检测通过磁隙G2的检测对象磁场的磁路上。如此，并非必须将磁敏元件R配置在2个磁性体层M1、M2之间，只要是通过由磁性体层M1、M2构成的磁隙G2的磁场的至少一部分施加于磁敏元件R的配置即可。关于磁隙G2的宽度与磁敏元件R的宽度的关系并无特别限定。在图8所示的例子中，磁隙G2的X方向上的宽度G2x比磁敏元件R的X方向上的宽度Rx窄，由此，从Z方向观察时，磁性体层M1、M2与磁敏元件R具有重叠OV。为了将更多的通过磁隙G2的磁场施加于磁敏元件R，优选地，在重叠OV的磁性体层M1、M2与磁敏元件R的Z方向上的距离尽可能近，更优选地，相比于磁隙G2的X方向上的宽度G2x，磁性体层M1、M2与磁敏元件R的Z方向上的距离更近。由此，磁敏元件R成为通过磁隙G2的磁场的主要磁路。

如图9所示，如果将磁敏元件R与固定电阻R10串联连接于电源间，则可从两者的连接点获得检测信号V1。而且，如果使基于检测信号V1的补偿电流流过补偿线圈120，则能够进行闭环控制。固定电阻R10也可以设置于传感器芯片100自身，也可以设置于基板8。在将固定电阻R10设置于传感器芯片100自身的情况下，如图10所示，也可以将具有与磁敏元件R相同的结构的虚设(dummy)元件D1设置于与磁性体层M1或磁性体层M2完全重叠的位置，并将该虚设元件D1用作固定电阻R10。虚设元件D1虽然具有与磁敏元件R相同的结构，但由于与磁性体层M1或磁性体层M2完全重叠，因此，几乎不施加磁敏方向即X方向的磁场，由此能够用作固定电阻。

或者，也可以如图11所示，构成为通过桥接磁敏元件R与固定电阻R11～R13来获得检测信号V2、V3。在该情况下，如图12所示，也可以将具有与磁敏元件R相同的结构的虚设元件D1～D3设置于与磁性体层M1或磁性体层M2完全重叠的位置，并将这些虚设元件D1～D3用作固定电阻R11～R13。

如以上说明的那样，在本实施方式的磁传感器1中，由于在磁性体层M1、M2卷绕有补偿线圈120，因此，能够提高由补偿线圈120进行的抵消磁场的产生效率。由此，需要流过补偿线圈120的电流量减少，因此，不仅能够减少消耗电力，还能够减少磁敏元件R的热噪声。而且，磁性体层M1、M2、磁敏元件R和补偿线圈120均集成于传感器芯片100，因此，部件个数也不会增加。

另外，如图3所示，多个通孔导体123配置成交错状，由此，在X方向上相邻的2个通孔导体在Y方向上的位置不同，因此，能够确保邻接的通孔导体123间的距离，并且能够增加补偿线圈120的匝数。但是，在本发明中，并非必须将多个通孔导体123配置成交错状，根据补偿线圈120所需的匝数、通孔导体123的设计规则，如图13所示的变形例那样，也可以将多个通孔导体123沿X方向配置成一列。

进而，磁性体层M1、M2的平面形状也没有特别限定，也可以如图14所示的变形例那样，具有随着接近磁隙G2而Y方向上的宽度变窄的缩窄形状部。另外，如图15所示的变形例那样，也可以设置3个磁性体层M1、M2、M3，在由磁性体层M1、M2构成的磁隙G2的附近配置磁敏元件R1，在由磁性体层M2、M3构成的磁隙G3的附近配置磁敏元件R2。

图16是表示磁敏元件R与下层图案121在X方向上的位置关系与抵消磁场的产生效率的关系的图表。图16的横轴表示：磁敏元件R的X方向上的中心位置与最接近磁敏元件R的下层图案121的X方向上的中心位置之差。作为一例，在磁敏元件R的X方向上的宽度为5μm、下层图案121的X方向上的宽度为30μm的情况下，如图17的(a)所示，在两者的中心位置一致的情况下，其差为0μm。另外，如图17的(b)所示，在磁敏元件R的中心位置与下层图案121的边缘位置一致的情况下，其差为15μm。进而，如图17的(c)所示，在磁敏元件R与下层图案121不重叠且两者的边缘位置一致的情况下，其差成为17.5μm。如图16所示，磁敏元件R与下层图案121的X方向位置越近，抵消磁场的产生效率越高，在两者的中心位置一致的情况下，抵消磁场的产生效率最高。另外，磁敏元件R与上层图案122的重叠也相同。即，下层图案121与上层图案122中的任意图案在俯视时与磁敏元件R具有重叠，且使两者的X方向上的中心位置接近，由此可提高抵消磁场的产生效率。

图18是表示磁性体层M1、M2的X方向上的边缘与补偿线圈120的X方向上的边缘的位置关系和抵消磁场的产生效率的关系的图表。图18的横轴表示：磁性体层M1、M2的X方向上的边缘与补偿线圈120的X方向上的边缘之差。在此，磁性体层M1、M2的X方向上的边缘是指，位于磁隙G2侧的边缘的相反侧的边缘。作为一例，如图19的(a)所示，在磁性体层M2的边缘与上层图案122的边缘的X方向位置一致的情况下，其值为0μm。另外，如图19的(b)所示，在磁性体层M2的边缘比上层图案122的边缘更向X方向突出的情况下，即，在上层图案122的X方向上的边缘位于比磁性体层M2的边缘更靠磁隙G2侧的情况下，其值为正值。如图18所示，可知横轴的值越大，抵消磁场的产生效率越高。

以上，对本发明的优选的实施方式进行了说明，但本发明并不限定于上述的实施方式，在不脱离本发明的主旨的范围内能够进行各种变更，这些变更当然也包含在本发明的范围内。

Claims (6)

1.一种磁传感器，其特征在于，

包括：

隔着磁隙相对的第1和第2磁性体层；

配置于由所述磁隙形成的磁路上的磁敏元件；和

卷绕于所述第1和第2磁性体层的补偿线圈，

所述第1磁性体层、所述第2磁性体层、所述磁敏元件和所述补偿线圈集成于传感器芯片。

2.根据权利要求1所述的磁传感器，其特征在于，

所述传感器芯片具有：依次层叠的第1、第2、第3和第4层，

所述补偿线圈包括：形成于所述第1层的多个下层图案、和形成于所述第4层的多个上层图案，

所述磁敏元件形成于所述第2层，

所述第1和第2磁性体层形成于所述第3层。

3.根据权利要求2所述的磁传感器，其特征在于，

连接所述下层图案和所述上层图案的多个通孔导体中的、在与所述磁隙的延伸方向正交的方向上邻接的2个通孔导体，在所述磁隙的延伸方向上的位置不同。

4.根据权利要求2所述的磁传感器，其特征在于，

所述多个下层图案和所述多个上层图案中的任意图案，在俯视时与所述磁敏元件具有重叠。

5.根据权利要求1所述的磁传感器，其特征在于，

所述第1和第2磁性体层具有：第1边缘，其构成与所述磁隙的延伸方向正交的第1方向上的一端且位于所述磁隙侧；和第2边缘，其构成所述第1方向上的另一端且位于所述第1边缘的相反侧，

所述补偿线圈的所述第1方向上的边缘，位于与所述第2边缘相等的位置，或者比所述第2边缘更靠所述磁隙侧的位置。

6.根据权利要求1～5中任一项所述的磁传感器，其特征在于，

还包括：

覆盖所述第1磁性体层的第1外部磁性体；和

覆盖所述第2磁性体层的第2外部磁性体。