JP2021105601A - 磁気センサ - Google Patents

Abstract

【課題】磁気センサの１／ｆノイズを低減する。【解決手段】本発明による磁気センサは、感磁素子Ｒを含むセンサチップ１０と、磁気ギャップＧ１を形成する外部磁性体２１，２２と、ＭＥＭＳチップ３０とを備える。ＭＥＭＳチップ３０は、磁気ギャップＧ１と重なる変位領域３１と、変位領域３１を弾性支持する支持領域３２とを含む。変位領域３１はバイパス磁性体層Ｂを含み、変位領域３１及び支持領域３２の少なくとも一方は圧電体層４１を含み、圧電体層４１に加える電圧によって磁気ギャップＧ１とバイパス磁性体層Ｂの距離が変化する。本発明によれば、センサチップ１０とＭＥＭＳチップ３０が別チップであることから、製造コストを抑え、高温プロセスによる感磁素子の特性劣化を防止しつつ、１／ｆノイズを低減することが可能となる。【選択図】図８

Description

本発明は磁気センサに関し、特に、磁路を機械的に変位させることによって１／ｆノイズを低減した磁気センサに関する。

現在、感磁素子を用いた磁気センサは様々な分野で利用されているが、極めて微弱な磁界を検出するためには、Ｓ／Ｎ比の高い磁気センサが必要となる。ここで、磁気センサのＳ／Ｎ比を低下させる要因として、１／ｆノイズが挙げられる。１／ｆノイズは、測定対象となる磁界の周波数成分が低いほど顕著となることから、例えば１ｋＨｚ以下といった低周波領域の磁界を高感度に検出するためには、１／ｆノイズを低減させることが重要となる。

磁気センサにおいて１／ｆノイズを低減させる方法としては、非特許文献１〜３に記載されているように、ＭＥＭＳ（Micro Electro Mechanical Systems）を用いて磁路を機械的に変位させることによって、測定対象となる磁界を振幅変調する方法が提案されている。

例えば非特許文献１には、図１４に示すように、磁路１と磁路２の間の磁気ギャップにＧＭＲ素子４を配置するとともに、ＭＥＭＳ構造を有する可変磁路３によってＧＭＲ素子４を覆い、可変磁路３を上下に駆動することによってＧＭＲ素子４を通過する磁束の割合を変化させる方法が提案されている。これによれば、可変磁路３を高速に駆動することにより、測定対象となる磁界が振幅変調されることから、１／ｆノイズを低減することが可能となる。

Hybrid Integration of Magnetoresistive Sensors with MEMS as a Strategy to Detect Ultra-Low Magnetic Fields, Micromachines 2016, 7, 88 Hybrid GMR Sensor Detecting 950 pT/sqrt(Hz) at 1 Hz and Room Temperature, Sensors 2018, 18, 790 FABRICATION OF MICROMECHANICALLY-MODULATED MGO MAGNETIC TUNNEL JUNCTION SENSORS, Gerardo Jaramillo, Mei Lin Chan, Andre Guedes, David A. Horsley

しかしながら、非特許文献１〜３に記載された磁気センサは、ＭＥＭＳ構造を有する可変磁路と感磁素子が同じチップに集積されていることから、構造が複雑であり、必要なプロセス数が多い、製造コストが高い、歩留まりが低い、リードタイムが長いという問題があった。しかも、非特許文献１〜３に記載されたＭＥＭＳ構造を得るためには、ウェーハ上にＭＲ素子などの感磁素子を形成した後、スパッタリングやミリングなどの高温プロセスを行う必要があることから、高温プロセスによって感磁素子の特性が劣化するという問題があった。

したがって、本発明は、製造コストの増加や感磁素子の特性劣化を防止しつつ、１／ｆノイズを低減することが可能な磁気センサを提供することを目的とする。

本発明による磁気センサは、第１及び第２の外部磁性体と、第１の外部磁性体の端部と第２の外部磁性体の端部によって形成される第１の磁気ギャップの近傍に設けられた感磁素子を含むセンサチップと、第１及び第２の外部磁性体の端部を覆う変位領域と変位領域を弾性支持する支持領域とを含むＭＥＭＳチップとを備え、変位領域はバイパス磁性体層を含み、変位領域及び支持領域の少なくとも一方は圧電体層を含み、圧電体層に加える電圧によって第１の磁気ギャップとバイパス磁性体層の距離が変化することを特徴とする。

本発明によれば、センサチップとＭＥＭＳチップが別チップであることから、可変磁路と感磁素子を同じチップに集積する場合と比べて、製造コストを抑え、高温プロセスによる感磁素子の特性劣化を防止しつつ、１／ｆノイズを低減することが可能となる。

本発明において、支持領域は、変位領域の一端に接続された第１の接続部と、変位領域の他端に接続された第２の接続部とを含んでいても構わない。これによれば、変位領域が少なくとも２箇所から支持される両持ち構造となることから、変位領域を安定的に支持することが可能となる。

本発明において、ＭＥＭＳチップは、変位領域及び支持領域における厚みが選択的に低減されたメンブレン構造を有していても構わない。これによれば、変位領域の変位量を大きくすることが可能となる。

本発明において、変位領域は、ＭＥＭＳチップのメンブレン部に形成された複数の第１のスリットによって区画された領域に位置し、支持領域は、ＭＥＭＳチップのメンブレン部に形成され、変位領域を囲むように配置された複数の第２のスリットによって区画された領域に位置していても構わない。これによれば、変位領域の変位量を十分に確保することが可能となる。

本発明において、変位領域と、支持領域のうち第１のスリットと第２のスリットに挟まれた領域の両方に圧電体層が設けられていても構わない。これによれば、変位領域の変位量を増大させることが可能となる。

本発明において、センサチップは第１及び第２の磁性体層をさらに含み、感磁素子は、第１の磁性体層の端部と第２の磁性体層の端部によって形成される第２の磁気ギャップの近傍に設けられ、第１の外部磁性体は、第２の磁性体層と重なることなく第１の磁性体層と重なり、第２の外部磁性体は、第１の磁性体層と重なることなく第２の磁性体層と重なっても構わない。これによれば、感磁素子に磁束をより集中させることができるため、より高い検出感度を得ることが可能となる。

このように、本発明によれば、センサチップとＭＥＭＳチップが別チップであることから、可変磁路と感磁素子を同じチップに集積する場合と比べて、製造コストを抑え、高温プロセスによる感磁素子の特性劣化を防止しつつ、１／ｆノイズを低減することが可能となる。

図１は、本発明の好ましい実施形態による磁気センサの外観を示す略斜視図である。 図２は、磁気センサからＭＥＭＳチップ３０を取り外した状態を示す略斜視図である。 図３は、磁気センサから外部磁性体２１，２２及びＭＥＭＳチップ３０を取り外した状態を示す略斜視図である。 図４は、センサチップ１０から磁性体層Ｍ１，Ｍ２を除去した状態を示す略斜視図である。 図５は、センサチップ１０の主要部を示すｘｚ断面図である。 図６は、ＭＥＭＳチップ３０を裏面側から見た構造を示す略斜視図である。 図７は、ＭＥＭＳチップ３０を主面側から見た構造を示す略平面図である。 図８は、ＭＥＭＳチップ３０と外部磁性体２１，２２、磁性体層Ｍ１，Ｍ２及び感磁素子Ｒの位置関係を説明するための模式図である。 図９は、圧電構造体Ｐの構造を説明するための断面図である。 図１０は、変位領域３１が変位した状態を示す略斜視図である。 図１１は、第１の変形例によるＭＥＭＳチップ３０Ａの構造を示す略平面図である。 図１２は、第２の変形例によるＭＥＭＳチップ３０Ｂの構造を示す略斜視図である。 図１３は、第３の変形例によるＭＥＭＳチップ３０Ｃの構造を示す略斜視図である。 図１４は、ＭＥＭＳ構造を有する従来の磁気センサの模式図である。

以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。

図１は、本発明の好ましい実施形態による磁気センサの外観を示す略斜視図である。

図１に示すように、本実施形態による磁気センサは、ｘｚ面を主面とする回路基板６と、回路基板６の主面上に載置されたセンサチップ１０、第１及び第２の外部磁性体２１，２２、並びに、ＭＥＭＳチップ３０を備えている。図２には、ＭＥＭＳチップ３０を取り外した状態が示されており、第１の外部磁性体２１のｘ方向における先端部と第２の外部磁性体２２のｘ方向における先端部は、第１の磁気ギャップＧ１を形成している。

また、第１及び第２の外部磁性体２１，２２及びＭＥＭＳチップ３０を取り外した状態である図３に示すように、センサチップ１０はｘｙ面を構成する素子形成面１１を有している。図３に示すように、素子形成面１１上には感磁素子Ｒ、磁性体層Ｍ１，Ｍ２、端子電極Ｔ１１〜Ｔ１４が形成されている。感磁素子Ｒは、平面視で（ｚ方向から見て）磁性体層Ｍ１，Ｍ２によって形成される第２の磁気ギャップＧ２と重なる位置に設けられている。かかる構成により、ｘ方向の磁界が選択的に集磁され、集磁された磁界が感磁素子Ｒに印加されることになる。

外部磁性体２１，２２は、センサチップ１０に磁束を集める役割を果たし、いずれもフェライトなどの高透磁率材料によって構成される。外部磁性体２１，２２は、いずれもｘ方向を長手方向とする板状体である。外部磁性体２１，２２は、センサチップ１０とは別部材であり、センサチップ１０とともに回路基板６に固定されている。また、外部磁性体２１，２２の先端部分は、端子電極Ｔ１１〜Ｔ１４と干渉しないよう、切り欠きが設けられている。外部磁性体２１，２２うち、外部磁性体２１は磁性体層Ｍ２を覆うことなく磁性体層Ｍ１の一部を覆っており、外部磁性体２２は磁性体層Ｍ１を覆うことなく磁性体層Ｍ２の一部を覆っている。センサチップ１０と外部磁性体２１，２２のｚ方向における間隔はできるだけ小さいことが好ましく、密着していることがより好ましい。センサチップ１０と外部磁性体２１，２２を密着させるためには、両者間に接着剤を介在させるのではなく、センサチップ１０と外部磁性体２１，２２を密着させた状態で、接着剤を用いて基板６にこれらを固定することが好ましい。

図４は、センサチップ１０から磁性体層Ｍ１，Ｍ２を除去した状態を示す略斜視図である。

図４に示すように、感磁素子Ｒは、素子形成面１１上においてｙ方向に延在し、その一端が配線Ｌ１を介して端子電極Ｔ１１に接続され、他端が配線Ｌ２を介して端子電極Ｔ１２に接続されている。感磁素子Ｒは、磁束の向きによって電気抵抗が変化する素子であれば特に限定されず、例えばＭＲ素子などを用いることができる。感磁素子Ｒの固定磁化方向はｘ方向である。端子電極Ｔ１３，Ｔ１４は、図示しない補償コイルに接続される。補償コイルは、感磁素子Ｒに印加される磁界を打ち消すことによって、いわゆるクローズドループ制御を行うために用いられる。

図５は、センサチップ１０の主要部を示すｘｚ断面図である。

図５に示すように、センサチップ１０の素子形成面１１には、感磁素子Ｒが形成されている。感磁素子Ｒは絶縁層１２で覆われており、絶縁層１２の表面には、パーマロイなどからなる磁性体層Ｍ１，Ｍ２が形成されている。そして、平面視で（ｚ方向から見て）、感磁素子Ｒは磁性体層Ｍ１と磁性体層Ｍ２の間に位置する。これにより、磁気ギャップＧ２を通過する磁界が感磁素子Ｒに印加される。

但し、本発明において、感磁素子Ｒが平面視で磁性体層Ｍ１，Ｍ２間に位置することは必須でなく、磁性体層Ｍ１，Ｍ２からなる磁気ギャップＧ２の近傍、つまり、磁気ギャップＧ２によって形成される磁路上に感磁素子Ｒが配置されていれば足りる。また、磁気ギャップＧ２の幅と感磁素子Ｒの幅の関係についても特に限定されない。図５に示す例では、磁気ギャップＧ２のｘ方向における幅Ｇｘが感磁素子Ｒのｘ方向における幅Ｒｘよりも狭く、これにより、ｚ方向から見て磁性体層Ｍ１，Ｍ２と感磁素子Ｒが重なりＯＶを有している。

図６は、ＭＥＭＳチップ３０を裏面側から見た構造を示す略斜視図である。また、図７は、ＭＥＭＳチップ３０を主面側から見た構造を示す略平面図である。図８は、ＭＥＭＳチップ３０と外部磁性体２１，２２、磁性体層Ｍ１，Ｍ２及び感磁素子Ｒの位置関係を説明するための模式図である。

ＭＥＭＳチップ３０はシリコンなどからなるチップであり、図６〜図８に示すように、ｘｙ面を構成する主面３０ａと、主面３０ａとは反対側に位置し、メンブレン部３０ｃが形成された裏面３０ｂを有している。メンブレン部３０ｃとは、ｚ方向における厚みが選択的に薄くされた領域である。このようなメンブレン構造により、メンブレン部３０ｃのｚ方向への変位が可能となる。

メンブレン部３０ｃは、２つのスリットＳＬ１１，ＳＬ１２によって区画された変位領域３１と、変位領域３１を囲む４つのスリットＳＬ２１〜ＳＬ２４によって区画された支持領域３２を含む。支持領域３２のさらに外側には、４つのスリットＳＬ３１〜ＳＬ３４が形成されており、スリットＳＬ３１〜ＳＬ３４によって区画された領域も支持領域３２の一部を構成する。かかる構造により、変位領域３１は支持領域３２によって弾性支持され、ｚ方向への変位が可能となる。また、支持領域３２は、変位領域３１のｘ方向における一端に接続された第１の接続部３２ａと、変位領域３１のｘ方向における他端に接続された第２の接続部３２ｂを含んでおり、これによって変位領域３１を２箇所で弾性支持する。このような両持ち構造により、支持領域３２は、変位領域３１を安定的に支持することが可能となる。

ＭＥＭＳチップ３０の主面３０ａ側には、変位領域３１と重なる位置に圧電構造体Ｐとバイパス磁性体層Ｂの積層体ＢＰが形成され、支持領域３２と重なる位置に複数の圧電構造体Ｐが形成されている。圧電構造体Ｐの構造は図９に示すとおりであり、ＰＺＴなどの圧電材料からなる圧電体層４１と、その両面に形成された電極層４２，４３からなる。バイパス磁性体層Ｂは、パーマロイなどの高透磁率材料からなる金属箔であり、圧電構造体Ｐの表面に積層されることによって積層体ＢＰを構成する。圧電構造体Ｐやバイパス磁性体層Ｂは、ＭＥＭＳチップ３０の主面３０ａに半導体プロセスを用いて形成することができる。つまり、シリコンなどからなるチップの主面３０ａ側に半導体プロセスを用いて圧電構造体Ｐ及びバイパス磁性体層Ｂを形成した後、裏面３０ｂからエッチングを行うことによってメンブレン部３０ｃを形成し、さらに、複数のスリットＳＬ１１，ＳＬ１２，ＳＬ２１〜ＳＬ２４，ＳＬ３１〜ＳＬ３４を形成することにより、ＭＥＭＳチップ３０を作製することができる。

このような構造を有するＭＥＭＳチップ３０は、変位領域３１に設けられた積層体ＢＰが磁気ギャップＧ１と重なるよう、基板６上に固定される。ＭＥＭＳチップ３０と外部磁性体２１，２２のｚ方向における間隔はできるだけ小さいことが好ましく、密着していることがより好ましい。ＭＥＭＳチップ３０と外部磁性体２１，２２を密着させるためには、両者間に接着剤を介在させるのではなく、ＭＥＭＳチップ３０と外部磁性体２１，２２を密着させた状態で、接着剤を用いて基板６にこれらを固定することが好ましい。また、積層体ＢＰはバイパス磁性体層Ｂが上側となるよう形成し、これにより、バイパス磁性体層Ｂと外部磁性体２１，２２を密着させることが好ましい。

そして、電極層４２，４３に駆動電圧を加えると圧電体層４１が変形することから、変位領域３１がｚ方向に変位し、磁気ギャップＧ１とバイパス磁性体層Ｂの距離が変化する。つまり、電極層４２，４３に駆動電圧を印加していない状態においては、変位領域３１は平坦であり、バイパス磁性体層Ｂと外部磁性体２１，２２は接しているか、或いは、非常に近接した状態に保たれる。このため、この状態で外部磁性体２１，２２を介して取り込まれた磁界のうち、一部は磁性体層Ｍ１，Ｍ２を介して感磁素子Ｒに印加されるものの、大部分は、変位領域３１上に形成されたバイパス磁性体層Ｂをバイパスする。つまり、磁気ギャップＧ１が磁気的に短絡された状態となる。バイパス磁性体層Ｂによってバイパスされた磁界成分は、感磁素子Ｒには印加されないため、磁気センサの検出感度は低くなる。

一方、電極層４２，４３に駆動電圧を印加すると圧電体層４１が収縮するため、図１０に示すように、変位領域３１と磁気ギャップＧ１が離れるよう、ｚ方向に変位する。その結果、変位領域３１上に形成されたバイパス磁性体層Ｂは、磁気ギャップＧ１によって形成される磁路からの距離が離れることから、外部磁性体２１，２２を介して取り込まれた磁界の大部分が感磁素子Ｒに印加され、バイパス磁性体層Ｂを経由する磁界は僅かとなる。このため、磁気センサの検出感度は高くなる。

したがって、電極層４２，４３に所定の周波数を有する駆動電圧を印加すれば、駆動電圧の周波数をサンプリング周波数として、感磁素子Ｒの出力信号が振幅変調される。そして、振幅変調された出力信号を復調することにより、１／ｆノイズが低減された測定結果を得ることが可能となる。一例として、測定対象となる磁界の周波数成分が０．１Ｈｚ〜１ｋＨｚといった低周波帯である場合、１／ｆノイズによってＳ／Ｎ比が低下するため、測定対象となる磁界が特に微弱である場合には測定困難となる。しかしながら、本実施形態による磁気センサを用いれば、出力信号を任意のサンプリング周波数にて振幅変調できることから、例えばサンプリング周波数を数ｋＨｚに設定することにより、１／ｆノイズの影響をほとんど除去することが可能となる。

ここで、圧電構造体Ｐを形成する位置については、変位領域３１をｚ方向に変位可能である限り特に限定されず、変位領域３１にのみ形成しても構わないし、支持領域３２にのみ形成しても構わない。本実施形態においては、圧電構造体Ｐを変位領域３１と支持領域３２の両方に形成することにより、変位領域３１の変位量を増大させている。特に、支持領域３２においては、スリットＳＬ１１，ＳＬ１２とスリットＳＬ２１，ＳＬ２２に挟まれた領域、スリットＳＬ１１，ＳＬ１２とスリットＳＬ２３，ＳＬ２４３に挟まれた領域、スリットＳＬ２１，ＳＬ２２とスリットＳＬ３２に挟まれた領域、スリットＳＬ２３，ＳＬ２４とスリットＳＬ３４に挟まれた領域、スリットＳＬ１１とスリットＳＬ３１に挟まれた領域、スリットＳＬ１２とスリットＳＬ３２に挟まれた領域にそれぞれ圧電構造体Ｐを形成することにより、十分な変位量を確保している。

以上説明したように、本実施形態による磁気センサは、感磁素子Ｒの出力信号を振幅変調するＭＥＭＳチップ３０を備えていることから、１／ｆノイズを低減することが可能となる。しかも、ＭＥＭＳチップ３０はセンサチップ１０とは別チップであることから、製造コストの増大や、高温プロセスによる感磁素子Ｒの特性劣化を防止することが可能となる。さらに、本実施形態においては、センサチップ１０とＭＥＭＳチップ３０を直接重ねるのではなく、センサチップ１０とＭＥＭＳチップ３０の間に磁気ギャップＧ１を有する外部磁性体２１，２２を介在させていることから、ｘ方向の磁界の選択性を大幅に高めることが可能となる。

図１１は、第１の変形例によるＭＥＭＳチップ３０Ａの構造を示す略平面図である。図１１に示すＭＥＭＳチップ３０Ａは、スリットＳＬ２１〜ＳＬ２４の端部からそれぞれ斜め方向に延在するスリットＳＬ４１〜ＳＬ４４が追加されている点において、上述したＭＥＭＳチップ３０と相違している。このようなスリットＳＬ４１〜ＳＬ４４を設ければ、変位領域３１の変位量をより増大させることが可能となる。

図１２は、第２の変形例によるＭＥＭＳチップ３０Ｂの構造を示す略斜視図である。図１２に示すＭＥＭＳチップ３０Ｂは、スリットＳＬ２１〜ＳＬ２４が省略されている点において、上述したＭＥＭＳチップ３０と相違している。このように、支持領域３２がスリットＳＬ２１〜ＳＬ２４に囲まれた領域とスリットＳＬ３１〜ＳＬ３４に囲まれた領域からなる二重構造である点は必須でない。

図１３は、第３の変形例によるＭＥＭＳチップ３０Ｃの構造を示す略斜視図である。図１３に示すＭＥＭＳチップ３０Ｃは、スリットＳＬ５１，ＳＬ５２，ＳＬ６１〜ＳＬ６４，ＳＬ７１，ＳＬ７２，ＳＬ８１，ＳＬ８２を有しており、変位領域３１は支持領域３２によって６箇所で弾性支持されている。このように、変位領域３１をｚ方向に変位可能である限り、スリットの数や形状は特に限定されない。

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

１，２ 磁路
３ 可変磁路
４ ＧＭＲ素子
６ 回路基板
１０ センサチップ
１１ 素子形成面
１２ 絶縁層
２１，２２ 外部磁性体
３０，３０Ａ〜３０Ｃ ＭＥＭＳチップ
３０ａ ＭＥＭＳチップの主面
３０ｂ ＭＥＭＳチップの裏面
３０ｃ メンブレン部
３１ 変位領域
３２ 支持領域
３２ａ，３２ｂ 接続部
４１ 圧電体層
４２，４３ 電極層
Ｂ バイパス磁性体層
ＢＰ 積層体
Ｇ１，Ｇ２ 磁気ギャップ
Ｌ１，Ｌ２ 配線
Ｍ１，Ｍ２ 磁性体層
Ｐ 圧電構造体
Ｒ 感磁素子
ＳＬ１１，ＳＬ１２，ＳＬ２１〜ＳＬ２４，ＳＬ３１〜ＳＬ３４，ＳＬ４１〜ＳＬ４４，ＳＬ５１，ＳＬ５２，ＳＬ６１〜ＳＬ６４，ＳＬ７１，ＳＬ７２，ＳＬ８１，ＳＬ８２ スリット
Ｔ１１〜Ｔ１４ 端子電極

Claims (6)

1. 第１及び第２の外部磁性体と、
   前記第１の外部磁性体の端部と前記第２の外部磁性体の端部によって形成される第１の磁気ギャップの近傍に設けられた感磁素子を含むセンサチップと、
   前記第１及び第２の外部磁性体の前記端部を覆う変位領域と、前記変位領域を弾性支持する支持領域とを含むＭＥＭＳチップと、を備え、
   前記変位領域はバイパス磁性体層を含み、
   前記変位領域及び前記支持領域の少なくとも一方は圧電体層を含み、前記圧電体層に加える電圧によって前記第１の磁気ギャップと前記バイパス磁性体層の距離が変化することを特徴とする磁気センサ。
2. 前記支持領域は、前記変位領域の一端に接続された第１の接続部と、前記変位領域の他端に接続された第２の接続部とを含むことを特徴とする請求項１に記載の磁気センサ。
3. 前記ＭＥＭＳチップは、前記変位領域及び前記支持領域における厚みが選択的に低減されたメンブレン構造を有することを特徴とする請求項１又は２に記載の磁気センサ。
4. 前記変位領域は、前記ＭＥＭＳチップのメンブレン部に形成された複数の第１のスリットによって区画された領域に位置し、
   前記支持領域は、前記ＭＥＭＳチップのメンブレン部に形成され、前記変位領域を囲むように配置された複数の第２のスリットによって区画された領域に位置することを特徴とする請求項３に記載の磁気センサ。
5. 前記変位領域と、前記支持領域のうち前記第１のスリットと前記第２のスリットに挟まれた領域の両方に前記圧電体層が設けられていることを特徴とする請求項４に記載の磁気センサ。
6. 前記センサチップは、第１及び第２の磁性体層をさらに含み、
   前記感磁素子は、前記第１の磁性体層の端部と前記第２の磁性体層の端部によって形成される第２の磁気ギャップの近傍に設けられ、
   前記第１の外部磁性体は、前記第２の磁性体層と重なることなく前記第１の磁性体層と重なり、
   前記第２の外部磁性体は、前記第１の磁性体層と重なることなく前記第２の磁性体層と重なることを特徴とする請求項１乃至５のいずれか一項に記載の磁気センサ。

Images