JP2023118067A - 積層型電子部品 - Google Patents

Abstract

【課題】従来よりも低い等価直列抵抗を有するとともに、より薄いＴサイズを満す積層型電子部品を提供する。【解決手段】積層型電子部品は、互いに対向する第１、第２面、第１、第２面と連結され互いに対向する第３、第４面を含み、複数の誘電体層１１１及び複数の誘電体層の間に配置されて第３、第４面に露出する複数の内部電極１２１、１２２を含む本体１１０と、本体に配置されて複数の内部電極と接続される外部電極２００、３００と、を含む。外部電極は、第３、第４面を夫々カバーする第１、第２めっき層１３１、１３２と、第１、第２面の一部をカバーし、第１めっき層の一側面及び一側面が接する第１電極層１４１と、第１、第２面の一部をカバーし、第２めっき層の一側面及び一側面が接する第２電極層１４２と、第１、第２めっき層をそれぞれカバーする第３、第４めっき層１５１、１５２と、を含む。【選択図】図２

Description

本発明は、積層型電子部品に関するものである。

積層型電子部品の一つである積層型セラミックキャパシタ（Ｍｕｌｔｉ－ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ、ＭＬＣＣ）は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、スマートフォン及び携帯電話など、様々な電子製品の印刷回路基板に装着され、電気を充電又は放電させる役割を果たすチップ型のコンデンサである。

このような積層型セラミックキャパシタは、小型でありながらも高容量が保障され、実装が容易であるという利点により、様々な電子装置の部品として使用されることができる。最近、電子装置の部品が小型化するにつれて、積層型セラミックキャパシタの超小型化及び高容量化に対する要求が増加している。

かかる超小型化及び高容量化に対する要求の流れに応じて、積層型セラミックキャパシタの有効容量を増加させ、サイズを減少させるためには、誘電体層及び内部電極の薄層化が必須である。また、容量に関与しないマージン部及び外部電極も薄く設計するほど有利である。

本発明の様々な目的の一つは、従来よりも低い等価直列抵抗（ＥＳＲ；Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔｏｒ）を有するとともに、より薄いＴサイズを満たすことにより、小型化を実現可能な積層型電子部品を提供することである。

また、本発明のさらに他の様々な目的の一つは、外部電極に対する固着強度を低下させることなく、接触性が改善された積層型電子部品を提供することである。

但し、本発明の目的は上述の内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。

本発明の一実施形態は、互いに対向する第１及び第２面、上記第１及び第２面と連結され、互いに対向する第３及び第４面を含み、複数の誘電体層及び上記複数の誘電体層の間に配置されて上記第３及び第４面に露出する複数の内部電極を含む本体と、上記本体に配置されて上記複数の内部電極と接続される外部電極と、を含み、上記外部電極は、上記第３及び第４面をそれぞれカバーする第１及び第２めっき層と、上記第１及び第２面の一部をカバーし、上記第１めっき層の一側面及び一側面が接する第１電極層と、上記第１及び第２面の一部をカバーし、上記第２めっき層の一側面及び一側面が接する第２電極層と、上記第１及び第２めっき層をそれぞれカバーする第３及び第４めっき層と、を含む、積層型電子部品を提供する。

本発明の様々な効果の一つは、従来よりも低い等価直列抵抗（ＥＳＲ；Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔｏｒ）を有するとともに、より薄いＴサイズを満たすことにより、小型化を実現可能な積層型電子部品を提供することができる。

また、本発明のさらに他の様々な効果の一つは、外部電極に対する固着強度を低下させることなく、接触性が改善された積層型電子部品を提供することができる。

但し、本発明の多様かつ有益な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。

本発明の一実施形態による積層型電子部品を概略的に示す斜視図である。 図１のＩ－Ｉ'線に沿った断面図を概略的に示すものである。 図１のＩＩ－ＩＩ'線に沿った断面図を概略的に示すものである。 本発明の一実施形態による誘電体層及び内部電極が積層された本体を分解して概略的に示す分解斜視図である。

以下では、具体的な実施形態及び添付の図面を参照して本発明の実施形態を説明する。しかし、本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は、通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどは、より明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）されることがあり、図面上の同一の符号で示される要素は同一の要素である。

そして、図面において、本発明を明確に説明するために説明と関係のない部分は省略し、複数の層及び領域を明確に表現するために厚さを拡大して示している。なお、同一思想の範囲内の機能が同一である構成要素については、同一の参照符号を用いて説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」と言うとき、これは特に反対になる記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

図面において、Ｘ方向は第１方向、長さ方向、又はＬ方向と理解することができ、Ｙ方向は第２方向、幅方向、又はＷ方向と理解することができ、Ｚ方向は第３方向、厚さ方向、積層方向、又はＴ方向と理解することができるが、これに制限されるものではない。

［積層型電子部品］
図１は、本発明の一実施形態による積層型電子部品の斜視図を概略的に示すものであり、図２は、図１のＩ－Ｉ'線に沿った断面図を概略的に示すものであり、図３は、図１のＩＩ－ＩＩ'線に沿った断面図を概略的に示すものであり、図４は、本発明の一実施形態による誘電体層及び内部電極が積層された本体を分解して概略的に示す分解斜視図である。

以下、図１～図４を参照して、本発明の一実施形態による積層型電子部品について詳細に説明する。

本発明の一実施形態による積層型電子部品１００は、複数の誘電体層１１１及び上記複数の誘電体層の間に配置される複数の内部電極１２１、１２２を含む本体と、上記本体に配置されて上記複数の内部電極と接続される外部電極２００、３００とを含む。

本体１１０は、複数の誘電体層１１１及び上記複数の誘電体層１１１の間に配置された内部電極１２１、１２２を含む。上記本体において、誘電体層１１１及び内部電極１２１、１２２は交互に積層されている。

本体１１０の具体的な形状に特に制限はないが、図示のように、本体１１０は六面体形状又はこれと類似の形状からなってもよい。焼成過程で本体１１０に含まれたセラミック粉末の収縮により、本体１１０は完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。

本体１１０は、互いに対向する第１及び第２面１、２、上記第１及び第２面と連結され、互いに対向する第３及び第４面３、４を含む。具体的に、上記本体１１０は、厚さ方向（Ｚ方向）に互いに対向する第１及び第２面１、２、上記第１及び第２面１、２と連結され、長さ方向（Ｘ方向）に互いに対向する第３及び第４面３、４、第１及び第２面１、２と連結され、第３及び第４面３、４と連結され、幅方向（Ｙ方向）に互いに対向する第５及び第６面５、６を有することができる。

本体１１０を形成する複数の誘電体層１１１は焼成された状態であって、隣接する誘電体層１１１間の境界は走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。

本発明の一実施形態によると、上記誘電体層１１１を形成する原料は、十分な静電容量が得られる限り特に制限されない。例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料又はチタン酸ストロンチウム系材料などを用いることができる。上記チタン酸バリウム系材料は、ＢａＴｉＯ_３系セラミック粉末を含むことができ、上記セラミック粉末の例示として、ＢａＴｉＯ_３、ＢａＴｉＯ_３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）等が一部固溶した（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３又はＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３等が挙げられる。

上記誘電体層１１１を形成する材料としては、チタン酸バリウム（ＢａＴｉＯ_３）などのパウダーに、本発明の目的に応じて様々なセラミック添加剤、有機溶剤、結合剤、分散剤などを添加することができる。

内部電極１２１、１２２は、誘電体層１１１と厚さ方向（Ｚ方向）に交互に配置されることができる。内部電極は、第１内部電極１２１及び第２内部電極１２２を含むことができる。第１及び第２内部電極１２１、１２２は、本体１１０を構成する誘電体層１１１を間に挟んで互いに対向するように交互に配置され、本体１１０の第３面及び第４面３、４にそれぞれ露出することができる。

図２を参照すると、第１内部電極１２１は第４面４と離隔し、第３面３を介して露出し、第２内部電極１２２は第３面３と離隔し、第４面４を介して露出することができる。

すなわち、第１及び第２内部電極１２１、１２２は、それぞれ本体の長さ方向（Ｘ方向）の両端面である第３面３及び第４面４に交番して露出し、第１及び第２外部電極２００、３００にそれぞれ露出することができる。第１内部電極１２１は、第２外部電極３００とは連結されず、第１外部電極２００と連結される。また、第２内部電極１２２は、第１外部電極２００とは連結されず、第２外部電極３００と連結される。したがって、第１内部電極１２１は第４面４において一定距離離隔して形成され、第２内部電極１２２は第３面３において一定距離離隔して形成される。

このとき、第１及び第２内部電極１２１、１２２は、中間に配置された誘電体層１１１によって互いに電気的に分離されてもよい。第１及び第２内部電極１２１、１２２を形成する材料は特に制限されず、例えば、パラジウム（Ｐｄ）、パラジウム－銀（Ｐｄ－Ａｇ）合金等の貴金属材料、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち１つ以上の物質からなる導電性ペーストを用いて形成することができる。

上記導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法等を使用することができ、本発明はこれに限定されるものではない。図４を参照すると、本体１１０は、第１内部電極１２１が印刷されたセラミックグリーンシートと第２内部電極１２２が印刷されたセラミックグリーンシートとを交互に積層した後、焼成して形成することができる。

一方、内部電極１２１、１２２の平均厚さｔｅは特に限定する必要がない。但し、積層型電子部品の小型化及び高容量化のために、内部電極１２１、１２２の平均厚さｔｅは１００ｎｍ～１．５μｍの範囲であってもよい。

上述した内部電極１２１、１２２の平均厚さｔｅの測定方法については特に限定しない。但し、一例として、任意の１０個の積層型電子部品１００のサンプルについて、内部電極１２１、１２２の平均厚さｔｅは本体１１０の長さ及び厚さ方向（Ｌ－Ｔ）の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージをスキャンして測定することができる。

例えば、本体１１０のＹ方向（幅方向）の中央部で切断したＸ及びＺ方向（長さ及び厚さ方向）の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出された任意の第１及び第２内部電極１２１、１２２について、長さ方向に等間隔である３０個の地点でその厚さを測定して平均値を測定することができる。

本体１１０は、本体１１０の内部に配置され、誘電体層１１１を間に挟んで互いに対向するように配置される第１内部電極１２１及び第２内部電極１２２を含んで容量が形成される容量形成部Ａと、上記容量形成部Ａの上部及び下部に形成されたカバー部１１２、１１３とを含むことができる。

また、上記容量形成部Ａは、キャパシタの容量形成に寄与する部分であって、誘電体層１１１を間に挟んで複数の第１及び第２内部電極１２１、１２２を繰り返し積層して形成されてもよい。

上記上部カバー部１１２及び下部カバー部１１３は、単一の誘電体層又は２つ以上の誘電体層を容量形成部Ａの上下面にそれぞれ厚さ方向に積層して形成することができ、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

上記上部カバー部１１２及び下部カバー部１１３は内部電極を含まず、誘電体層１１１と同じ材料を含むことができる。すなわち、上記上部カバー部１１２及び下部カバー部１１３はセラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系セラミック材料を含むことができる。

一方、カバー部１１２、１１３の厚さは特に限定する必要はない。但し、積層型電子部品の小型化及び高容量化をより容易に達成するために、カバー部１１２、１１３の厚さｔｐは２０μｍ以下であってもよい。

また、上記容量形成部Ａの側面にはマージン部１１４、１１５が配置されることができる。マージン部１１４、１１５は、本体１１０の第６面６に配置されたマージン部１１４と、第５面５に配置されたマージン部１１５とを含むことができる。すなわち、マージン部１１４、１１５は、上記セラミック本体１１０の幅方向Ｙの両側面に配置されてもよい。

マージン部１１４、１１５は、図３に示すように、上記本体１１０を幅－厚さ（Ｗ－Ｔ）方向に切断した断面において、第１及び第２内部電極１２１、１２２の両端と本体１１０の境界面との間の領域を意味することができる。マージン部１１４、１１５は、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

マージン部１１４、１１５は、セラミックグリーンシート上にマージン部が形成される箇所を除き、導電性ペーストを塗布して内部電極を形成することにより形成されたものであってもよい。或いは、内部電極１２１、１２２による段差を抑制するために、積層後の内部電極が本体の第５及び第６面５、６に露出するように切断した後、単一の誘電体層又は２つ以上の誘電体層を容量形成部Ａの両側面に幅方向に積層してマージン部１１４、１１５を形成することもできる。

外部電極２００、３００は本体１１０に配置され、内部電極１２１、１２２と連結される。図２に示すように、本体１１０の第３及び第４面３、４にそれぞれ配置され、第１及び第２内部電極１２１、１２２とそれぞれ連結された第１及び第２外部電極２００、３００を含むことができる。

本実施形態では、積層型電子部品１００が２つの外部電極２００、３００を有する構造について説明しているが、外部電極２００、３００の個数や形状などは内部電極１２１、１２２の形態やその他の目的に応じて変更することができる。

積層型セラミックキャパシタに対する超小型化及び高容量化への要求が続いており、有効容量を増加させ、サイズを減少させるためには、内部電極と誘電体層の薄層化だけでなく、容量に関与しないマージン部や外部電極も薄く設計することが有利である。

このとき、外部電極は内部電極と外部回路とを電気的に連結させ、チップが基板に物理的に固定できるように機能する。ところで、外部電極のうち、本体の第３及び第４面（又は、Ｗ－Ｔ面）上に形成される外部電極は、内部電極との電気的連結性を実現する部分である。これに対し、本体の第１及び第２面（又は、Ｌ－Ｗ面）や第５及び第６面（又は、Ｌ－Ｔ面）の一部上に形成される外部電極（即ち、バンド部）は基板との固着のために必要な部分である。

但し、ガラスが含まれる焼結タイプの外部電極の場合、セラミック素体との接着力が高く、優れた固着強度を有するが、焼結条件が適正でないときは、ガラス挙動により内部電極との接触性を低下させるおそれがある。

そこで、本発明者らは、上述した問題を解決するために鋭意研究を重ねた結果、外部電極として、本体の第１及び第２面（又は、第５及び第６面）の一部直上にはガラスが含まれない電極層を配置し、第３及び第４面の直上にはめっき層を配置した構造を提案するに至った。

したがって、本発明によると、従来よりも低い等価直列抵抗（ＥＳＲ；Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔｏｒ）を有するとともに、より薄いＴサイズを満たすことにより、小型化を実現可能な積層型電子部品を提供することができる。さらに、外部電極に対する固着強度を低下させることなく、接触性が改善された積層型電子部品を提供することができる。

具体的な本発明の一実施形態による積層型電子部品の概略的な構造を図２に示す。具体的に、外部電極２００、３００は、本体１１０の第３及び第４面３、４をそれぞれカバーする第１及び第２めっき層１３１、１３２を含む。したがって、図２に示すように、本体１１０の第３面３は第１めっき層１３１がカバーし、本体１１０の第４面４は第２めっき層１３２がカバーする。

本発明の一実施形態によると、第１及び第２めっき層１３１、１３２は、電気伝導性に優れた材料を用いることができ、代表的には、導電性金属を用いることができる。第１及び第２めっき層１３１、１３２に含まれる導電性金属の例として銅（Ｃｕ）等が挙げられ、第１及び第２めっき層１３１、１３２は銅を主成分として含む（すなわち、銅を８０重量％以上含む）ことができる。

したがって、本発明の一実施形態によると、第１及び第２めっき層１３１、１３２は銅めっき層であってもよい。通常に、基板との固着を目的として形成する第１及び第２面（又は、Ｌ－Ｗ面）や第５及び第６面（又は、Ｌ－Ｔ面）の一部上に配置される外部電極は、ディッピング（ｄｉｐｐｉｎｇ）方式で形成されていた。しかし、ディッピング方式でのみ外部電極を形成すると、角切れに弱いため耐湿信頼性を確保しにくく、Ｔサイズの制御が困難であるため薄膜化に不利であった。

これにより、従来技術では、外部電極の薄膜化のために、第１及び第２面（又は、Ｌ－Ｗ面）の一部上にニッケル電極層を形成した。また、上述したニッケル電極層と第３及び第４面（又は、Ｗ－Ｔ面）の一部をカバーするように銅電極層が形成された構造が開発された。このとき、ニッケル電極層はガラスを含まない焼結タイプで作製され、銅電極層はガラスが含まれたペーストを用いて焼結タイプで作製された。

しかし、上述した技術では、ガラスが含まれた焼結タイプのペーストを用いて、本体１１０の第３及び第４面３、４上に配置される銅電極層が作製されるため、焼結条件が適正でないと、ガラスの挙動による内部電極との接触性の低下という問題が生じた。

そこで、本発明では、本体１１０の第１及び第２面１、２の一部上にニッケル電極層を形成した後、内部電極が露出する本体１１０の第３及び第４面３、４に銅電極層ではなく、銅めっき層を形成することにより、電気的連結性を確保可能であることを見出した。

すなわち、上述した第３及び第４面３、４をそれぞれカバーするように第１及び第２めっき層１３１、１３２を形成する際には、ガラスが含まれたペーストの代わりに、銅金属を直接めっきすることにより内部電極との接触性を改善することが期待できる。

本発明によると、第１及び第２面１、２の一部上に形成されたニッケル電極層の上には、酸化層が形成されて銅が成長しないのに対し、上述のニッケル電極層が形成されていない第３及び第４面３、４上にのみ銅めっき層として上述の第１及び第２めっき層１３１、１３２がそれぞれ形成される。これにより、Ｔサイズの減少及び有効体積の確保が可能となる。

また、外部電極２００、３００は、上述した本体１１０の第３及び第４面３、４をカバーする第１及び第２めっき層１３１、１３２を含むとともに、本体１１０の第１及び第２面１、２の一部をカバーする第１及び第２電極層１４１、１４２を含む。したがって、図２に示すように、本体１１０の長さ方向（Ｘ方向）に両端部上にそれぞれ第１電極層１４１と、第２電極層１４２とが配置される。言い換えれば、長さ方向（Ｘ方向）に、ある一端部の第１及び第２面１、２上に第１電極層１４１が配置され、同時に長さ方向（Ｘ方向）に他の一端部の第１及び第２面１、２上に第２電極層１４２が配置される。

このとき、本発明の一実施形態によると、第１及び第２電極層１４１、１４２は、上述した本体１１０の第１及び第２面１、２の一部をカバーすると同時に、第５及び第６面５、６の一部もカバーすることができる。

すなわち、本発明の一実施形態によると、本体１１０の第１及び第２面１、２と、第５及び第６面５、６の一部をカバーするように、本体の長さ方向（Ｘ方向）の両端部であるバンド部上に、第１及び第２電極層１４１、１４２が備えられることができる。

このとき、第１電極層１４１の一側面は第１めっき層１３１の一側面と接し、第２電極層１４２の一側面は、第２めっき層１３２の一側面と接する。上述したように、本発明による積層型電子部品を製造するためには、本体１１０の第１及び第２面１、２の一部上に第１及び第２電極層を先に形成した後、第３及び第４面上に第１及び第２めっき層を形成する。そのため、図２に示すように、第１電極層１４１の一側面は、第１めっき層１３１の一側面と接し、第２電極層１４２の一側面は、第２めっき層１３２の一側面と接するように形成される。

一方、本発明の一実施形態によると、非常に薄いＴサイズの確保及び外部電極の薄膜化のために、第１及び第２電極層１４１、１４２はガラスを含まない焼結タイプで形成されることができる。さらに、図２のように、本体１１０の第１及び第２面１、２（又は、第５及び第６面５、６上に備えられる外部電極領域は、後述する第５及び第６めっき層１６１、１６２の下部に第３及び第４めっき層１５１、１５２が存在しないため、半田付け性の低下を防止するためにも、第１及び第２電極層１４１、１４２がガラスのない焼結タイプで形成されなければならない。このようなガラスのない焼結タイプで第１及び第２電極層１４１、１４２を形成する方法としては、スパッタリング法等が挙げられる。

また、本発明の一実施形態によると、第１及び第２電極層１４１、１４２は、電気伝導性に優れた材料を用いることができ、代表的には、導電性金属を用いることができる。第１及び第２電極層１４１、１４２に含まれる導電性金属の例としてはニッケル（Ｎｉ）等が挙げられ、第１及び第２電極層１４１、１４２は、ニッケルを主成分として含む（すなわち、ニッケルを８０重量％以上含む）ことができる。したがって、本発明の一実施形態によると、第１及び第２電極層１４１、１４２はニッケル電極層であってもよい。

また、外部電極２００、３００は、上述した第１及び第２めっき層１３１、１３２をそれぞれカバーする第３及び第４めっき層１５１、１５２を含む。したがって、図２に示すように、第３めっき層１５１は第１めっき層１３１をカバーし、第４めっき層１５２は第２めっき層１３２をカバーする。

本発明の一実施形態によると、第３及び第４めっき層１５１、１５２は電気伝導性に優れた材料を用いることができ、代表的には、導電性金属を用いることができる。但し、第３めっき層１５１は第１めっき層１３１と異なる導電性金属材料を用い、第４めっき層１５２は第２めっき層１３２と異なる導電性金属材料を用いる。したがって、一例として、第３及び第４めっき層１５１、１５２に含まれる導電性金属の例としてニッケル（Ｎｉ）等が挙げられ、第３及び第４めっき層１５１、１５２は、ニッケルを主成分とする（すなわち、ニッケルを８０重量％以上含む）ことができる。したがって、本発明の一実施形態によると、第３及び第４めっき層１５１、１５２はニッケルめっき層であってもよい。

本発明において、第３及び第４めっき層１５１、１５２は、下部に備えられる第１及び第２めっき層１３１、１３２の導電性金属成分の浸出（ｌｅａｃｈｉｎｇ）不良を防止する目的で形成される。したがって、第１及び第２めっき層１３１、１３２の代表的な一例である銅めっき層におけるＣｕの浸出不良を防止するために、他の導電性成分を用いて第３及び第４めっき層を配置する。

一方、本発明の一実施形態によると、上述したように、製造過程中に、第１及び第２電極層１４１、１４２を形成した後には、上記第１及び第２電極層上に存在する酸化層のため、図２に示すように、銅めっき層である第１及び第２めっき層１３１、１３２上にのみ第３及び第４めっき層１５１、１５２が形成されることができる。したがって、本発明の一実施形態によると、第１及び第２電極層１４１、１４２上には、第３及び第４めっき層（例えば、ニッケルめっき層）を備えなくてもよい。

本発明の一実施形態によると、第１及び第２電極層１４１、１４２が第３及び第４めっき層１５１、１５２（例えば、ニッケルめっき層）と接触する割合は１０％以下であってもよい。

このとき、上述した第１及び第２電極層１４１、１４２が第３及び第４めっき層１５１、１５２と接触する割合の測定方法については特に限定しない。但し、一例として、任意の１０個の積層型電子部品１００のサンプルについて、本体１１０のＹ方向（幅方向）の中央部で切断したＸ及びＺ方向（長さ及び厚さ方向）の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）により１０００倍以上の倍率でスキャンしたイメージから抽出された外部電極を基準として測定可能である。

したがって、図２のような積層型電子部品１００の断面を基準として、第１及び第２電極層１４１、１４２が本体１１０と接触する表面を除く全表面の長さＬ１に対して、上記全表面の長さのうち、第３及び第４めっき層１５１、１５２と接触する表面の長さＬ２の割合（Ｌ２／Ｌ１×１００）を測定することにより求めることができる。

一方、本発明の一実施形態によると、第１及び第２めっき層１３１、１３２が第３及び第４めっき層１５１、１５２（例えば、ニッケルめっき層）と接触する割合は８０％以上であってもよい。

このとき、上述した第１及び第２めっき層１３１、１３２が第３及び第４めっき層１５１、１５２（例えば、ニッケルめっき層）と接触する割合の測定方法については特に限定しない。但し、一例として、任意の１０個の積層型電子部品１００のサンプルについて、本体１１０のＹ方向（幅方向）の中央部で切断したＸ及びＺ方向（長さ及び厚さ方向）の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）により１０００倍以上の倍率でスキャンしたイメージから抽出された外部電極を基準として測定可能である。

したがって、図２のような積層型電子部品１００の断面を基準として、第１及び第２めっき層１３１、１３２が本体１１０と接触する表面を除く全表面の長さＬ３に対して、上記全表面の長さのうち、第３及び第４めっき層１５１、１５２と接触する表面の長さＬ４の割合（Ｌ４／Ｌ３×１００）を測定することにより求めることができる。

また、本発明の一実施形態によると、第３めっき層１５１の一側面は第１電極層１４１の一側面と接することができ、第４めっき層１５２の一側面は第２電極層１４２の一側面と接することができる。上述したように、第１及び第２電極層１４１、１４２を形成した後、第１及び第２めっき層１３１、１３２を形成してから、次いで第３及び第４めっき層１５１、１５２を形成することができる。したがって、第３めっき層１５１の一側面が第１電極層１４１の一側面と接し、第４めっき層１５２の一側面が第２電極層１４２と接するように形成されることができる。このとき、第３めっき層１５１及び第４めっき層１５２は電解めっき方式で形成されてもよい。電解めっき方式を用いて、第１及び第２めっき層１３１、１３２上にのみＮｉめっき層が形成されてもよく、酸化層が形成された第１及び第２電極層１４１、１４２（例えば、Ｎｉ電極層）上にはＮｉめっき層が形成されなくてもよい。

したがって、本発明の一実施形態によると、第１めっき層１３１の平均厚さと第３めっき層１５１の平均厚さの和は、第１電極層１４１の平均厚さより小さい又は同じであることができる。同様に、第２めっき層１３２の平均厚さと第４めっき層１５２の平均厚さの和は、第２電極層１４２の平均厚さより小さい又は同じであることができる。

このとき、上述した各層の厚さの測定方法については特に限定しない。但し、一例として、任意の１０個の積層型電子部品１００のサンプルについて、本体１１０のＹ方向（幅方向）の中央部で切断したＸ及びＺ方向（長さ及び厚さ方向）の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）により１０００倍以上の倍率でスキャンしたイメージから抽出された外部電極を基準として測定可能である。

例えば、図２のような積層型電子部品１００の断面を基準として、第１～第４めっき層１３１、１３２、１５１、１５２の平均厚さは、長さ方向（Ｘ方向）に測定される任意の等間隔である１０個の地点における各層の厚さの平均値を求めることで測定可能である。また、第１及び第２電極層１４１、１４２の平均厚さは、厚さ方向（Ｚ方向）に測定される任意の等間隔である１０個の地点における各第１及び第２電極層の厚さの平均値を求めることで測定可能である。

一方、本発明の一実施形態によると、上記積層型電子部品は、第１電極層１４１及び第３めっき層１５１をカバーする第５めっき層１６１と、第２電極層１４２及び第４めっき層１５２をカバーする第６めっき層１６２と、をさらに含むことができる。

本発明の一実施形態によると、第５及び第６めっき層１６１、１６２は、電気伝導性に優れた材料を用いることができ、代表的には導電性金属を用いることができる。

このとき、第５及び第６めっき層１６１、１６２の種類を特に限定しないが、第３及び第４めっき層１５１、１５２とは異なる導電性金属材料を用いることができる。一例として、第５及び第６めっき層１６１、１６２に含まれる導電性金属の例として錫（Ｓｎ）等が挙げられ、第５及び第６めっき層１６１、１６２は、錫を主成分として含む（すなわち、錫を８０重量％以上含む）ことができる。したがって、本発明の一実施形態によると、第５及び第６めっき層１６１、１６２は錫めっき層であってもよい。

本発明の一実施形態によると、第５及び第６めっき層１６１、１６２は実装特性を向上させる役割を果たすことができる。したがって、上述したように、第５及び第６めっき層１６１、１６２を形成するために、第３及び第４めっき層１５１、１５２の形成後、乾式研磨によって表面に存在する酸化物（ｏｘｉｄｅ）を除去し、セラミック素体部分を除く全部分（すなわち、第１及び第２電極層１４１、１４２の上部と、第３及び第４めっき層１５１、１５２の上部）をカバーするように第５及び第６めっき層を形成して実装性を確保する。

積層型電子部品１００のサイズは特に限定する必要はない。但し、小型化及び高容量化を同時に達成するためには、誘電体層及び内部電極の厚さを薄くして積層数を増加させなければならないため、０４０２（長さ×幅、０．４ｍｍ×０．２ｍｍ）以下のサイズを有する積層型電子部品１００において、本発明による信頼性の向上効果がより顕著になることができる。

したがって、製造誤差、外部電極サイズ等を考慮すると、積層型電子部品１００の長さが０．４４ｍｍ以下であり、幅が０．２２ｍｍ以下である場合、本発明による信頼性の向上効果がより顕著になることができる。ここで、積層型電子部品１００の長さは、積層型電子部品１００の第２方向の最大サイズを意味し、積層型電子部品１００の幅は、積層型電子部品１００の第３方向の最大サイズを意味することができる。

以上のように、本発明の実施形態について詳細に説明したが、本発明は上述した実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定するものとする。したがって、特許請求の範囲に記載された本発明の技術的思想から逸脱しない範囲内で、当技術分野における通常の知識を有する者によって様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属すると言える。

１００：積層型電子部品
１１０：本体
１１１：誘電体層
１１２：上部カバー部
１１３：下部カバー部
１２１、１２２：内部電極
１３１：第１めっき層
１３２：第２めっき層
１４１：第１電極層
１４２：第２電極層
１５１：第３めっき層
１５２：第４めっき層
１６１：第５めっき層
１６２：第６めっき層
２００、３００：外部電極

Claims (8)

1. 互いに対向する第１面及び第２面、前記第１面及び前記第２面と連結され、互いに対向する第３面及び第４面を含み、複数の誘電体層及び前記複数の誘電体層の間に配置されて前記第３面及び前記第４面に露出する複数の内部電極を含む本体と、
   前記本体に配置されて前記複数の内部電極と接続される外部電極と、を含み、
   前記外部電極は、
   前記第３面及び前記第４面をそれぞれカバーする第１めっき層及び第２めっき層と、
   前記第１面及び前記第２面の一部をカバーし、前記第１めっき層の一側面及び一側面が接する第１電極層と、
   前記第１面及び前記第２面の一部をカバーし、前記第２めっき層の一側面及び一側面が接する第２電極層と、
   前記第１面及び前記第２めっき層をそれぞれカバーする第３めっき層及び第４めっき層と、を含む、積層型電子部品。
2. 前記第１めっき層及び前記第２めっき層は銅めっき層である、請求項１に記載の積層型電子部品。
3. 前記第３めっき層及び前記第４めっき層はニッケルめっき層である、請求項１に記載の積層型電子部品。
4. 前記第１めっき層及び前記第２電極層はニッケル電極層である、請求項１に記載の積層型電子部品。
5. 前記第１電極層及び前記第３めっき層をカバーする第５めっき層と、
   前記第２電極層及び前記第４めっき層をカバーする第６めっき層と、をさらに含む、請求項１に記載の積層型電子部品。
6. 前記第５めっき層及び前記第６めっき層は錫めっき層である、請求項５に記載の積層型電子部品。
7. 前記第１電極層及び前記第２電極層上に前記第３めっき層及び前記第４めっき層が備えられない、請求項１から６のいずれか一項に記載の積層型電子部品。
8. 前記第３めっき層の一側面は前記第１電極層の一側面と接し、
   前記第４めっき層の一側面は前記第２電極層の一側面と接する、請求項１から６のいずれか一項に記載の積層型電子部品。

Images