JP2023098838A - 積層セラミック電子部品 - Google Patents

Abstract

【課題】ＥＳＬが低く、マージン部の段差発生を抑制し、優れた容量を有する積層セラミック電子部品を提供する。【解決手段】積層セラミック電子部品は、誘電体層と第３方向に積層された第１（２）内部電極１２１（１２２）を含み、第１方向に対向する第１、第２面と、第２方向に対向する第３、第４面とを有する本体と、第１、第２面に配置され、第３、第４面に延長されて第１内部電極と接続された一対の第１外部電極と、第３、第４面に配置され、第２内部電極と接続された第２外部電極と、を含む。第１（２）内部電極は、第１（２）メイン部１２１ａ（１２２ａ）及び第１（２）メイン部から第２方向に延長されて第１（２）外部電極と連結され、第１（２）メイン部に隣接するほど第１方向の長さが増加する第１（２）引き出し部１２１ｂ（１２２ｂ）を含む。【選択図】図３

Description

本発明は、積層セラミック電子部品に関する。

積層セラミック電子部品のうちの一つである積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉｌａｙｅｒ ｃｅｒａｍｉｃ ｃａｐａｃｉｔｏｒ）は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、スマートフォン、及び携帯電話などの様々な電子製品の印刷回路基板に装着されて電気を充電又は放電させる役割を果たすチップ形態のコンデンサである。

このような積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ－Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、小型でありながら高容量が保障され、実装が容易であるという利点により、様々な電子装置の部品として用いられることができる。

近年では、信号（Ｓｉｇｎａｌ）電極と接地（Ｇｒｏｕｎｄ）電極を含むことでＥＳＬ（Ｅｑｕｉｖａｌｅｎｔ ｓｅｒｉｅｓ ｉｎｄｕｃｔａｎｃｅ）を低減する３端子型の積層セラミックキャパシタが用いられている。３端子型の積層セラミックキャパシタの場合、通常の積層セラミックキャパシタよりも電流パス（Ｃｕｒｒｅｎｔ ｐａｔｈ）が短いことから、低いＥＳＬ値を有することができる。

しかしながら、このような３端子型の積層セラミックキャパシタの場合、内部電極を信号（Ｓｉｇｎａｌ）電極及び接地（Ｇｒｏｕｎｄ）電極とそれぞれ連結させるためには、引き出し部を含む内部電極を形成する必要がある。これにより、引き出し部が形成された領域と引き出し部が形成されていないマージン領域との間の厚さの差によって段差が発生することがある。その結果、圧着工程段階において局部的な誘電体の厚さ減少現象が発生することがあり、このような現象に伴って耐電圧の低下及び信頼性の低下といった問題が生じてきた。

韓国公開特許第１０－２０１４－００３８８７６号公報

本発明の様々な目的の一つは、ＥＳＬの低い積層セラミック電子部品を提供することである。

本発明の様々な目的の一つは、マージン部の段差発生を抑制し、信頼性に優れた積層セラミック電子部品を提供することである。

本発明の様々な目的の一つは、内部電極の重なり面積の増加に応じて優れた容量を有する積層セラミック電子部品を提供することである。

但し、本発明の目的は上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。

本発明の一実施形態は、誘電体層及び上記誘電体層を間に挟んで第３方向に積層された第１内部電極及び第２内部電極を含み、第１方向に対向する第１面及び第２面と、第２方向に対向する第３面及び第４面とを有する本体と、上記本体において上記第１面及び第２面に配置され、上記第３面及び第４面に延長されて上記第１内部電極と接続された一対の第１外部電極と、上記本体において上記第３面及び第４面に配置され、上記第２内部電極と接続された第２外部電極と、を含み、上記第１内部電極は、第１メイン部及び上記第１メイン部から上記第２方向に延長されて上記第１外部電極と連結され、上記第１メイン部に隣接するほど上記第１方向の長さが増加する第１引き出し部を含み、上記第２内部電極は、第２メイン部及び上記第２メイン部から上記第２方向に延長されて上記第２外部電極と連結され、上記第２メイン部に隣接するほど上記第１方向の長さが増加する第２引き出し部を含む積層セラミック電子部品を提供する。

一実施形態において、上記第１及び第２引き出し部は、少なくとも一部の領域において上記第３方向に互いに重なることができる。

一実施形態において、上記第１メイン部の少なくとも一部の領域は、上記第２メイン部と上記第３方向に互いに重ならないことができる。

一実施形態において、上記第１引き出し部は、上記第１メイン部の一側に一対備えられ、それぞれ、上記一対の第１外部電極と連結されることができる。

一実施形態において、上記第２メイン部と連結される上記第２引き出し部の一端の上記第１方向の長さは、第２メイン部の上記第１方向の長さと実質的に同一であることができる。

一実施形態において、上記第２外部電極と連結され、上記第１外部電極と離隔される第１ダミー電極を含むことができる。

一実施形態において、上記第１ダミー電極は、上記第１内部電極と実質的に同じ平面上に配置されることができる。

一実施形態において、上記第１ダミー電極は、上記第２外部電極に隣接するほど上記第１方向の長さが増加することができる。

一実施形態において、上記第１外部電極と連結され、上記第２外部電極と離隔される第２ダミー電極を含むことができる。

一実施形態において、上記第２ダミー電極は、上記第２内部電極と実質的に同じ平面上に配置されることができる。

一実施形態において、上記第２ダミー電極は、上記第１外部電極に隣接するほど上記第１方向の長さが増加することができる。

一方、本発明の他の実施形態は、誘電体層及び上記誘電体層を間に挟んで第３方向に積層された第１内部電極及び第２内部電極を含み、第１方向に対向する第１面及び第２面と、第２方向に対向する第３面及び第４面とを有する本体と、上記本体において上記第１面及び第２面に配置され、上記第３面及び第４面に延長されて上記第１内部電極と接続された一対の第１外部電極と、上記本体において上記第３面及び第４面に配置され、上記第２内部電極と接続された第２外部電極と、を含み、上記第１内部電極は、第１メイン部及び上記第１メイン部から上記第２方向に延長されて上記第１外部電極と連結された第１引き出し部を含み、上記第２内部電極は、第２メイン部及び上記第２メイン部から上記第２方向に延長されて上記第２外部電極と連結された第２引き出し部を含み、上記第１及び第２引き出し部は、少なくとも一部の領域において上記第３方向に互いに重なる積層セラミック電子部品を提供する。

本発明の様々な効果の一つとして、ＥＳＬの低い積層セラミック電子部品を提供することができる。

本発明の様々な効果の一つとして、マージン部の段差発生を抑制し、信頼性に優れた積層セラミック電子部品を提供することができる。

本発明の様々な効果の一つとして、内部電極の重なり面積の増加に応じて優れた容量を有する積層セラミック電子部品を提供することができる。

本発明の一実施形態に係る積層セラミック電子部品を概略的に示した斜視図である。 積層セラミック電子部品の本体を概略的に示した斜視図である。 誘電体層と第１及び第２内部電極の積層構造を示す分解斜視図である。 図１のＩ－Ｉ'に沿った断面図である。 図２のＩＩ－ＩＩ'に沿った断面図であって、第１内部電極が観察される断面を示したものである。 図２のＩＩ－ＩＩ'に沿った断面図であって、第２内部電極が観察される断面を示したものである。 第１内部電極と第２内部電極が重なる領域を概略的に示したものである。 第１及び第２内部電極パターンが形成された第１セラミックグリーンシートを概略的に示したものである。 第１及び第２内部電極パターンが形成された第２セラミックグリーンシートを概略的に示したものである。

以下では、具体的な実施形態及び添付の図面を参照して本発明の実施形態を説明する。しかしながら、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどは、より明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。

そして、図面において本発明を明確に説明するために、説明と関係のない部分は省略し、図面に示した各構成の大きさ及び厚さは説明の便宜上、任意に示しているため、本発明は必ずしも図示されたものに限定されない。なお、同一思想の範囲内の機能が同一である構成要素については、同一の参照符号を用いて説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」というとき、これは特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

図面において、第１方向は長さＬ方向、第２方向は幅Ｗ方向、第３方向は厚さＴ方向と定義することができる。

図１は、本発明の一実施形態に係る積層セラミック電子部品を概略的に示した斜視図であり、図２は、積層セラミック電子部品の本体を概略的に示した斜視図であり、図３は、誘電体層と第１及び第２内部電極の積層構造を示す分解斜視図であり、図４は、図１のＩ－Ｉ'に沿った断面図であり、図５は、図２のＩＩ－ＩＩ'に沿った断面図であって、第１内部電極が観察される断面を示したものであり、図６は、図２のＩＩ－ＩＩ'に沿った断面図であって、第２内部電極が観察される断面を示したものであり、図７は、第１内部電極と第２内部電極が重なる領域を概略的に示したものである。

図１～図７を参照すると、本発明の一実施形態は、誘電体層１１１及び誘電体層１１１を間に挟んで第３方向に積層された第１内部電極１２１及び第２内部電極１２２を含み、第1方向に対向する第１面及び第２面１、２と、第2方向に対向する第３面及び第４面３、４とを有する本体１１０と、本体１１０において第１面及び第２面１、２に配置され、第３面及び第４面３、４に延長されて第１内部電極１２１と接続された一対の第１外部電極１３１ａ、１３１ｂと、本体１１０において第３面及び第４面３、４に配置され、第２内部電極１２２と接続された第２外部電極１３２ａ、１３２ｂと、を含み、第１内部電極１２１は、第１メイン部１２１ａ及び第１メイン部１２１ａから第２方向に延長されて第１外部電極１３１ａ、１３１ｂと連結され、第１メイン部１２１ａに隣接するほど第１方向の長さが増加する第１引き出し部１２１ｂを含み、第２内部電極１２２は、第２メイン部１２２ａ及び第２メイン部１２２ａから第２方向に延長されて第２外部電極１３２ａ、１３２ｂと連結され、第２メイン部１２２ａに隣接するほど第１方向の長さが増加する第２引き出し部１２２ｂを含む積層セラミック電子部品１００を提供する。

上述したように、内部電極の引き出し部が形成された領域と引き出し部が形成されていないマージン領域との間の厚さの差によって段差が発生することがある。その結果、圧着工程段階において局部的な誘電体の厚さ減少現象が発生することがあり、このような現象に伴って耐電圧の低下及び信頼性の低下といった問題が生じる恐れがある。

これに対し、本発明の一実施形態に係る積層セラミック電子部品１００は、第１メイン部１２１ａに隣接するほど第１方向の長さが増加する第１引き出し部１２１ｂ及び第２メイン部１２２ａに隣接するほど第１方向の長さが増加する第２引き出し部１２２ｂを含むことで、マージン部Ｍにおける段差の発生を最小限に抑え、信頼性を向上させることができる。

以下、本発明の一実施形態に係る積層セラミック電子部品１００に含まれるそれぞれの構成についてより詳細に説明する。

本体１１０の具体的な形状に特に限定はないが、図示されたように、本体１１０は六面体形状やこれと類似の形状からなることができる。焼成過程で本体１１０に含まれたセラミック粉末の収縮や角部の研磨により、本体１１０は完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。

本体１１０は、第１方向に対向する第１面及び第２面１、２、上記第１面及び第２面１、２と連結され、第２方向に対向する第３面及び第４面３、４、第１面から第４面１、２、３、４と連結され、第３方向に対向する第５面及び第６面５、６を有することができる。ここで、第１方向は内部電極１２１、１２２の積層方向である第３方向に垂直な方向を意味し、第２方向は第１方向及び第３方向に垂直な方向を意味することができる。

本体１１０は、誘電体層１１１及び第１及び第２内部電極１２１、１２２が交互に積層されていることができる。本体１１０を形成する複数の誘電体層１１１は焼成された状態であって、隣接する誘電体層１１１間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化していることができる。

誘電体層１１１は、セラミック粉末、有機溶剤、及びバインダーを含むセラミックグリーンシートの焼成によって形成されることができる。セラミック粉末は、十分な静電容量が得られる限り特に制限されないが、例えば、チタン酸バリウム系（ＢａＴｉＯ_３）材料、チタン酸ストロンチウム（ＳｒＴｉＯ_３）系材料などを使用することができるが、本発明はこれに限定されるものではない。

このとき、誘電体層１１１の厚さは、本体１１０の大きさと容量を考慮して１０μｍ以下であることができ、積層型電子部品１００の小型化及び高容量化のために、０．６μｍ以下、より好ましくは、０．４μｍ以下であることができるが、本発明はこれに限定されるものではない。

ここで、誘電体層１１１の厚さは、内部電極１２１、１２２の間に配置される誘電体層１１１の平均厚さを意味することができる。誘電体層１１１の厚さは、本体１１０の第１方向及び第３方向断面を１万倍率の走査電子顕微鏡を用いてスキャンして測定することができる。より具体的には、任意の誘電体層１１１の多数の地点、例えば、第１方向に等間隔である３０個の地点でその厚さを測定して平均値を求めることができる。また、このような平均値の測定を多数の誘電体層１１１に拡張して求めると、誘電体層１１１の平均厚さをさらに一般化することができる。

本体１１０は、本体１１０の内部に配置され、誘電体層１１１を間に挟んで互いに対向するように配置される複数の第１内部電極１２１及び複数の第２内部電極１２２を含んで容量が形成される容量形成部と、上記容量形成部の上部に配置される第１カバー部１１２と、上記容量形成部の下部に配置される第２カバー部１１３とを含むことができる。第１カバー部１１２及び第２カバー部１１３は、単一の誘電体層又は２つ以上の誘電体層を容量形成部Ａｃの上下面にそれぞれ第３方向に積層して形成することができ、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。第１及び第２カバー部１１２、１１３は、内部電極を含まないことを除いては、誘電体層１１１と同じ構成を有することができる。第１及び第２カバー部１１２、１１３のそれぞれは、２０μｍ以下の厚さを有することができるが、本発明はこれに限定されるものではない。

内部電極１２１、１２２は、誘電体層１１１と交互に配置されることができ、複数の第１内部電極１２１及び複数の第２内部電極１２２は、誘電体層１１１を間に挟んで互いに対向するように配置されることができる。複数の第１内部電極１２１及び複数の第２内部電極１２２は、その間に配置されている誘電体層１１１により互いに電気的に分離されることができる。複数の第１内部電極１２１及び複数の第２内部電極１２２は、第３方向に交互に積層されることができるが、これに限定されるものではなく、第２方向に交互に積層されてもよい。

第１内部電極１２１は第１メイン部１２１ａを含む。第１メイン部１２１ａは、積層方向である第３方向に垂直な平板状を有することができる。このとき、第１メイン部１２１ａは、本体１１０の第１面及び第２面１、２において第１外部電極１３１ａ、１３１ｂと連結されることができる。第２内部電極１２２は第２メイン部１２２ａを含む。第２メイン部１２２ａは、積層方向である第３方向に垂直な平板状を有することができる。このとき、第２メイン部１２２ａは、本体１１０の第１面及び第２面１、２と離隔されることができる。

第１メイン部１２１ａ及び第２メイン部１２２ａは、第３方向に互いに重なる領域の面積に応じて積層セラミック電子部品１００の容量が形成されることができる。第１メイン部１２１ａは、本体１１０の第１面及び第２面１、２において第１外部電極１３１ａ、１３１ｂと連結され、第２メイン部１２２ａは、本体１１０の第１面及び第２面１、２と離隔されることによって、第１メイン部１２１ａの少なくとも一部の領域は第２メイン部１２２ａと第３方向に互いに重ならないことができる。

第１内部電極１２１は、第１メイン部１２１ａから第２方向に延長されて第１外部電極１３１ａ、１３１ｂと連結され、第１メイン部１２１ａに隣接するほど第１方向の長さが増加する第１引き出し部１２１ｂを含む。第１引き出し部１２１ｂは、第１メイン部１２１ａの一側に一対備えられ、それぞれ、一対の第１外部電極１３１ａ、１３１ｂと連結されることができる。例えば、本体１１０の第３面３と隣接したメイン部１２１ａの一側に一対備えられた第１ａ引き出し部１２１ｂ１は、本体１１０の第３面３において一対の第１外部電極１３１ａ、１３１ｂとそれぞれ連結されることができる。例えば、本体１１０の第４面４と隣接したメイン部１２１ａの他側に一対備えられた第１ｂ引き出し部１２１ｂ２は、本体１１０の第４面４において一対の第１外部電極１３１ａ、１３１ｂとそれぞれ連結されることができる。

第１引き出し部１２１ｂは、第１メイン部１２１ａに隣接するほど第１方向の長さが増加し、これによって、マージン部Ｍに第１内部電極１２１が形成されていない領域を最小限に抑えることで圧着工程段階における段差による局部的な誘電体層１１１の厚さ減少現象を防止し、積層セラミック電子部品１００の耐電圧特性及び信頼性を向上させることができる。さらに、第１引き出し部１２１ｂは、第１外部電極１３１ａ、１３１ｂに隣接するほど第１方向の長さが減少し、これによって、第１外部電極１３１ａ、１３１ｂとは連結され、第２外部電極１３２ａ、１３２ｂとは離隔されることができる。ここで、マージン部Ｍとは、本体１１０を第１方向及び第２方向に切断した断面において、第１及び第２引き出し部１２１ｂ、１２２ｂと連結される第１及び第２メイン部１２１ａ、１２２ａの両端と本体１１０との境界面の間の領域を意味することができる。

このとき、第１メイン部１２１ａの一側に一対備えられる第１ａ引き出し部１２１ｂ１の第１方向の長さの和は、第１メイン部１２１ａの第１方向の長さと実質的に同一であることができ、第１メイン部１２１ａの他側に一対備えられる第１ｂ引き出し部１２１ｂ２の第１方向の長さの和は、第１メイン部１２１ａの第１方向長さと実質的に同一であることができる。

第２内部電極１２２は、第２メイン部１２２ａから第２方向に延長されて第２外部電極１３２ａ、１３２ｂと連結され、第２メイン部１２２ａに隣接するほど第１方向の長さが増加する第２引き出し部１２２ｂを含む。例えば、本体１１０の第３面３において第２ａ外部電極１３２ａと連結される第２ａ引き出し部１２２ｂ１と、本体１１０の第４面４において第２ｂ外部電極１３２ｂと連結される第２ｂ引き出し部１２２ｂ２とを含むことができる。

第２引き出し部１２２ｂは、第２メイン部１２２ａに隣接するほど第１方向の長さが増加し、これによって、マージン部Ｍに第２内部電極１２２が形成されていない領域を最小限に抑えることで圧着工程段階において段差による局部的な誘電体層１１１の厚さ減少現象を低減し、積層セラミック電子部品１００の耐電圧特性及び信頼性を向上させることができる。さらに、第２引き出し部１２２ｂは、第２外部電極１３２ａ、１３２ｂに隣接するほど第１方向の長さが減少するにつれて、第１外部電極１３１ａ、１３１ｂとは離隔され、第２外部電極１３２ａ、１３２ｂとは連結されることができる。このとき、第２メイン部１２２ａと連結される第２引き出し部１２２ｂの一端の第１方向の長さは、第２メイン部１２２ａの第１方向の長さと実質的に同一であることができる。

第１引き出し部１２１ｂ及び第２引き出し部１２２ｂは、少なくとも一部の領域において第３方向に互いに重なることができる。例えば、第１ａ引き出し部１２１ｂ１及び第２ａ引き出し部１２２ｂ１は、少なくとも一部の領域Ｓにおいて第３方向に互いに重なることができる。さらに、第１ｂ引き出し部１２１ｂ２及び第２ｂ引き出し部１２２ｂ２は、少なくとも一部の領域Ｓにおいて第３方向に互いに重なることができる。これにより、段差の発生を抑制するだけでなく、第１引き出し部１２１ｂ及び第２引き出し部１２２ｂが第３方向に互いに重なる領域Ｓの面積に応じて積層セラミック電子部品１００の容量が形成されることができる。これにより、同じサイズの本体１１０において容量形成を最大化することができる。

内部電極１２１、１２２は、セラミックグリーンシート上に所定の厚さで導電性金属を含む内部電極用導電性ペーストを印刷することで形成することができる。内部電極１２１、１２２が印刷されたセラミックグリーンシートを交互に積層し、焼成することで本体１１０の容量形成部を形成することができる。内部電極用導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法などを使用することができるが、本発明はこれに限定されるものではない。

内部電極１２１、１２２に含まれる導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）、及びこれらの合金のうち１種以上であることができるが、本発明はこれに限定されるものではない。

内部電極１２１、１２２の厚さは、本体１１０の大きさと容量を考慮して１０μｍ以下であることができ、積層型電子部品１００の小型化及び高容量化のために、０．６μｍ以下、より好ましくは、０．４μｍ以下であることができるが、本発明はこれに限定されるものではない。ここで、内部電極１２１、１２２の厚さは、内部電極１２１、１２２の平均厚さを意味することができる。内部電極１２１、１２２の平均厚さは、本体１１０の第１方向及び第３方向断面を１万倍率の走査電子顕微鏡を用いてスキャンして測定することができる。より具体的には、任意の内部電極の多数の地点、例えば、第１方向に等間隔である３０個の地点でその厚さを測定して平均値を求めることができる。このような平均値の測定を多数の内部電極に拡張して求めると、内部電極の平均厚さをさらに一般化することができる。

一対の第１外部電極１３１ａ、１３１ｂは、本体１１０の第１面及び第２面１、２にそれぞれ配置され、本体１１０の第３面及び第４面３、４に延長されて第１内部電極１２１と接続されることができる。より具体的には、第１ａ外部電極１３１ａは、本体１１０の第１面１に配置されて第１内部電極１２１の第１メイン部１２１ａと接続されることができ、本体１１０の第３面及び第４面３、４において第１内部電極１２１の第１引き出し部１２１ｂと接続されることができる。また、第１ｂ外部電極１３１ｂは、本体１１０の第２面２に配置されて第１内部電極１２１の第１メイン部１２１ａと接続されることができ、本体１１０の第３面及び第４面３、４において第１内部電極１２１の第１引き出し部１２１ｂと接続されることができる。さらに、一対の第１外部電極１３１ａ、１３１ｂは、本体１１０の第５面及び第６面５、６に延長されることができる。

第２外部電極１３２ａ、１３２ｂは、本体１１０の第３面及び第４面３、４に配置され、第２内部電極１２２と接続されることができる。第２外部電極１３２ａ、１３２ｂは、第１外部電極１３１ａ、１３１ｂと離隔され、一対の第１外部電極１３１ａ、１３１ｂの間に配置されることができる。また、第２外部電極１３２ａ、１３２ｂは、本体１１０の第５面及び第６面５、６のそれぞれの一部まで延長されることができる。

より具体的には、第２ａ外部電極１３２ａは、本体１１０の第３面３に配置されて第２内部電極１２２の第２ａ引き出し部１２２ｂ１と接続されることができる。また、第２ｂ外部電極１３２ｂは、本体１１０の第４面４に配置されて第２内部電極１２２の第２ｂ引き出し部１２２ｂ２と接続されることができる。第２ａ及び第２ｂ外部電極１３２ａ、１３２ｂは、本体１１０の第３面及び第４面３、４にそれぞれ配置されて互いに離隔された一対の電極からなることができる。或いは、第２ａ及び第２ｂ外部電極１３２ａ、１３２ｂは、本体１１０の第６面６に延長されて互いに連結されることで、本体１１０を取り囲むように配置されてもよい。

一対の第１外部電極１３１ａ、１３１ｂは信号（Ｓｉｇｎａｌ）電極であってもよく、第２外部電極１３２ａ、１３２ｂは接地（Ｇｒｏｕｎｄ）電極であってもよい。このように多端子型の外部電極を形成することで、ＥＳＬ（Ｅｑｕｉｖａｌｅｎｔ ｓｅｒｉｅｓ ｉｎｄｕｃｔａｎｃｅ）を低減することができる。

第１外部電極１３１ａ、１３１ｂ及び第２外部電極１３２ａ、１３２ｂは、金属などのように電気伝導性を有するものであれば、如何なる物質を使用して形成されてもよく、電気的特性、構造的安定性などを考慮して具体的な物質が決定されてもよい。さらに、多層構造を有することができる。例えば、第１外部電極１３１ａ、１３１ｂ及び第２外部電極１３２ａ、１３２ｂは、導電性金属を含んでもよく、第１外部電極１３１ａ、１３１ｂ及び第２外部電極１３２ａ、１３２ｂに含まれる導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、鉛（Ｐｂ）、及び／またはこれらを含む合金などを含んでもよく、好ましくは、銅（Ｃｕ）及び／またはニッケル（Ｎｉ）を含んでもよいが、これに限定されるものではない。

第１外部電極１３１ａ、１３１ｂ及び第２外部電極１３２ａ、１３２ｂを形成する方法は特に制限されず、本体１１０を導電性金属及びガラスを含む外部電極用導電性ペーストにディッピング（ｄｉｐｐｉｎｇ）した後、焼成することで形成することができ、導電性金属及びガラスを含むシートを転写する方式、若しくは、めっき、蒸着などの他の方法を使用してもよいことは勿論である。

このとき、積層セラミック電子部品１００は、第２外部電極１３２ａ、１３２ｂと連結され、第１外部電極１３１ａ、１３１ｂと離隔される第１ダミー電極１４１ａ、１４１ｂを含むことができる。例えば、第１ａダミー電極１４１ａは、本体１１０の第３面３において第２ａ外部電極１３２ａと連結されることができる。また、第１ｂダミー電極１４１ｂは、本体１１０の第４面４において第２ｂ外部電極１３２ｂと連結されることができる。第１ダミー電極１４１ａ、１４１ｂを含むことで積層セラミック電子部品１００の耐湿信頼性及び寿命を向上させ、マージン部Ｍに発生する段差を抑制することで耐電圧特性を向上させることができる。

第１ダミー電極１４１ａ、１４１ｂは、第１内部電極１２１と実質的に同じ平面上に配置されることができる。これは、後述するが、第１ダミー電極１４１ａ、１４１ｂが、複数のセラミックグリーンシートを積層して切断することで形成されるためである。

また、第１ダミー電極１４１ａ、１４１ｂは、第２外部電極１３２ａ、１３２ｂに隣接するほど第１方向の長さが増加することができる。これにより、段差の発生を抑制して信頼性を向上させることができ、さらに、第１内部電極１２１の第１引き出し部１２１ｂとの接触を防止することができる。

また、積層セラミック電子部品１００は、第１外部電極１３１ａ、１３１ｂと連結され、第２外部電極１３２ａ、１３２ｂと離隔される第２ダミー電極１４２ａ、１４２ｂを含むことができる。例えば、第２ａダミー電極１４２ａは、マージン部Ｍに一対備えられ、本体１１０の第３面３において第１ａ外部電極１３１ａ及び第１ｂ外部電極１３１ｂとそれぞれ連結されることができる。さらに、第２ｂダミー電極１４２ｂは、マージン部Ｍに一対備えられ、本体１１０の第４面４において第１ａ外部電極１３１ａ及び第１ｂ外部電極１３１ｂとそれぞれ連結されることができる。これにより、積層セラミック電子部品１００の耐湿信頼性及び寿命を向上させ、マージン部Ｍに発生する段差を抑制することで耐電圧特性を向上させることができる。

第２ダミー電極１４２ａ、１４２ｂは、第２内部電極１２２と実質的に同じ平面上に配置されることができる。これは、後述するが、第２ダミー電極１４２ａ、１４２ｂが、複数のセラミックグリーンシートを積層して切断することで形成されるためである。

また、第２ダミー電極１４２ａ、１４２ｂは、第１外部電極１３１ａ、１３１ｂに隣接するほど第１方向の長さが増加することができる。これにより、段差の発生を抑制して信頼性を向上させることができ、さらに、第２内部電極１２２の第２引き出し部１２２ｂとの接触を防止することができる。

図８は、第１及び第２内部電極パターンが形成された第１セラミックグリーンシートを概略的に示したものであり、図９は、第１及び第２内部電極パターンが形成された第２セラミックグリーンシートを概略的に示したものである。

図８及び図９を参照して、第１ダミー電極１４１ａ、１４１ｂ及び第２ダミー電極１４２ａ、１４２ｂを形成する方法について説明する。本体１１０は、第１及び第２内部電極パターン２２１、２２２が形成された第１セラミックグリーンシート２１１ａ及び第２セラミックグリーンシート２１１ｂを第３方向に交互に積層することで形成されることができる。このとき、内部電極パターン２２１、２２２は、上述したように、セラミックグリーンシート２１１ａ、２１１ｂ上に内部電極用導電性ペーストを印刷することで形成することができる。

このとき、第１セラミックグリーンシート２１１ａの第１内部電極パターン２２１は、第２セラミックグリーンシート２１１ｂの第２内部電極パターン２２２と第３方向に互いに交互に配置され、第１セラミックグリーンシート２１１ａの第２内部電極パターン２２２は、第２セラミックグリーンシート２１１ｂの第１内部電極パターン２２１と第３方向に互いに交互に配置されることができる。このとき、複数の第１及び第２セラミックグリーンシート２１１ａ、２１１ｂを積層し部品単位のチップに切断する過程において、第１内部電極パターン２２１と第２内部電極パターン２２２の一部の領域が切断されることで、第１ダミー電極パターン２４１及び第２ダミー電極パターン２４２が形成されることができる。その後、上記切断されたチップを焼成することで、誘電体層１１１及び内部電極１２１、１２２を含む本体１１０を形成することができ、第１ダミー電極パターン２４１及び第２ダミー電極パターン２４２が焼成されることで、第１ダミー電極１４１ａ、１４１ｂ及び第２ダミー電極１４２ａ、１４２ｂが形成されることができる。

本発明の他の実施形態によると、誘電体層１１１及び誘電体層１１１を間に挟んで第３方向に積層された第１内部電極１２１及び第２内部電極１２２を含み、第１方向に対向する第１面及び第２面１、２と、第２方向に対向する第３面及び第４面３、４を有する本体１１０、本体１１０において第１面及び第２面１、２に配置され、第３面及び第４面３、４に延長されて第１内部電極１２１と接続された一対の第１外部電極１３１ａ、１３１ｂと、本体１１０において第３面及び第４面３、４に配置され、第２内部電極１２２と接続された第２外部電極１３２ａ、１３２ｂと、を含み、第１内部電極１２１は、第１メイン部１２１ａ及び第１メイン部１２１ａから第２方向に延長されて第１外部電極１３１ａ、１３１ｂと連結された第１引き出し部１２１ｂを含み、第２内部電極１２２は、第２メイン部１２２ａ及び第２メイン部１２２ａから第２方向に延長されて第２外部電極１３２ａ、１３２ｂと連結された第２引き出し部１２２ｂを含み、第１及び第２引き出し部１２１ｂ、１２２ｂは、少なくとも一部の領域において第３方向に互いに重なる積層セラミック電子部品１００を提供する。

図７を参照すると、第１引き出し部１２１ｂ及び第２引き出し部１２２ｂの少なくとも一部の領域Ｓは、第３方向に重なることで段差の発生を低減するだけでなく、第１引き出し部１２１ｂ及び第２引き出し部１２２ｂが第３方向に互いに重なる領域Ｓの面積に応じて積層セラミック電子部品１００の容量が形成されることができる。より具体的には、第１ａ引き出し部１２１ｂ１及び第２ａ引き出し部１２２ｂ１は、少なくとも一部の領域において第３方向に互いに重なることができる。また、第１ｂ引き出し部１２１ｂ２及び第２ｂ引き出し部１２２ｂ２は、少なくとも一部の領域において第３方向に互いに重なることができる。これにより、同じサイズの本体１１０において容量形成を最大化することができる。

上記本発明の他の実施形態に係る積層セラミック電子部品１００は、上述した本発明の一実施形態に係る積層セラミック電子部品１００の一実施形態と同様の構成を有することができる。したがって、上述した本発明の一実施形態と重複する説明は省略する。

本発明は、上述した実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定されるものとする。したがって、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で、当該技術分野における通常の知識を有する者により様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属すると言える。

１００ 積層セラミック電子部品
１１０ 本体
１１１ 誘電体層
１１２、１１３ カバー部
１２１ 第１内部電極
１２１ａ 第１メイン部
１２１ｂ 第１引き出し部
１２２ 第２内部電極
１２２ａ 第２メイン部
１２２ｂ 第２引き出し部
１３１ａ、１３１ｂ 第１外部電極
１３２ａ、１３２ｂ 第２外部電極
１４１ａ、１４１ｂ 第１ダミー電極
１４２ａ、１４２ｂ 第２ダミー電極
２１１ａ、２１１ｂ セラミックグリーンシート
２２１ 第１内部電極パターン
２２２ 第２内部電極パターン
２４１ 第１ダミー電極パターン
２４２ 第２ダミー電極パターン

Claims (21)

1. 誘電体層及び前記誘電体層を間に挟んで第３方向に積層された第１内部電極及び第２内部電極を含み、第１方向に対向する第１面及び第２面と、第２方向に対向する第３面及び第４面とを有する本体と、
   前記本体において前記第１面及び第２面に配置され、前記第３面及び第４面に延長されて前記第１内部電極と接続された一対の第１外部電極と、
   前記本体において前記第３面及び第４面に配置され、前記第２内部電極と接続された第２外部電極と、を含み、
   前記第１内部電極は、第１メイン部及び前記第１メイン部から前記第２方向に延長されて前記一対の第１外部電極と連結され、前記第１メイン部に隣接するほど前記第１方向の長さが増加する第１引き出し部を含み、
   前記第２内部電極は、第２メイン部及び前記第２メイン部から前記第２方向に延長されて前記第２外部電極と連結され、前記第２メイン部に隣接するほど前記第１方向の長さが増加する第２引き出し部を含む、積層セラミック電子部品。
2. 前記第１引き出し部及び前記第２引き出し部は、少なくとも一部の領域において前記第３方向に互いに重なる、請求項１に記載の積層セラミック電子部品。
3. 前記第１メイン部の少なくとも一部の領域は、前記第２メイン部と前記第３方向に互いに重ならない、請求項１に記載の積層セラミック電子部品。
4. 前記第１引き出し部は、前記第１メイン部の一側に一対備えられ、それぞれ、前記一対の第１外部電極と連結される、請求項１に記載の積層セラミック電子部品。
5. 前記第２メイン部と連結される前記第２引き出し部の一端の前記第１方向の長さは、第２メイン部の前記第１方向の長さと実質的に同一である、請求項１に記載の積層セラミック電子部品。
6. 前記第２外部電極と連結され、前記一対の第１外部電極と離隔される第１ダミー電極を含む、請求項１に記載の積層セラミック電子部品。
7. 前記第１ダミー電極は、前記第１内部電極と実質的に同じ平面上に配置される、請求項６に記載の積層セラミック電子部品。
8. 前記第１ダミー電極は、前記第２外部電極に隣接するほど前記第１方向の長さが増加する、請求項６に記載の積層セラミック電子部品。
9. 前記一対の第１外部電極と連結され、前記第２外部電極と離隔される第２ダミー電極を含む、請求項１に記載の積層セラミック電子部品。
10. 前記第２ダミー電極は、前記第２内部電極と実質的に同じ平面上に配置される、請求項９に記載の積層セラミック電子部品。
11. 前記第２ダミー電極は、前記一対の第１外部電極に隣接するほど前記第１方向の長さが増加する、請求項９に記載の積層セラミック電子部品。
12. 誘電体層及び前記誘電体層を間に挟んで第３方向に積層された第１内部電極及び第２内部電極を含み、第１方向に対向する第１面及び第２面と、第２方向に対向する第３面及び第４面とを有する本体と、
    前記本体において前記第１面及び第２面に配置され、前記第３面及び第４面に延長されて前記第１内部電極と接続された一対の第１外部電極と、
    前記本体において前記第３面及び第４面に配置され、前記第２内部電極と接続された第２外部電極と、を含み、
    前記第１内部電極は、第１メイン部及び前記第１メイン部から前記第２方向に延長されて前記一対の第１外部電極と連結された第１引き出し部を含み、
    前記第２内部電極は、第２メイン部及び前記第２メイン部から前記第２方向に延長されて前記第２外部電極と連結された第２引き出し部を含み、
    前記第１引き出し部及び前記第２引き出し部は、少なくとも一部の領域において前記第３方向に互いに重なる、積層セラミック電子部品。
13. 前記第１メイン部の少なくとも一部の領域は、前記第２メイン部と前記第３方向に互いに重ならない、請求項１２に記載の積層セラミック電子部品。
14. 前記第１引き出し部は、前記第１メイン部の一側に一対備えられ、それぞれ、前記一対の第１外部電極と連結される、請求項１２に記載の積層セラミック電子部品。
15. 前記第２メイン部と連結される前記第２引き出し部の一端の前記第１方向の長さは、第２メイン部の前記第１方向の長さと実質的に同一である、請求項１２に記載の積層セラミック電子部品。
16. 前記第２外部電極と連結され、前記一対の第１外部電極と離隔される第１ダミー電極を含む、請求項１２に記載の積層セラミック電子部品。
17. 前記第１ダミー電極は、前記第１内部電極と実質的に同じ平面上に配置される、請求項１６に記載の積層セラミック電子部品。
18. 前記第１ダミー電極は、前記第２外部電極に隣接するほど前記第１方向の長さが増加する、請求項１６に記載の積層セラミック電子部品。
19. 前記一対の第１外部電極と連結され、前記第２外部電極と離隔される第２ダミー電極を含む、請求項１２に記載の積層セラミック電子部品。
20. 前記第２ダミー電極は、前記第２内部電極と実質的に同じ平面上に配置される、請求項１９に記載の積層セラミック電子部品。
21. 前記第２ダミー電極は、前記一対の第１外部電極に隣接するほど前記第１方向の長さが増加する、請求項１９に記載の積層セラミック電子部品。
    

Images