JP2016086150A - 積層セラミックキャパシタ - Google Patents
積層セラミックキャパシタ Download PDFInfo
- Publication number
- JP2016086150A JP2016086150A JP2015007867A JP2015007867A JP2016086150A JP 2016086150 A JP2016086150 A JP 2016086150A JP 2015007867 A JP2015007867 A JP 2015007867A JP 2015007867 A JP2015007867 A JP 2015007867A JP 2016086150 A JP2016086150 A JP 2016086150A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- multilayer ceramic
- ceramic capacitor
- end surface
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 77
- 239000000919 ceramic Substances 0.000 claims abstract description 74
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000007747 plating Methods 0.000 description 6
- 239000010949 copper Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/14—Protection against electric or thermal overload
- H01G2/16—Protection against electric or thermal overload with fusing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
Abstract
【課題】過電流が連結された製品全体に損傷を与えることを防止する、積層セラミックキャパシタを提供する。
【解決手段】誘電体層が厚さ方向に複数積層され、一主面と他主面、厚さ方向に平行で互いに対向する一端面と他端面、主面と端面に直交して互いに対向する一側面と他側面とを有するセラミック本体１１０と、一端面及び他端面の夫々に露出し、誘電体層を介して交互に複数配置された、第１及び第２内部電極と、一端面及び他端面の夫々から、一主面の一部まで延長して形成され、第１及び第２内部電極と夫々連結された第１及び第２外部電極１３１、１３２と、一側面及び他側面の夫々から、一主面及び他主面の夫々一部まで延長して形成された第３及び第４外部電極１４１、１４２と、他主面に形成され、第３及び第４外部電極を連結する断続部１５１と、一主面に形成され、各外部電極と連結された、複数のランドパターンと、を含む。
【選択図】図１
【解決手段】誘電体層が厚さ方向に複数積層され、一主面と他主面、厚さ方向に平行で互いに対向する一端面と他端面、主面と端面に直交して互いに対向する一側面と他側面とを有するセラミック本体１１０と、一端面及び他端面の夫々に露出し、誘電体層を介して交互に複数配置された、第１及び第２内部電極と、一端面及び他端面の夫々から、一主面の一部まで延長して形成され、第１及び第２内部電極と夫々連結された第１及び第２外部電極１３１、１３２と、一側面及び他側面の夫々から、一主面及び他主面の夫々一部まで延長して形成された第３及び第４外部電極１４１、１４２と、他主面に形成され、第３及び第４外部電極を連結する断続部１５１と、一主面に形成され、各外部電極と連結された、複数のランドパターンと、を含む。
【選択図】図１
Description
本発明は、積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）に関する。
積層チップ電子部品の一つである積層セラミックキャパシタは、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、個人用携帯端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）、スマートフォン及び携帯電話など、様々な電子製品の基板に装着されて、電気を充電または放電させる役割をするチップ状のものである。
このような積層セラミックキャパシタは、小型でありながら高容量が保障され、実装が容易であるという長所により、多様な電子装置の部品として用いられる。
上記積層セラミックキャパシタは、内部短絡または電気的過負荷によってショート（ｓｈｏｒｔ）が発生する恐れがある。
この場合、上記積層セラミックキャパシタと連結された残りの回路に過電流が伝達されて、上記積層セラミックキャパシタと連結された製品全体に損傷を与えるという問題が発生し得る。
当技術分野では、ＥＳＲを上げてもＥＳＬの増加は最小化させて積層セラミックキャパシタの電気的特性を向上させることができ、上記積層セラミックキャパシタにショートが発生する場合、回路をオープンさせて、上記積層セラミックキャパシタの過電流が連結された製品全体に損傷を与えることを防止することができる新たな方案が求められてきた。
本発明の一実施形態は、誘電体層が厚さ方向に複数積層され、上記厚さ方向に直交して互いに対向する一主面と他主面、上記厚さ方向に平行で互いに対向する一端面と他端面、及び上記一主面と上記一端面に直交して互いに対向する一側面と他側面とを有するセラミック本体と、上記一端面及び上記他端面のそれぞれに露出し、上記誘電体層を介して交互に複数配置された、第１及び第２内部電極と、上記一端面及び上記他端面のそれぞれから、上記一主面の一部まで延長して形成され、上記第１及び第２内部電極とそれぞれ連結された第１及び第２外部電極と、上記一側面及び上記他側面のそれぞれから、上記一主面及び上記他主面のそれぞれ一部まで延長して形成された第３及び第４外部電極と、上記他主面に形成され、上記第３及び第４外部電極を連結する断続部と、上記一主面に形成され、上記第１外部電極と連結された、上記第３外部電極と連結された、上記第２及び第４外部電極と連結された、第１、第２及び第３ランドパターンとを含む、積層セラミックキャパシタを提供する。
上記第１または第２内部電極が形成された誘電体層に、上記第１または第２内部電極と離隔し、且つ上記セラミック本体の第１または第２側面のうちの少なくとも一面に露出し、上記第３または第４外部電極と連結されるようにダミーパターンが形成されてもよい。
本発明の他の実施形態は、誘電体層が厚さ方向に複数積層され、上記厚さ方向に直交して互いに対向する一主面と他主面、上記厚さ方向に平行で互いに対向する一端面と他端面、及び上記一主面と上記一端面に直交して互いに対向する一側面と他側面とを有するセラミック本体と、上記一側面及び上記他側面のそれぞれに露出し、上記誘電体層を介して交互に複数配置された、第１及び第２内部電極と、上記一端面及び上記他端面のそれぞれから、上記一主面及び上記他主面のそれぞれ一部まで延長して形成された第１及び第２外部電極と、上記一側面及び上記他側面のそれぞれから、上記一主面の一部まで延長して形成され、上記第１及び第２内部電極とそれぞれ連結された第３及び第４外部電極と、上記他主面に形成され、上記第１及び第２外部電極を連結する断続部と、上記一主面に形成され、上記第１外部電極と連結された、上記第３外部電極と連結された、上記第２及び第４外部電極と連結された、第１、第２及び第３ランドパターンとを含む、積層セラミックキャパシタを提供する。
上記第１及び第２内部電極は、上記セラミック本体の両側面を介してそれぞれ露出するようにリード部を有してもよい。
上記第１または第２内部電極が形成された誘電体層に、上記第１または第２内部電極と離隔し、且つ上記セラミック本体の第１または第２端面のうち少なくとも一面に露出し、上記第１または第２外部電極と連結されるようにダミーパターンが形成されてもよい。
本発明のさらに他の実施形態は、誘電体層が厚さ方向に複数積層され、上記厚さ方向に直交して互いに対向する一主面と他主面、上記厚さ方向に平行で互いに対向する一端面と他端面、及び上記一主面と上記一端面に直交して互いに対向する一側面と他側面とを有するセラミック本体と、上記一側面から上記一主面及び上記他主面のそれぞれ一部まで延長して互いに離隔して形成された第１及び第２外部電極と、上記他側面から上記一主面及び上記他主面のそれぞれ一部まで延長して互いに離隔して形成された第３及び第４外部電極と、上記一側面及び上記他側面のそれぞれに露出し、上記誘電体層を介して交互に複数配置され、互いに対向する上記第１及び第３外部電極とそれぞれ連結された、第１及び第２内部電極と、上記他主面に形成され、上記第２及び第４外部電極を連結する断続部と、上記一主面に形成され、上記第１外部電極と連結された、上記第２外部電極と連結された、上記第３及び第４外部電極と連結された、第１、第２及び第３ランドパターンとを含む、積層セラミックキャパシタを提供する。
上記第１及び第２内部電極は、上記セラミック本体の両側面を介してそれぞれ露出するようにリード部を有してもよい。
上記第１または第２内部電極が形成された誘電体層に、上記第１または第２内部電極と離隔し、且つ上記セラミック本体の第１または第２側面のうちの少なくとも一面に露出し、上記第２または第４外部電極と連結されるようにダミーパターンが形成されてもよい。
上記断続部はヒューズ（ｆｕｓｅ）または抵抗パターン（ｒｅｓｉｓｔｉｖｅ ｐａｔｔｅｒｎ）であってもよい。
本発明の一実施形態によると、セラミック本体の実装反対面において、隣接する外部電極を互いに連結する断続部を配置することで、上記積層セラミックキャパシタにショートが発生した場合、上記断続部が短絡されて回路をオープン状態にし、過電流が上記積層セラミックキャパシタと連結された残りの回路に伝達されることを遮断して、製品全体に損傷が発生することを防止することができる。
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
本発明の実施形態を明確に説明するために、六面体の方向を定義すると、図面上に表示されたＬ、Ｗ及びＴは、それぞれ長さ方向、幅方向及び厚さ方向を示す。
水平実装型積層セラミックキャパシタ
図１は本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図であり、図２の（ａ）〜（ｄ）は図１の積層セラミックキャパシタの第１及び第２内部電極の積層構造に対する様々な実施形態を示した分解斜視図である。
図１は本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図であり、図２の（ａ）〜（ｄ）は図１の積層セラミックキャパシタの第１及び第２内部電極の積層構造に対する様々な実施形態を示した分解斜視図である。
図１及び図２の（ｄ）を参照すると、本発明の一実施形態による積層セラミックキャパシタ１００は、セラミック本体１１０と、複数の第１及び第２内部電極１２１、１２２と、セラミック本体１１０の両端面に形成された第１及び第２外部電極１３１、１３２と、セラミック本体１１０の両側面に形成された第３及び第４外部電極１４１、１４２と、第１から第３ランドパターン１６１〜１６３と、セラミック本体１１０の上記ランドパターンが形成された面の反対面に形成された断続部１５１と、を含む。
セラミック本体１１０は、複数の誘電体層１１１を厚さ方向に積層してから焼成して形成する。
但し、本発明のセラミック本体１１０の形状、寸法及び誘電体層１１１の積層数は、本実施形態に示されたものに限定されない。
この際、セラミック本体１１０を形成する複数の誘電体層１１１は、焼結された状態である。
従って、隣接する誘電体層１１１同士の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いずには確認できないほどに一体化されていてもよい。
セラミック本体１１０は、六面体状であってもよい。
本発明の一実施形態では、セラミック本体１１０の対向する厚さ方向の面を第１及び第２主面１、２、第１及び第２主面１、２を連結し、対向する長さ方向の面を第１及び第２端面３、４、対向する幅方向の面を第１及び第２側面５、６と定義する。
以下、本実施形態では、積層セラミックキャパシタ１００の実装面をセラミック本体１１０の第１主面１と定義して説明する。
セラミック本体１１０は、アクティブ層とカバー層を含んでもよい。
上記アクティブ層は、キャパシタの容量形成に寄与する部分であって、セラミック本体１１０のうち複数の内部電極が積層された部分である。
上記カバー層は、上記アクティブ層の第１及び第２主面１、２側に形成された部分であって、内部電極を含まないことを除き、上記アクティブ層の誘電体層１１１と同じ材質及び構成からなってもよい。
また、上記カバー層は、単一誘電体層または２つ以上の誘電体層を上記アクティブ層の第１及び第２主面１、２側にそれぞれ厚さ方向に積層して形成することができる。
このようなカバー層は、物理的または化学的ストレスによって第１及び第２内部電極１２１、１２２が損傷することを防止する役割をすることができる。
誘電体層１１１は、高誘電率のセラミック材料を含んでもよい。
例えば、誘電体層１１１は、チタン酸バリウム（ＢａＴｉＯ３）系セラミック粉末などを含んでもよいが、十分な静電容量が得られるものであれば、特に限定しない。
また、誘電体層１１１には、上記セラミック材料とともに、必要に応じてセラミック添加剤、有機溶剤、可塑剤、結合剤及び分散剤などがさらに含まれてもよい。
ここで、上記セラミック添加剤としては、遷移金属酸化物または炭化物、希土類元素、マグネシウム（Ｍｇ）またはアルミニウム（Ａｌ）などの様々な種類を用いることができる。
第１及び第２内部電極１２１、１２２は、互いに異なる極性を有する電極であって、セラミック本体１１０内で誘電体層１１１を介して複数個が厚さ方向に交互に配置される。
このとき、複数の第１及び第２内部電極１２１、１２２は、中間に配置された誘電体層１１１により電気的に絶縁されてもよい。
このような第１及び第２内部電極１２１、１２２は、誘電体層１１１を形成するセラミックシートの少なくとも一面に導電性金属を含む導電性ペーストを印刷して形成することができる。
上記導電性ペーストの導電性金属は、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）の何れか一つまたはこれらの合金等であってもよく、本発明はこれに限定されない。
また、上記導電性ペーストの印刷方法としては、スクリーン印刷法またはグラビア印刷法等を用いてもよいが、本発明はこれに限定されない。
第１及び第２内部電極１２１、１２２は、セラミック本体１１０内でセラミック本体１１０の第１及び第２端面３、４を介して交互に露出するように配置される。
このとき、積層セラミックキャパシタ１００の静電容量は、厚さ方向に沿って重畳された第１及び第２内部電極１２１、１２２の面積に比例する。
図２の（ｂ）〜（ｄ）を参照すると、第１または第２内部電極１２１、１２２が形成された誘電体層１１１に、第１または第２内部電極１２１、１２２と離隔し、且つセラミック本体１１０の第１または第２側面５、６のうちの少なくとも一面に露出するようにダミーパターン１２３、１２４が形成されてもよい。
このとき、ダミーパターン１２３、１２４は、露出した側面により第３または第４外部電極１４１、１４２と接触することができる。
当該ダミーパターン１２３、１２４は、第１及び第２内部電極１２１、１２２の厚さによる段差を低減させ、第１及び第２内部電極１２１、１２２と接触せずに断続部１５１とのみ接触するように形成された第３及び第４外部電極１４１、１４２の固着強度を向上させる役割を担う。
第１及び第２外部電極１３１、１３２は、セラミック本体１１０の第１及び第２端面３、４からセラミック本体の少なくとも第１主面１の一部まで延長形成される。
また、第１及び第２外部電極１３１、１３２には、セラミック本体１１０の第１及び第２端面３、４に露出された第１及び第２内部電極１２１、１２２の端部がそれぞれ連結されて電気的に接続される。
第３及び第４外部電極１４１、１４２は、セラミック本体１１０の第１及び第２側面５、６に対向するように形成され、セラミック本体１１０の第１及び第２主面１、２の一部までそれぞれ延長形成される。
このような第１から第４外部電極１３１、１３２、１４１、１４２は、導電性金属を含む導電性ペーストで形成してもよい。
上記導電性金属はこれに限定されないが、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）の何れか一つまたはこれらの合金等であってもよい。
上記導電性ペーストは、絶縁性物質をさらに含んでもよい。
例えば、上記絶縁性物質はガラス（ｇｌａｓｓ）であってもよく、本発明はこれに限定されない。
また、本発明において、第１から第４外部電極１３１、１３２、１４１、１４２を形成する方法は特に制限されず、セラミック本体１１０を導電性ペーストにディッピング（ｄｉｐｐｉｎｇ）して形成したり、めっきするなどの様々な方法を用いることができる。
一方、第１から第４外部電極１３１、１３２、１４１、１４２上に電気めっきなどの方法でめっき層（不図示）をさらに形成してもよい。
上記めっき層は、第１から第４外部電極１３１、１３２、１４１、１４２上に形成されたニッケル（Ｎｉ）めっき層と、上記ニッケルめっき層上に形成されたスズ（Ｓｎ）めっき層と、を含んでもよい。
上記めっき層は、積層セラミックキャパシタ１００を基板などに半田で実装するとき、相互の接着強度を高めるためのものである。
図３を参照すると、第１及び第２ランドパターン１６１、１６２は、セラミック本体１１０の第１主面１に形成され、第１及び第３外部電極１３１、１４１とそれぞれ連結される。
第３ランドパターン１６３は、第２外部電極１３２と連結された部分１６３ａと、第４外部電極１４２と連結された部分１６３ｂとが互いに連結された構造であり、第２及び第４外部電極１３２、１４２を互いに連結する。
断続部１５１は、セラミック本体１１０の第２主面２に形成され、セラミック本体１１０の第２主面２において第３外部電極１４１と第４外部電極１４２を互いに連結する。
このような断続部１５１は、内部短絡または電気的過負荷などによってショートのような現象が発生すると、短絡されて回路をオープンさせる。これにより、積層セラミックキャパシタ１００に発生した過電流がそれと連結された残りの回路に伝達されるのを防ぎ、製品全体に損傷が発生することを防止することができる。
このとき、断続部１５１は、ヒューズ（ｆｕｓｅ）または抵抗パターン（ｒｅｓｉｓｔｉｖｅ ｐａｔｔｅｒｎ）などであってもよいが、本発明はこれに限定されない。
図４の（ａ）は本発明の一実施形態による積層セラミックキャパシタ１００の等価回路を示したもので、断続部１５１としてヒューズを使用している。
上記ヒューズは過電流を防止する役割を担うもので、一定水準以上の過電流が発生した場合に発熱して切れる程度の抵抗値を有さなければならず、例えば、上記ヒューズの抵抗値は、キャパシタに印加される電流の基準値に基づいて決まる。
図４の（ｂ）は、本発明の一実施形態による積層セラミックキャパシタ１００の等価回路を示したもので、断続部１５１として抵抗パターンを使用している。
上記抵抗パターンとしては、抵抗、バリスタ及びサーミスタの何れか一つが含まれてもよいが、本発明はこれに限定されない。
上記抵抗パターンは、例えば、放射ノイズ防止または特定周波数での電圧変動の減少のために高いＥＳＲ値の積層セラミックキャパシタを製作する場合に、ＥＳＲ値を要求する水準に合わせるために用いることができる。
このとき、上記抵抗パターンの抵抗値は限定されず、例えば、数百ｍΩから数Ω程度と多様に決められてもよい。
また、積層セラミックキャパシタ１００にショート（ｓｈｏｒｔ）が発生すると、積層セラミックキャパシタ１００と連結された残りの回路に過電流が伝達されて、積層セラミックキャパシタ１００と連結された製品全体に損傷を与える恐れがある。
本実施形態において、第１内部電極１２１と連結された第１外部電極１３１は正極で、第４外部電極１４２は負極である。
電源を印加すると、電流パス（ｃｕｒｒｅｎｔ ｐａｔｈ）は、正極である第１外部電極１３１から第１内部電極１２１及び第２内部電極１２２を介して第２外部電極１３２に移動し、第３ランドパターン１６３を介して第３外部電極１４１に移動した後、断続部１５１を介して負極である第４外部電極１４２に移動する。
従って、本実施形態によると、電流パスが長くなり、電流が幅の狭い抵抗を通過するため、ＥＳＬが上昇する効果が期待できる。
また、セラミック本体１１０の第２主面２に、第３及び第４外部電極１４１、１４２を連結する断続部１５１を適用することにより、積層セラミックキャパシタ１００にショートが発生した場合、断続部１５１が短絡されて回路をオープン状態にして、過電流が積層セラミックキャパシタ１００と連結された残りの回路に伝達されることを防ぎ、積層セラミックキャパシタ１００と連結された製品全体が損傷することを防止することができる。
従って、積層セラミックキャパシタ１００にショートが発生した場合、製品全体から積層セラミックキャパシタ１００のみを交換して修理した後、再使用することができる。
変形例
図５は本発明の他の実施形態による積層セラミックキャパシタを概略的に示した斜視図であり、図６の（ａ）〜（ｄ）は図５の積層セラミックキャパシタの第１及び第２内部電極の積層構造に対する様々な実施形態を示した分解斜視図である。
図５は本発明の他の実施形態による積層セラミックキャパシタを概略的に示した斜視図であり、図６の（ａ）〜（ｄ）は図５の積層セラミックキャパシタの第１及び第２内部電極の積層構造に対する様々な実施形態を示した分解斜視図である。
ここで、上述した一実施形態と類似する部分に対しては重複を避けるために、その具体的な説明を省略し、上述した実施形態と異なる構造を有するリード部と外部電極との連結構造について具体的に説明する。
図５及び図６の（ｄ）を参照すると、本発明の他の実施形態による積層セラミックキャパシタ１００'は、セラミック本体１１０と、複数の第１及び第２内部電極１２５、１２６と、セラミック本体１１０の第１及び第２端面３、４に形成された第１及び第２外部電極１３１、１３２と、セラミック本体１１０の第１及び第２側面５、６に形成された第３及び第４外部電極１４１、１４２と、第１から第３ランドパターン１６１〜１６３と、セラミック本体１１０の上記ランドパターンが形成された面の反対面である第２主面２に形成された断続部１５２と、を含む。
第１及び第２内部電極１２５、１２６は、セラミック本体１１０内でセラミック本体１１０の第１及び第２側面５、６に交互に露出するように配置される。
第１及び第２内部電極１２５、１２６は、重畳されて容量を具現する第１及び第２容量部１２５ａ、１２６ａと、第１及び第２容量部１２５ａ、１２６ａからセラミック本体１１０の第１または第２側面５、６に向かって延長形成された第１及び第２リード部１２５ｂ、１２６ｂと、をそれぞれ含む。
第１リード部１２５ｂは、セラミック本体１１０の第１側面５に露出して第３外部電極１４１と連結される。
第２リード部１２６ｂは、セラミック本体１１０の第２側面６に露出して第４外部電極１４２と連結される。
一方、第１または第２内部電極１２５、１２６が形成された誘電体層１１１に、第１または第２内部電極１２５、１２６と離隔し、且つセラミック本体１１０の第１または第２端面３、４のうちの少なくとも一面に露出するようにダミーパターン１２７、１２８が形成されてもよい。
このとき、ダミーパターン１２７、１２８は、露出した端面により第１または第２外部電極１３１、１３２と接触することができる。
当該ダミーパターン１２７、１２８は、第１及び第２内部電極１２５、１２６の厚さによる段差を低減させ、第１及び第２内部電極１２５、１２６と接触せずに断続部１５１とのみ接触するように形成された第１及び第２外部電極１３１、１３２の固着強度を向上させる役割を担う。
第１及び第２外部電極１３１、１３２は、セラミック本体１１０の第１及び第２端面３、４からセラミック本体の第１及び第２主面１、２の一部までそれぞれ延長形成される。
第３及び第４外部電極１４１、１４２は、セラミック本体１１０の第１及び第２側面５、６に対向して形成され、セラミック本体１１０の少なくとも第１主面１の一部まで延長形成される。
図７を参照すると、第１及び第２ランドパターン１６１、１６２は、セラミック本体１１０の第１主面１に形成され、第１及び第３外部電極１３１、１４１とそれぞれ連結される。
第３ランドパターン１６３は、第２外部電極１３２と連結された部分１６３ａと、第４外部電極１４２と連結された部分１６３ｂが互いに連結された構造であり、第２及び第４外部電極１３２、１４２を互いに連結する。
断続部１５２はセラミック本体１１０の第２主面２に形成され、セラミック本体１１０の第２主面２において、第１外部電極１３１と第２外部電極１３２を互いに連結する。
このような断続部１５２は、内部短絡または電気的過負荷などによってショートのような現象が発生すると、短絡されて回路をオープンさせる。これにより、積層セラミックキャパシタ１００に発生した過電流がそれと連結された残りの回路に伝達されるのを防ぎ、製品全体に損傷が発生することを防止することができる。
このとき、断続部１５２は、ヒューズ（ｆｕｓｅ）または抵抗パターン（ｒｅｓｉｓｔｉｖｅ ｐａｔｔｅｒｎ）などであってもよいが、本発明はこれに限定されない。
図８の（ａ）は本発明の他の実施形態による積層セラミックキャパシタ１００'の等価回路を示したもので、断続部１５２としてヒューズを使用している。
図８の（ｂ）は本発明の他の一実施形態による積層セラミックキャパシタ１００'の等価回路を示したもので、断続部１５２として抵抗パターンを使用している。
図９は本発明のさらに他の実施形態による積層セラミックキャパシタを概略的に示した斜視図であり、図１０の（ａ）〜（ｄ）は図９の積層セラミックキャパシタの第１及び第２内部電極の積層構造に対する様々な実施形態を示した分解斜視図である。
ここで、上述した一実施形態と類似する部分に対しては重複を避けるために、その具体的な説明を省略し、上述した実施形態と異なる構造を有するリード部と外部電極との連結構造について具体的に説明する。
図９及び図１０の（ｄ）を参照すると、本発明のさらに他の実施形態による積層セラミックキャパシタ１０００は、セラミック本体１１００と、複数の第１及び第２内部電極１２５０、１２６０と、セラミック本体１１００の第２側面６からセラミック本体１１００の第１及び第２主面１、２の一部まで延長され、且つ互いに離隔形成された第１及び第２外部電極１２１０、１２２０と、セラミック本体１１００の第１側面５からセラミック本体１１００の第１及び第２主面１、２の一部まで延長され、且つ互いに離隔形成された第３及び第４外部電極１２３０、１２４０と、第１から第３ランドパターン１６１０〜１６３０と、セラミック本体１１００の第２主面２に形成された断続部１５１０と、を含む。
第１及び第２内部電極１２５０、１２６０は、セラミック本体１１００内で、セラミック本体１１００の第１及び第２側面５、６に交互に露出するように配置される。
第１及び第２内部電極１２５０、１２６０は重畳されて容量を具現する第１及び第２容量部１２５０ａ、１２６０ａと、第１及び第２容量部１２５０ａ、１２６０ａからセラミック本体１１００の第１または第２側面５、６に向かって延長形成された第１及び第２リード部１２５０ｂ、１２６０ｂと、をそれぞれ含む。
第１リード部１２５０ｂは、セラミック本体１１００の第１側面５に露出して第３外部電極１２３０と連結される。
第２リード部１２６０ｂは、セラミック本体１１００の第２側面６に露出して第１外部電極１２１０と連結される。
一方、第１または第２内部電極１２５０、１２６０が形成された誘電体層１１１０に、第１または第２内部電極１２５０、１２６０と離隔し、且つセラミック本体１１００の第１または第２側面５、６のうちの少なくとも一面に露出するようにダミーパターン１２７０、１２８０が形成されてもよい。
このとき、ダミーパターン１２７０、１２８０は、露出した面により第２または第４外部電極１２２０、１２４０と接触することができる。
当該ダミーパターン１２７０、１２８０は、第１及び第２内部電極１２５０、１２６０の厚さによる段差を低減させ、第１及び第２内部電極１２５０、１２６０と接触せずに断続部１５１０とのみ接触するように形成された第２及び第４外部電極１２２０、１２４０の固着強度を向上させる役割を担う。
図１１を参照すると、第１及び第２ランドパターン１６１０、１６２０は、セラミック本体１１００の第１主面１に形成されて第１及び第２外部電極１２１０、１２２０とそれぞれ連結される。
第３ランドパターン１６３０は、第３及び第４外部電極１２３０、１２４０と同時に連結される。
断続部１５１０はセラミック本体１１００の第２主面２に形成され、セラミック本体１１００の第２主面２において、第２外部電極１２２０と第４外部電極１２４０を互いに連結する。
このような断続部１５１０は、内部短絡または電気的過負荷などによってショートのような現象が発生すると、短絡されて回路をオープンさせる。これにより、積層セラミックキャパシタ１０００に発生した過電流がそれと連結された残りの回路及び製品全体に伝達されるのを防ぎ、製品の損傷を防止することができる。
このとき、断続部１５１０は、ヒューズ（ｆｕｓｅ）または抵抗パターン（ｒｅｓｉｓｔｉｖｅ ｐａｔｔｅｒｎ）などであってもよいが、本発明はこれに限定されない。
図１２の（ａ）は本発明のさらに他の一実施形態による積層セラミックキャパシタ１０００の等価回路を示したもので、断続部１５１０としてヒューズを使用している。
図１２の（ｂ）は本発明のさらに他の実施形態による積層セラミックキャパシタ１０００の等価回路を示したもので、断続部１５１０として抵抗パターンを使用している。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
１００、１００'、１０００ 積層セラミックキャパシタ
１１０、１１００ セラミック本体
１１１、１１１０ 誘電体層
１２１、１２２ 第１及び第２内部電極
１２３、１２４ ダミーパターン
１３１、１３２ 第１及び第２外部電極
１４１、１４２ 第３及び第４外部電極
１５１、１５２、１５１０ 断続部
１６１ 第１ランドパターン
１６２ 第２ランドパターン
１６３ 第３ランドパターン
１１０、１１００ セラミック本体
１１１、１１１０ 誘電体層
１２１、１２２ 第１及び第２内部電極
１２３、１２４ ダミーパターン
１３１、１３２ 第１及び第２外部電極
１４１、１４２ 第３及び第４外部電極
１５１、１５２、１５１０ 断続部
１６１ 第１ランドパターン
１６２ 第２ランドパターン
１６３ 第３ランドパターン
Claims (14)
- 誘電体層が厚さ方向に複数積層され、前記厚さ方向に直交して互いに対向する一主面と他主面、前記厚さ方向に平行で互いに対向する一端面と他端面、及び前記一主面と前記一端面に直交して互いに対向する一側面と他側面とを有するセラミック本体と、
前記一端面及び前記他端面のそれぞれに露出し、前記誘電体層を介して交互に複数配置された、第１及び第２内部電極と、
前記一端面及び前記他端面のそれぞれから、前記一主面の一部まで延長して形成され、前記第１及び第２内部電極とそれぞれ連結された第１及び第２外部電極と、
前記一側面及び前記他側面のそれぞれから、前記一主面及び前記他主面のそれぞれ一部まで延長して形成された第３及び第４外部電極と、
前記他主面に形成され、前記第３及び第４外部電極を連結する断続部と、
前記一主面に形成され、前記第１外部電極と連結された、前記第３外部電極と連結された、前記第２及び第４外部電極と連結された、第１、第２及び第３ランドパターンと
を含む積層セラミックキャパシタ。 - 前記断続部はヒューズ（ｆｕｓｅ）である請求項１に記載の積層セラミックキャパシタ。
- 前記断続部は抵抗パターン（ｒｅｓｉｓｔｉｖｅ ｐａｔｔｅｒｎ）である請求項１に記載の積層セラミックキャパシタ。
- 前記第１または第２内部電極が形成された誘電体層に、前記第１または第２内部電極と離隔し、且つ前記一側面及び前記他側面の少なくともいずれかに露出して、前記第３または第４外部電極と連結されるダミーパターンが形成された請求項１から３のいずれか１項に記載の積層セラミックキャパシタ。
- 誘電体層が厚さ方向に複数積層され、前記厚さ方向に直交して互いに対向する一主面と他主面、前記厚さ方向に平行で互いに対向する一端面と他端面、及び前記一主面と前記一端面に直交して互いに対向する一側面と他側面とを有するセラミック本体と、
前記一側面及び前記他側面のそれぞれに露出し、前記誘電体層を介して交互に複数配置された、第１及び第２内部電極と、
前記一端面及び前記他端面のそれぞれから、前記一主面及び前記他主面のそれぞれ一部まで延長して形成された第１及び第２外部電極と、
前記一側面及び前記他側面のそれぞれから、前記一主面の一部まで延長して形成され、前記第１及び第２内部電極とそれぞれ連結された第３及び第４外部電極と、
前記他主面に形成され、前記第１及び第２外部電極を連結する断続部と、
前記一主面に形成され、前記第１外部電極と連結された、前記第３外部電極と連結された、前記第２及び第４外部電極と連結された、第１、第２及び第３ランドパターンと
を含む、積層セラミックキャパシタ。 - 前記断続部はヒューズ（ｆｕｓｅ）である請求項５に記載の積層セラミックキャパシタ。
- 前記断続部は抵抗パターン（ｒｅｓｉｓｔｉｖｅ ｐａｔｔｅｒｎ）である請求項５に記載の積層セラミックキャパシタ。
- 前記第１及び第２内部電極は、前記一側面及び前記他側面にそれぞれ露出するリード部を有する請求項５から７のいずれか１項に記載の積層セラミックキャパシタ。
- 前記第１または第２内部電極が形成された誘電体層に、前記第１または第２内部電極と離隔し、且つ前記一端面及び他端面の少なくともいずれかに露出して、前記第１または第２外部電極と連結されるダミーパターンが形成された請求項５から８のいずれか１項に記載の積層セラミックキャパシタ。
- 誘電体層が厚さ方向に複数積層され、前記厚さ方向に直交して互いに対向する一主面と他主面、前記厚さ方向に平行で互いに対向する一端面と他端面、及び前記一主面と前記一端面に直交して互いに対向する一側面と他側面とを有するセラミック本体と、
前記一側面から前記一主面及び前記他主面のそれぞれ一部まで延長して互いに離隔して形成された第１及び第２外部電極と、
前記他側面から前記一主面及び前記他主面のそれぞれ一部まで延長して互いに離隔して形成された第３及び第４外部電極と、
前記一側面及び前記他側面のそれぞれに露出し、前記誘電体層を介して交互に複数配置され、互いに対向する前記第１及び第３外部電極とそれぞれ連結された、第１及び第２内部電極と、
前記他主面に形成され、前記第２及び第４外部電極を連結する断続部と、
前記一主面に形成され、前記第１外部電極と連結された、前記第２外部電極と連結された、前記第３及び第４外部電極と連結された、第１、第２及び第３ランドパターンと
を含む、積層セラミックキャパシタ。 - 前記断続部はヒューズ（ｆｕｓｅ）である請求項１０に記載の積層セラミックキャパシタ。
- 前記断続部は抵抗パターン（ｒｅｓｉｓｔｉｖｅ ｐａｔｔｅｒｎ）である請求項１０に記載の積層セラミックキャパシタ。
- 前記第１及び第２内部電極は、前記一側面及び前記他側面にそれぞれ露出するリード部を有する請求項１０から１２のいずれか１項に記載の積層セラミックキャパシタ。
- 前記第１または第２内部電極が形成された誘電体層に、前記第１または第２内部電極と離隔し、且つ前記一側面及び前記他側面の少なくともいずれかに露出して、前記第２または第４外部電極と連結されるダミーパターンが形成された請求項１０から１３のいずれか１項に記載の積層セラミックキャパシタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2014-0143675 | 2014-10-22 | ||
| KR1020140143675A KR102041649B1 (ko) | 2014-10-22 | 2014-10-22 | 적층 세라믹 커패시터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016086150A true JP2016086150A (ja) | 2016-05-19 |
| JP6512506B2 JP6512506B2 (ja) | 2019-05-15 |
Family
ID=55792523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015007867A Active JP6512506B2 (ja) | 2014-10-22 | 2015-01-19 | 積層セラミックキャパシタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9627131B2 (ja) |
| JP (1) | JP6512506B2 (ja) |
| KR (1) | KR102041649B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102016485B1 (ko) * | 2014-07-28 | 2019-09-02 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| EP3179495B1 (en) * | 2015-12-09 | 2018-05-02 | ABB Schweiz AG | Power capacitor unit for high pressure applications |
| JP7196817B2 (ja) * | 2019-10-31 | 2022-12-27 | 株式会社村田製作所 | 積層セラミックコンデンサの使用方法および積層セラミックコンデンサの実装方法 |
| KR20210081901A (ko) * | 2019-12-24 | 2021-07-02 | 삼성전기주식회사 | 복합 전자 부품 |
| KR102606841B1 (ko) * | 2022-01-26 | 2023-11-29 | 삼화콘덴서공업 주식회사 | 저 esl를 가지면서 esr이 제어된 3단자형 커패시터 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01125528U (ja) * | 1988-02-19 | 1989-08-28 | ||
| JPH01130525U (ja) * | 1988-03-01 | 1989-09-05 | ||
| JPH09129476A (ja) * | 1995-10-30 | 1997-05-16 | Murata Mfg Co Ltd | セラミック電子部品 |
| JP2010045323A (ja) * | 2008-08-13 | 2010-02-25 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ及びこれを備えた回路基板装置 |
| JP2013502746A (ja) * | 2009-08-24 | 2013-01-24 | ケメット エレクトロニクス コーポレーション | 外部ヒューズ付きの抵抗装荷安全コンデンサ |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0831393B2 (ja) * | 1989-05-29 | 1996-03-27 | 株式会社村田製作所 | ヒューズ付積層セラミックコンデンサ |
| JP2792012B2 (ja) * | 1990-03-07 | 1998-08-27 | マルコン電子株式会社 | 積層コンデンサ及びその製造方法 |
| US5495387A (en) * | 1991-08-09 | 1996-02-27 | Murata Manufacturing Co., Ltd. | RC array |
| JP2003007568A (ja) | 2001-06-25 | 2003-01-10 | Nec Tokin Ceramics Corp | ヒューズ機能付き積層セラミック部品 |
| US6627509B2 (en) * | 2001-11-26 | 2003-09-30 | Delaware Capital Formation, Inc. | Surface flashover resistant capacitors and method for producing same |
| JP2004207526A (ja) * | 2002-12-25 | 2004-07-22 | Kyocera Corp | 複合電子部品及びその特性調整方法 |
| US7164573B1 (en) * | 2005-08-31 | 2007-01-16 | Kemet Electronic Corporation | High ESR or fused ceramic chip capacitor |
| KR100925623B1 (ko) * | 2007-08-31 | 2009-11-06 | 삼성전기주식회사 | 적층형 칩 커패시터 및 이를 구비한 회로기판 장치 및회로기판 |
-
2014
- 2014-10-22 KR KR1020140143675A patent/KR102041649B1/ko active IP Right Grant
-
2015
- 2015-01-19 JP JP2015007867A patent/JP6512506B2/ja active Active
- 2015-01-20 US US14/601,179 patent/US9627131B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01125528U (ja) * | 1988-02-19 | 1989-08-28 | ||
| JPH01130525U (ja) * | 1988-03-01 | 1989-09-05 | ||
| JPH09129476A (ja) * | 1995-10-30 | 1997-05-16 | Murata Mfg Co Ltd | セラミック電子部品 |
| JP2010045323A (ja) * | 2008-08-13 | 2010-02-25 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ及びこれを備えた回路基板装置 |
| JP2013502746A (ja) * | 2009-08-24 | 2013-01-24 | ケメット エレクトロニクス コーポレーション | 外部ヒューズ付きの抵抗装荷安全コンデンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160118187A1 (en) | 2016-04-28 |
| KR102041649B1 (ko) | 2019-11-06 |
| US9627131B2 (en) | 2017-04-18 |
| JP6512506B2 (ja) | 2019-05-15 |
| KR20160047350A (ko) | 2016-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6657272B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| JP6342286B2 (ja) | 積層セラミックキャパシタ | |
| JP6233887B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| KR101994717B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR102097324B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| JP6512506B2 (ja) | 積層セラミックキャパシタ | |
| KR20150089141A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR20150053394A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| JP5900858B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| US9847170B2 (en) | Multilayer ceramic capacitor and board having the same | |
| KR102097323B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| JP6223736B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| KR102037268B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| US9510443B2 (en) | Multilayer ceramic electronic component and board having the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190312 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190329 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6512506 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |