JP2023106780A - 半導体基板の評価方法 - Google Patents

半導体基板の評価方法 Download PDF

Info

Publication number
JP2023106780A
JP2023106780A JP2022007711A JP2022007711A JP2023106780A JP 2023106780 A JP2023106780 A JP 2023106780A JP 2022007711 A JP2022007711 A JP 2022007711A JP 2022007711 A JP2022007711 A JP 2022007711A JP 2023106780 A JP2023106780 A JP 2023106780A
Authority
JP
Japan
Prior art keywords
oxide film
semiconductor substrate
pyrogenic
cleaning
dry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022007711A
Other languages
English (en)
Inventor
剛 大槻
Takeshi Otsuki
達夫 阿部
Tatsuo Abe
康太 藤井
Kota Fujii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2022007711A priority Critical patent/JP2023106780A/ja
Publication of JP2023106780A publication Critical patent/JP2023106780A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Figure 2023106780000001
【課題】
熱酸化膜の膜厚へ影響する半導体基板の表面品質を精度高く評価する半導体基板の評価方法を提供することを目的とする。
【解決手段】
半導体基板の評価方法であって、評価対象の半導体基板として同一の表面品質水準を有する複数の半導体基板を準備し、前記複数の半導体基板を同一の洗浄条件で洗浄し、前記複数の半導体基板から、前記洗浄により形成された自然酸化膜の除去を行うことなくドライ酸化してドライ酸化膜を形成した半導体基板と、前記洗浄により形成された自然酸化膜の除去を行うことなくパイロジェニック酸化してパイロジェニック酸化膜を形成した半導体基板とを個別に作製し、前記ドライ酸化膜の膜厚と前記パイロジェニック酸化膜の膜厚の比に基づいて、前記半導体基板の表面品質の評価を行うことを特徴とする半導体基板の評価方法。
【選択図】図1

Description

本発明は、半導体基板の評価方法に関する。
半導体集積回路素子の多層化、薄型化に伴って、素子を構成する各種膜についてより一層の薄膜化が要求されている。このような極薄のシリコン酸化膜を面内であるいは基板間で均一にかつ再現性良く形成するためには、半導体基板に予め形成される自然酸化膜の影響を無視することは不可能となっている(特許文献1)。なお、本明細書においては、半導体基板を洗浄することで形成される酸化膜(化学酸化膜と呼ばれることもある)も、自然酸化膜に含まれるものとする。
特開2009-49217号公報 特許第6791453号公報 特許第6791454号公報
B.E.Deal and A.S.Grove, "General Relationship for the Thermal Oxidation of Silicon", J.Apply.Phys., 36, 3770(1965).
本発明者らの調査・研究では、例えば、半導体基板の洗浄方法が異なった場合、その後の熱酸化膜の膜厚に違いがあることが分かっている(特許文献2,3)。例えば、SC1洗浄温度については、洗浄に使用する温度帯によっては、5℃変化しただけでも、大きな影響があることがわかっている。さらに熱酸化後の酸化膜の違いが発生することにより、半導体集積回路素子の特性のバラツキや歩留まりの低下などの問題が懸念されている。
しかしながら、この膜厚の違いは、必ずしも熱酸化前の自然酸化膜厚の膜厚によらないことも分かっているが、膜厚変動が小さいために、外乱によるばらつきなのか、実際の表面の影響(例えば洗浄条件の変動)なのかを切り分けるために多大の労力を必要としているのが実情である。熱酸化膜の膜厚へ影響する半導体基板の表面状態を精度高く評価する手法が求められる。
本発明は、上記問題を解決するためになされたものであり、熱酸化膜の膜厚へ影響する半導体基板の表面品質を精度高く評価する半導体基板の評価方法を提供することを目的とする。
本発明は、上記目的を達成するためになされたものであり、半導体基板の評価方法であって、評価対象の半導体基板として同一の表面品質水準を有する複数の半導体基板を準備し、前記複数の半導体基板を同一の洗浄条件で洗浄し、前記複数の半導体基板から、前記洗浄により形成された自然酸化膜の除去を行うことなくドライ酸化してドライ酸化膜を形成した半導体基板と、前記洗浄により形成された自然酸化膜の除去を行うことなくパイロジェニック酸化してパイロジェニック酸化膜を形成した半導体基板とを個別に作製し、前記ドライ酸化膜の膜厚と前記パイロジェニック酸化膜の膜厚の比に基づいて、前記半導体基板の表面品質の評価を行うことを特徴とする半導体基板の評価方法を提供する。
このような半導体基板の評価方法によれば、ドライ酸化膜の膜厚とパイロジェニック酸化膜の膜厚の比に基づいて半導体基板の表面品質を精度高く評価する半導体基板の評価方法を提供することができる。
このとき、ドライ酸化膜及びパイロジェニック酸化膜の膜厚を、0.1~10nmとすることができる。
このように膜厚が薄い範囲の場合に、特に、半導体基板の表面品質の評価をより精度高く行うことができる。
このとき、表面品質を、半導体基板の最終洗浄で形成された自然酸化膜の膜質及び/又は厚さとすることができる。また、表面品質を、半導体基板の表面粗さとすることができる。
本発明に係る半導体基板の評価方法は、特にこのような半導体基板の表面品質の評価に好適である。
このとき、半導体基板をシリコン基板、ドライ酸化膜及びパイロジェニック酸化膜をシリコン酸化膜とすることができる。
本発明に係る半導体基板の評価方法は、特にシリコン基板に形成されるシリコン酸化膜に対して好適である。
以上のように、本発明の半導体基板の評価方法によれば、ドライ酸化膜の膜厚とパイロジェニック酸化膜の膜厚の比の違いから半導体基板の表面品質を精度高く評価する半導体基板の評価方法を提供することができる。また、熱酸化膜厚に影響する半導体基板製造に係る工程条件を明確にすることが可能になる。
SC1洗浄温度と、ドライ酸化及びパイロジェニック酸化による酸化膜厚並びにドライ酸化膜の膜厚とパイロジェニック酸化膜の膜厚の比の関係を示す。
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
上述のように、熱酸化膜の膜厚へ影響する半導体基板の表面品質を精度高く評価する半導体基板の評価方法が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、半導体基板の評価方法であって、評価対象の半導体基板として同一の表面品質水準を有する複数の半導体基板を準備し、前記複数の半導体基板を同一の洗浄条件で洗浄し、前記複数の半導体基板から、前記洗浄により形成された自然酸化膜の除去を行うことなくドライ酸化してドライ酸化膜を形成した半導体基板と、前記洗浄により形成された自然酸化膜の除去を行うことなくパイロジェニック酸化してパイロジェニック酸化膜を形成した半導体基板とを個別に作製し、前記ドライ酸化膜の膜厚と前記パイロジェニック酸化膜の膜厚の比に基づいて、前記半導体基板の表面品質の評価を行うことを特徴とする半導体基板の評価方法により、半導体基板の表面品質を精度高く評価できることを見出し、本発明を完成した。
以下、図面を参照して説明する。
シリコン基板などの半導体基板上に薄い熱酸化膜を形成するためには、一般的には、半導体基板を石英チューブの外側にヒータやランプを備えた熱処理炉内に設置して、半導体基板を加熱した状態で酸素を炉内に導入して、半導体を酸化することで半導体酸化膜を作製する。このような手法により10nm以下の薄い熱酸化膜を形成するためには、温度を900℃以下に下げる、酸素の分圧を下げるなどの手段をとる。このように酸化種として酸素を用いる方法を一般的にドライ酸化と呼び、形成された酸化膜をドライ酸化膜などと呼称することもある。
一方で、酸化種として水(加熱水蒸気)を用いるパイロジェニック酸化(パイロ酸化、ウエット酸化ということもある)と呼ばれる方法がある。このようなパイロジェニック酸化法で形成された酸化膜を、パイロジェニック酸化膜(パイロ酸化膜)と称することもある。加熱水蒸気の導入方法としては、水を酸素でバブリングして炉内に供給する方法や、酸素と水素を炉内に個別に導入し炉内で燃焼させて水を生成させる方法などがある。特に、清浄度や安定性、安全性を考慮して、近年ではガス導入部に予備燃焼室を備え、この予備燃焼室で予め酸素と水素を燃焼させて、熱処理炉内へ導入する方法が一般的である。このパイロ酸化処理の酸化速度はドライ酸化に比べて大きく、一般的には厚い酸化膜を形成するために用いられることが多い(非特許文献1)。
この半導体の酸化には、酸化種が酸化膜を拡散して酸化膜/半導体界面に到達する必要があり、酸化速度は酸化種の拡散によって律速されるために、酸化時間とともに(熱酸化膜厚の増加ととともに)遅くなっていく。しかしながら、酸化膜厚は酸化膜厚が薄い場合や酸化の初期のように酸化種の拡散の影響が小さい場合は、拡散の影響は小さく、酸化膜/半導体界面の反応(構造)にも依存する。
このように、薄い酸化膜では半導体基板表面に形成されている自然酸化膜の影響も無視することはできず、自然酸化膜の膜厚や膜質が熱酸化膜の膜厚にも影響する。
本発明者らはこれまでに、例えば、半導体基板の洗浄条件(洗浄液の種類や組成等)の違いが、洗浄により半導体基板表面に形成される自然酸化膜の構成(膜質、膜厚等の品質)に影響を及ぼすことを解明してきた(特許文献2,3)。
本発明者らはさらに検討を行い、熱酸化方法、具体的にはドライ酸化とパイロジェニック酸化による酸化種の違いに着目して、酸化種が異なり、酸化機構が異なることを利用することに想到した。評価対象の半導体基板として同一の表面品質水準を有する複数の半導体基板を準備し、同一の洗浄条件で洗浄を行い同じ表面品質の半導体基板とする。これらの半導体基板に対し、洗浄により形成された自然酸化膜の除去を行うことなく、ドライ酸化とパイロジェニック酸化のそれぞれを個別に行い、ドライ酸化膜が形成された半導体基板と、パイロジェニック酸化膜が形成された半導体基板とを作製する。このようにして作製した半導体基板の熱酸化膜の膜厚測定を行って得られたドライ酸化膜の膜厚とパイロジェニック酸化膜の膜厚の比(以下、単に「酸化膜厚比」ということもある)に基づいて、半導体基板の表面品質の評価を行う。このとき、基準となる洗浄条件を決めて、洗浄条件を振った時の酸化膜厚の差分を求め、この差分を用いてドライ酸化とパイロジェニック酸化の比を取ることもできる。このようにすれば、半導体基板の表面品質の評価を精度高く行うことが可能となること、さらに、表面品質の差を評価することが可能になることを見出し、本発明を完成した。
例えば、基準となる酸化膜厚比を設定しておき、この基準値と比較することで半導体基板の表面品質の変化を把握することができる。
また、本発明に係る半導体基板の評価方法を用いれば、半導体基板の表面品質の評価に基づいて、洗浄工程など熱酸化前の工程の管理を行うことも可能となる。後述の実施例に示すように、酸化膜厚比の変化は、半導体基板の洗浄条件の変化をより感度高く反映する。このことを利用し、洗浄工程の評価を行うことも好ましい。例えば、通常の製品を処理する洗浄工程を定期的なモニタリングとして、酸化膜厚比の推移を把握することで、洗浄条件の変化や異常の発生などを検出することも可能となる。
なお、ドライ酸化膜及びパイロジェニック酸化膜を形成する時の酸化処理における酸化膜厚の狙い値は、ドライ酸化及びパイロジェニック酸化で同程度の膜厚とすることが好ましく、膜厚の範囲としては0.1~10nmとすることが好ましい。本発明に係る半導体基板の評価方法は、このような膜厚範囲の場合に特に、半導体基板の表面品質の評価をより精度高く行うことができる。
表面品質を、半導体基板の最終洗浄で形成された自然酸化膜の膜質及び/又は厚さとすることができる。本発明に係る半導体基板の評価方法では、特に、半導体基板の最終洗浄で形成された自然酸化膜の膜質が、ドライ酸化膜の膜厚とパイロジェニック酸化膜の膜厚の比に強く影響を及ぼすため、より精度の高い評価を行うことができる。
また、表面品質を、半導体基板の表面粗さとすることもできる。半導体基板の洗浄条件は半導体基板の表面粗さにも影響を及ぼす。このため、酸化膜/半導体界面の影響を強く反映するドライ酸化膜の膜厚とパイロジェニック酸化膜の膜厚の比を用いる本発明に係る半導体基板の評価方法では、半導体基板の表面粗さを精度高く評価することも可能である。
半導体基板としてはシリコン基板が好ましい。この場合、ドライ酸化膜及びパイロジェニック酸化膜はシリコン酸化膜である。本発明に係る半導体基板の評価方法は、特にシリコン基板の評価において有効である。
なお、ドライ酸化膜の膜厚とパイロジェニック酸化膜の膜厚の比の計算は、パイロジェニック酸化膜厚/ドライ酸化膜厚、ドライ酸化膜厚/パイロジェニック酸化膜厚のどちらとしてもよい。
以下、実施例を挙げて本発明について具体的に説明するが、これは本発明を限定するものではない。
(実施例)
直径300mm、ボロンドープの通常抵抗率(約10Ωcm)のシリコン基板を複数枚準備した。準備した複数枚のシリコン基板は、すべて同一の表面品質水準を有するものである。まず、シリコン基板表面に形成されている自然酸化膜の影響を排除し初期化するために0.5%HFで洗浄(すべてのシリコン基板について共通)を行った。次に、洗浄液の温度を40、45、50、60、70℃としてSC1洗浄(NHOH濃度:3%)を行った。1つの洗浄液温度水準について、複数枚のシリコン基板を洗浄処理した。
洗浄処理を行ったシリコン基板を用い、各洗浄液温度水準のシリコン基板について、表面に形成された自然酸化膜を除去することなく、パイロ酸化(700℃、N希釈、酸化時間:23分)してパイロ酸化膜を形成したシリコン基板と、ドライ酸化(900℃、N希釈、酸化時間23分)してドライ酸化膜を形成したシリコン基板を個別に作製した。熱酸化後の熱酸化膜厚を分光エリプソメータで基板中の面内5点を測定して膜厚の平均値を計算し、SC1洗浄温度が40℃のときの酸化膜厚を基準として、各SC1洗浄温度における酸化膜厚の差分を取って、ドライ酸化膜の膜厚とパイロジェニック酸化膜の膜厚の差分の比(パイロジェニック酸化膜厚/ドライ酸化膜厚)を求め、SC1洗浄温度がドライ酸化膜の膜厚とパイロジェニック酸化膜の膜厚の比に与える影響を調査した。その結果、図1に示すように、SC1洗浄温度によってドライ酸化膜の膜厚とパイロジェニック酸化膜の膜厚の比が変化することがわかった。
SC1洗浄温度は、シリコン基板表面の粗さと、シリコン基板表面に洗浄で形成された自然酸化膜の品質に影響を及ぼすと考えられる。本実施例で示されたように、自然酸化膜を除去せずにドライ酸化を行ったシリコン基板と、自然酸化膜を除去せずにパイロ酸化を行ったシリコン基板とから測定、計算できるドライ酸化膜の膜厚とパイロジェニック酸化膜の膜厚の比(本実施例ではパイロ酸化膜厚/ドライ酸化膜厚)は、シリコン基板の表面品質の違いを感度高く反映できるため、ドライ酸化膜の膜厚とパイロジェニック酸化膜の膜厚の比に基づいて評価を行うことで、半導体基板の表面品質(本実施例の場合は、シリコン基板表面の粗さと、シリコン基板表面に洗浄で形成された自然酸化膜の品質)の評価を精度高く行うことが可能であることがわかった。
また、この結果をもとにすれば、洗浄条件を推定したり洗浄装置の日常管理を行ったりすることも可能になる。例えば、ドライ酸化膜の膜厚とパイロジェニック酸化膜の膜厚の比が通常と違う比になった場合は、洗浄装置の温度管理に異常があると判断できる。本例はわかりやすいように薬液温度を振ったが、日常管理としてドライ酸化膜の膜厚とパイロジェニック酸化膜の膜厚の比を決めてモニタリングをしていけば、洗浄条件の変動を検知することも可能である。
以上の通り、本発明の実施例によれば、ドライ酸化膜の膜厚とパイロジェニック酸化膜の膜厚の比が、SC1洗浄条件(温度)の変動を精度高く反映していることがわかった。ドライ酸化膜の膜厚とパイロジェニック酸化膜の膜厚の比を用いると、半導体基板の品質を精度高く評価できることがわかった。また、これを利用すれば、洗浄条件の変化の影響をより精度高く評価でき、洗浄工程や洗浄機の管理にも適用できることがわかった。さらに、従来の方法では測定、評価できなかった半導体基板の表面品質の変化を評価することも可能と考えられる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (5)

  1. 半導体基板の評価方法であって、
    評価対象の半導体基板として同一の表面品質水準を有する複数の半導体基板を準備し、前記複数の半導体基板を同一の洗浄条件で洗浄し、前記複数の半導体基板から、前記洗浄により形成された自然酸化膜の除去を行うことなくドライ酸化してドライ酸化膜を形成した半導体基板と、前記洗浄により形成された自然酸化膜の除去を行うことなくパイロジェニック酸化してパイロジェニック酸化膜を形成した半導体基板とを個別に作製し、
    前記ドライ酸化膜の膜厚と前記パイロジェニック酸化膜の膜厚の比に基づいて、前記半導体基板の表面品質の評価を行うことを特徴とする半導体基板の評価方法。
  2. 前記ドライ酸化膜及び前記パイロジェニック酸化膜の膜厚を、0.1~10nmとすることを特徴とする請求項1に記載の半導体基板の評価方法。
  3. 前記表面品質を、前記半導体基板の最終洗浄で形成された自然酸化膜の膜質及び/又は厚さとすることを特徴とする請求項1又は請求項2に記載の半導体基板の評価方法。
  4. 前記表面品質を、前記半導体基板の表面粗さとすることを特徴とする請求項1又は請求項2に記載の半導体基板の評価方法。
  5. 前記半導体基板をシリコン基板、前記ドライ酸化膜及び前記パイロジェニック酸化膜をシリコン酸化膜とすることを特徴とする請求項1~4のいずれか一項に記載の半導体基板の評価方法。
JP2022007711A 2022-01-21 2022-01-21 半導体基板の評価方法 Pending JP2023106780A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022007711A JP2023106780A (ja) 2022-01-21 2022-01-21 半導体基板の評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022007711A JP2023106780A (ja) 2022-01-21 2022-01-21 半導体基板の評価方法

Publications (1)

Publication Number Publication Date
JP2023106780A true JP2023106780A (ja) 2023-08-02

Family

ID=87473362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022007711A Pending JP2023106780A (ja) 2022-01-21 2022-01-21 半導体基板の評価方法

Country Status (1)

Country Link
JP (1) JP2023106780A (ja)

Similar Documents

Publication Publication Date Title
JP5957023B2 (ja) 半導体デバイス製造を制御する方法
JP2009055000A (ja) 半導体処理チャンバ内の温度を監視し調整する新規な方法
US6750976B2 (en) Device for manufacturing semiconductor device and method of manufacturing the same
KR100476931B1 (ko) 시즈닝 레서피의 최적화 방법
JP2023106780A (ja) 半導体基板の評価方法
JP5361359B2 (ja) 拡散ウェーハの製造方法
JP2023106660A (ja) 半導体基板の評価方法
TW202338322A (zh) 用於處理基板的方法及設備
TW201913129A (zh) 矽晶圓的評價方法以及矽晶圓的製造方法
WO2022264843A1 (ja) 半導体基板の熱酸化膜形成方法及び半導体装置の製造方法
JP2011014800A (ja) エピタキシャル層の膜厚測定方法、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハの製造工程管理方法
JP2024034416A (ja) シリコン基板の評価方法およびシリコン基板の製造工程の管理方法
WO2015129157A1 (ja) 半導体ウェーハの製造方法及び工程異常の検出方法
JP2010056264A (ja) シリコンウェーハの評価方法および製造方法
TWI281723B (en) Method for detecting defect of silicon wafer
US6738731B1 (en) Method and apparatus for using tool state information to identify faulty wafers
JP2023112235A (ja) 膜厚測定装置用の標準サンプル群、その製造方法及び標準サンプル群を用いた膜厚測定装置の管理方法
JP2005216993A (ja) シリコンウエーハの評価方法
TW530328B (en) Specification of temperature stability in setting up rapid thermal processing system and method for monitoring the temperature stability thereof
KR101226202B1 (ko) 광량측정법을 이용한 플라즈마 식각 공정의 모니터링 방법
WO2019049641A1 (ja) シリコンウェーハの評価方法及びシリコンウェーハの製造方法
WO2023079919A1 (ja) 酸化膜の膜厚評価方法及び酸化膜付きシリコン基板の製造方法
TWI635261B (zh) 監測基座溫度均勻性的方法
JP2023073560A (ja) シリコンウェーハの洗浄方法及び自然酸化膜付きシリコンウェーハの製造方法
CN100514058C (zh) 酸槽与反应槽稳定度的侦测方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240122