JP2023095739A - 積層型電子部品 - Google Patents

積層型電子部品 Download PDF

Info

Publication number
JP2023095739A
JP2023095739A JP2022071156A JP2022071156A JP2023095739A JP 2023095739 A JP2023095739 A JP 2023095739A JP 2022071156 A JP2022071156 A JP 2022071156A JP 2022071156 A JP2022071156 A JP 2022071156A JP 2023095739 A JP2023095739 A JP 2023095739A
Authority
JP
Japan
Prior art keywords
internal electrode
electrode
internal
electrodes
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022071156A
Other languages
English (en)
Inventor
フーン キム、ジャエ
Jae Hoon Kim
フーン キム、ジ
Ji Hoon Kim
ヘオン コ、ギョウン
Gyoung Heon Ko
フーン キム、ヨン
Yong Hoon Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2023095739A publication Critical patent/JP2023095739A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】ESL(Equivalent series inductance)の低い積層型電子部品を提供する。【解決手段】積層型電子部品100は、第1誘電体層111a及び第1誘電体層上に互いに離隔して配置される第1~第4内部電極121~124を含む第1内部電極層120aと、第2誘電体111b層及び第2誘電体層上に配置される第5内部電極125を含む第2内部電極層120bと、第1内部電極層及び第2内部電極層が交互に配置される容量形成部Acを含む本体と、第1内部電極層及び第2内部電極層を貫通し、第1~第4内部電極と離隔して配置され、第5内部電極と連結される連結電極126と、本体に第1~第4内部電極と夫々連結されるように配置される第1~第4外部電極と、本体に連結電極と連結されるように配置される第5外部電極と、を含む。【選択図】図2

Description

本発明は、積層型電子部品に関するものである。
積層型電子部品の一つである積層セラミックキャパシタ(MLCC:Multi-Layered Ceramic Capacitor)は、液晶表示装置(LCD:Liquid Crystal Display)及びプラズマ表示装置パネル(PDP:Plasma Display Panel)などの映像機器、コンピュータ、スマートフォン及び携帯電話など、様々な電子製品の印刷回路基板に装着され、電気を充電又は放電させる役割を果たすチップ型のコンデンサである。
このような積層セラミックキャパシタは、小型でありながらも高容量が保障され、実装が容易であるという利点により、様々な電子機器の部品として使用されることができる。コンピュータ、モバイル機器など各種の電子機器が小型化、高出力化に伴い、積層セラミックキャパシタに対する小型化及び高容量化の要求が増大している。
特に、スマートフォンのAP(Application process)は毎年高性能化しており、APの動作周波数と電流消耗量が増加するにつれて電圧変動周波数が増加し、高周波成分が増加するという問題が発生する可能性がある。
高性能化しているAPの電圧変動の頻度と高周波ノイズを減らすためには、電源インピーダンスを下げなければならない。特に、電源インピーダンスはデカップリングキャパシタの性能によって大きな影響を受ける。したがって、電源インピーダンスを下げるために低いインダクタンスを有するLow ESL MLCCを使用する必要があり、その重要度は次第に増加している。
また、スマートフォンのカメラとバッテリの面積が大きくなるにつれて、受動部品を実装するメインボードの空間が次第に減少している。したがって、受動部品の小型化によりメインボード内で受動部品が占める実装空間を最小化する必要が次第に増加している。
本発明のいくつかの目的の一つは、ESL(Equivalent series inductance)の低い積層型電子部品を提供することである。
本発明のいくつかの目的の一つは、実装空間を最小化することができる積層型電子部品を提供することである。
ただし、本発明の目的は上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。
本発明の一実施形態による積層型電子部品は、第1誘電体層及び上記第1誘電体層上に互いに離隔して配置される第1~第4内部電極を含む第1内部電極層と、第2誘電体層及び上記第2誘電体層上に配置される第5内部電極を含む第2内部電極層と、上記第1内部電極層及び第2内部電極層が交互に配置される容量形成部を含む本体と、上記第1及び第2内部電極層を貫通し、上記第1~第4内部電極と離隔して配置され、上記第5内部電極と連結される連結電極と、上記本体に上記第1~第4内部電極とそれぞれ連結されるように配置される第1~第4外部電極と、上記本体に上記連結電極と連結されるように配置される第5外部電極と、を含むことができる。
本発明のいくつかの効果の一つは、電流ループ(Current Loop)を減少させて、ESL(Equivalent series inductance)を低減したことである。
本発明のいくつかの効果の一つは、4つのキャパシタが連結された効果を有する積層型電子部品を提供することにより、実装空間を最小化し、実装工程数を減少させたことである。
ただし、本発明の多様かつ有益な利点及び効果は上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。
本発明の一実施形態による積層型電子部品の斜視図を概略的に示すものである。 図1の積層型電子部品の本体を分解して概略的に示す分解斜視図である。 図1の積層型電子部品の第1内部電極層を示す図である。 図1の積層型電子部品の第2内部電極層を示す図である。 図3及び図4を重ねて示す図である。 図1の積層型電子部品を本体の第1面の上部から見た平面図である。 本発明の一変形例による第1内部電極層を示す図である。 本発明の一変形例による第2内部電極層を示す図である。 第1内部電極層の変形例を示す図である。 第2内部電極層の変形例を示す図である。 発明例及び比較例1の周波数の変化によるESLを示すグラフである。 発明例及び比較例1の周波数の変化によるESRを示すグラフである。 発明例及び比較例1の周波数の変化によるインピーダンスを示すグラフである。 本発明例及び比較例2の周波数の変化によるESLを示すグラフである。
以下、具体的な実施形態及び添付の図面を参照して本発明の実施形態を説明する。しかし、本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲が以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は、通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどは、より明確な説明のために誇張することができ、図面上の同じ符号で示される要素は同じ要素である。
そして、図面において本発明を明確に説明するために説明と関係のない部分は省略し、図面に示された各構成の大きさ及び厚さは、説明の便宜上任意に示しているため、本発明は必ずしも図示したものに限定されない。なお、同一思想の範囲内の機能が同一である構成要素については、同一の参照符号を用いて説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」と言うとき、これは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
図面において、第1方向は厚さT方向、第2方向は長さL方向、第3方向は幅W方向と定義することができる。
図1は、本発明の一実施形態による積層型電子部品の斜視図を概略的に示すものであり、図2は、図1の積層型電子部品の本体を分解して概略的に示す分解斜視図であり、図3は、図1の積層型電子部品の第1内部電極層を示す図であり、図4は、図1の積層型電子部品の第2内部電極層を示す図であり、図5は、図3及び図4を重ねて示す図であり、図6は、図1の積層型電子部品を本体の第1面の上部から見た平面図である。
以下、図1~図6を参照して、本発明の一実施形態による積層型電子部品100について説明する。
本発明の一実施形態による積層型電子部品100は、第1誘電体層111a及び上記第1誘電体層上に互いに離隔して配置される第1~第4内部電極121、122、123、124を含む第1内部電極層120aと、第2誘電体層111b及び上記第2誘電体層上に配置される第5内部電極125を含む第2内部電極層120bと、上記第1内部電極層及び第2内部電極層が交互に配置される容量形成部Acを含む本体110と、上記第1及び第2内部電極層を貫通し、上記第1~第4内部電極と離隔して配置され、上記第5内部電極と連結される連結電極126と、上記本体に上記第1~第4内部電極とそれぞれ連結されるように配置される第1~第4外部電極131、132、133、134と、上記本体に上記連結電極と連結されるように配置される第5外部電極135と、を含むことができる。
本体110の具体的な形状に特に制限はないが、図示のように本体110は六面体形状又はこれと類似の形状からなることができる。焼成工程で本体110に含まれたセラミック粉末の収縮により、本体110は完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。
本体110は、第1方向に互いに対向する第1及び第2面1、2、上記第1及び第2面1、2と連結され、第2方向に互いに対向する第3及び第4面3、4、第1及び第2面1、2と連結され、第3及び第4面3、4と連結され、第3方向に互いに対向する第5及び第6面5、6を有することができる。
本体110を形成する複数の誘電体層111は焼成された状態であって、隣接する誘電体層111の間の境界は走査電子顕微鏡(SEM:Scanning Electron Microscope)を利用せずには確認しにくいほど一体化することができる。複数の誘電体層111は、第1~第4内部電極121、122、123、124が配置された第1誘電体層111a及び第5内部電極125が配置された第2誘電体層111bを含むことができ、内部電極が配置されていない誘電体層を含むことができる。
本発明の一実施形態によると、上記誘電体層111を形成する原料は、十分な静電容量が得られる限り特に限定されない。例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料又はチタン酸ストロンチウム系材料などを使用することができる。上記チタン酸バリウム系材料は、BaTiO系セラミック粉末を含むことができ、上記セラミック粉末の例として、BaTiO、BaTiOにCa(カルシウム)、Zr(ジルコニウム)等が一部固溶された(Ba1-xCa)TiO(0<x<1)、Ba(Ti1-yCa)O (0<y<1)、(Ba1-xCa)(Ti1-yZr)O(0<x<1、0<y<1)又はBa(Ti1-yZr)O(0<y<1)等が挙げられる。
また、上記誘電体層111を形成する原料は、チタン酸バリウム(BaTiO)などのパウダーに本発明の目的に応じて様々なセラミック添加剤、有機溶剤、結合剤、分散剤などを添加することができる。
一方、誘電体層111の厚さは特に限定する必要はない。ただし、小型化及び高容量化のために誘電体層111の厚さが薄いほど有利であるため、0.6μm以下であってもよい。
本体110は本体110の内部に配置され、第1内部電極層120a及び第2内部電極層120bが交互に配置されて容量が形成される容量形成部Acと上記容量形成部Acの第1方向の上部及び下部に形成されるカバー部112、113とを含むことができる。
カバー部112、113は上記容量形成部Acの第1方向の上部に配置される上部カバー部112及び上記容量形成部Acの第1方向の下部に配置される下部カバー部113を含むことができる。
上記上部カバー部112及び下部カバー部113は、単一の誘電体層又は2つ以上の誘電体層を容量形成部Acの上下面にそれぞれ厚さ方向に積層して形成することができ、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。
上記上部カバー部112及び下部カバー部113は内部電極を含まず、誘電体層111と同じ材料を含むことができる。すなわち、上記上部カバー部112及び下部カバー部113は、セラミック材料を含むことができ、例えば、チタン酸バリウム(BaTiO)系セラミック材料を含むことができる。
一方、カバー部112、113の厚さは特に限定する必要はない。ただし、積層型電子部品の小型化及び高容量化をより容易に達成するために、カバー部112、113の厚さは15μm以下であってもよい。カバー部112、113の厚さは、第1方向サイズを意味することができ、容量形成部Acの上部又は下部において任意の5個の地点で測定したカバー部112、113の第1方向サイズを平均した値であることができる。
スマートフォンのAP(Application process)は毎年高性能化しており、APの動作周波数と電流消耗量が増加するにつれて電圧変動周波数が増加し、高周波成分が増加するという問題が発生する可能性がある。高性能化しているAPの電圧変動の頻度と高周波ノイズを減らすためには、電源インピーダンスを下げなければならない。特に、電源インピーダンスはデカップリングキャパシタの性能によって大きな影響を受ける。したがって、電源インピーダンスを下げるために、低いインダクタンスを有するLow ESL MLCCを使用する必要がある。また、スマートフォンのカメラとバッテリの面積が大きくなるにつれて、受動部品を実装するメインボードの空間が次第に減少している。したがって、受動部品の小型化によりメインボード内で受動部品が占める実装空間を最小化する必要が次第に増加している。
ESL(Equivalent series inductance)を下げるためには、外部電極の個数を増やし、外部電極間の間隔を狭くして電流ループ(Current loop)を減少させなければならない。
従来のLow ESL MLCCには、3端子製品、8端子製品などがある。しかし、3端子製品では、電流ループ(Current Loop)を低減することに限界があり、8端子製品の場合、端子間の間隔を一定以上に維持することによって端子間の短絡を防止することができるため、チップサイズを減少させることには限界が存在した。これに対し、本発明の一実施形態による積層型電子部品は、5端子の形態でESLを下げながらもチップサイズの小型化が可能である。
容量形成部Acは、キャパシタの容量形成に寄与する部分であって、第1内部電極層120a及び第2内部電極層120bを交互に反復的に積層して形成することができる。このとき、第1及び第2内部電極層120a、120bは第1方向に交互に配置されることができる。
容量形成部Acは、第1内部電極121と第5内部電極125とが重なって容量を形成する第1容量形成部、第2内部電極122と第5内部電極125とが重なって容量を形成する第2容量形成部、第3内部電極123と第5内部電極125とが重なって容量を形成する第3容量形成部、第4内部電極124と第5内部電極125が重なって容量を形成する第4容量形成部を含むことができる。これにより、4つの2端子キャパシタが連結された効果を一つの積層型電子部品100として実現することができ、実装時の工程を単純化することができ、実装面積を減らすことができる効果がある。また、後述するように、第1容量形成部による容量と第2容量形成部による容量とを異なるように設計することができ、より多様な容量を実現できるという利点がある。
図5を参照すると、第1~第4容量形成部によって形成される容量は、第1~第4内部電極121、122、123、124が第5内部電極125と重なる面積S1、S2、S3、S4によってそれぞれ決定されることができる。
図3を参照すると、第1内部電極層120aは、第1誘電体層111a及び上記第1誘電体層111a上に互いに離隔して配置される第1~第4内部電極121、122、123、124を含むことができる。第1~第4内部電極121、122、123、124は、互いに離隔して配置されることにより互いに電気的に絶縁されることができる。第1~第4内部電極121、122、123、124は、それぞれ第1~第4外部電極131、132、133、134と連結されることができる。
一実施形態において、第1内部電極121は、上記第3及び第5面と連結される第1リード部121aを介して上記第1外部電極131と連結され、第2内部電極122は、上記第4及び第5面と連結される第2リード部122aを介して上記第2外部電極132と連結され、第3内部電極123は、上記第3及び第6面と連結される第3リード部123aを介して上記第3外部電極133と連結され、第4内部電極124は、上記第4及び第6面と連結される第4リード部124aを介して上記第4外部電極134と連結されることができる。
リード部121a、122a、123a、124aは、第2及び第3方向の断面において角に配置されることができる。また、本体100の外表面に露出するリード部121a、122a、123a、124aの幅及び/又は長さを制御することにより、外部電極131、132、133、134の大きさを制御することができ、外部電極131、132、133、134間の短絡をより効果的に防止することができる。したがって、積層型電子部品のサイズをより小型化できるという利点がある。
一方、第1内部電極121と第2内部電極122間の間隔G2は特に限定する必要はないが、第1内部電極121と第2内部電極122との間には連結電極126が配置されるため、短絡防止のためにG2は200μm以上であってもよい。また、第1内部電極122と第3内部電極123間の間隔G3も特に限定する必要はないが、短絡防止のためにG3は50μm以上であってもよい。
また、第3面に露出した第1リード部の幅AW1及び第5面に露出した第1リード部の長さAL1も特に限定してはいないが、外部電極間の短絡を防止するためにそれぞれ150μm以下であってもよい。
第2内部電極層120bは、第2誘電体層111b及び上記第2誘電体層111b上に配置される第5内部電極125を含むことができる。第5内部電極125は、本体110の第3~第5面と離隔して配置され、第1~第4外部電極131、132、133、134と電気的に絶縁されることができる。また、第5内部電極125は、第2内部電極層を貫通する連結電極126を介して第5外部電極135と電気的に連結されることができる。
一方、第5内部電極125と第3面が離隔した距離G4及び第5内部電極125と第5面が離隔した距離G5は特に限定する必要はないが、第5内部電極125と第1~第4外部電極131、132、133、134が短絡することを防止するために、G4及びG5は30μm以上であってもよい。
連結電極126は、第1及び第2内部電極層を貫通し、上記第1~第4内部電極121、122、123、124と離隔して配置され、上記第5内部電極125と連結されることができる。連結電極126は、電流ループ(Current Loop)を減少させ、ESL(Equivalent series inductance)を下げる役割を果たすことができる。連結電極126は、第1及び第2内部電極層120a、120bを第1方向に貫通することができる。
連結電極126の形態は特に限定する必要はない。例えば、図2~図5に示すように、連結電極126は、第2及び第3方向の断面において四角形状を有することができる。連結電極126が四角形状を有する場合、電流ループを最小化しやすく、ESL低減に有利である可能性がある。このとき、四角形状の大きさは特に限定されないが、具体的な例を挙げると、上記四角形状は、第2方向サイズCLが100μm、第3方向サイズCWが400μmであってもよい。
一方、本発明の一変形例による第1内部電極層120a-1及び第2内部電極層120b-1を示す図7及び図8を参照すると、連結電極126a、126b、126cを複数個配置して電気的連結性をより向上させることができ、図示のように3つの連結電極126a、126b、126cを第3方向に並べて配置することができる。
また、連結電極126a、126b、126cは、第2及び第3方向の断面において円形であってもよい。連結電極126a、126b、126cは、本体110にビアを形成した後、ビアに導電性物質を充填して形成することができるが、連結電極126a、126b、126cが円形である場合、ビア形成に有利である可能性がある。
本体110は、第1~第4内部電極121、122、123、124が印刷されたセラミックグリーンシートと第5内部電極125が印刷されたセラミックグリーンシートとを交互に積層した後、焼成して形成することができる。
内部電極121、122、123、124、125を形成する材料は特に限定されず、電気伝導性に優れた材料を使用することができる。例えば、内部電極121、122、123、124、125は、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、銀(Ag)、金(Au)、白金(Pt)、錫(Sn)、タングステン(W)、チタン(Ti)及びこれらの合金のうち一つ以上を含むことができる。
また、内部電極121、122、123、124、125は、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、銀(Ag)、金(Au)、白金(Pt)、錫(Sn)、タングステン(W)、チタン(Ti)及びこれらの合金のうち一つ以上を含む内部電極用導電性ペーストをセラミックグリーンシートに印刷して形成することができる。上記内部電極用導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法などを使用することができ、本発明はこれに限定されるものではない。
一方、内部電極121、122、123、124、125の厚さは特に限定する必要はない。ただし、小型化及び高容量化のために内部電極121、122、123、124、125の厚さが薄いほど有利であるため、0.6μm以下であってもよい。
第1~第4外部電極131、132、133、134は、第1~第4内部電極121、122、123、124とそれぞれ連結されるように本体100上に配置されることができ、第5外部電極125は、連結電極126と連結されるように本体100上に配置されることができる。第1~第5外部電極131、132、133、134、135は互いに離隔して配置されることができる。
一実施形態において、第1外部電極131は第3及び第5面に配置され、第2外部電極132は第4及び第5面に配置され、第3外部電極133は第3及び第6面に配置され、第4外部電極134は第4及び第6面に配置され、第5外部電極135は第1及び第2面のうちいずれか一つ以上に配置されることができる。これにより、第1~第5外部電極間の間隔を維持しやすく、従来の8端子形態よりも端子間の短絡防止に有利であるため、チップサイズの小型化においてより有利であるという利点がある。
このとき、第5外部電極135は、第1及び第2面に配置され、連結電極126は、本体110を第1方向に貫通して第1及び第2面に配置された第5外部電極135と連結されることができる。また、第5外部電極は、上記第1、第2、第5及び第6面を囲むように配置されて連結された形態で配置されてもよい。
図6を参照すると、第1外部電極131と第3外部電極133間の間隔G5は特に限定する必要はないが、短絡防止のためにG5は100μm以上であってもよい。また、第1外部電極の第3方向サイズW1及び第2方向サイズL1も特に限定する必要はないが、隣接した外部電極との短絡防止のためにそれぞれ250μm以下であってもよい。また、第5外部電極135の第2方向サイズL5は350μm以下であってもよい。
一方、外部電極131、132、133、134、135は、金属などのように電気伝導性を有するものであれば、如何なる物質を使用して形成されてもよく、電気的特性、構造的安定性などを考慮して具体的な物質が決定されてもよく、さらに、多層構造を有してもよい。
外部電極131、132、133、134、135は、導電性金属及びガラスを含む焼成(firing)電極であってもよく、導電性金属及び樹脂を含む樹脂系電極であってもよい。
また、外部電極131、132、133、134、135は、本体上に焼成電極及び樹脂系電極が順次に形成された形態であってもよい。また、外部電極131、132、133、134、135は、本体上に導電性金属を含むシートを転写する方式で形成されるか、又は焼成電極上に導電性金属を含むシートを転写する方式で形成されたものであってもよい。
外部電極131、132、133、134、135に含まれる導電性金属として、電気伝導性に優れた材料を使用することができ、特に限定されない。例えば、導電性金属は、Cu、Ni、Pd、Ag、Sn、Cr及びそれらの合金のうち一つ以上であってもよい。
また、外部電極131、132、133、134、135は、実装特性を向上させるためにめっき層を含むことができる。めっき層の種類は特に限定されず、Ni、Sn、Pd及びこれらの合金のうち一つ以上を含むめっき層であってもよく、複数の層で形成されてもよい。めっき層に対するより具体的な例を挙げると、めっき層はNiめっき層又はSnめっき層であってもよく、Niめっき層及びSnめっき層が順次に形成された形態であってもよい。
一実施形態において、第1内部電極121と第5内部電極125とが重なる面積S1は、第2~第4内部電極のうちいずれか一つと上記第5内部電極とが重なる面積とは異なってもよい。
また、第1~第4内部電極121、122、123、124と第5内部電極125とが重なる面積をそれぞれS1~S4とするとき、S1~S4は互いに異なる値を有することができる。これにより、異なる容量を有する4つの2端子キャパシタが連結された効果を確保することができる。
S1~S4が互いに異なる値を有するようにする方法は特に限定しない。例えば、図9に示すように、第1内部電極層120a-2に含まれた第1~第4内部電極121-1、121-2、121-3、121-4の面積を異なるようにし、第1内部電極層120a-2を図4の第2内部電極層120bと交互に配置することにより、S1~S4を制御することができる。
さらに他の例として、図10に示すように、第1~第4内部電極と重なる面積が異なるように第2内部電極層120b-3に含まれた第5内部電極125-3の形状を制御して、第2内部電極層120b-3を図3の第1内部電極層120aと交互に配置することによりS1~S4を制御することができる。また、図9に示す第1内部電極層120a-2と図10に示す第2内部電極層120b-3とを交互に配置することにより、S1~S4を制御することもできる。
一方、S1~S4が異なる値を有する場合、積層型電子部品100の外部において容易に区分できるように第1~第4外部電極131、132、133、134の第2方向サイズ又は第3方向サイズが互いに異なることができる。また、第1~第4外部電極131、132、133、134の第2方向サイズ又は第3方向サイズを互いに異なるようにするために、第1~第4リード部121a、122a、123a、124aの本体外部に露出する幅又は長さを制御することができる。
積層型電子部品100のサイズは特に限定する必要はない。しかし、本発明の一実施形態によると、第1~第5外部電極間の間隔を維持することが容易であり、従来の8端子形態より端子間の短絡防止に有利であるため、チップサイズの小型化においてより有利である。8端子型のLowESL MLCCを1608(長さ×幅、1.6mm×0.8mm)以下のサイズで作製する場合には、端子間の短絡が発生するおそれがある。したがって、1005(長さ×幅、1.0mm×0.5mm)以下のサイズを有する積層型電子部品100において、本発明によるESL低減及び実装空間を最小化する効果をより顕著になる可能性がある。
製造誤差、外部電極サイズ等を考慮すると、セラミック電子部品100の長さが1.1mm以下、幅が0.55mm以下である場合、本発明によるESL低減及び実装空間を最小化する効果がより顕著になる可能性がある。ここで、積層型電子部品100の長さは、積層型電子部品100の第2方向の最大サイズを意味し、積層型電子部品1000の幅は、積層型電子部品1000の第3方向の最大サイズを意味することができる。
(実施例)
発明例として、1005サイズ及び4.7μFの公称容量を有する5端子MLCCを準備した。比較例1として、1005サイズ及び4.7μFの公称容量を有する3端子MLCCを準備した。
図11~図13は、インピーダンス分析器で周波数の変化による発明例及び 比較例1のESL、ESR及びインピーダンスを測定したものである。また、発明例及び比較例1の有効容量、ESR、ESL(平均値、pH)及びESL(1GHz、pH)を測定して下記表1に記載した。表1、図11~図13を参照すると、発明例が比較例1に比べて有効容量、ESL、ESR及びインピーダンスが全て優れることが確認できる。
Figure 2023095739000002
比較例2は、1005サイズ及び1.0μFの公称容量を有する2端子MLCC4個を並列に連結したものである。インピーダンス分析器で周波数の変化による発明例及び比較例2のESLを測定して図14に示した。また、発明例及び比較例2の有効容量、ESL(平均値、pH)及びESL(1GHz、pH)を測定して下記表2に記載した。
Figure 2023095739000003
表2及び図14を参照すると、発明例が比較例2に比べて有効容量及びESLが共に優れることが確認できる。さらに、発明例が2端子MLCC4個を代替可能であることが確認でき、これにより実装空間を最小化できる効果があることが確認できる。
以上のように、本発明の実施形態について詳細に説明したが、本発明は上述した実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定されるものとする。したがって、特許請求の範囲に記載された本発明の技術的思想から逸脱しない範囲内で、当技術分野における通常の知識を有する者により様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属すると言える。
100:積層型電子部品
110:本体
111、111a、111b:誘電体層
112、113:カバー部
120a、120b:内部電極層
121:第1内部電極
122:第2内部電極
123:第3内部電極
124:第4内部電極
125:第5内部電極
126:連結電極
131:第1外部電極
132:第2外部電極
133:第3外部電極
134:第4外部電極
135:第5外部電極

Claims (13)

  1. 第1誘電体層及び前記第1誘電体層上に互いに離隔して配置される第1~第4内部電極を含む第1内部電極層と、
    第2誘電体層及び前記第2誘電体層上に配置される第5内部電極を含む第2内部電極層と、
    前記第1内部電極層及び第2内部電極層が交互に配置される容量形成部を含む本体と、
    前記第1及び第2内部電極層を貫通し、前記第1~第4内部電極と離隔して配置され、前記第5内部電極と連結される連結電極と、
    前記本体に前記第1~第4内部電極とそれぞれ連結されるように配置される第1~第4外部電極と、
    前記本体に前記連結電極と連結されるように配置される第5外部電極と、を含む、積層型電子部品。
  2. 前記第1及び第2内部電極層は第1方向に交互に配置され、
    前記本体は、前記第1方向に対向する第1及び第2面、前記第1及び第2面と連結され、第2方向に対向する第3及び第4面、前記第1~第4面と連結され、第3方向に対向する第5及び第6面を含み、
    前記連結電極は、前記第1及び第2内部電極層を前記第1方向に貫通し、前記第1~第4内部電極と離隔して配置され、前記第5内部電極と連結される、請求項1に記載の積層型電子部品。
  3. 前記第1外部電極は第3及び第5面に配置され、前記第2外部電極は第4及び第5面に配置され、前記第3外部電極は前記第3及び第6面に配置され、前記第4外部電極は第4及び第6面に配置され、
    前記第5外部電極は、第1及び第2面のうちいずれか一つ以上に配置される、請求項2に記載の積層型電子部品。
  4. 前記第1内部電極は、前記第3及び第5面と連結される第1リード部を介して前記第1外部電極と連結され、
    前記第2内部電極は、前記第4及び第5面と連結される第2リード部を介して前記第2外部電極と連結され、
    前記第3内部電極は、前記第3及び第6面と連結される第3リード部を介して前記第3外部電極と連結され、
    前記第4内部電極は、前記第4及び第6面と連結される第4リード部を介して前記4外部電極と連結される、請求項3に記載の積層型電子部品。
  5. 前記第1内部電極と前記第5内部電極とが重なる面積は、前記第2~第4内部電極のうちいずれか一つと前記第5内部電極とが重なる面積とは異なる、請求項1から4のいずれか一項に記載の積層型電子部品。
  6. 前記第1~第4内部電極と前記第5内部電極とが重なる面積をそれぞれS1~S4とするとき、S1~S4は互いに異なる値を有する、請求項1に記載の積層型電子部品。
  7. 前記第1~第4内部電極と前記第5内部電極とが重なる面積をそれぞれS1~S4とするとき、S1~S4は互いに異なる値を有し、
    前記第1~第4外部電極の第2方向サイズ又は第3方向サイズが互いに異なる、請求項3に記載の積層型電子部品。
  8. 前記連結電極は複数個配置される、請求項1に記載の積層型電子部品。
  9. 前記連結電極は、前記第2及び第3方向の断面において円形である、請求項2に記載の積層型電子部品。
  10. 前記連結電極は、前記第2及び第3方向の断面において四角形である、請求項2に記載の積層型電子部品。
  11. 前記第5外部電極は前記第1及び第2面に配置され、
    前記連結電極は、前記本体を第1方向に貫通して前記第1及び第2面に配置された第5外部電極と連結される、請求項2に記載の積層型電子部品。
  12. 前記第5外部電極は、前記第1、第2、第5及び第6面を囲むように配置され、前記第1~第4外部電極と離隔して配置される、請求項11に記載の積層型電子部品。
  13. 前記積層型電子部品は、前記第2方向の最大サイズは1.1mm以下であり、前記第3方向の最大サイズは0.55mm以下である、請求項2に記載の積層型電子部品。
JP2022071156A 2021-12-24 2022-04-22 積層型電子部品 Pending JP2023095739A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210187671A KR20230097815A (ko) 2021-12-24 2021-12-24 적층형 전자 부품
KR10-2021-0187671 2021-12-24

Publications (1)

Publication Number Publication Date
JP2023095739A true JP2023095739A (ja) 2023-07-06

Family

ID=86875281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022071156A Pending JP2023095739A (ja) 2021-12-24 2022-04-22 積層型電子部品

Country Status (4)

Country Link
US (1) US11894191B2 (ja)
JP (1) JP2023095739A (ja)
KR (1) KR20230097815A (ja)
CN (1) CN116344208A (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4364894B2 (ja) * 2006-08-29 2009-11-18 Tdk株式会社 積層型フィルタ
KR102004780B1 (ko) * 2014-01-27 2019-07-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
WO2016013580A1 (ja) * 2014-07-24 2016-01-28 京セラ株式会社 積層型コンデンサ
JP2016149479A (ja) 2015-02-13 2016-08-18 株式会社村田製作所 積層コンデンサ
JP2017108057A (ja) * 2015-12-11 2017-06-15 株式会社村田製作所 積層セラミックコンデンサ
JP2018093164A (ja) * 2016-12-02 2018-06-14 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミック電子部品及びその実装基板
US10930438B2 (en) * 2017-07-24 2021-02-23 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor with reduced thickness
KR102427927B1 (ko) 2017-11-10 2022-08-02 삼성전기주식회사 3단자 적층형 커패시터
US11621129B2 (en) * 2019-04-25 2023-04-04 KYOCERA AVX Components Corporation Low inductance component

Also Published As

Publication number Publication date
US11894191B2 (en) 2024-02-06
US20230207197A1 (en) 2023-06-29
CN116344208A (zh) 2023-06-27
KR20230097815A (ko) 2023-07-03

Similar Documents

Publication Publication Date Title
US9685272B2 (en) Multilayer ceramic capacitor having multilayer external electrodes and board having the same
US8922975B2 (en) Multilayer ceramic capacitor
US8988853B2 (en) Multilayer ceramic capacitor
US8614877B2 (en) Multilayer ceramic capacitor
US9648748B2 (en) Multilayer ceramic capacitor and board for mounting of the same
US20130050899A1 (en) Multilayer ceramic capacitor
US10468190B2 (en) Capacitor component
KR102004781B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US8964353B2 (en) Multilayer ceramic electronic component
CN213340097U (zh) 多层陶瓷电容器
JP2017045977A (ja) 積層セラミックキャパシタ及びその実装基板
JP5628351B2 (ja) 積層セラミックキャパシタ及びその製造方法
US10431381B2 (en) Multilayer capacitor and board having the same
US11380484B2 (en) Multilayer electronic component
JP2023095739A (ja) 積層型電子部品
US20220208466A1 (en) Multilayer electronic component
JP2023098838A (ja) 積層セラミック電子部品
JP2022083958A (ja) 積層型キャパシター及びその実装基板