JP2023094286A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2023094286A
JP2023094286A JP2021209678A JP2021209678A JP2023094286A JP 2023094286 A JP2023094286 A JP 2023094286A JP 2021209678 A JP2021209678 A JP 2021209678A JP 2021209678 A JP2021209678 A JP 2021209678A JP 2023094286 A JP2023094286 A JP 2023094286A
Authority
JP
Japan
Prior art keywords
plate
graphite
insulating plate
semiconductor module
graphite plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021209678A
Other languages
English (en)
Inventor
真行 神谷
Masayuki Kamiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Mirise Technologies Corp filed Critical Denso Corp
Priority to JP2021209678A priority Critical patent/JP2023094286A/ja
Priority to US18/054,299 priority patent/US20230207418A1/en
Priority to CN202211655190.1A priority patent/CN116344515A/zh
Publication of JP2023094286A publication Critical patent/JP2023094286A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Abstract

【課題】半導体モジュールの絶縁板の沿面リーク電流によってグラファイト板から冷却器に電流が流れてしまうことが懸念される。【解決手段】半導体モジュール１は、絶縁板１０と、前記絶縁板に接合しているグラファイト板２０であって、複数のグラフェン２２が積層して構成されている、グラファイト板と、前記グラファイト板のうちの前記絶縁板が接合している面とは反対の面側に搭載されている半導体素子４０と、を備えており、前記絶縁板は、平面視したときに、前記グラファイト板から延在している。【選択図】図１

Description

本明細書が開示する技術は、半導体モジュールに関する。
特許文献１には、冷却器上に配置される半導体モジュールが開示されている。この半導体モジュールは、絶縁板と、絶縁板に接合しているグラファイト板と、グラファイト板のうちの絶縁板が接合している面とは反対の面側に搭載されている半導体素子と、を備えている。この半導体モジュールは、絶縁板が冷却器に接するように冷却器上に配置して用いられる。
半導体素子が動作したときに発生する熱は、グラファイト板を介して冷却器に効率的に伝熱される。絶縁板は、グラファイト板と冷却器の間の絶縁性を確保するために設けられている。
特開２０１７－１１２３３４号公報
特許文献１の半導体モジュールでは、平面視したときに絶縁板とグラファイト板が同一寸法で構成されている。このため、絶縁板の沿面リーク電流によってグラファイト板から冷却器に電流が流れてしまうことが懸念される。
本明細書が開示する半導体モジュールは、絶縁板（１０）と、前記絶縁板に接合しているグラファイト板（２０）であって、複数のグラフェン（２２）が積層して構成されている、グラファイト板と、前記グラファイト板のうちの前記絶縁板が接合している面とは反対の面側に搭載されている半導体素子（４０）と、を備えることができる。前記絶縁板は、平面視したときに、前記グラファイト板から延在している。この半導体モジュールによると、前記絶縁板の沿面距離が長く確保されるので、前記絶縁板の沿面リーク電流が抑えられる。
半導体モジュールの要部断面図を模式的に示す図である。 絶縁板とグラファイト板の分解斜視図を模式的に示す図であり、図示明瞭化のためにろう材を省略した図である。
（第１実施形態）
図１に示されるように、半導体モジュール１は、水冷又は空冷式の冷却器２上に配置して用いられ、絶縁板１０と、グラファイト板２０と、金属板３０と、半導体素子４０と、モールド樹脂５０と、を備えている。なお、この例では、片面冷却型を例示しているが、半導体モジュール１は両面冷却型であってもよい。
絶縁板１０は、絶縁性を有する板状部材であり、特に限定されるものではないが、例えば窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ2Ｏ3）等のセラミック板であってもよい。絶縁板１０は、冷却器２に接する面のみが露出するように、その側面及び上面の一部がモールド樹脂５０によって被覆されている。絶縁板１０と冷却器２はグリスを介して接触している。なお、この例に代えて、絶縁板１０と冷却器２がろう材を介してろう付けされていてもよい。
グラファイト板２０は、絶縁板１０と金属板３０の間に設けられた板状部材であり、絶縁板１０と金属板３０の各々に接合している。ここで、「接合」とは、２つの母材が物理的及び／又は化学的に固定されることをいう。２つの母材は、直接的に接触して接合されてもよく、他の部材を介して接合されてもよい。この例では、グラファイト板２０と絶縁板１０がろう材６２を介してろう付けされており、グラファイト板２０と金属板３０がろう材６４を介してろう付けされている。ろう材６２，６４の材料は、特に限定されるものではないが、例えば銀（Ａｇ）又は銅（Ｃｕ）であってもよい。
図２に、絶縁板１０とグラファイト板２０の要部分解斜視図を示す。ここで、ｚ軸方向は絶縁板１０とグラファイト板２０が積層する方向であり、ｘ軸方向はｚ軸方向に直交する方向であり、ｙ軸方向はｚ軸方向とｘ軸方向の双方に直交する方向である。グラファイト板２０は、ｘｙ平面に延びた板状部材である。
グラファイト板２０は、複数のグラフェン２２がｘ軸方向に積層した積層体として構成されている。グラフェン２２は、熱伝導異方性を有しており、ｙｚ面に平行な面方向の熱伝導率がｘ軸方向（複数のグラフェン２２の積層方向）の熱伝導率よりも高い。グラファイト板２０では、複数のグラフェン２２の積層方向（ｘ軸方向）をｃ軸方向といい、そのｃ軸方向に直交する方向をａ軸方向という。このように、グラファイト板２０のａ軸方向が、絶縁板１０とグラファイト板２０が積層する方向（ｚ軸方向）、即ち、冷却器２と半導体素子４０を結ぶ方向（図１参照）に対して平行となっている。これにより、半導体素子４０が動作したときに発生する熱は、グラファイト板２０を介して冷却器２に効率的に伝熱される。
上記したように、グラファイト板２０は、ろう材６２（図示省略）を介して絶縁板１０にろう付けされている。ここで、グラファイト板２０が接合する絶縁板１０の部分を接合部１２という。絶縁板１０は、接合部１２の周囲に延在部１４を有している。絶縁板１０の延在部１４は、ｚ軸方向から見たとき（「平面視したとき」ともいう）に、グラファイト板２０から延在する部分である。絶縁板１０の延在部１４は、グラファイト板２０の周囲を一巡するように設けられている。
図１に戻る。金属板３０は、グラファイト板２０と半導体素子４０の間に設けられた板状部材であり、グラファイト板２０と半導体素子４０の各々に接合している。金属板３０とグラファイト板２０がろう材６４を介してろう付けされており、金属板３０と半導体素子４０がはんだ６６を介して接合されている。金属板３０の材料は、特に限定されるものではないが、例えば銅であってもよい。金属板３０は、半導体素子４０がオンしたときに流れる電流を面方向に広げてグラファイト板２０に流すことができる。
半導体素子４０は、グラファイト板２０のうちの絶縁板１０が接合している面とは反対の面側に金属板３０を介して搭載されている。半導体素子４０は、縦型のスイッチング素子であり、特に限定されるものではないが、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）又はＩＧＢＴ(Insulated Gate Bipolar Transistor)であってもよい。半導体素子４０は、一対の入出力電極板４２，４４を流れる電流量を制御電極４６に印加される制御信号に応じて制御するように構成されている。半導体素子４０の半導体材料は、特に限定されるものではないが、例えばシリコン（Ｓｉ）、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）又は酸化ガリウム（Ｇａ2Ｏ3）であってもよい。
モールド樹脂５０は、絶縁板１０の側面を含んでその上側に設けられているグラファイト板２０と金属板３０と半導体素子４０を被覆している。絶縁板１０について詳細に見ると、モールド樹脂５０は、絶縁板１０の延在部１４（図２参照）の上面と側面に接するように絶縁板１０の延在部１４を被覆している。このように、絶縁板１０の延在部１４の上面と側面の間の角部を含むようにモールド樹脂５０が設けられているので、モールド樹脂５０の剥離が効果的に抑えられる。
上記したように、半導体モジュール１では、絶縁板１０とグラファイト板２０が接合され、グラファイト板２０と金属板３０が接合され、これら絶縁板１０とグラファイト板２０と金属板３０からなる放熱基板が一体構造となっている。例えば、絶縁板が外付けとなっている半導体モジュールの例では、絶縁板と半導体モジュールの間に熱伝導率が低いグリスを介在させる必要があり、放熱特性が低いという問題がある。一方、半導体モジュール１では、絶縁板１０とグラファイト板２０と金属板３０を含む放熱基板が一体構造となっており、絶縁板１０とグラファイト板２０の間にグリスが介在していない。このため、半導体モジュール１は、高い放熱特性を有することができる。
半導体モジュール１では、平面視したときに、絶縁板１０がグラファイト板２０から延在している。このため、絶縁板１０の沿面距離が長く確保されるので、絶縁板１０の沿面リーク電流が抑えられる。
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
本明細書が開示する半導体モジュールは、絶縁板と、前記絶縁板に接合しているグラファイト板であって、複数のグラフェン層が積層して構成されている、グラファイト板と、前記グラファイト板のうちの前記絶縁板が接合している面とは反対の面側に搭載されている半導体素子と、を備えることができる。前記絶縁板は、平面視したときに、前記グラファイト板から延在している。
上記半導体モジュールでは、前記絶縁板が、前記グラファイト板にろう付けされていてもよい。この半導体モジュールは、高い放熱特性を有することができる。
上記半導体モジュールは、前記グラファイト板のうちの前記半導体素子が搭載される面に接合している金属板をさらに備えていてもよい。さらに、前記金属板は、前記グラファイト板にろう付けされていてもよい。この半導体モジュールでは、前記絶縁板と前記グラファイト板と前記金属板を含む放熱基板が一体構造となっている。このため、この半導体モジュールは、高い放熱特性を有することができる。
上記半導体モジュールは、前記絶縁板の側面を含んで前記グラファイト板と前記半導体素子を被覆しているモールド樹脂、をさらに備えていてもよい。この半導体モジュールでは、前記モールド樹脂の剥離が効果的に抑えられている。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１：半導体モジュール、 ２：冷却器、 １０：絶縁板、 ２０：グラファイト板、 ２２：グラフェン、 ３０：金属板、 ４０：半導体素子、 ５０：モールド樹脂

Claims (4)

  1. 半導体モジュール（１）であって、
    絶縁板（１０）と、
    前記絶縁板に接合しているグラファイト板（２０）であって、複数のグラフェン（２２）が積層して構成されている、グラファイト板と、
    前記グラファイト板のうちの前記絶縁板が接合している面とは反対の面側に搭載されている半導体素子（４０）と、を備えており、
    前記絶縁板は、平面視したときに、前記グラファイト板から延在している、半導体モジュール。
  2. 前記絶縁板は、前記グラファイト板にろう付けされている、請求項１に記載の半導体モジュール。
  3. 前記グラファイト板のうちの前記半導体素子が搭載される面に接合している金属板（３０）、をさらに備えており、
    前記金属板は、前記グラファイト板にろう付けされている、請求項１又は２に記載の半導体モジュール。
  4. 前記絶縁板の側面を含んで前記グラファイト板と前記半導体素子を被覆しているモールド樹脂（５０）、をさらに備えている、請求項１～３のいずれか一項に記載の半導体モジュール。
JP2021209678A 2021-12-23 2021-12-23 半導体モジュール Pending JP2023094286A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021209678A JP2023094286A (ja) 2021-12-23 2021-12-23 半導体モジュール
US18/054,299 US20230207418A1 (en) 2021-12-23 2022-11-10 Semiconductor module
CN202211655190.1A CN116344515A (zh) 2021-12-23 2022-12-21 半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021209678A JP2023094286A (ja) 2021-12-23 2021-12-23 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2023094286A true JP2023094286A (ja) 2023-07-05

Family

ID=86875354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021209678A Pending JP2023094286A (ja) 2021-12-23 2021-12-23 半導体モジュール

Country Status (3)

Country Link
US (1) US20230207418A1 (ja)
JP (1) JP2023094286A (ja)
CN (1) CN116344515A (ja)

Also Published As

Publication number Publication date
US20230207418A1 (en) 2023-06-29
CN116344515A (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
JP6300978B2 (ja) 電力用半導体モジュール
US9460981B2 (en) Semiconductor module
CN108735692B (zh) 半导体装置
JP6604926B2 (ja) 半導体モジュール
JP5182274B2 (ja) パワー半導体装置
JP7135930B2 (ja) 半導体モジュールとそれを用いた電力変換装置
JP2017107937A (ja) 電力用半導体装置
JP7163583B2 (ja) 半導体装置
JP7428017B2 (ja) 半導体モジュール
WO2019064874A1 (ja) 電力変換装置
JP2021190505A (ja) 半導体装置
JP2023094286A (ja) 半導体モジュール
JP2019212809A (ja) 半導体装置
JP7428019B2 (ja) 半導体モジュール
JP2009117701A (ja) パワーモジュール
JP2021180234A (ja) 半導体モジュール
JP7147186B2 (ja) 半導体装置
JP2023092147A (ja) 放熱基板
JP2005276968A (ja) パワー半導体装置
WO2021079913A1 (ja) 半導体装置
JP7261602B2 (ja) 半導体装置及び電力変換装置
WO2022059052A1 (ja) パワー半導体モジュール
WO2024070883A1 (ja) 半導体モジュールおよび半導体モジュールユニット
TWI693682B (zh) 電子元件封裝結構
WO2020189065A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240313