JP2023088099A - 半導体モジュール、半導体モジュールの製造方法およびケースユニット - Google Patents

半導体モジュール、半導体モジュールの製造方法およびケースユニット Download PDF

Info

Publication number
JP2023088099A
JP2023088099A JP2021202755A JP2021202755A JP2023088099A JP 2023088099 A JP2023088099 A JP 2023088099A JP 2021202755 A JP2021202755 A JP 2021202755A JP 2021202755 A JP2021202755 A JP 2021202755A JP 2023088099 A JP2023088099 A JP 2023088099A
Authority
JP
Japan
Prior art keywords
adhesive
case
terminal holes
spacer
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021202755A
Other languages
English (en)
Inventor
康佑 小松
Kosuke Komatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021202755A priority Critical patent/JP2023088099A/ja
Priority to US17/974,087 priority patent/US20230187293A1/en
Priority to CN202211317897.1A priority patent/CN116264192A/zh
Publication of JP2023088099A publication Critical patent/JP2023088099A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】腐蝕性ガス雰囲気下で使用しても、半導体モジュールの損傷を低減する。【解決手段】半導体モジュールは、半導体素子と、半導体素子を搭載する配線基板を含む積層板と、複数の端子孔を有し、半導体素子を収容するケースと、複数の端子孔のうちの２以上の端子孔にそれぞれ挿入され、半導体素子に電気的に接続される複数の外部端子と、積層板とケースとの間に介在するスペーサーと、を備える。ケースおよびスペーサーは、接着剤により互いに接合される。複数の外部端子のそれぞれは、スペーサーに接着剤により接合される第１接合面を有する。ケースは、複数の端子孔のうち互いに隣り合う２つの端子孔同士の間に設けられる隔壁を有する。第１接合面と隔壁との間の距離は、複数の外部端子のそれぞれの厚さよりも大きい。【選択図】図２

Description

本開示は、半導体モジュール、半導体モジュールの製造方法およびケースユニットに関する。
パワー半導体モジュールに代表される半導体モジュールは、一般に、半導体素子と、半導体素子を搭載する配線基板を含む積層板と、半導体素子を収容するケースと、半導体素子に電気的に接続される複数の外部端子と、を備える。例えば、特許文献１に開示されるように、ケースには、当該ケースを貫通する複数の端子孔が設けられる。各外部端子は、当該複数の端子孔のうちのいずれかに挿入され、ケースの外壁面から突出する部分を有する。
特許文献１では、積層板が配線基板のほかに放熱用のベースを有しており、ケースとベースとの間には、外部端子をケースに向けて押さえ付ける端子押え枠が配置される。端子押え枠は、ケースおよびベースのそれぞれに対して接着剤により接合される。特許文献１では、端子押え枠と外部端子およびケースのそれぞれとの間に隙間を設けることにより、端子押え枠の底面に塗布した接着剤が各隙間に回り込む。ここで、ケースには、複数種の半導体モジュールにケースを流用することを想定した数および位置の端子孔が設けられる。このため、複数の端子孔のうちの１以上の端子孔に外部端子が挿入されない場合がある。
特開２０１７－９２３８８号公報
近年、腐蝕性ガス雰囲気下でも長期にわたり使用可能な半導体モジュールの実現が望まれている。
特許文献１に記載の構成では、ケースおよび端子押え枠を接着剤により互いに接合する際、互いに隣り合う２つの端子孔同士の間を隔てる隔壁により当該接着剤の広がりが阻害される。このため、各端子孔への接着剤の供給量が接着剤の塗布量の塗布位置間でのバラつきの影響を受けてバラつきやすい。この結果、端子孔、特に、外部端子の挿入されない端子孔を接着剤により確実に塞ぐことが難しい。したがって、特許文献１に記載の構成では、腐蝕性ガス雰囲気下で半導体モジュールを使用した場合、端子孔を介して腐蝕性ガスがケース内に侵入し、半導体モジュールを損傷させてしまう可能性がある。
以上の事情を考慮して、本開示のひとつの態様は、腐蝕性ガス雰囲気下で使用しても、半導体モジュールの損傷を低減することを目的とする。
以上の課題を解決するために、本開示の好適な態様に係る半導体モジュールは、半導体素子と、前記半導体素子を搭載する配線基板を含む積層板と、複数の端子孔を有し、前記半導体素子を収容するケースと、前記複数の端子孔のうちの２以上の端子孔にそれぞれ挿入され、前記半導体素子に電気的に接続される複数の外部端子と、前記積層板と前記ケースとの間に介在するスペーサーと、を備え、前記ケースおよび前記スペーサーは、接着剤により互いに接合され、前記複数の外部端子のそれぞれは、前記スペーサーに前記接着剤により接合される第１接合面を有し、前記ケースは、前記複数の端子孔のうち互いに隣り合う２つの端子孔同士の間に設けられる隔壁を有し、前記２以上の端子孔の前記隔壁と前記第１接合面との間の距離は、前記複数の外部端子のそれぞれの厚さよりも大きく、前記複数の端子孔のうち前記２以上の端子孔以外の端子孔の前記隔壁と前記スペーサーとの間の距離は、前記２以上の端子孔の前記隔壁と前記スペーサーとの間の距離に等しいか、それ以上である。
本開示の好適な態様に係る半導体モジュールの製造方法は、複数の端子孔を有するケースを用意する用意工程と、前記複数の端子孔のうちの２以上の端子孔にそれぞれ複数の外部端子を挿入する端子挿入工程と、前記ケースおよびスペーサーを互いに接着剤により接合する接合工程と、を含み、前記複数の外部端子のそれぞれは、前記スペーサーに前記接着剤により接合される第１接合面を有し、前記ケースは、前記複数の端子孔のうち互いに隣り合う２つの端子孔同士の間に設けられる隔壁を有し、前記第１接合面と前記隔壁との間の距離は、前記複数の外部端子のそれぞれの厚さよりも大きく、前記接合工程では、前記複数の端子孔のそれぞれが前記接着剤により封止される。
本開示の好適な態様に係るケースユニットは、複数の端子孔を有するケースと、前記複数の端子孔のうちの２以上の端子孔にそれぞれ挿入される複数の外部端子と、前記ケースに接着剤により接合されるスペーサーと、を備え、前記複数の外部端子のそれぞれは、前記スペーサーに前記接着剤により接合される第１接合面を有し、前記ケースは、前記複数の端子孔のうち互いに隣り合う２つの端子孔同士の間に設けられる隔壁を有し、前記第１接合面と前記隔壁との間の距離は、前記複数の外部端子のそれぞれの厚さよりも大きく、前記複数の端子孔のそれぞれは、前記接着剤により封止される。
第１実施形態に係る半導体モジュールの分解斜視図である。 ケースの底面図である。 ケースの一部を示す斜視図である。 図２中のＡ－Ａ線に沿う半導体モジュールの断面図である。 図２中のＢ－Ｂ線に沿う半導体モジュールの断面図である。 図２中のＣ－Ｃ線に沿う半導体モジュールの断面図である。 第１実施形態に係る半導体モジュールの製造方法を示すフローチャートである。 用意工程を説明するための図である。 端子挿入工程を説明するための図である。 接合工程中の塗布工程を説明するための図である。 接合工程中の貼り合せ工程を説明するための図である。 接合工程中の軟化工程を説明するための図である。 第２実施形態に係る半導体モジュールの分解斜視図である。 第２実施形態に係る半導体モジュールの断面図である。
以下、図面を参照しながら本開示に係る好適な実施形態を説明する。なお、図面において各部の寸法および縮尺は実際と適宜に異なり、理解を容易にするために模式的に示している部分もある。また、本開示の範囲は、以下の説明において特に本開示を限定する旨の記載がない限り、これらの形態に限られない。
１．第１実施形態
１－１．半導体モジュールの全体構成
図１は、第１実施形態に係る半導体モジュール１０の分解斜視図である。半導体モジュール１０は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）モジュール等のパワーモジュールである。半導体モジュール１０は、例えば、鉄道車両、自動車または家庭用電気機械等の機器に搭載されるインバーターまたは整流器等の装置での電力制御に用いられる。
図１に示すように、半導体モジュール１０は、複数の半導体素子３０と配線基板２０とベース４０とケース５０と複数の外部端子６０とスペーサー７０と蓋８０とを備える。図１では、半導体素子３０の図示が省略されており、配線基板２０の外形が二点鎖線で簡略的に示される。ここで、配線基板２０およびベース４０が積層板１１を構成する。積層板１１は、少なくとも配線基板２０を有する板状の積層体である。本実施形態では、積層板１１は、配線基板２０のほか、ベース４０を有する。また、ケース５０と複数の外部端子６０とスペーサー７０がケースユニット１２を構成する。ケースユニット１２は、ケース５０と複数の外部端子６０とスペーサー７０とを組み立てた組立体である。
以下、まず、図１に基づいて、半導体モジュール１０の各部の概略を順次説明する。なお、以下の説明は、便宜上、互いに直交するＸ軸、Ｙ軸およびＺ軸を適宜に用いて行う。Ｚ軸は、半導体モジュール１０の厚さ方向に平行な軸である。以下では、Ｘ軸に沿う一方向がＸ１方向であり、Ｘ１方向とは反対の方向がＸ２方向である。Ｙ軸に沿う一方向がＹ１方向であり、Ｙ１方向とは反対の方向がＹ２方向である。Ｚ軸に沿う一方向がＺ１方向であり、Ｚ１方向とは反対の方向がＺ２方向である。これらの方向と鉛直方向との関係は、特に限定されず、任意である。また、以下では、Ｚ軸に沿う方向にみることを「平面視」という場合がある。
配線基板２０は、複数の半導体素子３０を搭載する基板であり、当該複数の半導体素子３０とともに回路を構成する。例えば、配線基板２０は、ＤＣＢ（Direct Copper Bonding）基板またはＤＢＡ（Direct Bonded Aluminum）基板等の基板である。図示しないが、配線基板２０は、絶縁基板と、当該絶縁基板の両面にそれぞれ設けられる２つの導体層と、を有する。当該絶縁基板は、例えば、窒化アルミニウム、酸化アルミニウムまたは窒化ケイ素等のセラミックスで構成される。当該２つの導体層のそれぞれは、例えば、銅またはアルミニウム等の金属で構成される。当該２つの導体層のうちの一方の導体層には、複数の半導体素子３０が半田等により接合される。また、当該２つの導体層のうちの他方の導体層には、ベース４０が半田等により接合される。
図１に示す例では、配線基板２０の厚さ方向がＺ軸に沿う方向である。配線基板２０のＺ１方向を向く面には、複数の半導体素子３０のそれぞれが半田等の導電性接合材により接合される。一方、配線基板２０のＺ２方向を向く面には、ベース４０が半田等の導電性接合材により接合される。
配線基板２０に搭載される複数の半導体素子３０のうちの少なくとも１つの素子は、ＩＧＢＴ等のパワー半導体チップである。なお、配線基板２０には、半導体素子３０として、パワー半導体チップのほか、パワー半導体チップの動作を制御するための制御用チップが搭載されてもよいし、負荷電流を転流させるためのＦＷＤ（Free Wheeling Diode）等の素子が搭載されてもよい。
ベース４０は、放熱用の板状部材である。例えば、ベース４０は、銅、銅合金、アルミニウムまたはアルミニウム合金で構成される金属板である。ベース４０は、熱伝導性を有しており、半導体素子３０からの熱を放熱する。また、ベース４０は、導電性を有しており、例えば、接地電位等の基準電位に電気的に接続される。
図１に示す例では、ベース４０の厚さ方向がＺ軸に沿う方向である。ベース４０は、Ｚ軸に沿う方向にみて、Ｘ軸に沿う方向に延びる１対の長辺とＹ軸に沿う方向に延びる１対の短辺とを有する形状をなす。ベース４０には、各短辺の近傍に、取付孔４１が設けられる。取付孔４１は、例えば、図示しない放熱フィン等の放熱用部材をベース４０に対してねじ留めするのに用いられる貫通孔である。なお、ベース４０の平面視形状および数は、図１に示す例に限定されず、任意である。
ケース５０は、配線基板２０に搭載される複数の半導体素子３０を収容する枠状部材である。ケース５０は、実質的な絶縁体であり、例えば、ＰＰＳ（Polyphenylene Sulfide）またはＰＢＴ（Polybutylene terephthalate）等の樹脂材料で構成される。なお、当該樹脂材料には、ケース５０の機械的強度または熱伝導性の向上等の観点から、アルミナまたはシリカ等の無機フィラーが含有されてもよい。
ケース５０は、ケース５０の周方向に沿って配列される複数の端子孔５１を有する。各端子孔５１は、ケース５０を貫通する孔である。図１に示す例では、各端子孔５１は、Ｚ軸に沿う方向に延びる。
図１に示す例では、ケース５０の厚さ方向がＺ軸に沿う方向である。そして、ケース５０は、Ｚ軸に沿う方向にみて、Ｘ軸に沿う方向に延びる１対の長辺とＹ軸に沿う方向に延びる１対の短辺とを有する外形をなす。ケース５０に設けられる複数の端子孔５１は、各長辺に沿って配列される複数の端子孔５１と、各短辺に沿って配列される複数の端子孔５１と、に区分される。
ケース５０に設けられる複数の端子孔５１のうち２以上の端子孔５１のそれぞれには、外部端子６０が挿入される。したがって、ケース５０に設けられる端子孔５１の数は、外部端子６０の数以上である。このように、ケース５０に端子孔５１の数を外部端子６０の数より多く設けるのはケース５０を複数種の端子位置の半導体モジュールに適用するためである。また、ケース５０に設けられる端子孔５１の数は、当該複数種の端子位置に適用できるように、半導体モジュールの外部端子６０の数および配置を想定してあらかじめ決めておけばよい。なお、複数の端子孔５１の配置および数は、図１に示す例に限定されず、任意である。
複数の外部端子６０のそれぞれは、半導体モジュール１０を実装する図示しない基板と半導体素子３０とを互いに電気的に接続するための端子である。複数の外部端子６０は、例えば、銅、銅合金、アルミニウム、アルミニウム合金または鉄合金等の金属で構成される。
ここで、半導体モジュール１０の有する複数の外部端子６０のうち、２以上の外部端子６０が主電流の流れる端子であり、他の２以上の外部端子６０が半導体素子３０の動作を制御するための制御端子である。
図１に示す例では、外部端子６０は、Ｌ字状に屈曲した金属板で構成される。ここで、外部端子６０は、ピン部６１と脚部６２とを有する。
ピン部６１は、端子孔５１に挿入される外部端子６０の棒状部分である。ピン部６１は、端子孔５１内でＺ軸に沿う方向に延びる。ピン部６１のＺ１方向での端は、ケース５０の外壁面から突出する。このように、ピン部６１は、ケース５０の外壁面から突出する部分を有する。当該部分は、半導体モジュール１０を実装する図示しない基板に接続される。一方、ピン部６１のＺ２方向での端は、脚部６２に接続される。なお、ピン部６１の形状は、図１に示す例に限定されず、例えば、ピン部６１の先端が２つの部分に分岐した形状でもよい。
脚部６２は、スペーサー７０のＺ１方向を向く面上に沿って配置される外部端子６０の板状部分である。脚部６２は、ピン部６１のＺ２方向での端からケース５０内側に向けて延びる。脚部６２は、ケース５０とスペーサー７０との間に挟まれる部分と、ケース５０の内側に露出する部分と、を有する。当該露出する部分には、図示しないボンディングワイヤー等のワイヤーの一端が接合される。当該ワイヤーの他端は、配線基板２０または半導体素子３０に接続される。この接続により、外部端子６０および半導体素子３０が互いに電気的に接続される。
スペーサー７０は、ベース４０とケース５０との間に介在する枠状部材である。スペーサー７０は、ケース５０に向けて複数の外部端子６０を押さえ付ける機能と、複数の外部端子６０のそれぞれとベース４０との間の電気的絶縁を確保する機能と、を有する。スペーサー７０は、実質的な絶縁体であり、例えば、ベース４０と同様、ＰＰＳ（Polyphenylene Sulfide）またはＰＢＴ（Polybutylene terephthalate）等の樹脂材料で構成される。なお、当該樹脂材料には、スペーサー７０の機械的強度の向上等の観点から、アルミナまたはシリカ等の無機フィラーが含有されてもよい。また、スペーサー７０を構成する材料は、樹脂材料に限定されず、例えば、セラミックス材料でもよい。
図１に示す例では、スペーサー７０の厚さ方向がＺ軸に沿う方向である。スペーサー７０のＺ１方向を向く面は、接合面７０ａを有する。接合面７０ａは、ケース５０に対して接着剤により接合される。図１では図示を省略するが、当該接着剤は、後述の接着剤Ｂ１である。一方、スペーサー７０のＺ２方向を向く面は、接合面７０ｂを有する。接合面７０ｂは、積層板１１の一部であるベース４０に対して接着剤により接合される。図１では図示を省略するが、当該接着剤は、後述の接着剤Ｂ２である。なお、積層板１１およびスペーサー７０の互いの接合は、接着剤による接合に限定されず、例えば、ねじ留めによる接合でもよい。また、配線基板２０がベース４０の全域にわたり配置される場合、または、ベース４０が省略される場合、スペーサー７０の接合面７０ｂは、配線基板２０に対して接着剤により接合されてもよい。
また、図１に示す例では、スペーサー７０の外周面に周方向に並ぶ複数の突起７１が設けられる。このため、スペーサー７０をケース５０の内側に挿入させやすくしつつ、ケース５０およびスペーサー７０を互いに嵌合させることができる。なお、突起７１の数、位置および形状は、図１に示す例に限定されず、任意である。また、複数の突起７１のそれぞれは、必要に応じて設けられ、省略されてもよい。
蓋８０は、ケース５０のＺ１方向を向く面に接合される板状部材である。蓋８０は、例えば、ケース５０と同様、ＰＰＳ（Polyphenylene Sulfide）またはＰＢＴ（Polybutylene terephthalate）等の樹脂材料で構成される。蓋８０は、蓋８０とケース５０との間の隙間を封止するように、ケース５０に接着剤等により接合される。
ここで、ベース４０とケース５０と蓋８０とで囲まれる空間には、半導体素子３０を覆うポッティング材が充填される。図１では図示を省略するが、当該ポッティング材は、後述のポッティング材ＰＡである。当該ポッティング材は、例えば、シリコーンゲル等のシリコーン樹脂で構成される。
以上の概略の半導体モジュール１０では、ケース５０およびスペーサー７０を互いに接合する接着剤により複数の端子孔５１のそれぞれが封止される。このため、腐蝕性ガス雰囲気下で半導体モジュール１０を使用しても、端子孔５１を介したケース５０内への腐蝕性ガスの侵入を低減することができる。ここで、半導体モジュール１０は、ケース５０およびスペーサー７０を接着剤により互いに接合する際に当該接着剤による各端子孔５１の封止の確実性を高める構成を有する。以下、当該構成について、詳述する。
１－２．端子孔
図２は、ケース５０の底面図、すなわち、複数の外部端子６０を装着した状態のケース５０をＺ１方向にみた図である。図３は、ケース５０の一部を示す斜視図である。図３では、隔壁５５を説明するための便宜上、Ｚ１方向に対して若干傾斜した方向でケース５０をみた図が示される。図２および図３に示すように、ケース５０には、複数の隔壁５５が設けられる。各隔壁５５は、互いに隣り合う２つの端子孔５１同士の間を隔てる。
図２および図３に示す例では、各端子孔５１は、外部端子６０のピン部６１の形状に対応する形状をなす。具体的には、各端子孔５１は、第１部分５１ａと第２部分５１ｂとを有する。第１部分５１ａは、ケース５０のＺ１方向を向く面に開口する。第２部分５１ｂは、第１部分５１ａよりもＺ２方向に位置しており、ケース５０のＺ２方向を向く面に開口する。
ここで、ケース５０のＺ２方向を向く面は、複数の接合面５０ａと複数の凹部５６とを有する。
各接合面５０ａは、ケース５０のＺ２方向を向く面のうち、スペーサー７０の接合面７０ａに対して接着剤Ｂ１により接合される面である。すなわち、接合面５０ａは、ケース５０のＺ２方向を向く面のうちスペーサー７０の接合面７０ａに最も近い面であり、接着剤Ｂ１を介して接合面７０ａに向かい合う。図２に示す例では、各接合面５０ａが平面視でＴ字状をなす。なお、接合面５０ａの平面視形状は、図２に示す例に限定されず、任意である。
各凹部５６は、接合面５０ａよりも窪んでおり、平面視で互いに隣り合う２つの接合面５０ａの間に位置する。凹部５６は、端子孔５１ごとに、端子孔５１からケース５０の内側に向けて延びており、ケース５０の内側と端子孔５１とを連通させる。凹部５６には、当該凹部５６に対応する端子孔５１に外部端子６０が挿入される場合、外部端子６０の脚部６２の一部が配置される。凹部５６は、平面視で当該一部に嵌め合う形状をなしており、外部端子６０の姿勢変化を規制する。
図３に示すように、隔壁５５のＺ２方向での端は、凹部５６の底面よりもＺ１方向に位置する。すなわち、隔壁５５のＺ２方向での端と接合面５０ａとのＺ軸に沿う方向での距離ｄは、凹部５６の深さよりも大きい。ここで、凹部５６の深さは、外部端子６０の脚部６２の厚さと同程度である。
図４は、図２中のＡ－Ａ線に沿う半導体モジュール１０の断面図である。図５は、図２中のＢ－Ｂ線に沿う半導体モジュール１０の断面図である。図４および図５に示すように、ベース４０とケース５０との間には、スペーサー７０が介在する。
スペーサー７０の接合面７０ａには、接着剤Ｂ１により、ケース５０および複数の外部端子６０が接合される。また、スペーサー７０の接合面７０ｂには、接着剤Ｂ２により、ベース４０が接合される。
ここで、接着剤Ｂ１は、ケース５０およびスペーサー７０を互いに接合するだけでなく、各端子孔５１を封止する。このため、端子孔５１が接着剤Ｂ１により封止されない構成に比べて、端子孔５１を介したケース５０内への腐蝕性ガスの侵入を低減することができる。具体的には、図５に示すように、外部端子６０の挿入されない端子孔５１では、接着剤Ｂ１が端子孔５１のＺ２方向での端よりもＺ１方向の位置まで進入することにより、端子孔５１が封止される。また、図示しないが、外部端子６０の挿入される端子孔５１では、接着剤Ｂ１が端子孔５１の内壁面と外部端子６０の外壁面との間の隙間を塞ぐことにより、端子孔５１が封止される。
接着剤Ｂ１は、絶縁性の接着剤である。より具体的には、接着剤Ｂ１は、例えば、エポキシ系接着剤、アクリル系接着剤、ウレタン系接着剤またはシリコーン系接着剤である。
なお、接着剤Ｂ２は、特に限定されないが、例えば、エポキシ系接着剤、アクリル系接着剤、ウレタン系接着剤またはシリコーン系接着剤である。接着剤Ｂ１および接着剤Ｂ２の種類は、互いに同じであっても異なってもよい。また、接着剤Ｂ１および接着剤Ｂ２は、図４に示す例では、スペーサー７０により互いに分断されるが、これに限定されず、一体であってもよい。また、接着剤Ｂ１および接着剤Ｂ２のそれぞれは、熱硬化型接着剤に限定されず、例えば、光硬化型接着剤でもよい。
ここで、接着剤Ｂ１は、熱硬化型接着剤であることが好ましい。熱硬化型接着剤は、硬化前に、加熱により一時的に軟化する性質を有する。したがって、接着剤Ｂ１として熱硬化型接着剤を用いることにより、硬化前の接着剤Ｂ１を各端子孔５１に導きやすいという利点がある。また、熱硬化型接着剤は、所望のタイミングで硬化させることができる。したがって、接着剤Ｂ１として熱硬化型接着剤を用いることにより、接着剤Ｂ１の必要以上の広がりを防止することもできる。
また、接着剤Ｂ１のガスバリア性は、ポッティング材ＰＡのガスバリア性よりも高いことが好ましい。この場合、半導体モジュール１０が腐食性ガス雰囲気下で使用されても、端子孔５１がポッティング材ＰＡで封止される構成に比べて、端子孔５１を介したケース５０内への腐蝕性ガスの侵入を低減することができる。なお、「ガスバリア性」は、例えば、ＩＳＯ１５１０６に準拠した方法により測定される。また、接着剤Ｂ１は、ガスバリア性を高める観点から、アルミナまたはシリカ等の絶縁性の無機フィラーを含んでもよい。
図４に示すように、端子孔５１に挿入される外部端子６０は、「第１接合面」の一例である接合面６０ａを有する。接合面６０ａは、接着剤Ｂ１により、スペーサー７０の接合面７０ａに接合される。図４に示す例では、接合面６０ａは、外部端子６０の脚部６２のＺ２方向を向く面である。
隔壁５５のＺ２方向での端の位置Ｐ１は、外部端子６０のＺ２方向での接合面６０ａの位置Ｐ２よりもＺ１方向に位置する。また、Ｚ軸に沿う方向における位置Ｐ１と位置Ｐ２との間の距離を、距離Ｌとする。接合面６０ａと隔壁５５との間の距離Ｌは、外部端子６０の厚さｔよりも大きい。したがって、隔壁５５とスペーサー７０との間には、距離Ｌに応じた大きさの隙間Ｇ１が設けられる。
外部端子６０の挿入されない端子孔５１の隔壁５５についての隙間Ｇ１の大きさは、外部端子６０の挿入される端子孔５１の隔壁５５についての隙間Ｇ１の大きさ以上である。すなわち、外部端子６０の挿入されない端子孔５１の隔壁５５とスペーサー７０との間の距離は、外部端子６０の挿入される端子孔５１の隔壁５５とスペーサー７０との間の距離に等しいか、それ以上である。このため、隙間Ｇ１は、互いに隣り合う２つの端子孔５１の一方または両方に外部端子６０が挿入されているか否かに関わらず、当該２つの端子孔５１同士を連通させる。したがって、外部端子６０の有無に関わらず、隙間Ｇ１を介して互いに隣り合う２つの端子孔５１の一方から他方へ硬化前の接着剤Ｂ１を流すことができる。特に、熱硬化性接着剤が硬化前に加熱により一時的に軟化する性質を有することから、接着剤Ｂ１として熱硬化型接着剤を用いることにより、隙間Ｇ１を介して互いに隣り合う２つの端子孔５１の一方から他方へ硬化前の接着剤Ｂ１を好適に流すことができる。なお、「等しい」とは、厳密に等しい場合のほか、製造誤差等の差を有し、実質的に等しいとみなすことのできる場合も含む。
ここで、厚さｔは、外部端子６０の脚部６２の厚さである。具体的な厚さｔは、特に限定されないが、例えば、１ｍｍ程度である。
ケース５０の内周面とスペーサー７０の外周面との間の隙間Ｇ２は、できる限り小さいことが好ましい。隙間Ｇ２が小さくなるほど、硬化前の接着剤Ｂ１がケース５０の内周面に沿って積層板１１に向かう方向に逃げることを低減することができる。この結果、外部端子６０とスペーサー７０との間に存在する接着剤Ｂ１の量が不足したり、接着剤Ｂ１に気泡が生じることにより接着剤Ｂ１による接合後の工程の不良率が増加したりすることが低減される。
ここで、距離Ｌは、端子孔５１の長さＬＨの１／２よりも短い。このため、隔壁５５を介して互いに隣り合う２つの端子孔５１の一方から他方へ接着剤Ｂ１を好適に流すことができる。また、端子孔５１の長さＬＨは、端子孔５１の一方の開口縁と他方の開口縁との間の中心軸ＬＣに沿う方向での距離である。
距離ｄ、すなわち距離Ｌおよび厚さｔの差（Ｌ－ｔ）は、０．５ｍｍ≦（Ｌ－ｔ）≦２．０ｍｍの関係を満たすことが好ましい。この場合、隙間Ｇ１を介して、互いに隣り合う２つの端子孔５１の一方から他方へ硬化前の接着剤Ｂ１を好適に流すことができる。これに対し、差（Ｌ－ｔ）が小さすぎると、硬化前の接着剤Ｂ１の粘度等によっては、隙間Ｇ１を介して、互いに隣り合う２つの端子孔５１の一方から他方へ硬化前の接着剤Ｂ１が流れにくくなる傾向を示す。一方、差（Ｌ－ｔ）が大きすぎると、隙間Ｇ１に配置される接着剤Ｂ１の量が過度になるため、接着剤Ｂ１の塗布量によっては、隙間Ｇ１を介して、互いに隣り合う２つの端子孔５１の一方から他方へ硬化前の接着剤Ｂ１が流れにくくなる場合がある。また、差（Ｌ－ｔ）が大きすぎると、ケース５０の小型化を図りつつ、ケース５０の必要な機械的強度を確保することが難しい。
ここで、凹部５６の深さが外部端子６０の厚さｔと同程度であることから、接合面６０ａは、概略的に、接合面５０ａと同一平面上に位置する。したがって、距離Ｌは、接合面５０ａと隔壁５５との間の距離であるともいえる。
図６は、図２中のＣ－Ｃ線に沿う半導体モジュール１０の断面図である。図６では、３つの端子孔５１として端子孔５１＿１～５１＿３が示される。端子孔５１＿１、５１＿２、５１＿３は、この順で配列される。ここで、端子孔５１＿１および端子孔５１＿２は、互いに隣り合う２つの端子孔５１である。同様に、端子孔５１＿２および端子孔５１＿３は、互いに隣り合う２つの端子孔５１である。
端子孔５１＿１は、外部端子６０の挿入される端子孔５１である。これに対し、端子孔５１＿２および端子孔５１＿３のそれぞれは、外部端子６０の挿入されない端子孔５１である。
図６に示す例では、外部端子６０のピン部６１は、第１部分６１ａと第２部分６１ｂとを有する。第１部分６１ａは、端子孔５１の第１部分５１ａに挿入され、ケース５０の外壁面から突出する部分を有する。第２部分６１ｂは、端子孔５１の第２部分５１ｂに挿入され、第１部分６１ａよりもＺ２方向に位置しており、脚部６２に接続される。ケース５０の周方向に沿う第２部分６１ｂの幅は、ケース５０の周方向に沿う第１部分６１ａの幅よりも大きい。このように、ピン部６１は、端子孔５１の形状に対応した形状をなす。
図６に示すように、端子孔５１＿１～５１＿３のそれぞれは、接着剤Ｂ１により封止される。
より具体的に説明すると、端子孔５１＿１の壁面と外部端子６０との間の隙間を埋めるように接着剤Ｂ１が配置されることにより、端子孔５１＿１が封止される。ここで、前述のように、距離Ｌが厚さｔよりも大きいことから、当該隙間に硬化前の接着剤Ｂ１が進入しやすい。このため、接着剤Ｂ１による端子孔５１＿１の封止の確実性を高めることができる。
また、端子孔５１＿２および端子孔５１＿３のそれぞれに接着剤Ｂ１が隔壁５５のＺ２方向での端よりもＺ１方向に進入することにより、端子孔５１＿２および端子孔５１＿３のそれぞれが封止される。ここで、前述のように、距離Ｌが厚さｔよりも大きいことから、塗布位置間で硬化前の接着剤Ｂ１の塗布量にバラつきがあっても、そのバラつきが低減されるように、端子孔５１＿２および端子孔５１＿３の一方から他方へ硬化前の接着剤Ｂ１が流れる。このため、接着剤Ｂ１による端子孔５１＿２および５１＿３の封止の確実性を高めることができる。
１－３．半導体モジュールの製造方法
図７は、第１実施形態に係る半導体モジュール１０の製造方法を示すフローチャートである。図７に示すように、半導体モジュール１０の製造方法は、用意工程Ｓ１０と端子挿入工程Ｓ２０と接合工程Ｓ３０とをこの順で含む。ここで、接合工程Ｓ３０は、塗布工程Ｓ３１と貼り合せ工程Ｓ３２と軟化工程Ｓ３３と硬化工程Ｓ３４とをこの順で含む。以下、各工程を順次説明する。なお、以下では、前述の接着剤Ｂ１が熱硬化型接着剤である場合を例に説明する。
１－３－１．用意工程
図８は、用意工程Ｓ１０を説明するための図である。図８では、ケース５０の一部をＺ１方向にみた図が示される。用意工程Ｓ１０では、図８に示すように、ケース５０が用意される。ケース５０は、例えば、射出成形により形成される。
なお、図示しないが、用意工程Ｓ１０では、ケース５０のほか、複数の外部端子６０とスペーサー７０とのそれぞれも、用意される。外部端子６０は、例えば、金属板をプレス加工および折り曲げ加工することにより形成される。スペーサー７０は、例えば、射出成形により形成される。
１－３－２．端子挿入工程
図９は、端子挿入工程Ｓ２０を説明するための図である。図９では、ケース５０の一部をＺ１方向にみた図が示される。端子挿入工程Ｓ２０では、図９に示すように、ケース５０の有する複数の端子孔５１のうちの所定の２以上の端子孔５１のそれぞれに外部端子６０が挿入される。より具体的には、外部端子６０の脚部６２が凹部５６に配置されるとともに、外部端子６０のピン部６１が端子孔５１に挿入される。このとき、ピン部６１が端子孔５１に嵌合したり、脚部６２が凹部５６に嵌合したりしてもよい。
１－３－３．接合工程
接合工程Ｓ３０では、塗布工程Ｓ３１と貼り合せ工程Ｓ３２と軟化工程Ｓ３３と硬化工程Ｓ３４とがこの順で行われることにより、ケース５０およびスペーサー７０が互いに接着剤Ｂ１により接合される。
１－３－３ａ．塗布工程
図１０は、接合工程Ｓ３０中の塗布工程Ｓ３１を説明するための図である。図１０では、ケース５０の一部をＺ１方向にみた図が示される。塗布工程Ｓ３１では、図１０に示すように、ケース５０のＺ２方向を向く面に硬化前の接着剤Ｂ１ａが塗布される。より具体的には、Ｚ２方向が鉛直方向での上方を向く状態で、端子挿入工程Ｓ２０後のケース５０のＺ２方向を向く面に、ケース５０の周方向に沿って全周にわたり硬化前の接着剤Ｂ１ａが塗布される。ここで、接着剤Ｂ１ａは、ケース５０の接合面５０ａと外部端子６０の接合面６０ａとのそれぞれに接着剤Ｂ１ａが塗布される。また、当該塗布は、例えば、ディスペンサーを用いて行われる。
なお、塗布工程Ｓ３１では、スペーサー７０の接合面７０ａに接着剤Ｂ１ａが塗布されてもよい。この場合、塗布工程Ｓ３１では、ケース５０の接合面５０ａに対する接着剤Ｂ１ａの塗布が省略されてもよい。また、塗布工程Ｓ３１での接着剤Ｂ１ａの塗布領域は、後述の貼り合せ工程Ｓ３２によりケース５０またはスペーサー７０の全周にわたり広がることができればよく、ケース５０またはスペーサー７０の周方向での一部で欠損してもよい。
１－３－３ｂ．貼り合せ工程
図１１は、接合工程Ｓ３０中の貼り合せ工程Ｓ３２を説明するための図である。図１１では、接着剤Ｂ１ａを介してケース５０およびスペーサー７０を互いに貼り合せた構造体が前述の図４に対応する断面で示される。貼り合せ工程Ｓ３２では、塗布工程Ｓ３１の後、図１１に示すように、ケース５０とスペーサー７０とが接着剤Ｂ１ａを介して互いに貼り合わされる。ここで、ケース５０の接合面５０ａとスペーサー７０の接合面７０ａとが互いに向かい合うように、スペーサー７０がケース５０の内側に挿入される。そして、スペーサー７０がケース５０に向けて押し付けられることにより、接着剤Ｂ１ａが広がる。
貼り合せ工程Ｓ３２では、接着剤Ｂ１ａの粘度または温度等によっては、接着剤Ｂ１ａの厚さが塗布位置間でバラつく場合がある。図１１に示す例では、端子孔５１＿２での接着剤Ｂ１ａの厚さが端子孔５１＿３での接着剤Ｂ１ａの厚さよりも厚い。ここで、前述のように、隔壁５５の位置Ｐ１がケース５０の接合面５０ａよりもＺ１方向に位置するため、端子孔５１＿２と端子孔５１＿３との間で接着剤Ｂ１ａが移動しやすい。特に、隔壁５５の位置Ｐ１が外部端子６０の接合面６０ａよりもＺ１方向に位置するため、端子孔５１＿１と端子孔５１＿２との間でも接着剤Ｂ１ａが移動しやすい。このため、従来のように位置Ｐ１が接合面６０ａと同一平面上にある構成に比べて、接着剤Ｂ１ａの厚さのバラつきが低減される。
１－３－３ｃ．軟化工程
図１２は、接合工程Ｓ３０中の軟化工程Ｓ３３を説明するための図である。図１２では、接着剤Ｂ１ａを介してケース５０およびスペーサー７０を互いに貼り合せた構造体が前述の図４に対応する断面で示される。軟化工程Ｓ３３では、接着剤Ｂ１ａが軟化されることにより、図１２に示すように、接着剤Ｂ１ａの厚さのバラつきがさらに低減される。このとき、接着剤Ｂ１ａは、ヒーターまたはオーブン等により、硬化温度よりも低い温度で加熱されることにより軟化される。軟化工程Ｓ３３の処理温度および処理時間のそれぞれは、接着剤Ｂ１ａの種類等に応じて決められ、特に限定されず、任意である。
１－３－３ｄ．硬化工程
硬化工程Ｓ３４では、軟化工程Ｓ３３の後、接着剤Ｂ１ａがさらに加熱されることにより、接着剤Ｂ１ａが硬化される。これにより、接着剤Ｂ１ａの硬化物として接着剤Ｂ１が形成される。硬化工程Ｓ３４は、軟化工程Ｓ３３の後に時間間隔を隔てて行われてもよいし、軟化工程Ｓ３３の直後に連続的に行われてもよい。ここで、硬化工程Ｓ３４が軟化工程Ｓ３３の直後に連続的に行われる場合、軟化工程Ｓ３３は、硬化工程Ｓ３４の一部と捉えてもよい。言い換えると、軟化工程Ｓ３３は、硬化工程Ｓ３４の一部に重複して行われてもよい。
図示しないが、硬化工程Ｓ３４の後、積層板１１が接着剤Ｂ２によりスペーサー７０に接合される。その後、ワイヤーボンディング等によりワイヤーＷが形成されることにより、外部端子６０と半導体素子３０とが電気的に接続される。そして、ポッティング材ＰＡがケース５０内に充填された後、蓋８０がケース５０に接着剤等により接合される。以上により、半導体モジュール１０が製造される。
以上のように、半導体モジュール１０の製造方法は、用意工程Ｓ１０と端子挿入工程Ｓ２０と接合工程Ｓ３０とを含む。用意工程Ｓ１０は、複数の端子孔５１を有するケース５０を用意する。端子挿入工程Ｓ２０は、当該複数の端子孔５１のうちの２以上の端子孔５１にそれぞれ複数の外部端子６０を挿入する。接合工程Ｓ３０は、ケース５０およびスペーサー７０を互いに接着剤Ｂ１により接合する。
ここで、当該複数の外部端子６０のそれぞれは、「第１接合面」の一例である接合面６０ａを有する。接合面６０ａは、スペーサー７０に接着剤Ｂ１により接合される。また、ケース５０は、当該複数の端子孔５１のうち互いに隣り合う２つの端子孔５１同士の間に設けられる隔壁５５を有する。そのうえで、接合面６０ａと隔壁５５との間の距離Ｌは、複数の外部端子６０のそれぞれの厚さｔよりも大きい。そして、接合工程Ｓ３０では、複数の端子孔５１のそれぞれが接着剤Ｂ１により封止される。
以上の半導体モジュール１０は、前述のように、半導体素子３０と積層板１１とケース５０と複数の外部端子６０とスペーサー７０とを備える。積層板１１は、半導体素子３０を搭載する配線基板２０を含む。ケース５０は、複数の端子孔５１を有し、半導体素子３０を収容する。複数の外部端子６０は、当該複数の端子孔５１のうちの２以上の端子孔５１にそれぞれ挿入され、半導体素子３０に電気的に接続される。スペーサー７０は、積層板１１とケース５０との間に介在する。なお、ケース５０と複数の外部端子６０とスペーサー７０とは、ケースユニット１２を構成する。
ここで、前述のように、ケース５０およびスペーサー７０は、接着剤Ｂ１により互いに接合される。また、複数の外部端子６０のそれぞれは、「第１接合面」の一例である接合面６０ａを有する。接合面６０ａは、スペーサー７０に接着剤Ｂ１により接合される。さらに、ケース５０は、当該複数の端子孔５１のうち互いに隣り合う２つの端子孔５１同士の間に設けられる隔壁５５を有する。そのうえで、当該２以上の端子孔５１の隔壁５５と接合面６０ａとの間の距離Ｌは、複数の外部端子６０のそれぞれの厚さｔよりも大きい。また、複数の端子孔５１のうち当該２以上の端子孔５１以外の端子孔５１の隔壁５５とスペーサー７０との間の距離（隙間Ｇ１の大きさ）は、当該２以上の端子孔５１の隔壁５５とスペーサー７０との間の距離（隙間Ｇ１の大きさ）に等しいか、それ以上である。
以上の半導体モジュール１０では、距離Ｌが厚さｔよりも大きく、かつ、外部端子６０の挿入されない端子孔５１の隔壁５５についての隙間Ｇ１の大きさが、外部端子６０の挿入される端子孔５１の隔壁５５についての隙間Ｇ１の大きさ以上であるので、互いに隣り合う２つの端子孔５１の一方または両方に外部端子６０が挿入されているか否かに関わらず、当該２つの端子孔５１同士を連通させる隙間Ｇ１を隔壁５５とスペーサー７０との間に形成することができる。このため、スペーサー７０およびケース５０を接着剤Ｂ１により互いに接合する際、隙間Ｇ１を介して当該２つの端子孔５１の一方から他方へ硬化前の接着剤Ｂ１を好適に流すことができる。したがって、スペーサー７０またはケース５０に対する接着剤Ｂ１の塗布量の塗布位置間でのバラつきがあっても、当該２つの端子孔５１のそれぞれを接着剤Ｂ１により封止することができる。このようなことから、ケース５０に設けられるすべての端子孔５１を接着剤Ｂ１により高い確実性で封止することができる。この結果、半導体モジュール１０が腐食性ガス雰囲気下で使用されても、端子孔５１を介したケース５０内への腐蝕性ガスの侵入を低減することができる。以上から理解される通り、半導体モジュール１０では、腐蝕性ガス雰囲気下で使用しても損傷を低減することができる。
また、前述のように、ケース５０内には、半導体素子３０を覆うポッティング材ＰＡが充填される。そして、接着剤Ｂ１のガスバリア性がポッティング材ＰＡのガスバリア性よりも高いことにより、半導体モジュール１０が腐食性ガス雰囲気下で使用されても、端子孔５１がポッティング材ＰＡで封止される構成に比べて、端子孔５１を介したケース５０内への腐蝕性ガスの侵入を低減することができる。
さらに、前述のように、ケース５０およびスペーサー７０のそれぞれは、枠状をなす。そして、複数の端子孔５１は、ケース５０の周方向に沿って配列される。そのうえで、ケース５０の内周面とスペーサー７０の外周面との間の隙間Ｇ２は、スペーサー７０と隔壁５５との間の隙間Ｇ１よりも小さい。このため、スペーサー７０とケース５０とを接着剤Ｂ１により接合する際、接着剤Ｂ１がケース５０の内周面に沿って積層板１１に向かう方向に逃げることを低減することができる。この結果、スペーサー７０をケース５０に向けて押し付けることにより、スペーサー７０の周方向に沿って接着剤Ｂ１を好適に広げることができる。
また、前述のように、隔壁５５は、隔壁５５を介して互いに隣り合う２つの端子孔５１のそれぞれの長手方向での中心Ｐによりもスペーサー７０に近い。このため、互いに隣り合う２つの端子孔５１の一方から他方へ接着剤Ｂ１を好適に流すことができる。特に、前述のように、隔壁５５と接合面６０ａとの間の距離をＬ［ｍｍ］とし、複数の外部端子６０のそれぞれの厚さをｔ［ｍｍ］とするとき、０．５≦（Ｌ－ｔ）≦２．０の関係を満たすことにより、隙間Ｇ１を介して、互いに隣り合う２つの端子孔５１の一方から他方へ接着剤Ｂ１を好適に流すことができる。
さらに、前述のように、複数の外部端子６０のそれぞれは、ピン部６１と脚部６２とを有する。ピン部６１は、２以上の端子孔５１のいずれかに沿って延びる。脚部６２は、ケース５０とスペーサー７０との間に配置され、ピン部６１に接続される。そして、脚部６２は、接合面６０ａを有する。このため、ケース５０とスペーサー７０との間に脚部６２を介在させることにより、外部端子６０をケース５０およびスペーサー７０により安定的に支持することができる。また、脚部６２の一部をケース５０内に露出させることができる。この結果、外部端子６０と半導体素子３０との電気的な接続を容易に行うことができる。
また、前述のように、接着剤Ｂ１が熱硬化型接着剤であることにより、隙間Ｇ１を介して、互いに隣り合う２つの端子孔５１の一方から他方へ硬化前の接着剤Ｂ１を好適に流すことができる。また、接着剤Ｂ１の必要以上の広がりを防止することもできる。
２．第２実施形態
以下、本開示の第２実施形態について説明する。以下に例示する形態において作用や機能が前述の実施形態と同様である要素については、前述の実施形態の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。
図１３は、第２実施形態に係る半導体モジュール１０Ａの分解斜視図である。半導体モジュール１０Ａは、スペーサー７０に代えてスペーサー７０Ａを備えること以外は、前述の第１実施形態の半導体モジュール１０と同様に構成される。ここで、ケース５０と複数の外部端子６０とスペーサー７０Ａがケースユニット１２Ａを構成する。
スペーサー７０Ａは、凹部７２を有すること以外は、スペーサー７０と同様に構成される。凹部７２は、スペーサー７０Ａの接合面７０ａに周方向に沿って全域にわたり設けられる溝である。図１３に示す例では、凹部７２の幅が一定である。また、凹部７２は、スペーサー７０の各辺に沿って延びる形状をなす。
なお、凹部７２の形状は、図１３に示す例に限定されず、例えば、幅の異なる複数の部分を有する形状でもよいし、蛇行する部分を有する形状でもよい。また、凹部７２は、スペーサー７０Ａの周方向での一部に欠損した部分を有してもよく、例えば、スペーサー７０Ａの周方向に沿って断続的に設けられてもよい。
図１４は、第２実施形態に係る半導体モジュール１０Ａの断面図である。図１４では、半導体モジュール１０Ａが前述の図４に対応する断面で示される。図１４に示すように、凹部７２の少なくとも一部は、平面視でケース５０の接合面６０ａに重なる。このため、接合面６０ａに沿って硬化前の接着剤Ｂ１を広げることができる。また、凹部７２の少なくとも一部は、平面視で端子孔５１に重なる。このため、互いに隣り合う２つの端子孔５１の一方から他方に向かうように硬化前の接着剤Ｂ１を流すことができる。
図１４に示す例では、凹部７２の横断面形状は、Ｖ字状をなす。なお、凹部７２の横断面形状は、図１４に限定されず、例えば、Ｕ字状または矩形状でもよい。また、凹部７２の数は、１本に限定されず、２本以上でもよい。
以上の第２実施形態によっても、ケース５０に設けられるすべての端子孔５１を接着剤Ｂ１により高い確実性で封止することができる。この結果、半導体モジュール１０Ａでは、腐蝕性ガス雰囲気下で使用しても損傷を低減することができる。本実施形態では、前述のように、スペーサー７０は、「第２接合面」の一例である接合面７０ａを有する。接合面７０ａは、複数の外部端子６０のそれぞれに接着剤Ｂ１により接合される。そのうえで、接合面７０ａには、複数の端子孔５１の並ぶ方向に沿って延びる凹部７２が設けられる。このため、凹部７２を介して、互いに隣り合う２つの端子孔５１の一方から他方へ硬化前の接着剤Ｂ１を好適に流すことができる。
３．変形例
本開示は前述の各実施形態に限定されるものではなく、以下に述べる各種の変形が可能である。また、各実施形態及び各変形例を適宜組み合わせてもよい。
３－１．変形例１
前述の各形態では、貼り合せ工程Ｓ３２の前に塗布工程Ｓ３１が行われる態様が例示されるが、この態様に限定されず、貼り合せ工程Ｓ３２の後に塗布工程Ｓ３１が行われてもよい。例えば、接着剤Ｂ２が接着剤Ｂ１を兼ねる場合、ベース４０およびスペーサー７０を接着剤Ｂ２により互いに接合する際、スペーサー７０の外周面とケース５０の内周面との間の隙間を介して、硬化前の接着剤Ｂ２がケース５０とスペーサー７０との間に回り込んでもよい。
１０…半導体モジュール、１０Ａ…半導体モジュール、１１…積層板、１２…ケースユニット、１２Ａ…ケースユニット、２０…配線基板、３０…半導体素子、４０…ベース、４１…取付孔、５０…ケース、５０ａ…接合面、５１…端子孔、５１＿１…端子孔、５１＿２…端子孔、５１＿３…端子孔、５１ａ…第１部分、５１ｂ…第２部分、５５…隔壁、５６…凹部、６０…外部端子、６０ａ…接合面（第１接合面）、６１…ピン部、６１ａ…第１部分、６１ｂ…第２部分、６２…脚部、７０…スペーサー、７０Ａ…スペーサー、７０ａ…接合面（第２接合面）、７０ｂ…接合面、７１…突起、７２…凹部、８０…蓋、Ｂ１…接着剤、Ｂ１ａ…接着剤、Ｂ２…接着剤、Ｇ１…隙間、Ｇ２…隙間、Ｌ…距離、ＬＣ…中心軸、Ｐ…中心、Ｐ０…中心、Ｐ１…位置、Ｐ２…位置、ＰＡ…ポッティング材、Ｓ１０…用意工程、Ｓ２０…端子挿入工程、Ｓ３０…接合工程、Ｓ３１…塗布工程、Ｓ３２…貼り合せ工程、Ｓ３３…軟化工程、Ｓ３４…硬化工程、Ｗ…ワイヤー、ｄ…距離、ｔ…厚さ。
スペーサー７０は、ベース４０とケース５０との間に介在する枠状部材である。スペーサー７０は、ケース５０に向けて複数の外部端子６０を押さえ付ける機能と、複数の外部端子６０のそれぞれとベース４０との間の電気的絶縁を確保する機能と、を有する。スペーサー７０は、実質的な絶縁体であり、例えば、ケース５０と同様、ＰＰＳ（Polyphenylene Sulfide）またはＰＢＴ（Polybutylene terephthalate）等の樹脂材料で構成される。なお、当該樹脂材料には、スペーサー７０の機械的強度の向上等の観点から、アルミナまたはシリカ等の無機フィラーが含有されてもよい。また、スペーサー７０を構成する材料は、樹脂材料に限定されず、例えば、セラミックス材料でもよい。
また、前述のように、隔壁５５は、隔壁５５を介して互いに隣り合う２つの端子孔５１のそれぞれの長手方向での中心Ｐ０よりもスペーサー７０に近い。このため、互いに隣り合う２つの端子孔５１の一方から他方へ接着剤Ｂ１を好適に流すことができる。特に、前述のように、隔壁５５と接合面６０ａとの間の距離をＬ［ｍｍ］とし、複数の外部端子６０のそれぞれの厚さをｔ［ｍｍ］とするとき、０．５≦（Ｌ－ｔ）≦２．０の関係を満たすことにより、隙間Ｇ１を介して、互いに隣り合う２つの端子孔５１の一方から他方へ接着剤Ｂ１を好適に流すことができる。
図１４は、第２実施形態に係る半導体モジュール１０Ａの断面図である。図１４では、半導体モジュール１０Ａが前述の図４に対応する断面で示される。図１４に示すように、凹部７２の少なくとも一部は、平面視で接合面６０ａに重なる。このため、接合面６０ａに沿って硬化前の接着剤Ｂ１を広げることができる。また、凹部７２の少なくとも一部は、平面視で端子孔５１に重なる。このため、互いに隣り合う２つの端子孔５１の一方から他方に向かうように硬化前の接着剤Ｂ１を流すことができる。

Claims (10)

  1. 半導体素子と、
    前記半導体素子を搭載する配線基板を含む積層板と、
    複数の端子孔を有し、前記半導体素子を収容するケースと、
    前記複数の端子孔のうちの２以上の端子孔にそれぞれ挿入され、前記半導体素子に電気的に接続される複数の外部端子と、
    前記積層板と前記ケースとの間に介在するスペーサーと、を備え、
    前記ケースおよび前記スペーサーは、接着剤により互いに接合され、
    前記複数の外部端子のそれぞれは、前記スペーサーに前記接着剤により接合される第１接合面を有し、
    前記ケースは、前記複数の端子孔のうち互いに隣り合う２つの端子孔同士の間に設けられる隔壁を有し、
    前記２以上の端子孔の前記隔壁と前記第１接合面との間の距離は、前記複数の外部端子のそれぞれの厚さよりも大きく、
    前記複数の端子孔のうち前記２以上の端子孔以外の端子孔の前記隔壁と前記スペーサーとの間の距離は、前記２以上の端子孔の前記隔壁と前記スペーサーとの間の距離に等しいか、それ以上である、
    半導体モジュール。
  2. 前記複数の端子孔のそれぞれは、前記接着剤により封止される、
    請求項１に記載の半導体モジュール。
  3. 前記ケース内には、前記半導体素子を覆うポッティング材が充填されており、
    前記接着剤のガスバリア性は、前記ポッティング材のガスバリア性よりも高い、
    請求項１または２に記載の半導体モジュール。
  4. 前記スペーサーは、前記複数の外部端子のそれぞれに前記接着剤により接合される第２接合面を有し、
    前記第２接合面には、前記複数の端子孔の並ぶ方向に沿って延びる凹部が設けられる、
    請求項１から３のいずれか１項に記載の半導体モジュール。
  5. 前記隔壁は、前記２つの端子孔のそれぞれの長手方向での中心によりも前記スペーサーに近い、
    請求項１から４のいずれか１項に記載の半導体モジュール。
  6. 前記隔壁と前記第１接合面との間の距離をＬ［ｍｍ］とし、前記複数の外部端子のそれぞれの厚さをｔ［ｍｍ］とするとき、
    ０．５≦（Ｌ－ｔ）≦２．０の関係を満たす、
    請求項５に記載の半導体モジュール。
  7. 前記複数の外部端子のそれぞれは、
    前記２以上の端子孔のいずれかに沿って延びるピン部と、
    前記ケースと前記スペーサーとの間に配置され、前記ピン部に接続される脚部と、を有し、
    前記脚部は、前記第１接合面を有する、
    請求項１から６のいずれか１項に記載の半導体モジュール。
  8. 前記接着剤は、熱硬化型接着剤である、
    請求項１から７のいずれか１項に記載の半導体モジュール。
  9. 複数の端子孔を有するケースを用意する用意工程と、
    前記複数の端子孔のうちの２以上の端子孔にそれぞれ複数の外部端子を挿入する端子挿入工程と、
    前記ケースおよびスペーサーを互いに接着剤により接合する接合工程と、を含み、
    前記複数の外部端子のそれぞれは、前記スペーサーに前記接着剤により接合される第１接合面を有し、
    前記ケースは、前記複数の端子孔のうち互いに隣り合う２つの端子孔同士の間に設けられる隔壁を有し、
    前記第１接合面と前記隔壁との間の距離は、前記複数の外部端子のそれぞれの厚さよりも大きく、
    前記接合工程では、前記複数の端子孔のそれぞれが前記接着剤により封止される、
    半導体モジュールの製造方法。
  10. 複数の端子孔を有するケースと、
    前記複数の端子孔のうちの２以上の端子孔にそれぞれ挿入される複数の外部端子と、
    前記ケースに接着剤により接合されるスペーサーと、を備え、
    前記複数の外部端子のそれぞれは、前記スペーサーに前記接着剤により接合される第１接合面を有し、
    前記ケースは、前記複数の端子孔のうち互いに隣り合う２つの端子孔同士の間に設けられる隔壁を有し、
    前記第１接合面と前記隔壁との間の距離は、前記複数の外部端子のそれぞれの厚さよりも大きく、
    前記複数の端子孔のそれぞれは、前記接着剤により封止される、
    ケースユニット。
JP2021202755A 2021-12-14 2021-12-14 半導体モジュール、半導体モジュールの製造方法およびケースユニット Pending JP2023088099A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021202755A JP2023088099A (ja) 2021-12-14 2021-12-14 半導体モジュール、半導体モジュールの製造方法およびケースユニット
US17/974,087 US20230187293A1 (en) 2021-12-14 2022-10-26 Semiconductor module, method of manufacturing semiconductor module, and case unit
CN202211317897.1A CN116264192A (zh) 2021-12-14 2022-10-26 半导体模块、半导体模块的制造方法以及壳体单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021202755A JP2023088099A (ja) 2021-12-14 2021-12-14 半導体モジュール、半導体モジュールの製造方法およびケースユニット

Publications (1)

Publication Number Publication Date
JP2023088099A true JP2023088099A (ja) 2023-06-26

Family

ID=86694939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021202755A Pending JP2023088099A (ja) 2021-12-14 2021-12-14 半導体モジュール、半導体モジュールの製造方法およびケースユニット

Country Status (3)

Country Link
US (1) US20230187293A1 (ja)
JP (1) JP2023088099A (ja)
CN (1) CN116264192A (ja)

Also Published As

Publication number Publication date
US20230187293A1 (en) 2023-06-15
CN116264192A (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
CN102456652B (zh) 功率半导体装置
TWI404177B (zh) 功率半導體電路裝置及其製造方法
US8952520B2 (en) Power semiconductor device
US8963315B2 (en) Semiconductor device with surface electrodes
US20160150655A1 (en) Electronic apparatus
JP6200759B2 (ja) 半導体装置およびその製造方法
US10453780B2 (en) Electronic circuit, production method thereof, and electronic component
CN108336057B (zh) 半导体装置及其制造方法
CN106952882B (zh) 半导体装置及半导体装置的制造方法
JP7224272B2 (ja) パワー半導体装置
JP6825306B2 (ja) 半導体装置
JP2005512345A (ja) パワーモジュールおよびパワーモジュールアセンブリ
CN107818963A (zh) 半导体装置及半导体装置的制造方法
JP2023088099A (ja) 半導体モジュール、半導体モジュールの製造方法およびケースユニット
JP6391430B2 (ja) 電子制御装置およびその製造方法
WO2022004332A1 (ja) 回路構成体
US10366933B2 (en) Case having terminal insertion portion for an external connection terminal
CN107078106B (zh) 散热结构
JP2012238737A (ja) 半導体モジュール及びその製造方法
CN111916404A (zh) 功率用半导体装置及其制造方法
JP2020072094A (ja) パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置
JP2020072095A (ja) パワーユニット、パワーユニットの製造方法、パワーユニットを有する電気装置及びヒートシンク
JPH11238962A (ja) 半導体装置の製造方法及び半導体装置
US20230326830A1 (en) Semiconductor package module including vertical terminals
JPH10242338A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220922