JP2023071428A - リニアモータ用のモータドライバ回路、それを用いた位置決め装置、ハードディスク装置 - Google Patents

Abstract

【課題】プッシュプルの出力段の電流を検出可能なドライバ回路を提供する。【解決手段】第１トランジスタＭ１１は、ゲートにハイサイドトランジスタＭＨＢのゲート電圧を受け、ソースがハイサイドトランジスタＭＨＢのソースと接続される。第１オペアンプＯＡ１１は、第１入力がハイサイドトランジスタＭＨＢのドレインと接続され、第２入力が第１トランジスタＭ１１のドレインと接続され、出力が第２トランジスタＭ１２のゲートと接続される。第３トランジスタＭ１３は、ゲートにローサイドトランジスタＭＬＢのゲート電圧を受け、ソースがローサイドトランジスタＭＬＢのソースと接続される。電流減算回路２８２は、第２トランジスタＭ１２に流れる電流と第４トランジスタＭ１４に流れる電流の差分を出力する。【選択図】図２

Description

本開示は、リニアモータのドライバ回路に関する。

さまざまな電子機器や産業機械に、対象物を位置決めするリニアモータ（リニアアクチュエータ）が使用される。ボイスコイルモータは、リニアモータのひとつであり、供給される駆動電流に応じて、可動子の位置を制御可能である。ボイスコイルモータの駆動回路は、ボイスコイルモータに流れる電流を、目標位置を規定する目標電流に近づくようにフィードバック制御する。

モータの位置制御やトルクには、モータのコイル電流を正確に検出することが求められる。電流検出の手法のひとつは、モータと直列にセンス抵抗を挿入し、センス抵抗の電圧降下を測定するものである。この手法は、正確な電流検出が可能であるが、外付けのセンス抵抗が必要であり、またセンス抵抗を接続するための端子をＩＣ（Integrated Circuit）に追加する必要があるため、コストが高くなる。

特開２００５－２４９５１９号公報

センス抵抗を利用しない電流検出方法が特許文献１に開示されている。この技術は、Ａ級動作が想定され、電流ソース型（吐き出し型）である駆動回路を想定したものであるから、プッシュプルの出力段に適用することができない。

本開示は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、プッシュプルの出力段の電流を検出可能なドライバ回路の提供にある。

本開示のある態様のモータドライバ回路は、駆動対象のモータが接続されるべき出力端子と、電源ラインと出力端子の間に接続されたハイサイドトランジスタおよび出力端子と接地ラインの間に接続されたローサイドトランジスタを含むブリッジ回路と、出力端子に流れる電流を検出する電流検出回路と、を備える。電流検出回路は、ゲートにハイサイドトランジスタのゲート電圧を受け、ソースがハイサイドトランジスタのソースと接続される第１トランジスタと、第１トランジスタのドレインと接続された第２トランジスタと、第１入力がハイサイドトランジスタのドレインと接続され、第２入力が第１トランジスタのドレインと接続され、出力が第２トランジスタのゲートと接続された第１オペアンプと、ゲートにローサイドトランジスタのゲート電圧を受け、ソースがローサイドトランジスタのソースと接続される第３トランジスタと、第３トランジスタのドレインと接続された第４トランジスタと、第１入力がローサイドトランジスタのドレインと接続され、第２入力が第３トランジスタのドレインと接続され、出力が第４トランジスタのゲートと接続された第２オペアンプと、第１端に固定電圧を受ける抵抗と、出力が、抵抗の第２端と接続され、第２トランジスタに流れる電流と第４トランジスタに流れる電流の差分を出力する電流減算回路と、を備える。

なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。

本開示のある態様によれば、センス抵抗を利用せずに、モータの正負両方向の電流を検出できる。

図１は、実施形態に係るモータドライバ回路を備える位置決め装置のブロック図である。 図２は、実施例１に係るモータドライバ回路の回路図である。 図３は、実施例２に係るモータドライバ回路の回路図である。 図４は、実施例３に係るモータドライバ回路の回路図である。 図５は、実施例４に係るモータドライバ回路の回路図である。 図６は、実施例５に係るモータドライバ回路の回路図である。 図７は、実施例６に係るモータドライバ回路の回路図である。 図８は、モータドライバ回路を備えるハードディスク装置を示す図である。

（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。

一実施形態に係るモータドライバ回路は、駆動対象のモータが接続されるべき出力端子と、電源ラインと出力端子の間に接続されたハイサイドトランジスタおよび出力端子と接地ラインの間に接続されたローサイドトランジスタを含むブリッジ回路と、出力端子に流れる電流を検出する電流検出回路と、を備える。電流検出回路は、ゲートにハイサイドトランジスタのゲート電圧を受け、ソースがハイサイドトランジスタのソースと接続される第１トランジスタと、第１トランジスタのドレインと接続された第２トランジスタと、第１入力がハイサイドトランジスタのドレインと接続され、第２入力が第１トランジスタのドレインと接続され、出力が第２トランジスタのゲートと接続された第１オペアンプと、ゲートにローサイドトランジスタのゲート電圧を受け、ソースがローサイドトランジスタのソースと接続される第３トランジスタと、第３トランジスタのドレインと接続された第４トランジスタと、第１入力がローサイドトランジスタのドレインと接続され、第２入力が第３トランジスタのドレインと接続され、出力が第４トランジスタのゲートと接続された第２オペアンプと、第１端に固定電圧を受ける抵抗と、出力が、抵抗の第２端と接続され、第２トランジスタに流れる電流と第４トランジスタに流れる電流の差分を出力する電流減算回路と、を備える。

この構成によると、第１トランジスタおよび第２トランジスタには、ハイサイドトランジスタに流れる電流に比例した電流（ハイサイドセンス電流）が流れ、第３トランジスタおよび第４トランジスタには、ローサイドトランジスタに流れる電流に比例した電流（ローサイドセンス電流）が流れる。そして、ハイサイドセンス電流とローサイドセンス電流の差分を取ることにより、出力端子に流れる駆動電流を検出できる。この差分電流を、一端の電位が固定された抵抗に流すことにより、抵抗の他端に駆動電流に応じた電圧を発生させることができる。

一実施形態において、電流検出回路は、第２トランジスタに第１定電流を供給する第１電流源と、第４トランジスタに第１定電流と同じ量の第２定電流を供給する第２電流源と、をさらに備えてもよい。第２トランジスタおよび第４トランジスタに常時、電流を流しておくことで、モータドライバ回路が、Ａ級動作する場合においても、正確な電流検出が可能となる。

一実施形態において、電流検出回路は、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）を行ってもよい。具体的には、ハイサイドトランジスタおよびローサイドトランジスタが両方オフである停止期間を挿入し、停止期間において電流検出信号を生成してもよい。停止期間において得られた電流検出信号は、電流検出回路のオフセット成分に相当する。そして、ハイサイドトランジスタおよびローサイドトランジスタの少なくとも一方がオンである動作期間に得られた電流検出信号から、停止期間において生成された電流検出信号、すなわちオフセット成分を減算することで、正確な電流を検出することができる。

一実施形態において、電流検出回路は、ハイサイドトランジスタのゲートと接続された入力と、第１トランジスタのゲートと接続された出力を有する第１バッファと、ローサイドトランジスタのゲートと接続された入力と、第３トランジスタのゲートと接続された出力と、を有する第２バッファと、をさらに備えてもよい。これにより、第１トランジスタおよび第３トランジスタを高速に駆動することが可能となり、第１トランジスタとハイサイドトランジスタの状態をマッチさせ、第３トランジスタとローサイドトランジスタの状態をマッチさせることができる。

一実施形態において、電流検出回路は、第１トランジスタのゲートに、第１バッファの出力の電圧と、第１トランジスタのオフレベルの電圧と、を選択的に印加する第１セレクタと、第３トランジスタのゲートに、第２バッファの出力の電圧と、第３トランジスタのオフレベルの電圧と、を選択的に印加する第２セレクタと、をさらに備えてもよい。

一実施形態において、電流検出回路は、第２トランジスタのゲートと接続されたゲートを有する第５トランジスタと、第５トランジスタと接続され、第５トランジスタに第１定電流と同じ第３定電流を供給する第３電流源と、（i）第１状態において、第２トランジスタを電流減算回路の第１入力と接続するとともに、第５トランジスタに固定電圧を印加し、（ii）第２状態において、第５トランジスタを電流減算回路の第１入力と接続するとともに、第２トランジスタに固定電圧を印加する第１切りかえ回路と、第４トランジスタのゲートと接続されたゲートを有する第６トランジスタと、第６トランジスタと接続され、第６トランジスタに第１定電流と同じ第４定電流を供給する第４電流源と、（i）第１状態において、第４トランジスタを電流減算回路の第２入力と接続するとともに、第６トランジスタに固定電圧を印加し、（ii）第２状態において、第６トランジスタを電流減算回路の第２入力と接続するとともに、第４トランジスタに固定電圧を印加する第２切りかえ回路と、をさらに備えてもよい。

この構成では、第３トランジスタおよび第４トランジスタがオフしている間、第５トランジスタ、第６トランジスタおよび第３電流源、第４電流源を利用して、電流検出回路の動作点を維持することができる。この構成は、第３トランジスタおよび第４トランジスタを駆動するバッファが不要となるため、回路面積の点で有利である。

一実施形態において、モータはリニアモータであってもよい。

一実施形態において、リニアモータは、ボイスコイルモータであってもよい。

一実施形態において、モータドライバ回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

一実施形態に係る位置決め装置は、リニアモータと、リニアモータを駆動する上述のいずれかのモータドライバ回路と、を備える。

一実施形態に係るハードディスク装置は、上述の位置決め装置を備える。

（実施形態）
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

また本明細書に示される波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化されている。

図１は、実施形態に係るモータドライバ回路２００を備える位置決め装置１００のブロック図である。位置決め装置１００は、リニアモータ１０２、上位コントローラ１０４およびモータドライバ回路２００を備える。

上位コントローラ１０４は、位置決め装置１００を統合的に制御する。上位コントローラ１０４はリニアモータ１０２の目標位置を示す位置制御データＰＯＳを生成し、位置制御データＰＯＳをモータドライバ回路２００に送信する。上位コントローラ１０４はたとえば、マイクロコントローラ、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）で構成される。

モータドライバ回路２００の出力端子ＡＯＵＴ，ＢＯＵＴには、駆動対象のリニアモータ１０２が接続される。モータドライバ回路２００は、位置制御データＰＯＳを受け、位置制御データＰＯＳに応じた量の駆動電流Ｉ_ＤＲＶをリニアモータ１０２に供給する。リニアモータ１０２はたとえばボイスコイルモータであり、その可動子は、リニアモータ１０２に流れる駆動電流Ｉ_ＤＲＶに応じた量だけ変位する。

続いてモータドライバ回路２００の構成を説明する。モータドライバ回路２００は、電流指令生成部２１０、フィードバックコントローラ２２０、出力段２６０、電流検出回路２８０を備え、ひとつの半導体基板に集積化された機能ＩＣ（Integrated Circuit）である。

電流指令生成部２１０は、リニアモータ１０２に供給する駆動電流Ｉ_ＤＲＶの目標値を示すアナログ指令信号Ｖ_ＤＡＣを生成する。たとえば電流指令生成部２１０は、インタフェース回路２１２、ロジック回路２１４、Ｄ／Ａコンバータ２１６を含む。インタフェース回路２１２は、上位コントローラ１０４と接続され、制御データを受信する。インタフェース回路２１２はたとえばＩ２Ｃ（Inter IC）インタフェースであってもよし、ＳＰＩ（Serial Peripheral Interface）であってもよい。たとえばインタフェース回路２１２からの制御データは、リニアモータ１０２の可動子の目標位置を示すコードを含む。ロジック回路２１４は、受信したコードにもとづく制御コードを、Ｄ／Ａコンバータ２１６に出力する。制御コードは、上位コントローラ１０４から受信したコードと同じであってもよいし、受信したコードを演算して得た別のコードであってもよい。Ｄ／Ａコンバータ２１６は、ロジック回路２１４が生成する制御コードを、アナログ指令信号Ｖ_ＤＡＣに変換する。

なお電流指令生成部２１０の構成はこれに限定されず、外部から直接、アナログ指令信号Ｖ_ＤＡＣを受ける構成であってもよい。

電流検出回路２８０は、リニアモータ１０２に流れる駆動電流Ｉ_ＤＲＶを示す電流フィードバック信号Ｖ_ＦＢを生成する。たとえば、電流フィードバック信号Ｖ_ＦＢは、以下の式で表される。ｋ、Ｖ_{ＣＭＲＥＦ}は任意の定数である。
Ｖ_ＦＢ＝ｋ×Ｉ_ＤＲＶ＋Ｖ_{ＣＭＲＥＦ}

フィードバックコントローラ２２０は、電流フィードバック信号Ｖ_ＦＢとアナログ指令信号Ｖ_ＤＡＣを受け、駆動電流Ｉ_ＤＲＶとその目標量Ｉ_ＲＥＦの誤差がゼロとなるように、アナログ制御信号Ｖ_ＣＴＲＬを生成する。フィードバックコントローラ２２０の構成は限定されず、エラーアンプを含むアナログ回路で構成してもよいし、ＰＩ（比例積分）補償器やＰＩＤ（比例積分微分）補償器を含むデジタル回路で構成してもよい。

出力段２６０は、アナログ制御信号Ｖ_ＣＴＲＬに応じた駆動信号をリニアモータ１０２の両端に印加する。駆動信号は、電圧信号であってもよいし、電流信号であってもよい。

以上がモータドライバ回路２００の基本構成である。

（実施例１）
図２は、実施例１に係るモータドライバ回路２００Ａの回路図である。図２には、電流検出回路２８０Ａの一部と、出力段２６０の一部と、が示される。出力段２６０は、差動プッシュプル形式を有しており、ＡＯＵＴ側のハイサイドトランジスタＭＨＡ、ローサイドトランジスタＭＬＡとＢＯＵＴ側のハイサイドトランジスタＭＨＢ、ローサイドトランジスタＭＬＢとでＨブリッジ回路を構成している。

電流検出回路２８０Ａは、ハイサイドトランジスタＭＨＢおよびローサイドトランジスタＭＬＢと接続され、リニアモータ１０２に流れる駆動電流Ｉ_ＤＲＶを検出し、駆動電流Ｉ_ＤＲＶを示すフィードバック信号（電流検出信号）Ｖ_ＦＢを生成する。

電流検出回路２８０Ａは、第１トランジスタＭ１１～第４トランジスタＭ１４、第１オペアンプＯＡ１１、第２オペアンプＯＡ１２、電流減算回路２８２、抵抗Ｒ１１を備える。

第１トランジスタＭ１１は、ハイサイドトランジスタＭＨＢと同型のＮＭＯＳ（ＮチャンネルMetal Oxide Semiconductor）トランジスタであり、ハイサイドトランジスタＭＨＢの１／Ｎ倍（Ｎ＞１）のサイズを有する。第１トランジスタＭ１１は、そのゲートに、ハイサイドトランジスタＭＨＢのゲート電圧を受ける。具体的には、第１トランジスタＭ１１のゲートは、ハイサイドトランジスタＭＨＢのゲートと接続され、第１トランジスタＭ１１のソースは、ハイサイドトランジスタＭＨＢのソース、すなわち出力端子ＢＯＵＴと接続される。

第２トランジスタＭ１２はＮＭＯＳトランジスタであり、第１トランジスタＭ１１のドレインと接続されている。

第１オペアンプＯＡ１１は、第１入力（＋）がハイサイドトランジスタＭＨＢのドレイン、すなわち電源ラインＶ_ＰＷＲと接続され、第２入力（－）が第１トランジスタＭ１１のドレインと接続される。第１オペアンプＯＡ１１の出力は、第２トランジスタＭ１２のゲートと接続される。

第３トランジスタＭ１３は、ローサイドトランジスタＭＬＢと同型のＮＭＯＳトランジスタである。第３トランジスタＭ１３は、ローサイドトランジスタＭＬＢの１／Ｎ倍（Ｎ＞１）のサイズを有する。第３トランジスタＭ１３は、そのゲートにローサイドトランジスタＭＬＢのゲート電圧を受け、そのソースがローサイドトランジスタＭＬＢのソース、すなわち接地ラインと接続される。

第４トランジスタＭ１４は、ＮＭＯＳトランジスタであり、第３トランジスタＭ１３のドレインと接続される。第２オペアンプＯＡ１２は、第１入力（＋）がローサイドトランジスタＭＨＢのドレイン、すなわち出力端子ＢＯＵＴと接続され、第２入力（－）が第３トランジスタＭ１３のドレインと接続される。第２オペアンプＯＡ１２の出力は、第４トランジスタＭ１４のゲートと接続される。

抵抗Ｒ１１は、第１端に固定電圧Ｖ_{ＣＭＲＥＦ}を受ける。

電流減算回路２８２は、出力２８３が、抵抗Ｒ１１の第２端と接続される。電流減算回路２８２の第１入力Ｉ１には、第２トランジスタＭ１２が接続され、第２入力Ｉ２には、第４トランジスタＭ１４が接続される。

電流減算回路２８２は、出力２８３から、第２トランジスタＭ１２に流れるセンス電流Ｉ_ＳＮＳＨと、第４トランジスタＭ１４に流れるセンス電流Ｉ_ＳＮＳＬの差分電流Ｉ_ＣＳを出力する。抵抗Ｒ１１の第２端の電圧、すなわちフィードバック信号Ｖ_ＦＢは、
Ｖ_ＦＢ＝Ｖ_{ＣＭＲＥＦ}＋Ｉ_ＣＳ×Ｒ１１
となる。
たとえば電流減算回路２８２は、第１カレントミラー回路ＣＭ１１、第２カレントミラー回路ＣＭ１２、第３カレントミラー回路ＣＭ１３を含む。第１カレントミラー回路ＣＭ１１は、センス電流Ｉ_ＳＮＳＨを折り返り、第２カレントミラー回路ＣＭ１２は、第１カレントミラー回路ＣＭ１１の出力電流を折り返す。第３カレントミラー回路ＣＭ１３は、センス電流Ｉ_ＳＮＳＬを折り返す。第２カレントミラー回路ＣＭ１２の出力と第３カレントミラー回路ＣＭ１３の出力は、電流減算回路２８２の出力２８３と接続されている。電流減算回路２８２の出力２８３からは、２つのセンス電流Ｉ_ＳＮＳＨ，Ｉ_ＳＮＳＬの差分電流Ｉ_ＣＳが出力される。差分電流Ｉ_ＣＳの極性は、Ｉ_ＳＮＳＨ＞Ｉ_ＳＮＳＬのとき負であり、Ｉ_ＳＮＳＨ＜Ｉ_ＳＮＳＬのとき正である。なお、カレントミラー回路ＣＭ１１～ＣＭ１３は、ゲインを有してもよい。

以上がモータドライバ回路２００Ａの構成である。続いてその動作を説明する。

第１トランジスタＭ１１および第２トランジスタＭ１２には、ハイサイドトランジスタＭＨＢに流れる電流Ｉ_ＭＨの１／Ｎ倍のセンス電流Ｉ_ＳＮＳＨが流れる。同様に、第３トランジスタＭ１３および第４トランジスタＭ１４には、ローサイドトランジスタＭＬＢに流れる電流Ｉ_ＭＬの１／Ｎ倍のセンス電流Ｉ_ＳＮＳＬが流れる。

電流減算回路２８２が生成する差分電流Ｉ_ＣＳは、ローサイドトランジスタＭＬＢの電流Ｉ_ＭＬとハイサイドトランジスタＭＨＢの電流Ｉ_ＭＨの差分Ｉ_ＭＬ－Ｉ_ＭＨに比例する。ここで、電流Ｉ_ＭＬとＩ_ＭＨの差分Ｉ_ＭＬ－Ｉ_ＭＨは、駆動電流Ｉ_ＤＲＶに他ならない。つまり電流検出回路２８０が生成する差分電流Ｉ_ＣＳは、駆動電流Ｉ_ＤＲＶに比例する。比例定数をＡと置くと、
Ｖ_ＦＢ＝Ｖ_{ＣＭＲＥＦ}＋Ｉ_ＣＳ×Ｒ１１＝Ｖ_{ＣＭＲＥＦ}＋Ｉ_ＤＲＶ×Ａ×Ｒ１１
となり、モータドライバ回路２００Ａは、駆動電流Ｉ_ＤＲＶに対して線形に変化するフィードバック信号Ｖ_ＦＢを生成できる。

このモータドライバ回路２００Ａによれば、外付けのセンス抵抗が不要となるため、位置決め装置１００のコストを下げることができる。またモータドライバ回路２００Ａには、外付けのセンス抵抗を接続するための端子（電極）が不要となり、モータドライバ回路２００Ａのコストも下げることができる。

（実施例２）
図３は、実施例２に係るモータドライバ回路２００Ｂの回路図である。モータドライバ回路２００Ｂの構成について、実施例１との相違点に着目して説明する。

モータドライバ回路２００Ｂの電流検出回路２８０Ｂは、図２の電流検出回路２８０Ａに加えて、第１電流源ＣＳ１１、第２電流源ＣＳ１２をさらに備える。第１電流源ＣＳ１１は、第２トランジスタＭ１２に第１定電流Ｉ_Ｃ１を供給する。第２電流源ＣＳ１２は、第４トランジスタＭ１４に第１定電流Ｉ_Ｃ１と同じ量の第２定電流Ｉ_Ｃ２を供給する。定電流Ｉ_Ｃ１，Ｉ_Ｃ２は、要求するアンプの動作条件を満たすように定めればよい。モータドライバ回路２００ＢをＡ級動作させる場合、出力電流がゼロであるときに、Ａ級アンプとして安定動作できるように定めればよい。具体的には、第１オペアンプＯＡ１１（第２オペアンプＯＡ１２）をＡ級アンプで構成する場合、ミラー電流がゼロとなったときに、動作が不安定にならないように、電流Ｉ_Ｃ１，Ｉ_Ｃ２を決めればよい。

以上がモータドライバ回路２００Ｂの構成である。このモータドライバ回路２００Ｂでは、駆動電流Ｉ_ＤＲＶの極性（向き）や大きさにかかわらず、第２トランジスタＭ１２および第４トランジスタＭ１４に電流が流れ、したがって、第１カレントミラー回路ＣＭ１１および第２カレントミラー回路ＣＭ１２にも、駆動電流Ｉ_ＤＲＶの極性や大きさにかかわらず、常時、電流が流れることとなる。これにより、電流検出回路２８０Ｂの動作点、すなわち、各ノードの電圧や電流を安定化することができ、電流検出精度を改善できる。

なお、電流Ｉ_Ｃ１と電流Ｉ_Ｃ２は電流量が等しいため、電流減算回路２８２による減算によって相殺されるため、フィードバック信号Ｖ_ＦＢには影響しない。

実施例１，実施例２において、電流検出回路２８０Ａ，２８０Ｂは、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）を行ってもよい。具体的には、ハイサイドトランジスタＭＨＢおよびローサイドトランジスタＭＬＢが両方オフである停止期間を挿入し、停止期間において電流検出信号Ｖ_ＦＢ０を生成してもよい。停止期間において得られた電流検出信号Ｖ_ＦＢ０は、電流検出回路２８０Ａ，２８０Ｂのオフセット成分に相当する。そして、ハイサイドトランジスタＭＨＢおよびローサイドトランジスタＭＬＢの少なくとも一方がオン（典型的には両方オン）である動作期間に得られた電流検出信号Ｖ_ＦＢから、停止期間において生成された電流検出信号Ｖ_ＦＢ０、すなわちオフセット成分を減算することで、正確な電流を検出することができる。

出力段２６０はスイッチングアンプではなく、リニアアンプであるから、出力段２６０のプリドライバ（図２、図３に不図示）の駆動能力は、消費電力を減らすために低く設計される場合がある。この場合、実施例１や実施例２では、低能力のプリドライバによって第１トランジスタＭ１１、第３トランジスタＭ１３が駆動されることとなり、スイッチング速度は遅くなる。

電流検出回路２８０Ａ，２８０Ｂ（以下、電流検出回路２８０と総称する）をＣＤＳモードで動作させると、第１トランジスタＭ１１および第３トランジスタＭ１３が、停止期間と動作期間の切りかえと同期して高速にスイッチングしなければならない。もし、第１トランジスタＭ１１および第３トランジスタＭ１３のスイッチングが、ハイサイドトランジスタＭＨＢおよびローサイドトランジスタＭＬＢのスイッチングに対して遅れると、停止期間、あるいは動作期間の電流検出信号Ｖ_ＦＢの誤差が大きくなる。

以下では、ＣＤＳモードでの動作に適した電流検出回路２８０の構成例を説明する。

（実施例３）
図４は、実施例３に係るモータドライバ回路２００Ｃの回路図である。モータドライバ回路２００Ｃの構成について、実施例２との相違点に着目して説明する。

モータドライバ回路２００Ｃの電流検出回路２８０Ｃは、図３の電流検出回路２８０Ｂに加えて、第１バッファＢＵＦ１１、第２バッファＢＵＦ１２をさらに備える。第１バッファＢＵＦ１１および第２バッファＢＵＦ１２は、ボルテージフォロア回路である。

第１バッファＢＵＦ１１の入力は、ハイサイドトランジスタＭＨＢのゲートと接続され、その出力は、第１トランジスタＭ１１のゲートと接続される。第２バッファＢＵＦ１２の入力は、ローサイドトランジスタＭＬＢのゲートと接続され、その出力は第３トランジスタＭ１３のゲートと接続される。第１バッファＢＵＦ１１および第２バッファＢＵＦ１２の駆動能力（電流供給能力）は、出力段２６０のプリドライバ２６２の駆動能力より高く設計される。

このモータドライバ回路２００Ｃによれば、第１トランジスタＭ１１および第２トランジスタＭ１２を、駆動能力が低いプリドライバ２６２ではなく、プリドライバ２６２よりも駆動能力が高いバッファＢＵＦ１１，ＢＵＦ１２で駆動することにより、高速なスイッチングが可能となる。これにより、電流検出回路２８０Ｃによる電流検出の精度を高めることができる。

（実施例４）
図５は、実施例４に係るモータドライバ回路２００Ｄの回路図である。モータドライバ回路２００Ｄの構成について、実施例３との相違点に着目して説明する。

モータドライバ回路２００Ｄの電流検出回路２８０Ｄは、図４の電流検出回路２８０Ｃに加えて、第１セレクタＳＥＬ１１、第２セレクタＳＥＬ１２をさらに備える。

第１セレクタＳＥＬ１１は、第１トランジスタＭ１１のゲートに、第１バッファＢＵＦ１１の出力の電圧と、第１トランジスタＭ１１のオフレベルの電圧（たとえば接地電圧）と、を選択的に印加する。

第２セレクタＳＥＬ１２は、第３トランジスタＭ１３のゲートに、第２バッファＢＵＦ１２の出力の電圧と、第３トランジスタＭ１３のオフレベルの電圧と、を選択的に印加する。

この構成によれば、ＣＤＳモードにおいて、ハイサイドトランジスタＭＨＢおよび第１トランジスタＭ１１をターンオフするときに、第１トランジスタＭ１１のゲート電圧を第１バッファＢＵＦ１１によって低下させるのではなく、第１セレクタＳＥＬ１１によって、第１トランジスタＭ１１のゲートにオフレベルの電圧を直接印加することができる。これにより第１トランジスタＭ１１を瞬時にターンオフできる。

同様にして、第３トランジスタＭ１３を瞬時にターンオフできる。

実施例４によれば、実施例３に比べて第１バッファＢＵＦ１１、第２バッファＢＵＦ１２の駆動能力を低く設計することができるため、第１バッファＢＵＦ１１、第２バッファＢＵＦ１２のサイズを小さくできる。

（実施例５）
実施例３および実施例４の電流検出回路２８０Ｃは、高い駆動能力を有するバッファＢＵＦ１１，ＢＵＦ１２が必要であるため、回路面積が大きくなるという問題がある。実施例５では、バッファ回路を用いずに、ＣＤＳモードでの電流検出の精度を改善する技術を説明する。

図６は、実施例５に係るモータドライバ回路２００Ｅの回路図である。モータドライバ回路２００Ｅの構成について、実施例２との相違点に着目して説明する。

電流検出回路２８０Ｅは、図３の電流検出回路２８０Ｂに加えて、第３電流源ＣＳ１３、第４電流源ＣＳ１４、第５トランジスタＭ１５、第６トランジスタＭ１６、第１切りかえ回路２８４、第２切りかえ回路２８６、第３セレクタＳＥＬ１３、第４セレクタＳＥＬ１４を備える。

第５トランジスタＭ１５のゲートは、第２トランジスタＭ１２のゲートと接続される。第３電流源ＣＳ１３は、第５トランジスタＭ１５と接続され、第５トランジスタＭ１５に第１定電流Ｉ_Ｃ１と同じ第３定電流Ｉ_Ｃ３を生成する。

第１切りかえ回路２８４は、（i）第１状態において、第２トランジスタＭ１２を電流減算回路２８２の第１入力Ｉ１と接続するとともに、第５トランジスタＭ１５に固定電圧（電源電圧Ｖ_ＰＷＲ）を印加する。第１切りかえ回路２８４は、（ii）第２状態において、第５トランジスタＭ１５を電流減算回路２８２の第１入力Ｉ１と接続するとともに、第２トランジスタＭ１２に固定電圧Ｖ_ＰＷＲを印加する。

第６トランジスタＭ１６のゲートは、第４トランジスタＭ１４のゲートと接続される。第４電流源ＣＳ１４は、第６トランジスタＭ１６と接続され、第６トランジスタＭ１６に第１定電流Ｉ_Ｃ１と同じ第４定電流Ｉ_Ｃ４を供給する。

第２切りかえ回路２８６は、（i）第１状態において、第４トランジスタＭ１４を電流減算回路２８２の第２入力Ｉ２と接続するとともに、第６トランジスタＭ１６に固定電圧Ｖ_ＰＷＲを印加する。第２切りかえ回路２８６は、（ii）第２状態において、第６トランジスタＭ１６を電流減算回路２８２の第２入力Ｉ２と接続するとともに、第４トランジスタＭ１４に固定電圧Ｖ_ＰＷＲを印加する。

以上が電流検出回路２８０Ｅの構成である。この構成では、第３トランジスタＭ１３および第４トランジスタＭ１４がオフしている間、第５トランジスタＭ１５、第６トランジスタＭ１６および第３電流源ＣＳ３、第４電流源ＣＳ４によって、電流減算回路２８２の動作点を維持することができる。この構成は、第３トランジスタＭ１３および第４トランジスタＭ１４を駆動するバッファが不要となるため、回路面積の点で第３実施例や第４実施例に比べて有利である。

（実施例６）
実施例１～実施例５では、出力段２６０のハイサイドトランジスタＭＨＡ，ＭＨＢがＮＭＯＳトランジスタであったが、ＰＭＯＳトランジスタであってもよい。図７は、実施例６に係るモータドライバ回路２００Ｆの回路図である。

実施例６では、ハイサイドトランジスタＭＨＡ，ＭＨＢがＰＭＯＳトランジスタである。電流検出回路２８０Ｆは、第１トランジスタＭ２１～第４トランジスタＭ２４、第１オペアンプＯＡ２１、第２オペアンプＯＡ２２、電流減算回路２８８、抵抗Ｒ２１を備える。

第１トランジスタＭ２１および第２トランジスタＭ２２は、ＰＭＯＳトランジスタで構成される。電流減算回路２８８の第１入力Ｉ１には、第１トランジスタＭ２１および第２トランジスタＭ２２に流れるセンス電流Ｉ_ＳＮＳＨが入力される。電流減算回路２８８の第２入力Ｉ２には、第３トランジスタＭ２３および第４トランジスタＭ２４に流れるセンス電流Ｉ_ＳＮＳＬが入力される。実施例２と比べて、センス電流の向きが異なることに留意されたい。電流減算回路２８８は、２つのセンス電流Ｉ_ＳＮＳＨとＩ_ＳＮＳＬの差分電流Ｉ_ＣＳを出力する。たとえば電流減算回路２８８は、２個のカレントミラー回路ＣＭ２１，ＣＭ２２で構成することができる。

以上がモータドライバ回路２００Ｆの構成である。このモータドライバ回路２００Ｆによれば、実施例１と同様の効果を得ることができる。

実施例２～実施例５の特徴を、実施例６の構成と組み合わせることも可能であり、それらも本開示および発明の範囲に含まれる。

（用途）
図８は、モータドライバ回路２００を備えるハードディスク装置９００を示す図である。ハードディスク装置９００は、プラッタ９０２、スイングアーム９０４、ヘッド９０６、スピンドルモータ９１０、シークモータ９１２、モータドライバ回路９２０を備える。モータドライバ回路９２０は、スピンドルモータ９１０やシークモータ９１２を駆動する。

シークモータ９１２はボイスコイルモータである。実施形態に係るモータドライバ回路２００（あるいは２００Ａ）は、モータドライバ回路９２０に内蔵されており、シークモータ９１２を駆動する。

シークモータ９１２は、スイングアーム９０４を介してヘッド９０６を位置決めする。ハードディスクの読みだしおよび書き込み期間、つまりヘッド９０６が特定の領域に位置するときに低ノイズが要求される。したがって、（i）ヘッド９０６がプラッタ９０２上の有効な領域に位置するようなシークモータ９１２の位置において第１状態φ_１となり、（ii）ヘッド９０６がそれ以外の領域に位置するようなシークモータ９１２の位置において第２状態φ_２となるように、ｘ_ａ，ｘ_ｂを規定しておくことにより、読み出し、書き込みのときのノイズを自動的に抑制することが可能となる。

本開示において、駆動対象であるリニアモータの構成や形式は特に限定されない。たとえばスプリングリターン方式のボイスコイルモータや、その他のリニアアクチュエータの駆動にも本開示は適用可能である。あるいは駆動対象のモータは、スピンドルモータであってもよい。

位置決め装置１００の用途も、ハードディスク装置には限定されず、カメラのレンズの位置決め機構などにも適用できる。

１００ 位置決め装置
１０２ リニアモータ
１０４ 上位コントローラ
２００ モータドライバ回路
２１０ 電流指令生成部
２１２ インタフェース回路
２１４ ロジック回路
２１６ Ｄ／Ａコンバータ
２２０ フィードバックコントローラ
２６０ 出力段
２８０ 電流検出回路
ＯＡ１１ 第１オペアンプ
ＯＡ１２ 第２オペアンプ
Ｍ１１ 第１トランジスタ
Ｍ１２ 第２トランジスタ
Ｍ１３ 第３トランジスタ
Ｍ１４ 第４トランジスタ
Ｍ１５ 第５トランジスタ
Ｍ１６ 第６トランジスタ
ＣＳ１１ 第１電流源
ＣＳ１２ 第２電流源
ＣＳ１３ 第３電流源
ＣＳ１４ 第４電流源
ＳＥＬ１１ 第１セレクタ
ＳＥＬ１２ 第２セレクタ
ＳＥＬ１３ 第３セレクタ
ＳＥＬ１４ 第４セレクタ
ＢＵＦ１１ 第１バッファ
ＢＵＦ１２ 第２バッファ
２８２ 電流減算回路
２８４ 第１切りかえ回路
２８６ 第２切りかえ回路
ＣＭ１１ 第１カレントミラー回路
ＣＭ１２ 第２カレントミラー回路
ＣＭ１３ 第３カレントミラー回路
２８８ 電流減算回路
ＣＭ２１ 第１カレントミラー回路
ＣＭ２２ 第２カレントミラー回路
ＯＡ１１ 第１オペアンプ
ＯＡ１２ 第２オペアンプ
Ｍ２１ 第１トランジスタ
Ｍ２２ 第２トランジスタ
Ｍ２３ 第３トランジスタ
Ｍ２４ 第４トランジスタ
ＯＡ２１ 第１オペアンプ
ＯＡ２２ 第２オペアンプ
Ｒ１１ 抵抗

Claims (10)

1. 駆動対象のモータが接続されるべき出力端子と、
   電源ラインと前記出力端子の間に接続されたハイサイドトランジスタおよび前記出力端子と接地ラインの間に接続されたローサイドトランジスタを含むブリッジ回路と、
   前記出力端子に流れる電流を検出する電流検出回路と、
   を備え、
   前記電流検出回路は、
   ゲートに前記ハイサイドトランジスタのゲート電圧を受け、ソースが前記ハイサイドトランジスタのソースと接続される第１トランジスタと、
   前記第１トランジスタのドレインと接続された第２トランジスタと、
   第１入力が前記ハイサイドトランジスタのドレインと接続され、第２入力が前記第１トランジスタのドレインと接続され、出力が前記第２トランジスタのゲートと接続された第１オペアンプと、
   ゲートに前記ローサイドトランジスタのゲート電圧を受け、ソースが前記ローサイドトランジスタのソースと接続される第３トランジスタと、
   前記第３トランジスタのドレインと接続された第４トランジスタと、
   第１入力が前記ローサイドトランジスタのドレインと接続され、第２入力が前記第３トランジスタのドレインと接続され、出力が前記第４トランジスタのゲートと接続された第２オペアンプと、
   第１端に固定電圧を受ける抵抗と、
   出力が、前記抵抗の第２端と接続され、前記第２トランジスタに流れる電流と前記第４トランジスタに流れる電流の差分を出力する電流減算回路と、
   を備える、モータドライバ回路。
2. 前記電流検出回路は、
   前記第２トランジスタに第１定電流を供給する第１電流源と、
   前記第４トランジスタに前記第１定電流と同じ量の第２定電流を供給する第２電流源と、
   をさらに備える、請求項１に記載のモータドライバ回路。
3. 前記電流検出回路は、
   前記ハイサイドトランジスタのゲートと接続された入力と、前記第１トランジスタのゲートと接続された出力を有する第１バッファと、
   前記ローサイドトランジスタのゲートと接続された入力と、前記第３トランジスタのゲートと接続された出力と、を有する第２バッファと、
   をさらに備える、請求項１または２に記載のモータドライバ回路。
4. 前記電流検出回路は、
   前記第１トランジスタのゲートに、前記第１バッファの出力の電圧と、前記第１トランジスタのオフレベルの電圧と、を選択的に印加する第１セレクタと、
   前記第３トランジスタのゲートに、前記第２バッファの出力の電圧と、前記第３トランジスタのオフレベルの電圧と、を選択的に印加する第２セレクタと、
   をさらに備える、請求項３に記載のモータドライバ回路。
5. 前記電流検出回路は、
   前記第２トランジスタのゲートと接続されたゲートを有する第５トランジスタと、
   前記第５トランジスタと接続され、前記第５トランジスタに前記第１定電流と同じ第３定電流を供給する第３電流源と、
   （i）第１状態において、前記第２トランジスタを前記電流減算回路の第１入力と接続するとともに、前記第５トランジスタに固定電圧を印加し、（ii）第２状態において、前記第５トランジスタを前記電流減算回路の前記第１入力と接続するとともに、前記第２トランジスタに前記固定電圧を印加する第１切りかえ回路と、
   前記第４トランジスタのゲートと接続されたゲートを有する第６トランジスタと、
   前記第６トランジスタと接続され、前記第６トランジスタに前記第１定電流と同じ第４定電流を供給する第４電流源と、
   （i）前記第１状態において、前記第４トランジスタを前記電流減算回路の第２入力と接続するとともに、前記第６トランジスタに固定電圧を印加し、（ii）前記第２状態において、前記第６トランジスタを前記電流減算回路の前記第２入力と接続するとともに、前記第４トランジスタに前記固定電圧を印加する第２切りかえ回路と、
   をさらに備える、請求項２に記載のモータドライバ回路。
6. 前記モータはリニアモータである、請求項１から５のいずれかに記載のモータドライバ回路。
7. 前記リニアモータは、ボイスコイルモータである、請求項６に記載のモータドライバ回路。
8. ひとつの半導体基板に一体集積化される、請求項１から７のいずれかに記載のモータドライバ回路。
9. リニアモータと、
   前記リニアモータを駆動する請求項１から８のいずれかに記載のモータドライバ回路と、
   を備える、位置決め装置。
10. 請求項９に記載の位置決め装置を備える、ハードディスク装置。

Images