JP2023076041A - リニアモータ用のモータドライバ回路、それを用いた位置決め装置、ハードディスク装置 - Google Patents

Abstract

【課題】逆起電力を検出する回路の面積の削減にある。【解決手段】電流検出回路２１２は、駆動対象のリニアモータ１０２の駆動電流に応じた電流検出信号ＶＣＳを生成する。第１アンプＡＭＰ１は、電流検出信号ＶＣＳを増幅する。第２アンプＡＭＰ２は、リニアモータ１０２の両端間の電圧ＶＭに、１より小さいゲインを乗算して出力する。第３アンプＡＭＰ３は、第１アンプＡＭＰ１の出力ＶＡ１と第２アンプＡＭＰ２の出力ＶＡ２の差分に応じた逆起電力検出信号ＶＢＥＭＦを生成する。【選択図】図１

Description

本開示は、リニアモータのドライバ回路に関する。

さまざまな電子機器や産業機械に、対象物を位置決めするリニアモータ（リニアアクチュエータ）が使用される。ボイスコイルモータは、リニアモータのひとつであり、供給される駆動電流に応じて、可動子の位置を制御可能である。ボイスコイルモータの駆動回路は、ボイスコイルモータに流れる電流を、目標位置を規定する目標電流に近づくようにフィードバック制御する。

ハードディスクのヘッドを位置決めするアクチュエータドライバでは、電流を目標値に安定化させる定電流制御と、逆起電力を目標値に安定化させる制御が切りかえ可能となっている。特許文献１には、モータの両端間電圧から、モータの電流に比例した電圧を減算することにより、逆起電力を検出する回路が開示されている。

特許４７０７６２４号公報

ハードディスクなどの用途では、電源電圧は１２Ｖ系が用いられる。そのため、特許文献１に記載の回路では、逆起電力を検出する回路ブロックを、１２Ｖより高い耐圧を有する高耐圧素子で構成する必要がある。特に逆起電力検出に関するゲインを可変とする場合に、高耐圧素子でゲイン切換を実現しようとすると、回路面積が大きくなる。

本開示は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、逆起電力を検出する回路の面積の削減にある。

本開示のある態様のモータドライバ回路は、駆動対象のモータの駆動電流に応じた電流検出信号を生成する電流検出回路と、電流検出信号を増幅する第１アンプと、モータの両端間の電圧に、１より小さいゲインを乗算して出力する第２アンプと、第１アンプの出力と第２アンプの出力の差分に応じた逆起電力検出信号を生成する第３アンプと、を備える。

なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。

本開示のある態様によれば、逆起電力を検出する回路の面積を削減できる。

図１は、実施形態に係るモータドライバ回路を備える位置決め装置のブロック図である。 図２は、モータの等価回路図である。 図３は、実施例１に係る逆起電力検出回路のブロック図である。 図４は、実施例２に係る逆起電力検出回路のブロック図である。 図５は、逆起電力検出回路の構成例を示す回路図である。 図６は、モータドライバ回路を備えるハードディスク装置を示す図である。

（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。

一実施形態に係るモータドライバ回路は、駆動対象のモータの駆動電流に応じた電流検出信号を生成する電流検出回路と、電流検出信号を増幅する第１アンプと、モータの両端間の電圧に、１より小さいゲインを乗算して出力する第２アンプと、第１アンプの出力と第２アンプの出力の差分に応じた逆起電力検出信号を生成する第３アンプと、を備える。

モータの両端には、電源電圧付近の大きな電圧が発生しうる。この大きな電圧を、減算アンプに入力すると、減算アンプを高耐圧素子で構成する必要がある。上記構成では、第２アンプを設けて、モータの両端間電圧に含まれるＤＣバイアスを圧縮することにより、減算アンプである第３アンプに入力される電圧を小さくできる。これにより、第３アンプを低耐圧素子で構成することが可能となりモータドライバ回路の面積を小型化できる。

一実施形態において、第２アンプは、第１オペアンプと、第１オペアンプの第１入力と、モータの第１端との間に接続された第１抵抗と、第１オペアンプの第２入力と、モータの第２端との間に接続された第２抵抗と、第１オペアンプの第１入力と、第１オペアンプの出力の間に接続された第３抵抗と、一端が第１オペアンプの第２入力と接続され、他端に基準電圧を受ける第４抵抗と、を含んでもよい。

一実施形態において、第３アンプは、第２オペアンプと、第２オペアンプの第１入力と、第２アンプの出力との間に接続された第５抵抗と、第２オペアンプの第２入力と、第１アンプの出力との間に接続された第６抵抗と、第２オペアンプの第１入力と、第２オペアンプの出力の間に接続された第７抵抗と、一端が第２オペアンプの第２入力と接続され、他端に基準電圧を受ける第８抵抗と、を含んでもよい。

一実施形態において、モータはリニアモータであってもよい。

一実施形態において、リニアモータは、ボイスコイルモータであってもよい。

一実施形態において、モータドライバ回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

一実施形態に係る位置決め装置は、リニアモータと、リニアモータを駆動する上述のいずれかのモータドライバ回路と、を備える。

一実施形態に係るハードディスク装置は、上述の位置決め装置を備える。

（実施形態）
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

また本明細書に示される波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化されている。

図１は、実施形態に係るモータドライバ回路２００を備える位置決め装置１００のブロック図である。位置決め装置１００は、リニアモータ１０２、上位コントローラ１０４およびモータドライバ回路２００を備える。

上位コントローラ１０４は、位置決め装置１００を統合的に制御する。上位コントローラ１０４はたとえば、マイクロコントローラ、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）で構成される。

モータドライバ回路２００は、上位コントローラ１０４からの制御指令を受け、制御指令に応じた量の駆動電流Ｉ_ＤＲＶをモータ１０２に供給する。モータ１０２はたとえばボイスコイルモータであり、その可動子は、モータ１０２に流れる駆動電流Ｉ_ＤＲＶに応じた量だけ変位する。

続いてモータドライバ回路２００の構成を説明する。図１には、リニアモータ１０２の速度を目標値に安定化させる速度制御に関するブロックが示されている。

モータドライバ回路２００は、電流検出回路２１０、逆起電力検出回路２２０、フィードバックコントローラ２３０、出力段２４０、内部ロジック２５０、インタフェース回路２６０を備える。

電流検出回路２１０は、駆動対象のモータ１０２に流れる駆動電流Ｉ_ＤＲＶに応じた電流検出信号Ｖ_ＣＳを生成する。

逆起電力検出回路２２０は、電流検出信号Ｖ_ＣＳとモータ１０２の両端間電圧Ｖ_Ｍとにもとづいて、モータ１０２の逆起電力（ＢＥＭＦ：Back ElectroMotive Force）を示す逆起電力検出信号Ｖ_ＢＥＭＦを生成する。逆起電力は、モータ１０２の速度に比例する。

内部ロジック２５０は、電流指令Ｖ_ＲＥＦを出力する。位置制御モードでは、電流指令Ｖ_ＲＥＦは、モータ１０２の目標位置に対して線形に変化する。速度制御モードでは、電流指令Ｖ_ＲＥＦは、逆起電力検出信号Ｖ_ＢＥＭＦが、速度指令に近づくように生成される。

インタフェース回路２６０は、上位コントローラ１０４と通信可能である。インタフェース回路２６０は、位置制御モードにおける電流指令Ｖ_ＲＥＦを指示する情報を上位コントローラ１０４から受信してもよい。

速度制御モードにおける電流指令Ｖ_ＲＥＦの計算は、内部ロジック２５０において行ってもよい。あるいはインタフェース回路２６０を利用して逆起電力の情報を、上位コントローラ１０４に送信し、上位コントローラ１０４が、逆起電力が速度指令に近づくように電流指令を指示する情報を生成し、内部ロジック２５０に送り返してもよい。

フィードバックコントローラ２３０は、位置制御モードおよび速度制御モードにおいて、電流検出信号Ｖ_ＣＳが電流指令Ｖ_ＲＥＦに近づくように、電圧指令Ｖ_ＣＴＲＬを生成する。

出力段２４０は、電圧指令Ｖ_ＣＴＲＬに応じた駆動信号を生成し、モータ１０２に供給する。たとえば出力段２４０は、電圧指令Ｖ_ＣＴＲＬをゲイン倍した電圧信号をモータ１０２に印加する。

続いて、速度制御モードについて詳しく説明する。上述のように、速度制御モードでは、モータ１０２の速度を示す逆起電力に関する情報を検出する必要がある。そこで、逆起電力検出回路２２０における逆起電力の検出について説明する。

図２は、モータ１０２の等価回路図である。モータ１０２は、コイルのインダクタンスＬと、直流抵抗ｒおよび電圧源１０３で表される。電圧源１０３は、モータ１０２の回転数に比例した逆起電力ｅを発生する。

モータ１０２に一定の駆動電流Ｉ_ＤＲＶが流れていると仮定できるとき、インダクタンスＬの電圧（起電力）はゼロであり、抵抗ｒの電圧降下はｒ×Ｉ_ＤＲＶである。したがって、モータ１０２の両端間電圧Ｖ_Ｍは、
Ｖ_Ｍ＝Ｉ_ＤＲＶ×ｒ－ｅ
で表される。

逆起電力検出回路２２０は、電流検出信号Ｖ_ＣＳに適切な係数を乗算することにより、Ｉ_ＤＲＶ×ｒに相当する電圧Ｖｒを生成する。そして、モータ１０２の両端間電圧Ｖ_Ｍから、電圧Ｖｒを減算することにより、逆起電力ｅを示す逆起電力検出信号Ｖ_ＢＥＭＦを生成する。

図１に戻る。逆起電力検出回路２２０は、キャリブレーション回路２２２、第１アンプＡＭＰ１、第２アンプＡＭＰ２、第３アンプＡＭＰ３を備える。

第１アンプＡＭＰ１は、電流検出信号Ｖ_ＣＳをゲインｇ_１で増幅する。第２アンプＡＭＰ２は、リニアモータ１０２の両端間の電圧に、１より小さいゲインｇ_２を乗算して出力する。たとえばゲインｇ_２は、１／８倍より小さく定めるとよい。

第３アンプＡＭＰ３は、第１アンプＡＭＰ１の出力Ｖ_Ａ１と第２アンプＡＭＰ２の出力Ｖ_Ａ２の差分に応じた逆起電力検出信号Ｖ_ＢＥＭＦを生成する。

キャリブレーション回路２２２は、キャリブレーションモードにおいてアクティブとなり、リニアモータ１０２の固定子が動かない状態、つまり逆起電力ｅがゼロの状態で、逆起電力検出信号Ｖ_ＢＥＭＦがゼロとなるように、逆起電力検出回路２２０における回路定数を調節する。たとえばキャリブレーション回路２２２は、第１アンプＡＭＰ１のゲインｇ_１を調節する。

以上がモータドライバ回路２００の構成である。続いてその動作を説明する。

キャリブレーションモードでは、フィードバックコントローラ２３０によるフィードバックが無効となり、出力段２４０は、リニアモータ１０２の可動子が、メカ端に抑え付けられるように十分に大きな駆動電流Ｉ_ＤＲＶを出力する。これにより、逆起電力ｅがゼロの状態となる。

リニアモータ１０２の内部抵抗をｒとする。キャリブレーションモードでは、第１アンプＡＭＰ１の出力Ｖ_Ａ１は、式（１）となる。Ａ_０は、電流検出回路２１２のゲインである。
Ｖ_Ａ１＝Ｉ_ＤＲＶ×Ａ_０×ｇ_１ …（１）

キャリブレーションモードでは、逆起電力はゼロであるから、リニアモータ１０２の両端間電圧は、ｒ×Ｉ_ＤＲＶとなり、第２アンプＡＭＰ２の出力電圧Ｖ_Ａ２は、式（２）となる。
Ｖ_Ａ２＝ｇ_２×ｒ×Ｉ_ＤＲＶ …（２）

キャリブレーションモードにおいて、第３アンプＡＭＰ３の出力である逆起電力検出信号Ｖ_ＢＥＭＦは、式（３）で表される。
Ｖ_ＢＥＭＦ＝ｇ_３×（Ｖ_Ａ２－Ｖ_Ａ１） …（３）
ｇ_３は第３アンプＡＭＰ３のゲインである。

キャリブレーションモードにおいて、逆起電力検出信号Ｖ_ＢＥＭＦをゼロにするには、Ｖ_Ａ２＝Ｖ_Ａ１が成り立てばよい。つまり、式（４）が成り立つように、ゲインｇ_１が調節される。
Ｉ_ＤＲＶ×Ａ_０×ｇ_１＝ｇ_２×ｒ×Ｉ_ＤＲＶ…（４）

つまり調節後のゲインｇ_１は、式（５）を満たす。
ｇ_１＝ｇ_２×ｒ／Ａ_０ …（５）

キャリブレーション後の通常動作状態において、リニアモータ１０２に逆起電力ｅが発生しているとする。このときの第２アンプＡＭＰ２の出力Ｖ_Ａ２は式（６）で表される。
Ｖ_Ａ２＝ｇ_２×ｒ×Ｉ_ＤＲＶ－ｅ…（６）

このときの第３アンプＡＭＰ３の出力である逆起電力検出信号Ｖ_ＢＥＭＦは、式（７）で表される。
Ｖ_ＢＥＭＦ＝ｇ_３×（Ｖ_Ａ２－Ｖ_Ａ１）＝ｇ_３×（ｇ_２×ｒ×Ｉ_ＤＲＶ－ｅ－Ｉ_ＤＲＶ×Ａ_０×ｇ_１） …（７）
ここで、事前のキャリブレーションによって式（５）を満たすようにｇ_１が調節されているとき、逆起電力検出信号Ｖ_ＢＥＭＦは式（８）で表される。
Ｖ_ＢＥＭＦ＝ｇ_３×（ｇ_２×ｒ×Ｉ_ＤＲＶ－ｅ－Ｉ_ＤＲＶ×Ａ_０×ｇ_１）＝－ｇ_３×ｅ …（８）

このように、モータドライバ回路２００の逆起電力検出回路２２０によれば、逆起電力ｅに比例する逆起電力検出信号Ｖ_ＢＥＭＦを生成できる。

以上がモータドライバ回路２００の動作である。続いて逆起電力検出回路２２０の具体的な構成例を説明する。

（実施例１）
図３は、図１の逆起電力検出回路２２０のブロック図である。図３には、各ブロックの電源電圧および各ブロックを構成するトランジスタの耐圧が示されている。ＬＶは、低耐圧素子で構成されることを、ＨＶは、高耐圧素子で構成されることを示す。たとえば、ＬＶは、０～５Ｖの範囲で動作可能な素子を、ＨＶは５～１５Ｖの範囲で動作可能な素子を示す。実施例１では、電源電圧Ｖ_ＤＤは１．５Ｖである。

第２アンプＡＭＰ２のゲインはたとえばｇ_２＝１／１６である。モータの両端間電圧Ｖ_Ｍが－１０Ｖ～＋１０Ｖで変動する場合に、第２アンプＡＭＰ２の出力電圧Ｖ_Ａ２において、モータの両端間電圧は、－０．６Ｖ～０．６Ｖに圧縮される。第２アンプＡＭＰ２は、低耐圧素子で構成される。

電流検出回路２１０は、駆動電流Ｉ_ＤＲＶの経路上に設けられたセンス抵抗Ｒｓと、センス抵抗Ｒｓの電圧降下を電流検出信号Ｖ_ＣＳに変換するアンプと、を含む。このアンプのゲインを１とすると、電流検出回路２１０のゲインＡ_０は、Ｒｓと等しい。

たとえばＲｓ＝０．２２Ω、駆動電流Ｉ_ＤＲＶを０．７８Ａ～４．５５Ａとすると、電流検出信号Ｖ_ＣＳは、０．１７～１．０Ｖの範囲を取り得る。電流検出信号Ｖ_ＣＳを増幅する第１アンプＡＭＰ１は、低耐圧素子で構成される。第１アンプＡＭＰ１のゲインｇ_１は、キャリブレーションによって調節される。調整後のゲインｇ_１は、
ｇ_１＝ｇ_２×ｒ／Ｒｓ
を満たす。ゲインｇ_１はモータ１０２の内部抵抗ｒに応じており、ｒとして２．１～１２．２Ωの範囲を想定すると、ゲインｇ_１は０．６～３．４８となる。第１アンプＡＭＰ１の出力電圧Ｖ_Ａ１は、０．６Ｖ程度である。

第３アンプＡＭＰ３は、低耐圧素子で構成される。第３アンプＡＭＰ３のゲインｇ_３はたとえば８倍とすることができる。

（実施例２）
図４は、実施例２に係る逆起電力検出回路２２０のブロック図である。実施例２では電源電圧Ｖ_ＤＤは５Ｖである。第２アンプＡＭＰ２のゲインはたとえばｇ_２＝１／４である。モータの両端間電圧Ｖ_Ｍが－９Ｖ～＋９Ｖで変動する場合に、第２アンプＡＭＰ２の出力電圧Ｖ_Ａ２において、モータの両端間電圧は、－２．２５Ｖ～２．２５Ｖに圧縮される。第２アンプＡＭＰ２は、低耐圧素子で構成される。

Ｒｓ＝０．２２Ω、駆動電流Ｉ_ＤＲＶを０．７３Ａ～４．２６Ａとすると、電流検出信号Ｖ_ＣＳは、０．１６～０．９４Ｖの範囲を取り得る。電流検出信号Ｖ_ＣＳを増幅する第１アンプＡＭＰ１は、低耐圧素子で構成される。第１アンプＡＭＰ１のゲインｇ_１は、キャリブレーションによって調節される。調整後のゲインｇ_１は、
ｇ_１＝ｇ_２×ｒ／Ｒｓ
を満たす。ゲインｇ_１はモータ１０２の内部抵抗ｒに応じており、ｒとして２．１～１２．２Ωの範囲を想定すると、ゲインｇ_１は２．４～１３．９２となる。第１アンプＡＭＰ１の出力電圧Ｖ_Ａ１は、２．２５Ｖとなり、実施例１の約４倍である。

第３アンプＡＭＰ３は、低耐圧素子で構成される。第３アンプＡＭＰ３のゲインｇ_３はたとえば２倍とすることができる。

実施例１では、第２アンプＡＭＰ２のゲインｇ_２が１／１６である。ゲインｇ_２が小さいと、逆起電力の検出精度が、電流検出信号Ｖ_ＣＳの誤差の影響を強く受けることとなる。実施例２では、第２アンプＡＭＰ２のゲインｇ_２は１／４であり、実施例１と比べて４倍としている。これにより、逆起電力の検出精度が、電流検出信号の誤差の影響を受けにくくなる。

以上が逆起電力検出回路２２０の構成である。この逆起電力検出回路２２０では、第３アンプＡＭＰ３を低耐圧素子で構成することができる。これにより逆起電力検出回路２２０の面積、ひいてはモータドライバ回路２００の面積を小さくできる。

第３アンプＡＭＰ３のゲインｇ_３を、プラットフォームやリニアモータ１０２の使用に応じて可変としたい場合がある。ゲインを切りかえるためには、抵抗ネットワークと、複数のスイッチが必要となる。第３アンプＡＭＰ３を高耐圧素子で構成する場合、スイッチを高耐圧トランジスタで構成する必要があり、これが第３アンプＡＭＰ３の面積の肥大化の要因となる。

図３もしくは図４の逆起電力検出回路２２０では、第３アンプＡＭＰ３のゲインを可変とした場合であっても、スイッチを低耐圧トランジスタで構成できるため、回路面積を削減できる。なお、逆起電力検出回路２２０には高耐圧素子で構成される第２アンプＡＭＰ２が追加されているが、第２アンプＡＭＰ２のゲインは固定でよいため、ゲイン切りかえのためのスイッチが不要であるから、第３アンプＡＭＰ３の面積削減の効果は、第２アンプＡＭＰ２による面積増加を上回ることとなる。

図５は、逆起電力検出回路２２０の構成例を示す回路図である。第１アンプＡＭＰ１は、第３オペアンプＯＡ３、第９抵抗Ｒ９、第１０抵抗Ｒ１０を含む。第９抵抗Ｒ９の一端には、基準電圧Ｖ_{ＣＭＲＥＦ}が入力され、第９抵抗Ｒ９の他端は、第３オペアンプＯＡ３の反転入力端子と接続される。第１０抵抗Ｒ１０は、第３オペアンプＯＡ３の反転入力端子と出力の間に接続される。第１アンプＡＭＰ１の出力電圧Ｖ_Ａ１は、式（９）で表される。
Ｖ_Ａ１＝Ｖ_ＣＳ×（Ｒ９＋Ｒ１０）／Ｒ９＋Ｖ_{ＣＭＲＥＦ} …（９）

第２アンプＡＭＰ２は、第１オペアンプＯＡ１、第１抵抗Ｒ１～第４抵抗Ｒ４を含む。第１抵抗Ｒ１は、第１オペアンプＯＡ１の第１入力（－）と、リニアモータ１０２の第１端（ＡＯＵＴ）との間に接続される。第２抵抗Ｒ２は、第１オペアンプＯＡ１の第２入力（＋）と、リニアモータ１０２の第２端（ＢＯＵＴ）との間に接続される。第３抵抗Ｒ３は、第１オペアンプＯＡ１の第１入力（－）と、第１オペアンプＯＡ１の出力の間に接続される。第４抵抗Ｒ４は、一端が第１オペアンプＯＡ１の第２入力（＋）と接続され、他端に基準電圧Ｖ_{ＣＭＲＥＦ}を受ける。第２アンプＡＭＰ２の出力電圧Ｖ_Ａ２は、式（１０）で表される。ただし、Ｒ１＝Ｒ２、Ｒ３＝Ｒ４であるとする。
Ｖ_Ａ２＝Ｖ_Ｍ×Ｒ３／Ｒ１＋Ｖ_{ＣＭＲＥＦ} …（１０）

第３アンプＡＭＰ３は、第２オペアンプＯＡ２、第５抵抗Ｒ５～第８抵抗Ｒ８を含み、第２アンプＡＭＰ２と同様に構成される。Ｒ５＝Ｒ６、Ｒ７＝Ｒ８が成り立つとき、第３アンプＡＭＰ３の出力電圧Ｖ_ＢＥＭＦは、式（１１）で表される。
Ｖ_ＢＥＭＦ＝（Ｖ_Ａ１－Ｖ_Ａ２）×Ｒ７／Ｒ５＋Ｖ_{ＣＭＲＥＦ} …（１１）

以上が逆起電力検出回路２２０の構成例である。

（用途）
図６は、モータドライバ回路２００を備えるハードディスク装置９００を示す図である。ハードディスク装置９００は、プラッタ９０２、スイングアーム９０４、ヘッド９０６、スピンドルモータ９１０、シークモータ９１２、モータドライバ回路９２０を備える。モータドライバ回路９２０は、スピンドルモータ９１０やシークモータ９１２を駆動する。

シークモータ９１２はボイスコイルモータである。実施形態に係るモータドライバ回路２００は、モータドライバ回路９２０に内蔵されており、シークモータ９１２を駆動する。

本開示において、駆動対象であるリニアモータの構成や形式は特に限定されない。たとえばスプリングリターン方式のボイスコイルモータや、その他のリニアアクチュエータの駆動にも本開示は適用可能である。あるいは駆動対象のモータは、スピンドルモータであってもよい。

位置決め装置１００の用途も、ハードディスク装置には限定されず、カメラのレンズの位置決め機構などにも適用できる。

１００ 位置決め装置
１０２ リニアモータ
１０４ 上位コントローラ
２００ モータドライバ回路
２１０ 電流検出回路
２２０ 逆起電力検出回路
２２２ キャリブレーション回路
２３０ フィードバックコントローラ
２４０ 出力段
ＡＭＰ１ 第１アンプ
ＡＭＰ２ 第２アンプ
ＡＭＰ３ 第３アンプ
ＯＡ１ 第１オペアンプ
ＯＡ２ 第２オペアンプ
ＯＡ３ 第３オペアンプ
Ｒ１ 第１抵抗
Ｒ２ 第２抵抗
Ｒ３ 第３抵抗
Ｒ４ 第４抵抗
Ｒ５ 第５抵抗
Ｒ６ 第６抵抗
Ｒ７ 第７抵抗
Ｒ８ 第８抵抗
Ｒ９ 第９抵抗
Ｒ１０ 第１０抵抗

Claims (8)

1. 駆動対象のモータの駆動電流に応じた電流検出信号を生成する電流検出回路と、
   前記電流検出信号を増幅する第１アンプと、
   前記モータの両端間の電圧に、１より小さいゲインを乗算して出力する第２アンプと、
   前記第１アンプの出力と前記第２アンプの出力の差分に応じた逆起電力検出信号を生成する第３アンプと、
   を備える、モータドライバ回路。
2. 前記第２アンプは、
   第１オペアンプと、
   前記第１オペアンプの第１入力と、前記モータの第１端との間に接続された第１抵抗と、
   前記第１オペアンプの第２入力と、前記モータの第２端との間に接続された第２抵抗と、
   前記第１オペアンプの前記第１入力と、前記第１オペアンプの出力の間に接続された第３抵抗と、
   一端が前記第１オペアンプの前記第２入力と接続され、他端に基準電圧を受ける第４抵抗と、
   を含む、請求項１に記載のモータドライバ回路。
3. 前記第３アンプは、
   第２オペアンプと、
   前記第２オペアンプの第１入力と、前記第２アンプの出力との間に接続された第５抵抗と、
   前記第２オペアンプの第２入力と、前記第１アンプの出力との間に接続された第６抵抗と、
   前記第２オペアンプの前記第１入力と、前記第２オペアンプの出力の間に接続された第７抵抗と、
   一端が前記第２オペアンプの前記第２入力と接続され、他端に基準電圧を受ける第８抵抗と、
   を含む、請求項１または２に記載のモータドライバ回路。
4. 前記モータはリニアモータである、請求項１から３のいずれかに記載のモータドライバ回路。
5. 前記リニアモータは、ボイスコイルモータである、請求項４に記載のモータドライバ回路。
6. ひとつの半導体基板に一体集積化される、請求項１から５のいずれかに記載のモータドライバ回路。
7. リニアモータと、
   前記リニアモータを駆動する請求項１から６のいずれかに記載のモータドライバ回路と、
   を備える、位置決め装置。
8. 請求項７に記載の位置決め装置を備える、ハードディスク装置。

Images