JP2023056037A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2023056037A
JP2023056037A JP2023023566A JP2023023566A JP2023056037A JP 2023056037 A JP2023056037 A JP 2023056037A JP 2023023566 A JP2023023566 A JP 2023023566A JP 2023023566 A JP2023023566 A JP 2023023566A JP 2023056037 A JP2023056037 A JP 2023056037A
Authority
JP
Japan
Prior art keywords
region
concentration
semiconductor layer
semiconductor device
magnesium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2023023566A
Other languages
English (en)
Other versions
JP7506207B2 (ja
Inventor
年輝 彦坂
Toshiki Hikosaka
純平 田島
Junpei Tajima
真也 布上
Shinya Nunoue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2023023566A priority Critical patent/JP7506207B2/ja
Publication of JP2023056037A publication Critical patent/JP2023056037A/ja
Application granted granted Critical
Publication of JP7506207B2 publication Critical patent/JP7506207B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Figure 2023056037000001
【課題】特性を向上できる半導体装置及びその製造方法を提供する。
【解決手段】実施形態によれば、半導体装置は、基板と、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含みマグネシウムを含む第１半導体層と、を含む。前記第１半導体層は、第１領域、第２領域及び第３領域を含む。前記第１領域は、前記基板と前記第３領域との間にある。前記第２領域は、前記第１領域と前記第３領域との間にある。前記第１領域におけるマグネシウムの第１濃度は、前記第３領域におけるマグネシウムの第３濃度よりも高い。前記第２領域におけるマグネシウムの第２濃度は、前記基板から前記第１半導体層への第１向きに沿って低下する。前記第１向きに沿った位置の変化に対する前記第２濃度の対数の第２変化率は、前記第１向きに沿った位置の変化に対する前記第３濃度の対数の第３変化率よりも高い。
【選択図】図１

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
例えば、トランジスタなどの半導体装置において、特性の向上が望まれる。
特開２０１０－１５３８３７号公報
本発明の実施形態は、特性を向上できる半導体装置及びその製造方法を提供する。
本発明の実施形態によれば、半導体装置は、基板と、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含みマグネシウムを含む第１半導体層と、を含む。前記第１半導体層は、第１領域、第２領域及び第３領域を含む。前記第１領域は、前記基板と前記第３領域との間にある。前記第２領域は、前記第１領域と前記第３領域との間にある。前記第１領域におけるマグネシウムの第１濃度は、前記第３領域におけるマグネシウムの第３濃度よりも高い。前記第２領域におけるマグネシウムの第２濃度は、前記基板から前記第１半導体層への第１向きに沿って低下する。前記第１向きに沿った位置の変化に対する前記第２濃度の対数の第２変化率は、前記第１向きに沿った位置の変化に対する前記第３濃度の対数の第３変化率よりも高い。
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２は、第１実施形態に係る半導体装置を例示するグラフ図である。 図３は、半導体装置の特性を例示するグラフ図である。 図４（ａ）～図４（ｄ）は、半導体装置の製造方法を例示する模式的断面図である。 図５（ａ）及び図５（ｂ）は、半導体装置の特性を例示するグラフ図である。 図６は、半導体装置の特性を例示するグラフ図である。 図７は、第１実施形態に係る半導体装置を例示するグラフ図である。 図８（ａ）及び図８（ｂ）は、半導体装置の特性を例示するグラフ図である。 図９は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１０は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１２（ａ）及び図１２（ｂ）は、第２実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、基板１０ｓ及び第１半導体層１０を含む。この例では、半導体装置１１０は、第２半導体層２０をさらに含む。半導体装置１１０は、第３半導体層３０をさらに含んでも良い。
第１半導体層１０は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含み、マグネシウムを含む。第１半導体層１０は、例えば、Ｍｇを含むＧａＮを含む。第１半導体層１０は、例えば、ｐ形ＧａＮ層である。
第２半導体層２０は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。第２半導体層２０は、例えばＡｌＧａＮを含む。第２半導体層２０におけるＡｌの組成比は、例えば、０．１以上０．４以下である。第１半導体層１０は、基板１０ｓと第２半導体層２０との間にある。
第３半導体層３０は、Ａｌを含む窒化物半導体を含む。第３半導体層３０は、例えば、ＡｌＮを含む。第３半導体層３０は、Ａｌの組成比が異なる複数のＡｌＧａＮ膜を含んでも良い。第３半導体層３０は、基板１０ｓと第１半導体層１０との間にある。第３半導体層３０は、例えば、バッファ層である。
例えば、基板１０ｓの上に第３半導体層３０が形成されている。第３半導体層３０の上に、第１半導体層１０が形成されている。第１半導体層１０の上に第２半導体層２０が形成されている。
実施形態において、第１半導体層１０は、第１領域１１、第２領域１２及び第３領域１３を含む。第１領域１１は、基板１０ｓと第３領域１３との間にある。第２領域１２は、第１領域１１と第３領域１３との間にある。
第１領域１１におけるマグネシウムの濃度（第１濃度）は、第３領域１３におけるマグネシウムの濃度（第３濃度）よりも高い。第２領域１２におけるマグネシウムの濃度（第２濃度）は、基板１０ｓから第１半導体層１０への第１向きに沿って低下する。
第１向きは、Ｚ軸方向に沿う。Ｚ軸方向に対して垂直な方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
例えば、基板１０ｓの上面（第１半導体層１０に対向する面）は、Ｘ－Ｙ平面に対して実質的に平行である。第１半導体層１０は、Ｘ－Ｙ平面に沿って広がる。第２半導体層２０は、Ｘ－Ｙ平面に沿って広がる。第３半導体層３０は、Ｘ－Ｙ平面に沿って広がる。
第１向き（＋Ｚ向き）は、基板１０ｓ及び第１半導体層１０における積層方向に対応する。
後述するように、例えば、第１半導体層１０と第２半導体層２０との間の界面の近傍に、２次元電子ガスが生じる。２次元電子ガスが電流経路となる。例えば、第２半導体層２０の上に、ソース電極、ドレイン電極及びゲート電極が設けられる。ゲート電極の電位を制御することで、ソース電極とドレイン電極との間に流れる電流を制御できる。半導体装置１１０は、例えば、トランジスタとして機能することができる。このような例において、Ｍｇを含む第１半導体層１０を用いることで、例えば、しきい値電圧を高くすることができる。例えば、ノーマリオフの特性が得易くなる。
１つの例において、第２半導体層２０の厚さｔ２０（第１向きに沿った厚さ）は、５ｎｍ以上４０ｎｍ以下である。
１つの例において、第１領域１１の厚さｔ１（第１向きに沿った厚さ）は、１００ｎｍ以上１０００ｎｍ以下である。１つの例において、第２領域１２の厚さｔ２（第１向きに沿った厚さ）は、５ｎｍ以上２００ｎｍ以下である。１つの例において、第３領域１３の厚さｔ３（第１向きに沿った厚さ）は、１０ｎｍ以上１０００ｎｍ以下である。第１厚さｔ１、は、Ｚ軸方向に沿った第１領域１１の厚さである。第２厚さｔ２、は、Ｚ軸方向に沿った第２領域１２の厚さである。第３厚さｔ３、は、Ｚ軸方向に沿った第３領域１３の厚さである。
上記のように、実施形態においては、第１半導体層１０（例えばＧａＮ層）は、Ｍｇの濃度が異なる３つの領域（第１～第３領域１１～１３）を含む。以下、半導体装置１１０におけるＭｇの濃度の例について説明する。
図２は、第１実施形態に係る半導体装置を例示するグラフ図である。
図２の横軸は、Ｚ軸方向に沿った位置ｐＺである。グラフにおいて、右から左への向きが、第１向き（＋Ｚ向き）に対応する。図２の縦軸は、マグネシウム濃度の対数ＣＭｇである。図２には、第１領域１１におけるマグネシウムの第１濃度の対数ＣＭｇ１、第２領域１２におけるマグネシウムの第２濃度の対数ＣＭｇ２、及び、第３領域１３におけるマグネシウムの第３濃度の対数ＣＭｇ３が示されている。図２には、第２半導体層２０におけるマグネシウムの濃度の対数ＣＭｇ２０も示されている。
図２に示すように、第１領域１１におけるマグネシウムの第１濃度（対数ＣＭｇ１）は、第３領域１３におけるマグネシウムの第３濃度（対数ＣＭｇ３）よりも高い。第２領域１２におけるマグネシウムの第２濃度（対数ＣＭｇ２）は、第１向き（基板１０ｓから第１半導体層１０への向き）に沿って低下する。
図２に示すように、第１向きに沿った位置ｐＺの変化に対する第２濃度の対数ＣＭｇ２の第２変化率は、第１向きに沿った位置ｐＺの変化に対する第３濃度の対数ＣＭｇ３の第３変化率よりも高い。第１向きに沿った位置ｐＺの変化に対する第２濃度の対数ＣＭｇ２の第２変化率は、第１向きに沿った位置ｐＺの変化に対する第１濃度の対数ＣＭｇ１の第１変化率よりも高い。
第２変化率は、第２領域１２における第２濃度の対数ＣＭｇ２の傾きに対応する。第３変化率は、第３領域１３における第３濃度の対数ＣＭｇ３の傾きに対応する。第１変化率は、第１領域１１における第１濃度の対数ＣＭｇ１の傾きに対応する。
このように、実施形態においては、マグネシウムの濃度が急激に変化する第２領域１２と、マグネシウム濃度の変化率が小さい（または変化しない）第３領域１３が設けられる。
既に説明したように、第１半導体層１０の、第２半導体層２０の近傍に２次元電子ガスが形成される。２次元電子ガスは、第１半導体層１０のうちの第３領域１３に設けられる。もし、第３領域１３におけるマグネシウムの濃度が高いと、Ｍｇにより電子の移動が妨げられる。第３領域１３におけるマグネシウムの濃度が低いことで、Ｍｇにより妨げられることが抑制される。これにより、高い電子移動度が得やすくなる。
一方、第１領域１１におけるマグネシウムの濃度を高くすることで、しきい値電圧を効果的に高くできる。第２領域１２は、第１領域１１から第３領域１３に向けて、マグネシウムの濃度が低下する領域である。
例えば、第１領域１１と第２領域１２との境界の位置（図２の点ｐ１）から、第３領域１３と第２半導体層２０との境界（図２の点ｐ２）に向けて、なだらかに（例えば線形に）、マグネシウムの濃度が変化する第１参考例が考えられる。この場合、点ｐ１と点ｐ２との間の厚さが変化すると、しきい値電圧が大きく変化する。しきい値電圧は、マグネシウムの濃度に依存する。マグネシウムの濃度が低いと、しきい値電圧が低くなる。
実施形態においては、第２領域１２においてマグネシウムの濃度をステップ状に高い変化率で変化させる。そして、第３領域１３では、マグネシウムの濃度の変化を小さくする。これにより、例えば、第３領域１３の厚さが変化しても、しきい値電圧は比較的変化し難い。
例えば、製造工程のばらつきなどに起因して、第３領域１３の厚さが変動する場合がある。実施形態によれば、厚さの変動の許容幅を拡大できる。実施形態においては、しきい値電圧が安定化した実用的な半導体装置を適用できる。特性を向上できる半導体装置を提供できる。
既に説明したように、マグネシウムの濃度が高い第１領域１１を設けることで、高いしきい値電圧が得られる。実施形態によれば、製造条件が変動しても、高いしきい値電圧が安定して得られる。
実施形態において、第２変化率（第１向きに沿った位置ｐＺの変化に対する第２領域１２におけるＭｇの第２濃度の対数ＣＭｇ２の第２変化率）は、例えば、０．０１以上０．２以下である。この例において、第２変化率の単位は、（ｌｏｇ１０（１／ｃｍ３)）／ｎｍである。これにより、例えば、しきい値電圧の制御性が向上する。
図２に示すように、マグネシウム濃度の変化を、Ｚ軸方向に沿った位置ｐＺ（ｎｍ）に対応する横軸と、マグネシウム濃度の対数ＣＭｇ（単位：／ｃｍ３）に対応する縦軸と、により表すことができる。この場合において、第２変化率ΔＣＭｇ２は、例えば、図２の点ｐ１におけるマグネシウム濃度と、図２の点ｐ３におけるマグネシウム濃度と、で表される。図２の点ｐ１は、第１領域１１と第２領域１２との境界の位置に対応する。図２の点Ｐ３は、第２領域１２と第３領域１３との境界の位置に対応する。点ｐ１におけるマグネシウム濃度の対数をＣＭｇ（ｐ１）（単位：／ｃｍ３）とする。点ｐ３におけるマグネシウムの濃度の対数をＣＭｇ（ｐ３）（単位：／ｃｍ３）とする。点ｐ１のＺ軸方向に沿った位置をｐＺ（ｐ１）（単位：ｎｍ）とする。点ｐ３のＺ軸方向に沿った位置をｐＺ（ｐ３）（単位：ｎｍ）とする。
第２変化率ΔＣＭｇ２は、
ΔＣＭｇ２＝（ｌｏｇ１０（ＣＭｇ（ｐ１））―ｌｏｇ１０（ＣＭｇ（ｐ３）））／（（ｐＺ（ｐ１）―ｐＺ（ｐ３））
で表される。第２変化率ΔＣＭｇ２の単位は、（ｌｏｇ１０（１／ｃｍ３)）／ｎｍである。
実施形態において、第３変化率（第１向きに沿った位置ｐＺの変化に対する第３領域１３におけるＭｇの第３濃度の対数ＣＭｇ３の第３変化率）は、例えば、０．０００１以上０．００２以下である。この例において、第３変化率の単位は、（ｌｏｇ１０（１／ｃｍ３)）／ｎｍである。これにより、例えば、第３領域１３の厚さが変化した際のしきい値電圧の変化を小さくできる。
第３変化率ΔＣＭｇ３は、例えば、図２の点ｐ２におけるマグネシウム濃度と、図２の点ｐ３におけるマグネシウム濃度と、で表される。図２の点ｐ２は、第３領域１３と第２半導体層２０との境界との境界の位置に対応する。点ｐ２におけるマグネシウム濃度の対数をＣＭｇ（ｐ２）（単位：／ｃｍ３）とする。点ｐ２のＺ軸方向に沿った位置をｐＺ（ｐ２）（単位：ｎｍ）とする。
第３変化率ΔＣＭｇ３は、
ΔＣＭｇ３＝（ｌｏｇ１０（ＣＭｇ（ｐ３））―ｌｏｇ１０（ＣＭｇ（ｐ２）））／（（ｐＺ（ｐ３）―ｐＺ（ｐ２））
で表される。第３変化率ΔＣＭｇ３の単位は、（ｌｏｇ１０（１／ｃｍ３)）／ｎｍである。
実施形態においては、第２領域１２において、マグネシウムの濃度をステップ状に低下させる。このようなプロファイルは、後述するように、例えば、実用的な製造条件などを工夫することで、得やすい。以下、マグネシウム（Ｍｇ）を含むＧａＮ層の製造条件に関する実験結果の例について説明する。
図３は、半導体装置の特性を例示するグラフ図である。
図３は、Ｍｇを含むＧａＮ層において、製造条件と、ＧａＮ層に含まれるＭｇの濃度と、の関係を示している。図３の横軸は、Ｍｇを含むＧａＮを成長させる際のアンモニアの分圧ＰＮ（ｋＰａ）である。図３の縦軸は、Ｍｇの濃度ＣＭｇ０である。濃度ＣＭｇ０は、対数で表示されている。
Ｍｇを含むＧａＮは、例えば、Ｇａ（ガリウム）を含む原料と、アンモニアと、Ｍｇを含む原料と、を含むガスを用いて成長される。成長は、例えば、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）により行われる。Ｇａを含む原料は、例えば、ＴＭＧ（トリメチルガリウム）である。Ｍｇを含む原料は、例えば、Ｃｐ２Ｍｇ（ビスシクロペンタジエニルマグネシウム）である。図３の例では、ＴＭＧの供給量に対するＣｐ２Ｍｇの供給量の比（Ｃｐ２Ｍｇ／ＴＭＧ）は、３．７×１０－６である。図３の例では、Ｃｐ２Ｍｇの分圧は一定である。
図３に示すように、アンモニアの分圧ＰＮ（アンモニアガスの分圧）が高くなると、ＧａにおけるＭｇの濃度ＣＭｇ０が低下する。これは、アンモニアの分圧ＰＮが高くなると、ＧａＮへのＭｇの取り込まれる効率が低下することを意味する。例えば、Ｃｐ２Ｍｇの分圧が一定でも、ＧａＮに導入されるＭｇの濃度が変化する。
一般的に、Ｍｇを含むＧａＮ層を成長させた後には、成長装置の内部（例えば装置壁面など）に、Ｍｇが残留すると考えられる。このため、Ｍｇを含むＧａＮ層を成長させた後に、Ｍｇを含まないＧａＮ層を成長させると、意図せずに、残留したＭｇがＧａＮに取り込まれる場合がある。この際、Ｍｇを含まないＧａＮ層を成長させるときの条件として、Ｍｇが取り込まれやすい条件を採用すると、ＧａＮ層には意図せずにＭｇが導入される。これに対して、Ｍｇを含まないＧａＮ層を成長させるときの条件として、Ｍｇが取り込まれ難い条件を採用すると、ＧａＮ層への導入が抑制できる。
例えば、Ｍｇの取り込まれる効率を考慮する条件を採用することで、Ｍｇを含まない（またはＭｇ濃度が適切に低い）ＧａＮ層を得ることが容易になる。
一方、Ｍｇの取り込まれる効率を考慮しない場合は、意図せずにＭｇがＧａＮ層に導入される。このため、Ｍｇ濃度を適切に低くすることが困難である。この場合、例えば、成長装置内に残留したＭｇが消費されてＭｇの濃度が低くなるまでに、成長されるＧａＮ層の厚さが厚くなる。または、Ｍｇの濃度を低くなることは困難である。
例えば、Ｍｇの取り込まれる効率を考慮する条件を採用することで、Ｍｇを含まない（またはＭｇ濃度が適切に低い）ＧａＮ層を得ることが容易になる。
図４（ａ）～図４（ｄ）は、半導体装置の製造方法を例示する模式的断面図である。
図４に示すように、基板１０ｓ準備する。例えば、基板１０ｓの上に第３半導体層３０が形成されても良い。基板１０ｓの上に（この例では第３半導体層３０）の上に、第１領域１１を形成する。第１領域１１は、ガリウムを含む原料と、アンモニアと、マグネシウムを含む原料と、を含む第１ガスを用いて形成される。第１領域１１の形成において、アンモニアの分圧ＰＮは第１分圧である。第１分圧は、比較的低い。第１分圧は、例えば、５ｋＰａ以上１５ｋＰａ以下である。
図４（ｂ）に示すように、第１領域１１の形成の後に、第２領域１２を形成する。第２領域１２は、ガリウムを含む原料と、アンモニアと、を含む第２ガスを用いて形成される。第３領域１３の形成においてマグネシウムを含む原料は供給されない。第２領域１２の形成において、アンモニアの分圧ＰＮは第２分圧である。第２分圧は、第１分圧よりも高い。第２分圧は、３５ｋＰａ以上６５ｋＰａ以下である。第２分圧は、３６ｋＰａ以上６０ｋＰａ以下でもよい。第２分圧が高いので処理装置にＭｇが残留していても、第２領域１２には、Ｍｇが取り込まれ難い。
図４（ｃ）に示すように、第２領域１２の形成の後に、第３領域１３を形成する。第３領域１３は、ガリウムを含む原料と、アンモニアと、を含む第３ガスを用いて形成される。第３領域１３の形成においてマグネシウムを含む原料は供給されない。第３領域１３の形成において、アンモニアの分圧ＰＮは、第３分圧である。例えば、第３分圧は、第２分圧よりも低くても良い。第３分圧は、例えば、２０ｋＰａ以上３５ｋＰａ以下である。第３領域１３の形成ときには、例えば、処理装置に残留したＭｇは少ない。このため、第３分圧は、第２分圧よりも低くても、第３領域１３には、Ｍｇが取り込まれにくい。第３分圧は、例えば、第２分圧と同じでも良い。例えば、処理装置に残留したＭｇが少ないため、Ｍｇの取り込みのより少ない第３領域１３を形成できる。
例えば、このような製造条件を用いることで、第２領域１２でＭｇの濃度がステップ状に低下するプロファイルが得やすい。
図４（ｄ）に示すように、第３領域１３の後に、アルミニウムを含む原料と、ガリウムを含む原料と、アンモニアと、を含むガスを用い、第２半導体層２０を形成する。
図５（ａ）及び図５（ｂ）は、半導体装置の特性を例示するグラフ図である。
図５（ａ）は、上記の条件で製造した第１試料ＳＰ１におけるＭｇの濃度のＳＩＭＳ（Secondary Ion Mass Spectrometry）分析結果を例示している。第１試料ＳＰ１の製造において、第２分圧は、第１分圧よりも高い。第３分圧は、第２分圧よりも低く、第１分圧よりも高い。
図５（ｂ）は、第２試料ＳＰ２におけるＭｇの濃度のＳＩＭＳ分析結果を例示している。第２試料ＳＰ２の製造において、第２分圧は、第１分圧と同じである。第３分圧は、第１分圧と同じである。従って、第２試料ＳＰ２においては、第２領域１２及び第３領域１３の区別は存在しない。便宜的に、第１試料ＳＰ１における第２領域１２及び第３領域１３のそれぞれに対応する領域を、第２試料ＳＰ２における第２領域１２及び第３領域１３と見なす。
図５（ａ）及び図５（ｂ）において、横軸は、Ｚ軸方向における位置ｐＺである。縦軸は、Ｍｇの濃度ＣＭｇ０である。
図５（ａ）に示すように、第１試料ＳＰ１において、第１領域１１において、Ｍｇの濃度ＣＭｇ０が高い。Ｍｇの濃度ＣＭｇ０は、第２領域１２でステップ状に低下する。第３領域１３において、Ｍｇの濃度ＣＭｇ０は低い。
図５（ｂ）に示すように、第２試料ＳＰ２において、第１領域１１、第２領域１２及び第３領域１３において、Ｍｇの濃度ＣＭｇ０が高い。Ｍｇの濃度ＣＭｇ０が実質的に低下しない。これは、第２分圧が第１分圧と同じであるため、処理装置に残留したＭｇがＧａＮ中に取り込まれたことが原因であると考えられる。例えば、第３分圧が第１分圧と同じであるため、処理装置に残留したＭｇがＧａＮ中に取り込まれたことが原因であると考えられる。第２試料ＳＰ２においては、第３領域１３に対応する部分において、Ｍｇの濃度ＣＭｇ０が高いため、第２試料ＳＰ２の構成を用いたトランジスタにおいて電子移動度が低い。例えば、トランジスタのオン抵抗が高い。
このような第１試料ＳＰ１を用いて形成されたトランジスタの特性の例について説明する。
図６は、半導体装置の特性を例示するグラフ図である。
図６は、第１試料ＳＰ１の条件（第２分圧が第１分圧よりも高い）で形成されたトランジスタの特性を例示している。この図には、第３領域１３の厚さｔ３が異なる複数の試料の測定結果が示されている。これらの図の横軸は、第３領域１３の厚さｔ３（ｎｍ）である。縦軸は、しきい値電圧Ｖｔｈ（Ｖ）である。
図６に示すように、第１試料ＳＰ１の条件においては、第３領域１３の厚さｔ３が厚くなると、しきい値電圧Ｖｔｈは実質的に一定になる。例えば、第３領域１３の厚さｔ３が変動しても、安定したしきい値が得られる。
実施形態においては、例えば、上記の第１試料ＳＰ１の条件が採用されることが好ましい。これにより、第２領域１２において、Ｍｇの濃度ＣＭｇ０が高い変化率でステップ状に変化する。これにより、第３領域１３の厚さｔ３が変動しても、安定して高いしきい値電圧Ｖｔｈが得られる。例えば、ノーマリ―オフ動作が安定して得られる。例えば、厚さの変動の許容幅を拡大できる。しきい値電圧Ｖｔｈが高い実用的な半導体装置を適用できる。これにより、特性を向上できる半導体装置を提供できる。
図２に示すように、実施形態において、第３領域１３におけるＭｇの濃度（第３濃度）は、第１向き（＋Ｚ向き）に沿って低下しても良い。これにより、Ｍｇに起因する電子の散乱が低減され、高い電子移動度が得やすい。例えば、第２半導体層２０と第３領域１３との界面に形成される２次元電子ガスにおいて、高い電子移動度が得やすい。
図２に示すように、例えば、第１向き（＋Ｚ向き）に沿った位置ｐＺの変化に対する、第１領域１１におけるＭｇの濃度（第１濃度）の対数の第１変化率は、第１向き（＋Ｚ向き）に沿った位置ｐＺの変化に対する、第３領域１３におけるＭｇの濃度（第３濃度）の対数の変化率（第３変化率）よりも低い。
実施形態において、例えば、第３濃度（第３領域１３におけるＭｇの濃度ＣＭｇ０）の第３領域１３における平均値は、第１濃度（第１領域１１におけるＭｇの濃度ＣＭｇ０）の前記第１領域における平均値の１／１０以下である。第３濃度の平均値が低いことで、例えば、高い電子移動度が得やすい。
第３濃度の第３領域１３における平均値は、例えば、５×１０１６／ｃｍ３以下である。第３濃度の第３領域１３における平均値は、例えば、２×１０１６／ｃｍ３以下でも良い。第３濃度の第３領域１３における平均値は、例えば、１×１０１６／ｃｍ３以下でも良い。
実施形態において、例えば、第１濃度（第１領域１１におけるＭｇの濃度ＣＭｇ０）の第１領域１１における平均値は、例えば、５×１０１６／ｃｍ３以上である。第１濃度の第１領域１１における平均値は、例えば、１×１０１９／ｃｍ３以下でも良い。第１領域１１における第１濃度の平均値は、例えば、５×１０１８／ｃｍ３以下でも良い。
実施形態において、第１半導体層１０は炭素を含んでも良い。以下、第１半導体層１０における炭素の濃度のプロファイルの例について説明する。
図７は、第１実施形態に係る半導体装置を例示するグラフ図である。
図７の横軸は、Ｚ軸方向に沿った位置ｐＺである。グラフにおいて、右から左への向きが、第１向き（＋Ｚ向き）に対応する。図７の縦軸は、炭素濃度の対数ＣＣである。図７には、第１領域１１における炭素の濃度の対数ＣＣ１、第２領域１２における炭素の対数ＣＣ２、及び、第３領域１３における炭素の濃度の対数ＣＣ３が示されている。
図７に示すように、第３領域１３における炭素の濃度（対数ＣＣ３）は、第２領域１２における炭素の濃度（対数ＣＣ２）よりも高い。または、第３領域１３は炭素を含み、第２領域１２は炭素を含まなくても良い。
例えば、第３領域１３に炭素が取り込まれることで、第３領域１３にＭｇが取り込まれることが抑制できる。例えば、ｐ形領域においては、炭素は、ｎ形不純物として機能する。例えば、炭素は、Ｍｇのｐ形不純物としての機能を抑制する。例えば、第３領域１３に炭素が存在することで、Ｍｇを補償することができる。
第２領域１２における炭素の濃度が低いことで、例えば、Ｍｇの濃度を高い変化率でステップ状に変化することができる。例えば、しきい値電圧の制御性が向上し、安定したしきい値が得られ易くなる。
例えば、第３領域１３における炭素の濃度は、３×１０１６／ｃｍ３以上５×１０１７／ｃｍ３以下である。これにより、例えば、第３領域１３におけるＭｇの濃度を制御することが容易になる。
例えば、第２領域１２における炭素の濃度は、２×１０１５／ｃｍ３以上２×１０１６／ｃｍ３以下である。これにより、例えば、Ｍｇの濃度を高い変化率でステップ状に変化することができる。例えば、しきい値電圧の制御性が向上し、安定したしきい値が得られ易くなる。
図７に示すように、１つの例において、第１領域１１における炭素の濃度は、第３領域１３における炭素の濃度よりも低い。第１領域１１における炭素の濃度が低いことで、例えば、第１領域１１において、Ｍｇのｐ形導電性の機能が効果的に得られる。第１領域１１は、炭素を実質的に含まなくても良い。
例えば、第１領域１１における炭素の濃度は、第２領域１２における炭素の濃度よりも低くても良い。例えば、第１領域１１における炭素の濃度は、１×１０１４／ｃｍ３以上２×１０１６／ｃｍ３以下である。第１領域１１における炭素の濃度は、１×１０１４／ｃｍ３以上９×１０１５／ｃｍ３以下でも良い。
図８（ａ）及び図８（ｂ）は、半導体装置の特性を例示するグラフ図である。
図８（ａ）は、第１試料ＳＰ１における炭素の濃度のＳＩＭＳ分析結果を例示している。既に説明したように、第１試料ＳＰ１の製造において、第２分圧は、第１分圧よりも高い。第１試料ＳＰ１において、第３分圧は、第１分圧よりも高い。図８（ｂ）は、上記の第２試料ＳＰ２に対応する。第２試料ＳＰ２の製造において、第２分圧は、第１分圧と同じであり、第３分圧は、第１分圧と同じである。
図８（ａ）に示すように、第１試料ＳＰ１において、第２領域１２における炭素の濃度は、第１領域１１における炭素の濃度よりも高い。第１試料ＳＰ１において、第３領域１３における炭素の濃度は、第２領域１２における炭素の濃度よりも高い。第１試料ＳＰ１において、第２領域１２における炭素の濃度は、第１領域１１における炭素の濃度よりも高く、第３領域１３における炭素の濃度よりも低い。
上記の第１試料ＳＰ１においては、第３分圧は、第２分圧よりも低い。第３分圧が第２分圧よりも低いと、炭素が取り込まれ易いと考えられる。第３分圧を第２分圧よりも低くすることで、第３領域１３に炭素が取り込まれやすくなると考えられる。
このように、実施形態に係る半導体装置は、基板１０ｓと、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含みマグネシウムを含む第１半導体層１０と、を含む。第１半導体層１０は、第１領域１１、第２領域１２及び第３領域１３を含む。第１領域１１は、基板１０ｓと第３領域１３との間にある。第２領域１２は、第１領域１１と第３領域１３との間にある。第１領域１１におけるマグネシウムの濃度ＣＭｇ０は、第３領域１３におけるマグネシウムの濃度ＣＭｇ０よりも高い。第２領域１２におけるマグネシウムの濃度ＣＭｇ０は、基板から第１半導体層１０への第１向き（＋Ｚ向き）に沿って低下する。第３領域１３は炭素を含み、第２領域１２は炭素を含まない。または、第３領域１３における炭素の濃度は、第２領域１２における炭素の濃度よりも高い。
図９は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図９に示すように、実施形態に係る半導体装置１２０は、基板１０ｓ、第１半導体層１０及び第２半導体層２０に加えて、第１電極５１、第２電極５２及び第３電極５３を含む。この例では、半導体装置１２０は、第３半導体層３０を含む。半導体装置１２０において、基板１０ｓ、第１半導体層１０、第２半導体層２０及び第３半導体層３０の構成は、半導体装置１１０のそれらの構成と同じで良い。以下、電極の例について説明する。
図９に示すように、第１半導体層１０の一部１０ａから第１電極５１への方向は、第１向き（＋Ｚ向き）に沿う。第１半導体層１０の別の一部１０ｂから第２電極５２への方向は、第１向き（＋Ｚ向き）に沿う。第１電極５１から第２電極５２への第２方向は、第１向きと交差する。第２方向は、例えば、Ｘ軸方向である。第３電極５３の第２方向における位置は、第１電極５１の第２方向における位置と、第２電極５２の第２方向における位置と、の間にある。
例えば、この例では、第１半導体層１０の一部１０ｃと、第３電極５３と、の間に第２半導体層２０の一部がある。第２半導体層２０と第３電極５３との間に絶縁膜８０がある。
第１電極５１は、例えば、ソース電極として機能する。第２電極５２は、例えば、ドレイン電極として機能する。第３電極５３は、例えば、ゲート電極として機能する。半導体装置１２０は、例えば、ＨＥＭＴ（High Electron Mobility Transistor）である。
図１０及び図１１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１０及び図１１に示すように、実施形態に係る半導体装置１２１及び１２２も、基板１０ｓ、第１半導体層１０、第２半導体層２０、第１電極５１、第２電極５２、第３電極５３及び絶縁膜８０を含む。
半導体装置１２１及び１２２においては、第３電極５３の少なくとも一部から第２半導体層２０への方向は、Ｘ軸方向に沿う。半導体装置１２１及び１２２は、例えば、リセス形のゲート電極を有する。半導体装置１２１においては、第３電極５３の少なくとも一部から第２半導体層２０の一部への方向は、Ｘ軸方向に沿う。半導体装置１２２においては、第３電極５３の少なくとも一部から第１半導体層１０の一部への方向は、Ｘ軸方向に沿う。
半導体装置１２０、１２１及び１２２においては、第１半導体層１０は、上記の、第１領域１１、第２領域１２及び第３領域１３を含む。これにより、例えば、安定したしきい値電圧Ｖｔｈが得られる。
（第２実施形態）
第２実施形態は、半導体装置の製造方法に係る。
図１２（ａ）及び図１２（ｂ）は、第２実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図１２（ａ）に示すように、製造方法において、基板１０ｓを準備する（ステップＳ１００）。基板１０ｓに第３半導体層３０が設けられても良い。
基板１０ｓに、第１半導体層１０を形成する（ステップＳ１１０）。第１半導体層１０は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含みマグネシウムを含む。第１半導体層１０の形成は、ガリウムを含む原料と、アンモニアと、マグネシウムを含む原料と、を含むガスを用いて行われる。
図１２（ａ）に示すように、さらに第２半導体層２０を形成しても良い（ステップＳ１２０）。
図１２（ｂ）は、第１半導体層１０の形成を例示している。図１２（ｂ）に示すように、第１半導体層１０の形成（ステップＳ１１０）は、第１領域１１の形成（ステップＳ１１１）、第２領域１２の形成（ステップＳ１１２）、及び、第３領域１３の形成（ステップＳ１１３）を含む。
第１領域１１の形成においては、ガリウムを含む原料と、アンモニアと、マグネシウムを含む原料と、を含む第１ガスを用い、アンモニアの第１分圧で第１領域１１を形成する。
第２領域１２の形成は、第１領域１１の形成の後に行われる。第２領域１２の形成においては、ガリウムを含む原料と、アンモニアと、を含む第２ガスを用い、アンモニアの第２分圧で第２領域１２を形成する。第２分圧は、第１分圧よりも高い。
第３領域１３の形成は、第２領域１２の形成の後に行われる。第３領域１３の形成においては、ガリウムを含む原料と、アンモニアと、を含む第３ガスを用い、アンモニアの第３分圧で第３領域１３を形成する。１つの例において、第３分圧は、第２分圧よりも低い。別の１つの例において、第３分圧は、第２分圧と同じである。
実施形態に係る製造方法においては、第２分圧は第１分圧よりも高い。これにより、第２領域１２において、Ｍｇの濃度を高い変化率で（ステップ状に）低下させることができる。一方、第３分圧は、第２分圧以下である。これにより、第３領域１３において、Ｍｇ濃度の変化を小さくできる。これにより、例えば、しきい値電圧Ｖｔｈの変動が抑制できる。実施形態においては、特性を向上できる半導体装置の製造方法が提供できる。
実施形態において、第１分圧は、例えば、５ｋＰａ以上１５ｋＰａ以下である。第２分圧は、例えば、３６ｋＰａ以上６０ｋＰａ以下である。第３分圧は、例えば、２０ｋＰａ以上３５ｋＰａ以下である。
実施形態において、基板１０ｓは、例えば、シリコンを含む。基板１０ｓは、例えば、サファイア、ＳｉＣまたはＧａＮを含んでも良い。第３半導体層３０は、例えば、ＡｌＮを含む。第３半導体層３０は、例えば、複数のＡｌＧａＮが積層された積層体を含んでも良い。第３半導体層３０は、例えば、ＧａＮ層とＡｌＮ層とが周期的に積層された超格子構造を含んでも良い。
実施形態によれば、特性を向上できる半導体装置及びその製造方法を提供できる。
実施形態において「窒化物半導体」は、ＢｘＩｎｙＡｌｚＧａ１－ｘ－ｙ－ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含む。上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる基板、半導体層、電極及び絶縁膜などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１半導体層、 １０ａ～１０ｃ…一部、 １０ｓ…基板、 １１～１３…第１～第３領域、 ２０…第２半導体層、 ３０…第３半導体層、 ５１～５３…第１～第３電極、 ８０…絶縁膜、 １１０、１２０、１２１、１２２…半導体装置、 ＣＣ、ＣＣ１、ＣＣ２、ＣＣ３…対数、 ＣＭｇ…対数、 ＣＭｇ０…濃度、 ＣＭｇ１、ＣＭｇ２、ＣＭｇ３、ＣＭｇ２０…対数、 ＰＮ…分圧、 ＳＰ１、ＳＰ２…第１、第２試料、 Ｖｔｈ…しきい値電圧、 ｐ１、ｐ２、ｐ３…点、 ｐＺ…位置、 ｔ１、ｔ２、ｔ３、ｔ２０…厚さ
１つの例において、第１領域１１の厚さｔ１（第１向きに沿った厚さ）は、１００ｎｍ以上１０００ｎｍ以下である。１つの例において、第２領域１２の厚さｔ２（第１向きに沿った厚さ）は、５ｎｍ以上２００ｎｍ以下である。１つの例において、第３領域１３の厚さｔ３（第１向きに沿った厚さ）は、１０ｎｍ以上１０００ｎｍ以下である。第１厚さｔ１は、Ｚ軸方向に沿った第１領域１１の厚さである。第２厚さｔ２、は、Ｚ軸方向に沿った第２領域１２の厚さである。第３厚さｔ３、は、Ｚ軸方向に沿った第３領域１３の厚さである。
図２に示すように、マグネシウム濃度の変化を、Ｚ軸方向に沿った位置ｐＺ（ｎｍ）に対応する横軸と、マグネシウム濃度の対数ＣＭｇ（単位：／ｃｍ３）に対応する縦軸と、により表すことができる。この場合において、第２変化率ΔＣＭｇ２は、例えば、図２の点ｐ１におけるマグネシウム濃度と、図２の点ｐ３におけるマグネシウム濃度と、で表される。図２の点ｐ１は、第１領域１１と第２領域１２との境界の位置に対応する。図２の点ｐ３は、第２領域１２と第３領域１３との境界の位置に対応する。点ｐ１におけるマグネシウム濃度の対数をＣＭｇ（ｐ１）（単位：／ｃｍ３）とする。点ｐ３におけるマグネシウムの濃度の対数をＣＭｇ（ｐ３）（単位：／ｃｍ３）とする。点ｐ１のＺ軸方向に沿った位置をｐＺ（ｐ１）（単位：ｎｍ）とする。点ｐ３のＺ軸方向に沿った位置をｐＺ（ｐ３）（単位：ｎｍ）とする。
第３変化率ΔＣＭｇ３は、例えば、図２の点ｐ２におけるマグネシウム濃度と、図２の点ｐ３におけるマグネシウム濃度と、で表される。図２の点ｐ２は、第３領域１３と第２半導体層２０との境界の位置に対応する。点ｐ２におけるマグネシウム濃度の対数をＣＭｇ（ｐ２）（単位：／ｃｍ３）とする。点ｐ２のＺ軸方向に沿った位置をｐＺ（ｐ２）（単位：ｎｍ）とする。

Claims (14)

  1. 基板と、
    Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含みマグネシウムを含む第１半導体層と、
    を備え、
    前記第１半導体層は、第１領域、第２領域及び第３領域を含み、
    前記第１領域は、前記基板と前記第３領域との間にあり、
    前記第２領域は、前記第１領域と前記第３領域との間にあり、
    前記第１領域におけるマグネシウムの第１濃度は、前記第３領域におけるマグネシウムの第３濃度よりも高く、
    前記第２領域におけるマグネシウムの第２濃度は、前記基板から前記第１半導体層への第１向きに沿って低下し、
    前記第１領域は炭素を含まない、または、
    前記第１領域における炭素の濃度は、前記第３領域における炭素の前記濃度よりも低い、半導体装置。
  2. 前記第３濃度は、前記第１向きに沿って低下する、請求項１記載の半導体装置。
  3. 前記第１向きに沿った位置の変化に対する前記第１濃度の対数の第１変化率は、前記第１向きに沿った位置の変化に対する前記第３濃度の対数の第３変化率よりも低い、請求項１または２に記載の半導体装置。
  4. 前記第３領域は炭素を含み前記第２領域は炭素を含まない、または、
    前記第３領域における炭素の濃度は、前記第２領域における炭素の濃度よりも高い、請求項１～３のいずれか１つに記載の半導体装置。
  5. 前記第３領域における炭素の前記濃度は、３×１０１６／ｃｍ３以上５×１０１７／ｃｍ３以下であり、
    前記第２領域における炭素の前記濃度は、２×１０１５／ｃｍ３以上２×１０１６／ｃｍ３以下である、請求項４記載の半導体装置。
  6. 前記第１領域における炭素の濃度は、前記第２領域における炭素の前記濃度よりも低い、請求項１～５のいずれか１つに記載の半導体装置。
  7. 前記第１領域における炭素の前記濃度は、１×１０１４／ｃｍ３以上２×１０１６／ｃｍ３以下である、請求項１～５のいずれか１つに記載の半導体装置。
  8. （ｌｏｇ１０（１／ｃｍ３)）／ｎｍの単位において、前記第１向きに沿った位置の変化に対する前記第２濃度の対数の第２変化率は、０．０１以上０．２以下である、請求項１～７のいずれか１つに記載の半導体装置。
  9. （ｌｏｇ１０（１／ｃｍ３)）／ｎｍの単位において、前記第３変化率は、０．０００１以上０．００２以下である、請求項３に記載の半導体装置。
  10. 前記第３領域の前記第１向きに沿った厚さは、１０ｎｍ以上１０００ｎｍ以下である、請求項１～９のいずれか１つに記載の半導体装置。
  11. 前記第２領域の前記第１向きに沿った厚さは、５ｎｍ以上２００ｎｍ以下である、請求項１～１０のいずれか１つに記載の半導体装置。
  12. 前記第３濃度の前記第３領域における平均値は、前記第１濃度の前記第１領域における平均値の１／１０以下である、請求項１～１１のいずれか１つに記載の半導体装置。
  13. 前記第３濃度の前記第３領域における平均値は、５×１０１６／ｃｍ３以下である、請求項１～１１のいずれか１つに記載の半導体装置。
  14. 前記第１濃度の前記第１領域における平均値は、５×１０１６／ｃｍ３以上、５×１０１８／ｃｍ３以下である、請求項１～１２のいずれか１つに記載の半導体装置。
JP2023023566A 2020-01-20 2023-02-17 半導体装置及びその製造方法 Active JP7506207B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023023566A JP7506207B2 (ja) 2020-01-20 2023-02-17 半導体装置及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020006880A JP7398968B2 (ja) 2020-01-20 2020-01-20 半導体装置及びその製造方法
JP2023023566A JP7506207B2 (ja) 2020-01-20 2023-02-17 半導体装置及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020006880A Division JP7398968B2 (ja) 2020-01-20 2020-01-20 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2023056037A true JP2023056037A (ja) 2023-04-18
JP7506207B2 JP7506207B2 (ja) 2024-06-25

Family

ID=76857347

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020006880A Active JP7398968B2 (ja) 2020-01-20 2020-01-20 半導体装置及びその製造方法
JP2023023566A Active JP7506207B2 (ja) 2020-01-20 2023-02-17 半導体装置及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020006880A Active JP7398968B2 (ja) 2020-01-20 2020-01-20 半導体装置及びその製造方法

Country Status (2)

Country Link
US (3) US11581407B2 (ja)
JP (2) JP7398968B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7398968B2 (ja) * 2020-01-20 2023-12-15 株式会社東芝 半導体装置及びその製造方法
JP7164827B1 (ja) 2021-07-09 2022-11-02 ダイキン工業株式会社 通信アダプタ
JP2023026838A (ja) * 2021-08-16 2023-03-01 株式会社東芝 窒化物半導体、半導体装置及び窒化物半導体の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311913A (ja) * 2003-04-02 2004-11-04 Sumitomo Electric Ind Ltd 窒化物系半導体エピタキシャル基板、その製造方法、及びｈｅｍｔ用基板
WO2016039177A1 (ja) * 2014-09-09 2016-03-17 シャープ株式会社 窒化物半導体積層体の製造方法および窒化物半導体積層体
US20160293709A1 (en) * 2015-03-31 2016-10-06 Renesas Electronics Corporation Semiconductor device and method of manufacturing the semiconductor device
JP2018041878A (ja) * 2016-09-08 2018-03-15 富士電機株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3408413B2 (ja) 1998-03-06 2003-05-19 松下電器産業株式会社 半導体の製造方法及び半導体装置
JP4728582B2 (ja) 2004-02-18 2011-07-20 古河電気工業株式会社 高電子移動度トランジスタ
JP5064824B2 (ja) 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP5325534B2 (ja) 2008-10-29 2013-10-23 株式会社東芝 窒化物半導体素子
JP5653607B2 (ja) 2008-11-26 2015-01-14 古河電気工業株式会社 ＧａＮ系電界効果トランジスタおよびその製造方法
EP2565942B1 (en) 2010-04-28 2018-10-24 Panasonic Intellectual Property Management Co., Ltd. Nitride-type semiconductor element
JP2012033575A (ja) 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP2012099706A (ja) 2010-11-04 2012-05-24 Panasonic Corp 窒化物半導体装置
JP6174874B2 (ja) 2013-03-15 2017-08-02 ルネサスエレクトロニクス株式会社 半導体装置
JP2015115371A (ja) 2013-12-09 2015-06-22 古河電気工業株式会社 窒化物半導体装置およびその製造方法、並びに電界効果トランジスタおよびダイオード
JP6233476B2 (ja) 2016-09-07 2017-11-22 富士通株式会社 化合物半導体装置
JP2018121001A (ja) 2017-01-27 2018-08-02 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US11316041B2 (en) 2017-11-20 2022-04-26 Rohm Co., Ltd. Semiconductor device
JP7398968B2 (ja) * 2020-01-20 2023-12-15 株式会社東芝 半導体装置及びその製造方法
JP7261196B2 (ja) * 2020-04-06 2023-04-19 株式会社東芝 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311913A (ja) * 2003-04-02 2004-11-04 Sumitomo Electric Ind Ltd 窒化物系半導体エピタキシャル基板、その製造方法、及びｈｅｍｔ用基板
WO2016039177A1 (ja) * 2014-09-09 2016-03-17 シャープ株式会社 窒化物半導体積層体の製造方法および窒化物半導体積層体
CN106688084A (zh) * 2014-09-09 2017-05-17 夏普株式会社 氮化物半导体层叠体的制造方法和氮化物半导体层叠体
US20170256407A1 (en) * 2014-09-09 2017-09-07 Sharp Kabushiki Kaisha Method for producing nitride semiconductor stacked body and nitride semiconductor stacked body
US20160293709A1 (en) * 2015-03-31 2016-10-06 Renesas Electronics Corporation Semiconductor device and method of manufacturing the semiconductor device
CN106024879A (zh) * 2015-03-31 2016-10-12 瑞萨电子株式会社 半导体器件和制造半导体器件的方法
JP2016192460A (ja) * 2015-03-31 2016-11-10 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2018041878A (ja) * 2016-09-08 2018-03-15 富士電機株式会社 半導体装置の製造方法および半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
朴 冠錫 他: "MOCVDによるGaN基板上への低C不純物濃度のGaN単膜成長", 応用物理学会春季学術講演会, vol. 62, JPN7023004791, 11 March 2015 (2015-03-11), JP, pages 16 - 4, ISSN: 0005217846 *

Also Published As

Publication number Publication date
US11581407B2 (en) 2023-02-14
US12094934B2 (en) 2024-09-17
US20230073529A1 (en) 2023-03-09
US11817483B2 (en) 2023-11-14
JP7506207B2 (ja) 2024-06-25
US20240014273A1 (en) 2024-01-11
JP2021114548A (ja) 2021-08-05
JP7398968B2 (ja) 2023-12-15
US20210226016A1 (en) 2021-07-22

Similar Documents

Publication Publication Date Title
US11594413B2 (en) Semiconductor structure having sets of III-V compound layers and method of forming
JP7506207B2 (ja) 半導体装置及びその製造方法
US7812371B2 (en) GaN based semiconductor element
US8093626B2 (en) Normally-off field effect transistor using III-nitride semiconductor and method for manufacturing such transistor
US7485512B2 (en) Method of manufacturing an adaptive AIGaN buffer layer
US8330187B2 (en) GaN-based field effect transistor
CN110875387B (zh) 半导体器件和用于形成半导体器件的方法
JP2007251144A (ja) 半導体素子
JP6539128B2 (ja) 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
US11699724B2 (en) Semiconductor device
US11329148B2 (en) Semiconductor device having doped seed layer and method of manufacturing the same
US9455341B2 (en) Transistor having a back-barrier layer and method of making the same
JP2017514316A (ja) ヘテロ接合電界効果トランジスタ
US10461159B2 (en) Method of manufacturing semiconductor device and the semiconductor device
US8901609B1 (en) Transistor having doped substrate and method of making the same
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP2011077400A (ja) ヘテロ接合トランジスタ、及びヘテロ接合トランジスタを作製する方法
US11955520B2 (en) Nitride semiconductor with multiple nitride regions of different impurity concentrations, wafer, semiconductor device and method for manufacturing the same
EP4220735A1 (en) Enhancement-mode hemt and manufacturing process of the same
CN115513277A (zh) 半导体装置以及半导体装置的制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230303

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240613