JP2023026349A - 成形パッケージを有する電子構成要素 - Google Patents

成形パッケージを有する電子構成要素 Download PDF

Info

Publication number
JP2023026349A
JP2023026349A JP2022122969A JP2022122969A JP2023026349A JP 2023026349 A JP2023026349 A JP 2023026349A JP 2022122969 A JP2022122969 A JP 2022122969A JP 2022122969 A JP2022122969 A JP 2022122969A JP 2023026349 A JP2023026349 A JP 2023026349A
Authority
JP
Japan
Prior art keywords
plane
coordinate
pad
support
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022122969A
Other languages
English (en)
Other versions
JP7392777B2 (ja
Inventor
カイヤ キンモ・
Kaija Kimmo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JP2023026349A publication Critical patent/JP2023026349A/ja
Application granted granted Critical
Publication of JP7392777B2 publication Critical patent/JP7392777B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】熱応力の影響を受けにくい電子構成要素及び電子構成要素を製造する方法を提供する。【解決手段】プラスチックパッケージ２４１／２４２と、パッケージの内側にある電子チップ２３１と、を備える電子構成要素であって、金属製のダイパッド２１１と、ダイパッド２１１からプラスチックパッケージの側面２５３のうちの１つの上の第１の支持点２７１まで延在する金属製の第１の支持構造２１２と、金属製の対向パッド２２１と、対向パッド２２１からプラスチックパッケージの側面のうちの１つの上の第２の支持点２７２まで延在する金属製の第２の支持構造２２２と、を備える。【選択図】図２ａ

Description

本開示は、電子構成要素に関し、特に、チップが実装面に取り付けられ、次いで、成形ハウジングによって囲まれるパッケージ電子構成要素に関する。
電子構成要素は、基板上に複数のチップを作製し、次いで、チップを互いに分離することによって作製されることが多い。次いで、各チップは、チップが周囲環境から保護される筐体を形成する保護パッケージ内に配置することができる。チップは、筐体の内部のパッドに取り付けることができ、筐体の外側に延在するコンタクト要素に電気的に接続することができる。チップ、パッケージ、及びコンタクト要素は、使用のために回路基板に実装することができる電子構成要素を形成する。
電子チップをパッケージングする１つの方法は、チップを、リードフレームと呼ばれ得る可鍛性平面シートから形成されたダイパッドに取り付けることである。図１ａは、従来技術から知られている電子構成要素を概略的に示す。リードフレーム１１は、チップ１３１を実装することができるダイパッド１１１を形成する領域を含むように、エッチング及びスタンピング方法によってパターニングすることができる。パターン化リードフレーム１１はまた、ダイパッド１１１がリードフレーム１１の平面から垂直方向にオフセットされることを可能にする１つ又は複数の支持構造１１２を含むこともできる。この平面は、図１ａでは１９１として示されている。チップ１３１をパッケージの外部に電気的に接続することができるコンタクト要素１１３も、リードフレーム１１内に形成することができる。
図１ｂは、リードフレーム平面を示す。チップ１３１がダイパッド１１１に取り付けられて接続されると、プラスチックパッケージの２つの半体１４１～１４２を、例えば、パッケージの側壁が図１ｂの破線１５で示される領域に形成されるように、リードフレーム１１の対向する両側に成形することができる。次いで、支持構造１１２及びコンタクト要素１１３を周囲のリードフレーム１１の主要部分から解放することによって、成形パッケージを周囲のリードフレーム１１から解放することができる。支持構造が解放される点は、支持点１７１と呼ばれ得る。これにより、ダイパッド１１１上に載置されたチップ１３１を、電子構成要素のパッケージ壁の内側に封入することができる。コンタクト要素１１３は、それらが電気回路に接続され得るように、パッケージ壁を通って延在することができる。
米国特許第６８１８９７３号明細書及び米国特許第５１５７４８０号明細書は、リードフレームが使用されて構成要素の中心からオフセットされたダイパッドが形成された電気構成要素を開示している。この配置構成に関する一般的な問題は、ダイパッドによって形成された構造と構成要素内部の支持構造とが構成要素の中心に対して非対称であることである。パッケージは、この非対称性及び構成要素の様々な部分における熱膨張係数の差に起因する熱応力によって変形されるおそれがある。
米国特許第６８１８９７３号明細書 米国特許第５１５７４８０号明細書
本開示の目的は、上記の欠点を軽減する方法及び装置を提供することである。
本開示の目的は、独立請求項に述べられている事項を特徴とする方法及び構成によって達成される。本開示の好ましい実施形態が、従属請求項に開示されている。
本開示は、互いに積み重ねられた２つのリードフレームを利用するという着想に基づいている。第１のリードフレームはダイパッドを含み、第２のリードフレームは対向パッドを含む。第１のリードフレーム及び第２のリードフレームは、ダイパッドと対向パッドとが互いに対向するように互いの上に配置される。この方法及び配置構成の利点は、構成要素内部のパッド及び支持構造がより対称になり、したがって構成要素が熱応力の影響を受けにくくなることである。
以下において、添付の図面を参照しながら、好ましい実施形態によって、本開示をより詳細に説明する。
従来技術から知られている電子構成要素の概略図である。 従来技術から知られている電子構成要素の概略図である。 プラスチックパッケージを備える電子構成要素の断面図である。 プラスチックパッケージを備える電子構成要素の断面図である。 プラスチックパッケージを備える電子構成要素の断面図である。 プラスチックパッケージを備える電子構成要素の断面図である。 プラスチックパッケージを備える電子構成要素の断面図である。 プラスチックパッケージを備える電子構成要素の断面図である。 支持平面、ダイパッド平面、及び対向パッド平面をどのように順序付ければよいかについての選択肢を示す図である。 支持平面、ダイパッド平面、及び対向パッド平面をどのように順序付ければよいかについての選択肢を示す図である。 ２つのチップを有する構成要素を示す図である。 ２つのチップを有する構成要素を示す図である。 支持平面、ダイパッド平面、及び対向パッド平面をどのように順序付ければよいかについての他の選択肢を示す図である。 支持平面、ダイパッド平面、及び対向パッド平面をどのように順序付ければよいかについての他の選択肢を示す図である。 支持平面、ダイパッド平面、及び対向パッド平面をどのように順序付ければよいかについてのもう１つの選択肢を示す図である。 露出したパッドを示す図である。 電子構成要素を製造するための方法を示す図である。
本開示は、プラスチックパッケージと、パッケージの内側にある電気チップとを備える電子構成要素を記載する。プラスチックパッケージは、第１の表面及び第２の表面を有し、第１の表面及び第２の表面は、垂直ｚ方向において互いに対向している。プラスチックパッケージはまた、第１の表面と第２の表面との間に延在する少なくとも１つの側面を有する。
電子構成要素は、実質的に水平なダイパッド平面を画定する金属製のダイパッドを備える。金属製の第１の支持構造は、ダイパッドからプラスチックパッケージの少なくとも１つの側面上の第１の支持点まで延在する。第１の支持構造は、プラスチックパッケージ内に少なくとも部分的に埋め込まれる。第１の支持点のｚ座標は、水平な第１の支持平面を画定する。第１の電気チップがダイパッドに取り付けられる。
電子構成要素はまた、実質的に水平な対向パッド平面を画定する金属製の対向パッドを備える。金属製の第２の支持構造は、対向パッドからプラスチックパッケージの少なくとも１つの側面上の第２の支持点まで延在する。第２の支持構造は、プラスチックパッケージ内に少なくとも部分的に埋め込まれる。第２の支持点のｚ座標は、水平な第２の支持平面を画定する。
ダイパッドは、第１のリードフレーム内に形成されてもよく、対向パッドは、第２のリードフレーム内に形成されてもよい。以下でより詳細に説明するように、第１のリードフレーム及び第２のリードフレームは、構成要素が製造されるときに互いに積み重ねることができ、構成要素は、パッケージングが完成したときに第１のリードフレーム及び第２のリードフレームの主要部分から解放することができる。したがって、リードフレームの主要部分は、完成した構成要素の一部を形成しない。
図２ａは、ダイパッド２１１及び対向パッド２２１を囲むプラスチックパッケージ２４１／２４２を備える電子構成要素の断面を示す。ダイパッドには、第１の電気チップ２３１が取り付けられている。図示の構成要素は、図２ａ及び図２ｂにおいて第１のリードフレーム２１及び第２のリードフレーム２２に取り付けられたままである。第１のリードフレーム２１及び第２のリードフレーム２２は、ここでは一致し、ｘｙ平面として示されている第１の支持平面２９１及び第２の支持平面２９２をそれぞれ画定する。ｚ方向は、ｘｙ平面に垂直な垂直方向である。ダイパッド２１１及び対向パッド２２１は、ｘｙ平面の対向する両側で垂直方向にオフセットされている。第１の支持構造２１２はダイパッド２１１を第１のリードフレーム２１に接続する。第２の支持構造２２２は対向パッド２２１を第２のリードフレーム２２に接続する。パッケージは、第１の表面２５１と、第２の表面２５２と、側面２５３とを有する。本開示を通して、少なくとも１つの側面は、図２ａの表面２５３のように、垂直方向に垂直な水平方向において互いに対向する２つの側面として示される。しかしながら、構成要素は、実際には、例えば４つの側面を有してもよく、１つのパッド（ダイパッド又は対向パッド）に取り付けられた支持構造は、これらの側面のうちの１つ、２つ、３つ、又は４つの支持点に接続されてもよい。
図２ｂは、ダイパッド２１１／対向パッド２２１及び支持構造２１２／２２２が、図２ａが示すｚ方向においてリードフレームによって画定された平面からオフセットされる前の、ｘｙ平面内の第１のリードフレーム２１又は第２のリードフレーム２２を示す。支持構造２１２／２２２が曲げられ得るオフセットステップの後、支持構造２１２／２２２は、図２ｂに２４１／２４２として示されているプラスチック型にパッドが埋め込まれるまで、対応するパッド２１１／２２１をｘｙ平面から所望の距離にある定位置に保持する。支持構造はまた、完成した構成要素の内部に構造的支持を提供する。
支持構造２１２／２２２は、図２ｂが示すように、リードフレームの本体（図２ｂではフレーム２１／２２として表される）からダイパッド２１１又は対向パッドまで第１の方向（図２ｂではｙ方向）に延在する狭いタイバーであってもよい。第１の方向に垂直な方向におけるタイバー２１２／２２２の幅は、例えば、同じ方向における対応するパッド２１１／２２１の幅の５０％未満、２０％未満、又は５％未満であってもよい。これらの選択肢は、本開示で提示されるすべての実施形態に適用される。
あるいは、支持構造は、図２ｂが示すより広くてもよい。１つのパッド（２１１又は２２１）から１つの側面２５３に接続される支持構造の数は、例えば、１～１０の範囲内であってもよい。図２ｂではパッド２１１／２２１の両側に支持構造が示されているが、１つの側面のみに接続された支持構造２１２／２２２を使用すれば十分な場合もある。これらの選択肢は、本開示で提示されるすべての実施形態に適用される。
本開示のすべての実施形態において、第１の支持構造２１２がプラスチックパッケージの側壁２５３の外面に達する点は、第１の支持点２７１と呼ばれる。第２の支持構造２７２がプラスチックパッケージの側壁２５３の外面に達する点は、それに対応して第２の支持点２７２と呼ばれる。パッケージがリードフレームから解放されると、支持構造を、これらの支持点２７１／２７２で切り離すことができ、結果、支持構造は、パッケージの外部まで延在しない（言い換えれば、図２ａのパッケージの外部まで延在するリードフレーム２１／２２の部分は除去される。）。しかしながら、支持構造の一部がパッケージ側壁２５３の外面から外側に延在するように、支持構造の一方又は両方がパッケージ壁から一定の距離を置いてリードフレームから切り離されることも可能である。その場合、第１の支持点２７１及び第２の支持点２７２は、支持構造が側壁の外面に到達する点に依然として画定される。
本開示のすべての実施形態において、製造プロセス中に第１のリードフレーム２１によって画定される平面は、第１の支持点２７１の垂直座標を規定し、それによって第１の支持平面２９１を画定する。それに対応して、製造プロセス中に第２のリードフレーム２２によって画定される平面は、第２の支持点２７２の垂直座標を規定し、それによって第２の支持平面２９２を画定する。言い換えれば、オーバーモールドプラスチックパッケージが第１のリードフレーム及び第２のリードフレームから解放されるまで、第１の支持点２７１は第１のリードフレーム２１の平面内にあり、第２の支持点２７２は第２のリードフレーム２２の平面内にある。しかしながら、以下により詳細に説明するように、第１の支持平面及び第２の支持平面は、図２ａにあるように、必ずしも常に同じ平面であるとは限らない。
上述したように、図２ｂに示すコンタクト要素２１３は、典型的には、それらがパッケージの外部に延在するように、パッケージ壁から適切な距離をおいてリードフレームの主要部分から切り離される。これにより、完成した構成要素を回路基板に実装する際に、それらを電気回路に容易に接続することができる。図２ｃは、第１のリードフレーム及び第２のリードフレームから解放された後のｘｙ投影において構成要素がどのように見えるかを示す。図２ｄは、解放された構成要素のｚｙ断面を示す。ダイパッド及び対向パッドは両方とも、図２ｄが示すように、プラスチックパッケージの内側にあってもよい。
パッケージの第１の半体２４１は、図２ａに底面として示されている第１の表面２５１を形成する。パッケージの第２の半体２４２は、上面として示されている第２の表面２５２を形成する。しかしながら、これらの表面のいずれかは、構成要素が実装されている回路基板の方を向いてもよい。これらの選択肢は、本開示で提示されるすべての実施形態に適用される。
図示のｘｙ平面は、電子構成要素が取り付けられることが意図されている平面、例えば回路基板の平面に平行であってもよい。「底」及び「上」などの単語は、本開示では、ｚ方向に互いに分離された２つの面を指すに過ぎない。それらは、構成要素が回路基板上にどのように配置されるように意図されているかについて言及しておらず、「上」面又は「底」面のいずれが回路基板に取り付けられてもよい。また、「底」、「上」、「垂直」、及び「水平」などの単語は、構成要素が製造されているとき、又は使用されているときの地球の重力場の方向に関する構成要素の向きを指すものではない。
電子チップ２３１は、例えば接着剤によってダイパッド２１１に取り付けられてもよい。電気チップ２３１の電気コンタクトは、例えばワイヤボンディングによってコンタクト要素２１３の内側部分に取り付けられてもよい。これらの選択肢は、本開示で提示されるすべての実施形態に適用される。
第１のリードフレーム２１及び第２のリードフレーム２２（及びこれらのリードフレームから製造されるパッド、支持構造、及びコンタクト要素）は、金属、例えば銅又は任意の他の可鍛性金属から作成することができる。ダイパッド又は対向パッド２１１／２２１と、パッド２１１／２２１からリードフレーム２１／２２の主要部分（図２ｂにはフレームとして示されている）まで延在するタイバー２１２／２２２と、コンタクト要素２１３とを備える、図２ｂに示されているパターンは、例えばエッチング又はスタンピングによってリードフレーム２１／２２内に形成されてもよい。次いで、ダイパッド及び対向パッドなどのパターンの選択された部分は、これらの部分をｘｙ平面から押し出して曲げるダウンセット工具を用いて、対応するリードフレームによって画定された平面からｚ方向にオフセットされてもよい。これらの製造選択肢は、本開示で提示されるすべての実施形態に適用される。
第１の支持構造２１２は、第１のリードフレーム２１の主要部分からダイパッド２１１まで延在し、パッケージ２４１／２４２がリードフレーム上に成形されるまでダイパッドを第１のリードフレーム２１に堅固に取り付けたままにする。これに対応して、第２の支持構造２２２は、第２のリードフレーム２２の主要部分から対向パッド２２１まで延在し、対向パッドを第２のリードフレーム２２に堅固に取り付けたままにする。上述したように、オーバーモールドプロセス中にダイパッドを支持するために少なくとも１つの第１の支持構造が必要であり、対向パッドを支持するために少なくとも１つの第２の支持構造が必要である。その後、第１の支持構造２１２及び第２の支持構造２２２は、パッケージが第１のリードフレーム２１及び第２のリードフレーム２２から解放されたときに構成要素の内側に残り、構成要素の上半分及び下半分に対称で剛性の支持構造を提供する。これらの選択肢は、本開示で提示されるすべての実施形態に適用される。
ダイパッド平面のｚ座標は、第１の支持平面２９１のｚ座標より小さくてもよく、第１の支持平面２９１のｚ座標は、第２の支持平面２９２のｚ座標と実質的に等しくてもよい。さらに、対向パッド平面のｚ座標は、図２ａが示すように、第２の支持平面２９２のｚ座標より大きくてもよい。
（Ｉ）ダイパッド２１１のｚ座標と第１の支持平面２９１のｚ座標との間の差（２８１）は、（ＩＩ）対向パッド２２１のｚ座標と第２の支持平面２９２のｚ座標との間の差（２８２）に等しくてもよい。しかしながら、距離２８１及び２８２は、代替的に等しくなくてもよい。
第１のリードフレームの底面及び第２のリードフレームの上面にそれぞれ成形されたプラスチックパッケージの第１の半体及び第２の半体は、構成要素のすべての要素がプラスチック材料に埋め込まれるように、構成要素の内側を充填することができる。あるいは、型は、構成要素の内部に空洞を残すように設計されてもよい。この空洞は、成形中に構成要素を囲むガス、例えば空気又は任意の他の適切なガスで充填されてもよい。空洞が存在する場合、及び空洞が存在しない場合にも、支持構造をプラスチックパッケージの側壁に埋め込むことができる。
図２ｅは、空洞２８を有する図２ｃと同じ装置を示す。図２ｆは、空洞２８をｙｚ断面で示す。空洞２８は、ダイパッドの表面から対向パッドの表面まで延在してもよいが、任意の他の高さを選択することもできる。空洞２８が存在する場合でも、一方又は両方のパッドをプラスチックパッケージに完全に埋め込むことができる。あるいは、一方又は両方のパッドは、その表面のいずれもプラスチックパッケージと接触しないように空洞内に配置されてもよい。空洞は、本開示に提示された他の図には示されていないが、この段落で言及されたすべての選択肢は、本開示に提示された任意の実施形態で実施することができる。
図３ａは、代替的な選択肢を示し、参照符号３１１～３１２，３２１～３２２，３３１，３７１～３７２及び３９１～３９２がそれぞれ図２ａの参照符号２１１～２１２，２２１～２２２，２３１，２７１～２７２及び２９１～２９２に対応する（図２ｄのように、構成要素がリードフレームから解放された後）。図３ａにおいて、ダイパッド平面のｚ座標は、ここでも、第１の支持平面３９１のｚ座標より小さく、第１の支持平面３９１のｚ座標は、第２の支持平面３９２のｚ座標と実質的に等しい。ただし、この場合、対向パッド平面のｚ座標は、第２の支持平面３９２のｚ座標に等しい。言い換えれば、対向パッド３２１は、第２のリードフレームによって画定される平面から垂直方向にオフセットされていない。しかしながら、ダイパッドは、第１のリードフレームによって画定される平面からオフセットされている。
図３ｂが示すように、構造を逆に回転させることもできる。ダイパッド平面のｚ座標は、第１の支持平面３９１のｚ座標に等しくてもよく、第１の支持平面３９１のｚ座標は、第２の支持平面３９２のｚ座標と実質的に等しくてもよい。対向パッド平面のｚ座標は、第２の支持平面３９２のｚ座標より大きくてもよい。この場合、ダイパッドは第１のリードフレームによって画定される平面からオフセットされていないが、対向パッドは第２のリードフレームによって画定される平面からオフセットされている。
図４ａ～４ｂは、電気構成要素を示し、参照符号４１１～４１２，４２１～４２２，４３１，４４１～４４２，４５１～４５２，４７１～４７２，４９１及び４９２がそれぞれ図２ａの参照符号２１１～２１２，２２１～２２２，２３１，２４１～２４２，２５１～２５２，２７１～２７２，２９１及び２９２に対応する（図２ｄのように、構成要素がリードフレームから解放された後）。構成要素はまた、対向パッドに取り付けられた第２の電気チップ４３２を備え、第１の支持点４７１は、第１の支持構造４１２が第２の支持構造４２２と電気的に接触するように第２の支持点４７２に接合されている。電気的接触は、単純に、少なくとも１つのダイパッドタイバーを少なくとも１つの対向パッドタイバーと物理的に接触させることによって達成することができる。あるいは、確実な電気的接触を容易にするために、導電性はんだ材料（例えば、スズ）、導電性コーティング（例えば、銀の層）又は導電性接着剤が、これらの２つのタイバー間の界面に被着されてもよい。
図４ａでは、第１の電気チップ４３１及び第２の電気チップ４３２は、互いに電気的に接触している第１の支持構造４１２及び第２の支持構造４２２に電気的に接続されてもよい。これにより、第１の電気チップ及び第２の電気チップの両方を含む電気回路を構成要素内に形成することができる。これは、場合によっては、構成要素のサイズの大幅な縮小を容易にすることができる。
本開示に提示される任意の他の実施形態では、第１の支持平面及び第２の支持平面が一致しない場合でも、構成要素を対向パッド４上に配置することもできる。図４ｂは、追加のコンタクト構造４６がリードフレームから形成される代替形態を示す。これらの追加のコンタクト構造は、第１のリードフレーム、第２のリードフレーム、又は両方のリードフレームから形成されてもよい。それらはパッケージの任意の側面に配置されてもよく、それらはパッケージの外側に延在してもよく、又はそれらはパッケージの外側に延在することなくパッケージの内側にのみ延在してもよい。追加のコンタクト構造は、完成したパッケージにおいて支持構造から取り外されてもよい。それらが第２のリードフレームから形成される場合、それらは任意選択的に、第１のリードフレームから形成された図２ｃの２１３などのコンタクト要素に接合されてもよい。
チップ４３１及び４３２は、例えば、ワイヤボンド４８を用いて各チップを追加のコンタクト構造４６に接続することによって、これらの追加のコンタクト構造４６を介して互いに接続することができる。これにより、２つのチップ間の電気接続の数を、追加のコンタクト構造が存在しない図４ａより多くすることができる。図４ｂに示す選択肢は、本開示で提示される任意の他の実施形態と組み合わせることができる。
第１の支持点は、第２の支持点に接合することができ、それにより、例えば、下記に説明するように電磁遮蔽を目的として第２の電気チップがデバイス内に存在しない場合であっても、第１の支持構造が第２の支持構造と電気的に接触する。
図５ａは、構成要素を示し、参照符号５１１～５１２，５２１～５２２，５３１，５７１～５７２及び５９１～５９２がそれぞれ図２ａの参照符号２１１～２１２，２２１～２２２，２３１，２７１～２７２及び２９１～２９２に対応する（図２ｄのように、構成要素がリードフレームから解放された後）。図５ａにおいて、ダイパッド平面のｚ座標は、第１の支持平面５９１のｚ座標に等しく、第１の支持平面５９１のｚ座標は、第２の支持平面５９２のｚ座標より小さく、対向パッド平面のｚ座標は、第２の支持平面５９２のｚ座標に等しい。言い換えると、第１の支持平面と第２の支持平面とは一致しない。代わりに、ダイパッド５１１及び第１の支持構造５１２は、図５ａでは構成要素の一方の側に配置され、対向パッド５２１及び第２の支持構造５２２は構成要素のもう一方の側に配置される。第１の支持平面５９１及び第２の支持平面５９２は、任意の適切なｚ座標を有することができ、それらは両方とも構成要素の同じ側に位置することさえできる。それらの両方は、例えば、その垂直中心点において構成要素と交差する水平線の上方又は下方にあり得る。
図５ｂは、ダイパッド平面のｚ座標が第１の支持平面５９１のｚ座標より小さく、第１の支持平面５９１のｚ座標が第２の支持平面５９２のｚ座標より小さく、第２の支持平面５９２のｚ座標が対向パッド平面のｚ座標より小さい、代替的な選択肢を示す。図示されていない別の代替形態は、第１の支持平面のｚ座標がダイパッド平面のｚ座標より小さくてもよく、ダイパッド平面のｚ座標が対向パッド平面のｚ座標より小さくてもよく、対向パッド平面のｚ座標が第２の支持平面のｚ座標より小さくてもよいことである。
図６は、もう１つの選択肢を示し、参照符号６１１～６１２，６２１～６２２，６３１，６７１～６７２及び６９１～６９２がそれぞれ図２ａの参照符号２１１～２１２，２２１～２２２，２３１，２７１～２７２及び２９１～２９２に対応する（図２ｄのように、構成要素がリードフレームから解放された後）。図６において、第１の支持平面６９１のｚ座標は第２の支持平面６９２のｚ座標に等しく、ダイパッド平面のｚ座標は第１の支持平面６９１のｚ座標より大きく、対向パッド平面のｚ座標はダイパッド平面のｚ座標より大きい。
別の代替形態は、第１の支持平面のｚ座標が第２の支持平面のｚ座標に等しく、対向パッド平面のｚ座標が第２の支持平面６９１のｚ座標より小さく、ダイパッド平面のｚ座標が対向パッド平面のｚ座標より小さいことである。当該オプションは別個には示されていない。
本開示に示される任意の実施形態において、ダイパッドのサイズ及び幾何学的形状は、対向パッドのサイズ及び幾何学的形状と実質的に等しくてもよく、ダイパッドは、垂直方向において対向パッドと実質的に位置整合されてもよい。実質的に対称な対向パッドによって提供される安定化効果は、典型的には、サイズ又は幾何学的形状がダイパッドのものとは著しく異なる対向パッドによって達成され得る安定化効果より良好である。それにもかかわらず、任意のサイズ及び幾何学的形状の対向パッドが、構成要素にある程度の安定化を提供することができる。
図７は、代替的な選択肢を示し、参照符号７１１，７２１，７４１～７４２，７５１～７５２及び７９１～７９２がそれぞれ図２ａの参照符号２１１，２２１，２４１～２４２，２５１～２５２及び２９１～２９２に対応する（図２ｄのように、構成要素がリードフレームから解放された後）。図７において、ダイパッド７１１はパッケージの第１の表面７５１上に露出しており、対向パッド７２１はパッケージの第２の表面７５２上に露出している。露出したパッドは、構成要素の外面に延在する。この場合、第１の支持平面７９１及び第２の支持平面７９２からのこれらのパッドの垂直オフセットは、これらの平面からの対応する成形工具の深さより大きい。あるいは、これらのパッドの一方のみが露出されてもよく、一方、他方のパッドがパッケージに埋め込まれてもよい。露出したパッドは、例えば、構成要素が実装されるときに回路基板の表面に取り付けることができ、パッケージ共振振動がチップの動作に及ぼす影響を低減することができる。露出したパッドはまた、熱伝導及び／又は電気的接触のために使用されてもよい。
第１の支持平面及び第２の支持平面は、ｚ方向において構成要素の実質的に中央に位置してもよい。第１の支持平面からダイパッドまでの垂直オフセットは、第２の支持平面から対向パッドまでの垂直オフセットに等しくてもよい。しかしながら、これらのオフセットは必ずしも等しい必要はない。
第１のリードフレーム２１及び第２のリードフレーム２２は、図２ａにおいて互いに積み重ねられて示されている。しかしながら、第１のリードフレーム及び第２のリードフレームは、代替的に、それらが互いに隣接して配置され得、それによってパズルの２つのピースのように互いに嵌合するように成形されてもよい。次いで、リードフレームは、いずれのリードフレームも他方の上にならないように、ｘｙ平面内でインターレースする。
本開示に記載された任意の実施形態において、ダイパッド及び対向パッドは両方とも、電磁放射に対するシールドとして機能することができる。対向パッド及び／又はダイパッドは、接地電位に設定されてもよい。少なくとも１つのダイパッドタイバーが少なくとも１つの対向パッドタイバーと電気的に接触している場合、対向パッド及びダイパッドの両方が、それらのいずれかを接地電位に接続することによって接地されてもよい。
本開示に記載の電子構成要素の製造方法は、少なくとも以下のステップ、すなわち、
電気チップを製造するステップと、第１のリードフレーム内に金属製のダイパッド及び金属製の第１の支持構造を準備するステップであって、結果、ダイパッドが第１の支持構造によって第１のリードフレームの主要部分に接続され、ダイパッドがダイパッド平面を画定し、第１のリードフレームが第１の支持平面を画定する、準備するステップと、電気チップをダイパッドに取り付けるステップと、
金属製の対向パッド及び金属製の第２の支持構造を第２のリードフレーム内に準備するステップであって、結果、対向パッドが第２の支持構造によって第２のリードフレームに接続され、対向パッドが対向パッド平面を画定し、第２のリードフレームが第２の支持平面を画定する、準備するステップと、
第１のリードフレーム及び第２のリードフレームを互いの上に、又は互いに隣接して配置するステップであって、結果、ダイパッド及び対向パッドが、ダイパッド平面に垂直な方向に少なくとも部分的に互いに位置整合する、配置するステップと、
プラスチックパッケージの第１の半体を上記第１のリードフレームの底面上に成形し、プラスチックパッケージの第２の半体を上記第２のリードフレームの上面上に成形するステップであって、結果、第１の支持構造及び第２の支持構造がパッケージ内に少なくとも部分的に埋め込まれる、成形するステップと、
第１の支持構造を第１のリードフレームから解放し、第２の支持構造を第２のリードフレームから解放するステップとを含む。
図８は、方法のステップを示す。電気チップ、第１のリードフレーム及び第２のリードフレームを別個の構成要素として製造することを含むステップ８１～８４は、必ずしも上記の順序で実行される必要はなく、任意の順序が使用されてもよい。第１のリードフレーム及び第２のリードフレームが第５のステップ８５において組み立てられると、第６のステップ８６及び第７のステップ８７が上記の順序で実行される。
第１のリードフレームは、底面及び上面を有してもよく、ダイパッドは、その底面から外方に延在する垂直方向において第１のリードフレームの主要部分からオフセットされてもよい。第２のリードフレームもまた、底面及び上面を有してもよく、対向パッドは、その上面から外方に延在する垂直方向において第２のリードフレームの主要部分からオフセットされてもよい。第１のリードフレーム及び第２のリードフレームが互いの上に配置される場合、第２のリードフレームの底面は、第１のリードフレームの上面上に配置されてもよい。
各リードフレームの主要部分は、ダイパッド、対向パッド、支持構造及びコンタクト要素パターンを取り囲む平面リードフレームシートの部分によって形成される。これらの主要部分は、構成要素内に支持平面を形成する表面を画定する。これらの主要部分は、図２ｂではフレームとして示されているが、実際にはこれらのパターンをはるかに超えて延在してもよい。両方のリードフレームから複数の構成要素が製造されてもよく、それにより、リードフレームは、アレイ状に配置構成された図２ｂに示すような複数のパターンを含んでもよい。
第１のリードフレーム及び第２のリードフレームが互いの上に配置されるとき、それらは、例えば図２ａに示すように配置構成される。あるいは、それらが互いに隣接して配置されるとき、それらは、上記で説明したように、パズルのピースのようにインターレースされてもよい。本開示の図では、ダイパッドがデバイスの底部に示され、対向パッドが上部に示されている。しかしながら、ダイパッドを回路基板に対向させて、又は対向パッドを回路基板に対向させて、構成要素を回路基板に実装することができる。
パッケージの第１の反対及び第２の半体がそれぞれのリードフレーム上に形成されるとき、成形ツールがリードフレームの上に配置されてもよい。ツールは溶融プラスチックで充填され、次いでこれが固化される。パッケージの両方の半分が同時に成形されてもよく、又はいずれかの半分が他方の半分の前に成形されてもよい。
図２ａ、図２ｄ、図３ａ、図３ｂ、図４ａ～図４ｂ及び図５ａ～図５ｂは、ダイパッド及び対向パッドが成形プラスチックパッケージ内に埋め込まれており、結果、パッケージの第１の表面及び第２の表面が構成要素全体の底面及び上面全体を形成している実施形態を示す。リードフレームの平面からのダイパッド／対向パッドの（もしあれば）垂直オフセットは、これらの例では、パッケージの対応する半体を形成するために使用される成形ツールの垂直深さより小さい。他方、図７では、ダイパッド７１１及び対向パッド７２１の垂直方向のオフセットは、ダイパッド及び対向パッドが露出するように、成形ツールの深さよりわずかに大きかった。言い換えれば、ダイパッド及び対向パッドは、プラスチックパッケージ内に埋め込まれてもよい。あるいは、それらの一方又は両方は、パッドの一方の面が埋め込まれ、他方の面が露出されるように、プラスチックパッケージに部分的に埋め込まれてもよい。
図２ａ～図７を参照して上述したすべての選択肢、並びにダイパッド平面、対向パッド平面、並びに第１及び第２の支持平面のｚ座標に関するすべての選択肢はまた、図８に示す方法にも適用される。この方法はまた、第２の電気チップを対向パッドに取り付けるステップを含むこともできる。さらに、本方法は、第１の接続構造が第２の接続構造と電気的に接触するように、第１の支持点を第２の支持点に接合するステップを含むことができる。パッケージの第１の半体は、ダイパッドがパッケージの第１の表面上に露出するように成形されてもよい。パッケージの第２の半体は、対向パッドがパッケージの第２の表面上に露出するように成形されてもよい。

Claims (15)

  1. プラスチックパッケージと、前記プラスチックパッケージの内側にある電気チップとを備える電子構成要素であって、前記プラスチックパッケージは、第１の表面及び第２の表面を有し、前記第１の表面及び前記第２の表面は、垂直ｚ方向において互いに対向しており、前記プラスチックパッケージはまた、前記第１の表面と前記第２の表面との間に延在する少なくとも１つの側面を有し、
    前記電子構成要素は、実質的に水平なダイパッド平面を画定する金属製のダイパッドを備え、金属製の第１の支持構造が、前記ダイパッドから前記プラスチックパッケージの前記少なくとも１つの側面上の第１の支持点まで延在しており、前記第１の支持構造は、前記プラスチックパッケージ内に少なくとも部分的に埋め込まれ、前記第１の支持点のｚ座標は、水平な第１の支持平面を画定し、第１の電気チップが前記ダイパッドに取り付けられており、
    前記電子構成要素がまた、実質的に水平な対向パッド平面を画定する金属製の対向パッドを備え、金属製の第２の支持構造が、前記対向パッドから前記プラスチックパッケージの前記少なくとも１つの側面上の第２の支持点まで延在し、前記第２の支持構造は、前記プラスチックパッケージ内に少なくとも部分的に埋め込まれ、前記第２の支持点のｚ座標は、水平な第２の支持平面を画定することを特徴とする、電子構成要素。
  2. 前記ダイパッド平面のｚ座標は、前記第１の支持平面のｚ座標より小さく、前記第１の支持平面のｚ座標は、前記第２の支持平面のｚ座標と実質的に等しいことを特徴とする、請求項１に記載の電子構成要素。
  3. 前記対向パッド平面のｚ座標は、前記第２の支持平面のｚ座標より大きいことを特徴とする、請求項２に記載の電子構成要素。
  4. （Ｉ）前記ダイパッドのｚ座標と前記第１の支持平面のｚ座標との間の差が、（ＩＩ）前記対向パッドのｚ座標と前記第２の支持平面のｚ座標との間の差に等しいことを特徴とする、請求項３に記載の電子構成要素。
  5. 前記対向パッド平面のｚ座標は、前記第２の支持平面のｚ座標に等しいことを特徴とする、請求項２に記載の電子構成要素。
  6. 前記ダイパッド平面のｚ座標は、前記第１の支持平面のｚ座標に等しく、前記第１の支持平面のｚ座標は、前記第２の支持平面のｚ座標に実質的に等しく、前記対向パッド平面のｚ座標は、前記第２の支持平面のｚ座標より大きいことを特徴とする、請求項１に記載の電子構成要素。
  7. 第２の電気チップが、前記対向パッドに取り付けられており、前記第１の支持点が、前記第１の支持構造が前記第２の支持構造と電気的に接触するように前記第２の支持点に接合されていることを特徴とする、請求項１～６のいずれか一項に記載の電子構成要素。
  8. 前記ダイパッド平面のｚ座標は、前記第１の支持平面のｚ座標に等しく、前記第１の支持平面のｚ座標は、前記第２の支持平面のｚ座標より小さく、前記対向パッド平面のｚ座標は、前記第２の支持平面のｚ座標に等しいことを特徴とする、請求項１に記載の電子構成要素。
  9. 前記第１の支持平面のｚ座標は、前記第２の支持平面のｚ座標に等しく、前記ダイパッド平面のｚ座標は、前記第１の支持平面のｚ座標より大きく、前記対向パッド平面のｚ座標は、前記ダイパッド平面のｚ座標より大きいことを特徴とする、請求項１に記載の電子構成要素。
  10. 前記ダイパッドのサイズ及び幾何学的形状は、前記対向パッドのサイズ及び幾何学的形状に実質的に等しく、前記ダイパッドは、垂直方向において前記対向パッドと実質的に位置整合されていることを特徴とする、請求項１～６又は８～９のいずれか一項に記載の電子構成要素。
  11. 前記ダイパッドが前記プラスチックパッケージの前記第１の表面上に露出していることを特徴とする、請求項１～６又は８～９のいずれか一項に記載の電子構成要素。
  12. 前記対向パッドが、前記プラスチックパッケージの前記第２の表面上に露出していることを特徴とする、請求項１～６又は８～９のいずれか一項に記載の電子構成要素。
  13. 電子構成要素を製造する方法であって、
    電気チップを製造するステップと、
    第１のリードフレーム内に金属製のダイパッド及び金属製の第１の支持構造を準備するステップであって、結果、前記ダイパッドが前記第１の支持構造によって前記第１のリードフレームの主要部分に接続され、前記ダイパッドがダイパッド平面を画定し、前記第１のリードフレームが第１の支持平面を画定する、準備するステップと、
    前記電気チップを前記ダイパッドに取り付けるステップとを含み、
    前記方法がまた、
    金属製の対向パッド及び金属製の第２の支持構造を第２のリードフレーム内に準備するステップであって、結果、前記対向パッドが前記第２の支持構造によって前記第２のリードフレームに接続され、前記対向パッドが対向パッド平面を画定し、前記第２のリードフレームが第２の支持平面を画定する、準備するステップと、
    前記第１のリードフレーム及び前記第２のリードフレームを互いの上に、又は互いに隣接して配置するステップであって、結果、前記ダイパッド及び前記対向パッドが、前記ダイパッド平面に垂直な方向に少なくとも部分的に互いに位置整合する、配置するステップと、
    プラスチックパッケージの第１の半体を前記第１のリードフレームの底面上に成形し、プラスチックパッケージの第２の半体を前記第２のリードフレームの上面上に成形するステップであって、結果、前記第１の支持構造及び前記第２の支持構造が前記プラスチックパッケージ内に少なくとも部分的に埋め込まれる、成形するステップと、
    前記第１の支持構造を前記第１のリードフレームから解放し、前記第２の支持構造を前記第２のリードフレームから解放するステップとをさらに含むことを特徴とする、方法。
  14. 前記ダイパッドが前記プラスチックパッケージの第１の表面上に露出していることを特徴とする、請求項１３に記載の方法。
  15. 前記対向パッドが、前記プラスチックパッケージの第２の表面上に露出していることを特徴とする、請求項１３～１４のいずれか一項に記載の方法。
JP2022122969A 2021-08-12 2022-08-01 電子構成要素及び電子構成要素を製造する方法 Active JP7392777B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20215850 2021-08-12
FI20215850 2021-08-12

Publications (2)

Publication Number Publication Date
JP2023026349A true JP2023026349A (ja) 2023-02-24
JP7392777B2 JP7392777B2 (ja) 2023-12-06

Family

ID=82839099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022122969A Active JP7392777B2 (ja) 2021-08-12 2022-08-01 電子構成要素及び電子構成要素を製造する方法

Country Status (3)

Country Link
US (1) US20230046693A1 (ja)
EP (1) EP4135028A1 (ja)
JP (1) JP7392777B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321370A (ja) * 1994-05-26 1995-12-08 Sharp Corp 光結合素子
JP2003133498A (ja) * 2001-10-25 2003-05-09 Sharp Corp 光結合装置のリードフレーム及び光結合装置の製造方法
JP2005032950A (ja) * 2003-07-11 2005-02-03 Toshiba Corp 光半導体装置及びその製造方法
JP3160994U (ja) * 2010-04-30 2010-07-15 サンケン電気株式会社 樹脂成形リードフレーム
JP2013175561A (ja) * 2012-02-24 2013-09-05 Toshiba Corp 光結合装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6064455A (ja) * 1983-09-19 1985-04-13 Fujitsu Ltd 半導体装置
JPH0297050A (ja) * 1988-10-03 1990-04-09 Mitsubishi Electric Corp 半導体集積回路
US5157480A (en) 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
JP2670408B2 (ja) * 1992-10-27 1997-10-29 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JP2960283B2 (ja) * 1993-06-14 1999-10-06 株式会社東芝 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US20070029648A1 (en) * 2005-08-02 2007-02-08 Texas Instruments Incorporated Enhanced multi-die package
JP2007294884A (ja) * 2006-03-29 2007-11-08 Sanyo Electric Co Ltd 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321370A (ja) * 1994-05-26 1995-12-08 Sharp Corp 光結合素子
JP2003133498A (ja) * 2001-10-25 2003-05-09 Sharp Corp 光結合装置のリードフレーム及び光結合装置の製造方法
JP2005032950A (ja) * 2003-07-11 2005-02-03 Toshiba Corp 光半導体装置及びその製造方法
JP3160994U (ja) * 2010-04-30 2010-07-15 サンケン電気株式会社 樹脂成形リードフレーム
JP2013175561A (ja) * 2012-02-24 2013-09-05 Toshiba Corp 光結合装置

Also Published As

Publication number Publication date
US20230046693A1 (en) 2023-02-16
JP7392777B2 (ja) 2023-12-06
EP4135028A1 (en) 2023-02-15

Similar Documents

Publication Publication Date Title
KR101712288B1 (ko) 반도체 패키지 및 그 제조 방법
CN103109367B (zh) 可堆叠的模塑微电子封装
TWI479635B (zh) 用於電磁隔離的積體電路封裝件系統
CN100576524C (zh) 引线框架、半导体封装及其制造方法
TWI419287B (zh) 用於四面扁平無引線封裝之方法及裝置
US7893547B2 (en) Semiconductor package with a support structure and fabrication method thereof
EP1946369B1 (en) Method of packaging semiconductor dies
JP6394634B2 (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
US20090146284A1 (en) Molded Leadless Packages and Assemblies Having Stacked Molded Leadless Packages
KR101824726B1 (ko) 반도체 패키지
US20060110857A1 (en) Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same
US20130043558A1 (en) Semiconductor device and communication method
KR20000057831A (ko) 반도체 패키지 및 그 제조 방법
JPH10294415A (ja) 集積回路装置、その製造方法
JP5378643B2 (ja) 半導体装置及びその製造方法
JP2019161086A (ja) 半導体装置およびその製造方法
JP7392777B2 (ja) 電子構成要素及び電子構成要素を製造する方法
JP2023550701A (ja) マイクロ電子デバイスのパッケージ内の領域遮蔽
KR101565016B1 (ko) 휨 개선을 위한 반도체 패키지 구조 및 방법
US11659663B2 (en) Mechanical support within moulded chip package
TWI847300B (zh) 半導體裝置及其預成型適配器和製造方法
KR100922372B1 (ko) 반도체 패키지 제조 방법
JP2010238994A (ja) 半導体モジュールおよびその製造方法
TW531816B (en) Semiconductor package substrate
KR101688079B1 (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231106

R150 Certificate of patent or registration of utility model

Ref document number: 7392777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150