JP2023025095A - 積層体およびsawデバイス - Google Patents

積層体およびsawデバイス Download PDF

Info

Publication number
JP2023025095A
JP2023025095A JP2022186904A JP2022186904A JP2023025095A JP 2023025095 A JP2023025095 A JP 2023025095A JP 2022186904 A JP2022186904 A JP 2022186904A JP 2022186904 A JP2022186904 A JP 2022186904A JP 2023025095 A JP2023025095 A JP 2023025095A
Authority
JP
Japan
Prior art keywords
amorphous layer
main surface
thickness
substrate
piezoelectric substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022186904A
Other languages
English (en)
Inventor
慶一郎 下司
Keiichiro Shimoji
遼太 山口
Ryota Yamaguchi
幹人 長谷川
Mikito Hasegawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JP2023025095A publication Critical patent/JP2023025095A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/08Holders with means for regulating temperature
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02543Characteristics of substrate, e.g. cutting angles
    • H03H9/02574Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02543Characteristics of substrate, e.g. cutting angles
    • H03H9/02559Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02818Means for compensation or elimination of undesirable effects
    • H03H9/02826Means for compensation or elimination of undesirable effects of adherence
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02818Means for compensation or elimination of undesirable effects
    • H03H9/02834Means for compensation or elimination of undesirable effects of temperature influence
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46Filters
    • H03H9/64Filters using surface acoustic waves

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

Figure 2023025095000001
【課題】圧電体基板とセラミック基板とが十分な結合力で結合した積層体及び積層体を含むSAWデバイスを提供する。
【解決手段】積層体1は、多結晶セラミックから構成され、支持主面11を有するセラミック基板(ベース基板10)と、支持主面に対して結合主面22においてファンデルワールス力により結合され、圧電体からなる圧電体基板20と、を備える。セラミック基板は、支持主面を含むように形成される支持主面アモルファス層19を含む。圧電体基板は、結合主面を含むように形成される結合主面アモルファス層29を含む。支持主面アモルファス層の厚みtは、結合主面アモルファス層の厚みtよりも小さい。
【選択図】図2

Description

本発明は積層体およびSAWデバイスに関するものである。
本出願は、2017年3月27日出願の日本出願第2017-060774号に基づく優先権を主張し、上記日本出願に記載された全ての記載内容を援用するものである。
携帯電話機などの通信機器の内部には、電気信号に含まれるノイズを除去する目的で、SAWデバイス(Surface Acoustic Wave Device;表面弾性波素子)が配置される。SAWデバイスは、入力された電気信号のうち、所望の周波数の電気信号のみを取り出す機能を有する。SAWデバイスは、圧電体基板上に電極が形成された構造を有する。そして、使用時の放熱を目的として、圧電体基板は放熱性の高い材料からなるベース基板上に配置される。
ベース基板としては、たとえば単結晶サファイアからなる基板を採用することができる。しかし、単結晶サファイアからなる基板をベース基板として採用すると、SAWデバイスの製造コストが上昇するという問題がある。これに対し、ベース基板として多結晶スピネルからなるセラミック基板を採用し、圧電体基板と表面粗さRa(算術平均粗さ)を低減したセラミック基板とをファンデルワールス力により結合させた構造を有するSAWデバイスが提案されている。これにより、SAWデバイスの製造コストを抑制することができる(たとえば、特許文献1参照)。
特開2011-66818号公報
本開示の積層体は、多結晶セラミックから構成され、支持主面を有するセラミック基板と、支持主面に対して結合主面においてファンデルワールス力により結合され、圧電体からなる圧電体基板と、を備える。セラミック基板は、支持主面を含むように形成される支持主面アモルファス層を含む。圧電体基板は、結合主面を含むように形成される結合主面アモルファス層を含む。そして、支持主面アモルファス層の厚みは、結合主面アモルファス層の厚みよりも小さい。
セラミック基板および圧電体基板を含む積層体の構造を示す概略断面図である。 セラミック基板と圧電体基板との界面付近の構造を示す概略断面図である。 積層体およびSAWデバイスの製造方法の概略を示すフローチャートである。 積層体およびSAWデバイスの製造方法を説明するための概略断面図である。 積層体およびSAWデバイスの製造方法を説明するための概略断面図である。 積層体およびSAWデバイスの製造方法を説明するための概略断面図である。 積層体およびSAWデバイスの製造方法を説明するための概略図である。 SAWデバイスの構造を示す概略図である。
[本開示が解決しようとする課題]
従来の積層体においては、圧電体基板とセラミック基板との結合力が不十分となる場合がある。そこで、本開示は、圧電体基板とセラミック基板とが十分な結合力で結合した積層体、および当該積層体を含むSAWデバイスを提供することを目的の1つとする。
[本開示の効果]
本開示の積層体によれば、圧電体基板とセラミック基板とが十分な結合力で結合した積層体を提供することができる。
[本開示の実施形態の説明]
最初に本願発明の実施態様を列記して説明する。本願の積層体は、多結晶セラミックから構成され、支持主面を有するセラミック基板と、支持主面に対して結合主面においてファンデルワールス力により結合され、圧電体からなる圧電体基板と、を備える。セラミック基板は、支持主面を含むように形成される支持主面アモルファス層を含む。圧電体基板は、結合主面を含むように形成される結合主面アモルファス層を含む。そして、支持主面アモルファス層の厚みは、結合主面アモルファス層の厚みよりも小さい。
本願の積層体においては、圧電体基板側に比べて厚みの小さいアモルファス層がセラミック基板側に形成された状態で、セラミック基板の支持主面と圧電体基板の結合主面とがファンデルワールス力により結合されている。
本発明者らの検討によれば、単結晶である圧電体からなる圧電体基板側に比べて多結晶からなるセラミック基板側に形成されるアモルファス層の厚みを小さくすることにより、ファンデルワールス力による結合強度を大きくすることができる。これは、たとえば以下のような理由によるものと考えることができる。多結晶からなるセラミック基板の主面には、面方位の異なる多数の結晶面が露出している。結晶面の特性は、面方位によって異なる。そのため、セラミック基板の主面に圧電体基板側以上の厚みを有するアモルファス層を形成すると、セラミック基板の主面内における特性のばらつきが大きくなり、圧電体基板との結合強度が低下する。セラミック基板側のアモルファス層の厚みを圧電体基板側のアモルファス層に比べて小さくすることにより、ファンデルワールス力による結合強度を向上させることができる。このように、本願の積層体によれば、圧電体基板とセラミック基板とが十分な結合力で結合した積層体を提供することができる。
上記積層体において、支持主面アモルファス層の厚みは0.3nm以上3.0nm以下であってもよい。支持主面アモルファス層の厚みを0.3nm以上とすることにより、支持主面に均一にアモルファス層を形成することが容易となる。支持主面アモルファス層の厚みを3.0nm以下とすることにより、支持主面の平坦性を確保することが容易となる。より確実に均一なアモルファス層を形成する観点から、支持主面アモルファス層の厚みは0.5nm以上とすることがより好ましい。支持主面の平坦性をより確実に確保する観点から、支持主面アモルファス層の厚みは2.0nm以下とすることがより好ましい。
上記積層体において、結合主面アモルファス層の厚みは0.5nm以上5.0nm以下であってもよい。結合主面アモルファス層の厚みを0.5nm以上とすることにより、結合主面に均一にアモルファス層を形成することが容易となる。結合主面アモルファス層の厚みを5.0nm以下とすることにより、結合主面の平坦性を確保することが容易となる。より確実に均一なアモルファス層を形成する観点から、結合主面アモルファス層の厚みは1.2nm以上とすることがより好ましい。結合主面の平坦性をより確実に確保する観点から、結合主面アモルファス層の厚みは3.0nm以下とすることがより好ましい。
上記積層体において、セラミック基板は、スピネル(MgAl)、アルミナ(Al)、マグネシア(MgO)、シリカ(SiO)、ムライト(3Al・2SiO)、コージェライト(2MgO・2Al・5SiO)、カルシア(CaO)、チタニア(TiO)、窒化珪素(Si)、窒化アルミニウム(AlN)および炭化珪素(SiC)からなる群から選択される1種以上の材料から構成されていてもよい。これらの材料は、本願のセラミック基板を構成する材料として好適である。
上記積層体において、圧電体基板は、タンタル酸リチウム(LiTaO)またはニオブ酸リチウム(LiNbO)からなっていてもよい。これらの材料は、本願の圧電体基板を構成する材料として好適である。
本願のSAWデバイスは、上記本願の積層体と、圧電体基板のセラミック基板とは反対側の主面上に形成される電極と、を備える。
本願のSAWデバイスは、圧電体基板と多結晶セラミックからなるセラミック基板とが十分な結合力で結合した本願の積層体を含む。そのため、圧電体基板とセラミック基板とが十分な結合力で結合したSAWデバイスを提供することができる。
[本開示の実施形態の詳細]
次に、本発明にかかる積層体の一実施の形態を、以下に図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
図1を参照して、本実施の形態における積層体1は、セラミック基板としてのベース基板10と圧電体基板20とを備える。圧電体基板20は、たとえば単結晶タンタル酸リチウム、単結晶ニオブ酸リチウムなどの単結晶の圧電体からなる。ベース基板10は、スピネル、アルミナ、マグネシア、シリカ、ムライト、コージェライト、カルシア、チタニア、窒化珪素、窒化アルミニウムおよび炭化珪素からなる群から選択される一種以上、好ましくはいずれか1つの材料から構成される多結晶セラミックからなる。
ベース基板10は、支持主面11を有する。圧電体基板20は、一方の主面である露出主面21と、露出主面21とは反対側の主面である結合主面22とを有する。圧電体基板20は、ベース基板10の支持主面11に結合主面22において接触するように配置される。ベース基板10と圧電体基板20とは、ファンデルワールス力により結合されている。
図2を参照して、ベース基板10は、支持主面11を含むように形成される支持主面アモルファス層19を含む。圧電体基板20は、結合主面22を含むように形成される結合主面アモルファス層29を含む。そして、支持主面アモルファス層19の厚みtは、結合主面アモルファス層29の厚みtよりも小さい。
積層体1においては、ベース基板10側のアモルファス層である支持主面アモルファス層19の厚みtが圧電体基板20側のアモルファス層である結合主面アモルファス層29の厚みtに比べて小さくなっている。その結果、積層体1においては、ベース基板10と圧電体基板20とのファンデルワールス力による結合強度が向上している。
支持主面アモルファス層19の厚みtは0.3nm以上3.0nm以下であることが好ましい。支持主面アモルファス層19の厚みtを0.3nm以上とすることにより、支持主面11に均一にアモルファス層を形成することが容易となる。支持主面アモルファス層19の厚みtを3.0nm以下とすることにより、支持主面11の平坦性を確保することが容易となる。
結合主面アモルファス層29の厚みtは0.5nm以上5.0nm以下であることが好ましい。結合主面アモルファス層29の厚みtを0.5nm以上とすることにより、結合主面22に均一にアモルファス層を形成することが容易となる。結合主面アモルファス層29の厚みtの厚みを5.0nm以下とすることにより、結合主面22の平坦性を確保することが容易となる。
次に、本実施の形態における積層体1および積層体1を用いたSAWデバイスの製造方法を説明する。図3を参照して、本実施の形態の積層体1およびSAWデバイスの製造方法では、まず工程(S10)として基板準備工程が実施される。この工程(S10)では、図4を参照してスピネル、アルミナ、マグネシア、シリカ、ムライト、コージェライト、カルシア、チタニア、窒化珪素、窒化アルミニウムおよび炭化珪素からなる群から選択される1種以上の材料から構成される多結晶セラミックからなるベース基板10が準備される。たとえば、上記群から選択されるいずれか1つの材料から構成される多結晶セラミックからなるベース基板10が準備される。具体的には、たとえば多結晶スピネルからなるベース基板10を準備する場合、マグネシア粉末とアルミナ粉末とを混合して原料粉末を準備し、成形することにより成形体を作製する。成形体は、たとえばプレス成形により予備成形を実施した後、CIP(Cold Isostatic Press)を実施することにより作製することができる。次に、成形体に対して焼結処理を実施する。焼結処理は、たとえば真空焼結法、HIP(Hot Isostatic Press)などの方法により実施することができる。これにより、多結晶スピネルからなる焼結体が得られる。その後、焼結体に対してダイシング加工を実施することにより、所望の形状(厚み)を有するベース基板10が得られる(図4参照)。
また、工程(S10)では、図4を参照して単結晶タンタル酸リチウム、単結晶ニオブ酸リチウムなどの単結晶の圧電体からなる圧電体基板20が準備される。圧電体基板20は、たとえばタンタル酸リチウムまたはニオブ酸リチウムの単結晶がスライスされることにより準備される(図4参照)。
次に、工程(S20)として研磨工程が実施される。この工程(S20)では、図4を参照して、工程(S10)において準備されたベース基板10の支持主面11および圧電体基板20の結合主面22に対して研磨処理が実施される。研磨処理は、たとえば粗研磨、通常研磨、仕上げ研磨を含む。
次に、工程(S30)としてアモルファス層形成工程が実施される。この工程(S30)では、工程(S20)において研磨処理されたベース基板10および圧電体基板20に、それぞれ支持主面アモルファス層19および結合主面アモルファス層29が形成される。具体的には、図4を参照して、たとえばベース基板10および圧電体基板20が洗浄され、乾燥された後、チャンバ―内に挿入され、チャンバ―内が減圧される。チャンバ―内の圧力は、たとえば10-6Pa程度とされる。そして、図4において矢印で示されるように、支持主面11および結合主面22に対して、たとえばAr(アルゴン)ビームが照射される。これにより、支持主面11の近傍および結合主面22の近傍における原子配列が乱され、支持主面アモルファス層19および結合主面アモルファス層29が形成される。本実施の形態においては、支持主面アモルファス層19の厚みtが結合主面アモルファス層29の厚みtよりも小さくなるように、Arビームが照射される。
次に、工程(S40)として貼り合わせ工程が実施される。この工程(S40)では、工程(S30)において主面にアモルファス層が形成されたベース基板10と圧電体基板20とが貼り合わされる。具体的には、図4および図1を参照して、圧電体基板20の結合主面22とベース基板10の支持主面11とが接触するように、ベース基板10と圧電体基板20とが貼り合わされる。これにより、ベース基板10と圧電体基板20とは、ファンデルワールス力により結合する。その結果、本実施の形態の積層体1が得られる。
ここで、本実施の形態においては、支持主面アモルファス層19の厚みtは、結合主面アモルファス層29の厚みtよりも小さい。その結果、上記積層体1の製造方法によれば、圧電体基板20とベース基板10とが十分な結合力で結合した積層体1が製造される。
引き続き、積層体1を用いたSAWデバイスの製造方法について説明する。図3を参照して、工程(S40)に続いて、工程(S50)として減厚工程が実施される。この工程(S50)では、図1および図5を参照して、工程(S40)において得られた積層体1の圧電体基板20の厚みを小さくする加工が実施される。具体的には、たとえば圧電体基板20の露出主面21に対して研削処理が実施される。これにより、圧電体基板20の厚みが、SAWデバイスに適した厚みにまで低減される。
次に、工程(S60)として電極形成工程が実施される。この工程(S60)では、図5~図7を参照して、圧電体基板20の露出主面21に櫛歯型の電極が形成される。図6は、図7の線分VI-VIに沿う断面図である。具体的には、図6および図7を参照して、工程(S50)において適切な厚みに調整された圧電体基板20の露出主面21上に、Alなどの導電体からなる導電体膜が形成される。導電体膜の形成は、たとえばスパッタリングにより実施することができる。その後、導電体膜上にレジストが塗布されてレジスト膜が形成された後、露光および現像が実施されることにより、所望の入力側電極30および出力側電極40の形状に対応する領域以外の領域に開口が形成される。そして、開口が形成されたレジスト膜をマスクとして用いて、たとえばウェットエッチングを実施することにより、図6および図7に示すように入力側電極30と出力側電極40とからなる対が複数形成される。なお、図6および図7は、一対の入力側電極30および出力側電極40に対応する領域を表している。入力側電極30および出力側電極40における櫛歯型電極の電極間隔は、出力すべき信号の周波数に応じて適宜決定することができる。
次に、工程(S70)としてチップ化工程が実施される。この工程(S70)では、入力側電極30と出力側電極40とからなる対が複数形成された積層体1が厚さ方向に切断されることにより、1対の入力側電極30および出力側電極40を含む複数のチップに分離される。
その後、図7および図8を参照して、工程(S70)において作製されたチップに対して入力側配線51および出力側配線61が形成されることにより、実施の形態1におけるSAWデバイス100(SAWフィルタ)が完成する。
図8を参照して、本実施の形態におけるSAWデバイス100は、ファンデルワールス力により結合されたベース基板10と圧電体基板20とを含む積層体1と、圧電体基板20の露出主面21上に接触するように形成された1対の櫛歯形状を有する電極である入力側電極30および出力側電極40と、入力側電極30に接続された入力側配線51と、出力側電極40に接続された出力側配線61とを備えている。
入力側電極30は、第1部分31と第2部分32とを含む。第1部分31は、直線状のベース部31Aと、ベース部31Aの延在方向に垂直な方向にベース部31Aから突出する直線状の複数の突出部31Bとを含む。第2部分32は、ベース部31Aと平行に延在する直線状のベース部32Aと、ベース部32Aの延在方向に垂直な方向にベース部32Aから突出し、隣り合う突出部31Bの間に進入する直線状の複数の突出部32Bとを含む。突出部31Bと突出部32Bとは、予め定められた一定の間隔をおいて配置される。
出力側電極40は、第1部分41と第2部分42とを含む。第1部分41は、直線状のベース部41Aと、ベース部41Aの延在方向に垂直な方向にベース部41Aから突出する直線状の複数の突出部41Bとを含む。第2部分42は、ベース部41Aと平行に延在する直線状のベース部42Aと、ベース部42Aの延在方向に垂直な方向にベース部42Aから突出し、隣り合う突出部41Bの間に進入する直線状の複数の突出部42Bとを含む。突出部41Bと突出部42Bとは、予め定められた一定の間隔をおいて配置される。
入力側配線51から入力側電極30に入力信号である交流電圧が印加されると、圧電効果により圧電体基板20の露出主面21(表面)に弾性表面波が生じ、出力側電極40側に伝達される。このとき、入力側電極30および出力側電極40は図1に示すように櫛歯形状を有しており、突出部31Bと突出部32Bとの間隔、および突出部41Bと突出部42Bとの間隔は一定である。したがって、入力側電極30から出力側電極40に向かう方向において、圧電体基板20の露出主面21のうち電極が形成された領域は所定の周期(電極周期)で存在する。そのため、入力信号により発生した弾性表面波は、その波長が電極周期に一致する場合に最も強く励振され、電極周期とのずれが大きいほど減衰する。その結果、電極周期に近い波長の信号のみが出力側電極40および出力側配線61を介して出力される。
ここで、上記動作において、圧電体基板20の温度が上昇する。本実施の形態のSAWデバイス100においては、圧電体基板20に、放熱性の高い材料からなるベース基板10が接触するように配置されている。そのため、SAWデバイス100は高い信頼性を有している。さらに、本実施の形態のSAWデバイス100においては、圧電体基板20とベース基板10とが十分な結合力で結合している。そのため、SAWデバイス100は高い信頼性を有するデバイスとなっている。
上記実施の形態の工程(S10)~(S40)を実施することにより積層体1を作製し、ベース基板10(セラミック基板)と圧電体基板20との結合強度を確認する実験を行った。具体的には、工程(S10)において多結晶スピネルからなるベース基板10と単結晶タンタル酸リチウムからなる圧電体基板20とを準備し、(S20)~(S40)を実施することにより積層体1を作製した。積層体1は、工程(S30)におけるArビームの照射条件を変えて2種類作製した(サンプルAおよびサンプルB)。
そして、サンプルAおよびサンプルBのそれぞれについて、ベース基板10と圧電体基板20との結合強度をクラックオープニング法により確認した。また、サンプルAおよびサンプルBのそれぞれについて、積層体1を基板の厚み方向に切断し、接合界面付近をSTEM(Scanning Transmission Electron Microscope)により観察して支持主面アモルファス層19および結合主面アモルファス層29の厚みを測定した。支持主面アモルファス層19および結合主面アモルファス層29の厚みの測定は、サンプルAおよびサンプルBのそれぞれについて、5視野ずつ実施した。実験結果を表1および表2に示す。
Figure 2023025095000002
Figure 2023025095000003
表1および表2は、それぞれサンプルAおよびサンプルBについての実験結果である。表1および表2を参照して、サンプルAおよびサンプルBともに、支持主面アモルファス層19の厚みは結合主面アモルファス層29の厚みよりも小さくなっている。より具体的には、支持主面アモルファス層19の厚みは、結合主面アモルファス層29の厚みの1/2以下となっている。また、サンプルAおよびサンプルBともに、支持主面アモルファス層の厚みは0.3nm以上3.0nm以下、結合主面アモルファス層の厚みは0.5nm以上5.0nm以下であった。そして、結合強度の調査の結果、サンプルAおよびサンプルBともに、十分な結合強度を有していることが確認された。一方、別途作製した支持主面アモルファス層19の厚みが結合主面アモルファス層29の厚みよりも大きいサンプルでは、十分な結合強度が得られなかった。以上の実験結果から、本願の積層体によれば、圧電体基板とセラミック基板(ベース基板)とが十分な結合力で結合した積層体を提供することができることが確認される。
今回開示された実施の形態および実施例はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した説明ではなく、請求の範囲によって規定され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 積層体、10 ベース基板、11 支持主面、19 支持主面アモルファス層、20 圧電体基板、21 露出主面、22 結合主面、29 結合主面アモルファス層、30 入力側電極、31 第1部分、31A ベース部、31B 突出部、32 第2部分、32A ベース部、32B 突出部、40 出力側電極、41 第1部分、41A ベース部、41B 突出部、42 第2部分、42A ベース部、42B 突出部、51 入力側配線、61 出力側配線、100 SAWデバイス。

Claims (6)

  1. 多結晶セラミックから構成され、支持主面を有するセラミック基板と、
    前記支持主面に対して結合主面においてファンデルワールス力により結合され、圧電体からなる圧電体基板と、を備え、
    前記セラミック基板は、前記支持主面を含むように形成される支持主面アモルファス層を含み、
    前記圧電体基板は、前記結合主面を含むように形成される結合主面アモルファス層を含み、
    前記支持主面アモルファス層の厚みは、前記結合主面アモルファス層の厚みよりも小さく、
    前記圧電体基板の厚みは前記セラミック基板の厚み以下である、積層体。
  2. 前記支持主面アモルファス層の厚みは0.3nm以上3.0nm以下である、請求項1に記載の積層体。
  3. 前記結合主面アモルファス層の厚みは0.5nm以上5.0nm以下である、請求項1または請求項2に記載の積層体。
  4. 前記セラミック基板は、スピネル、アルミナ、マグネシア、シリカ、ムライト、コージェライト、カルシア、チタニア、窒化珪素、窒化アルミニウムおよび炭化珪素からなる群から選択される1種以上の材料から構成される、請求項1~請求項3のいずれか1項に記載の積層体。
  5. 前記圧電体基板は、タンタル酸リチウムまたはニオブ酸リチウムからなる、請求項1~請求項4のいずれか1項に記載の積層体。
  6. 請求項1~請求項5のいずれか1項に記載の積層体と、
    前記圧電体基板の前記セラミック基板とは反対側の主面上に形成される電極と、を備えるSAWデバイス。
JP2022186904A 2017-03-27 2022-11-22 積層体およびsawデバイス Pending JP2023025095A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017060774 2017-03-27
JP2017060774 2017-03-27
PCT/JP2018/009453 WO2018180418A1 (ja) 2017-03-27 2018-03-12 積層体およびsawデバイス
JP2019509180A JP7247885B2 (ja) 2017-03-27 2018-03-12 積層体およびsawデバイス

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019509180A Division JP7247885B2 (ja) 2017-03-27 2018-03-12 積層体およびsawデバイス

Publications (1)

Publication Number Publication Date
JP2023025095A true JP2023025095A (ja) 2023-02-21

Family

ID=63675474

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019509180A Active JP7247885B2 (ja) 2017-03-27 2018-03-12 積層体およびsawデバイス
JP2022186904A Pending JP2023025095A (ja) 2017-03-27 2022-11-22 積層体およびsawデバイス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019509180A Active JP7247885B2 (ja) 2017-03-27 2018-03-12 積層体およびsawデバイス

Country Status (5)

Country Link
US (1) US10979017B2 (ja)
JP (2) JP7247885B2 (ja)
CN (1) CN110495097B (ja)
TW (1) TWI749192B (ja)
WO (1) WO2018180418A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201905013VA (en) 2018-06-11 2020-01-30 Skyworks Solutions Inc Acoustic wave device with spinel layer
US11876501B2 (en) * 2019-02-26 2024-01-16 Skyworks Solutions, Inc. Acoustic wave device with multi-layer substrate including ceramic
WO2022025235A1 (ja) * 2020-07-30 2022-02-03 京セラ株式会社 弾性波素子、ラダー型フィルタ、分波器および通信装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017595A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 半導体装置
JP3774782B2 (ja) * 2003-05-14 2006-05-17 富士通メディアデバイス株式会社 弾性表面波素子の製造方法
JP3929983B2 (ja) * 2004-03-03 2007-06-13 富士通メディアデバイス株式会社 接合基板、弾性表面波素子および弾性表面波デバイス並びにその製造方法
JP5549167B2 (ja) 2009-09-18 2014-07-16 住友電気工業株式会社 Sawデバイス
KR101497888B1 (ko) * 2012-11-14 2015-03-02 엔지케이 인슐레이터 엘티디 복합 기판 및 그 제법
JP3187231U (ja) * 2013-09-05 2013-11-14 日本碍子株式会社 複合基板
KR20170110500A (ko) * 2016-03-22 2017-10-11 스미토모덴키고교가부시키가이샤 세라믹 기판, 적층체 및 saw 디바이스

Also Published As

Publication number Publication date
WO2018180418A1 (ja) 2018-10-04
TWI749192B (zh) 2021-12-11
TW201902685A (zh) 2019-01-16
CN110495097B (zh) 2024-01-30
US20200091891A1 (en) 2020-03-19
JPWO2018180418A1 (ja) 2020-02-06
JP7247885B2 (ja) 2023-03-29
CN110495097A (zh) 2019-11-22
US10979017B2 (en) 2021-04-13

Similar Documents

Publication Publication Date Title
JP7095785B2 (ja) セラミック基板、積層体およびsawデバイス
JP2023025095A (ja) 積層体およびsawデバイス
WO2012033125A1 (ja) 基板、基板の製造方法およびsawデバイス
WO2011034136A1 (ja) 基板、基板の製造方法、sawデバイスおよびデバイス
KR20150118143A (ko) 복합 기판, 탄성파 디바이스 및 탄성파 디바이스의 제법
CN105636920B (zh) 莫来石烧结体、其制法以及复合基板
WO2014188842A1 (ja) 圧電デバイスの製造方法,圧電デバイス,及び圧電自立基板
JP7339158B2 (ja) セラミック基板、積層体およびsawデバイス
JP7180607B2 (ja) セラミック基板、積層体およびsawデバイス
WO2019073782A1 (ja) セラミック基板、積層体およびsawデバイス
JP2018041888A (ja) セラミック基板の研削方法および圧電素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240521