JP2018041888A - セラミック基板の研削方法および圧電素子の製造方法 - Google Patents

Abstract

【課題】多結晶セラミックからなるセラミック基板に大きなダメージを残すことなく効率よく研削を実施することが可能なセラミック基板の研削方法および当該研削方法を採用した圧電素子の製造方法を提供する。【解決手段】セラミック基板１０の研削方法は、多結晶セラミックからなり、第１主面１１と第２主面１２とを有するセラミック基板１０を準備する工程と、セラミック基板１０の第２主面１２を砥石９９にて研削する工程と、を備える。第２主面１２を研削する工程では、セラミック基板１０を構成するセラミックの平均粒径をｒ１、砥石９９を構成する砥粒の平均粒径をｒ２とした場合に、ｒ１／ｒ２の値が０．２７以上１０以下に設定される。【選択図】図８

Description

本発明はセラミック基板の研削方法および圧電素子の製造方法に関するものである。

携帯電話機などの通信機器の内部には、電気信号に含まれるノイズを除去する目的で、ＳＡＷデバイス（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ Ｄｅｖｉｃｅ；表面弾性波素子）が配置される。ＳＡＷデバイスは、入力された電気信号のうち、所望の周波数の電気信号のみを取り出す機能を有する。ＳＡＷデバイスは、圧電体基板上に櫛形の電極が形成された構造を有する圧電素子である。そして、使用時の放熱を目的として、圧電体基板は放熱性の高い材料からなるベース基板上に配置される。

ベース基板としては、たとえば単結晶サファイアからなる基板を採用することができる。しかし、単結晶サファイアからなる基板をベース基板として採用すると、ＳＡＷデバイスの製造コストが上昇するという問題がある。これに対し、ベース基板として多結晶セラミック、具体的には多結晶スピネルからなるセラミック基板を採用し、圧電体基板と表面粗さＲａ（算術平均粗さ）を低減したセラミック基板とをファンデルワールス力により結合させた構造を有するＳＡＷデバイスが提案されている。これにより、ＳＡＷデバイスの製造コストを抑制することができる（たとえば、特許文献１参照）。

特開２０１５−４８２５８号公報

上記セラミック基板は、素子の使用時における放熱を目的とするほか、素子の製造時における取り扱いを容易にするための支持基板としての機能も有する。より具体的には、たとえば素子の製造において、当初はセラミック基板の厚みを支持基板として十分な厚みを有するものとしておき、製造の最終段階においてセラミック基板の厚みを素子の使用時の放熱に十分な厚みにまで小さくする、という圧電素子の製造方法を採用することができる。セラミック基板の厚みを小さくする工程は、たとえばセラミック基板の圧電体基板とは反対側の主面を研削することにより実施することができる（バックグラインディング）。セラミック基板のバックグラインディングにおいては、セラミック基板に大きなダメージを残すことなく、効率よく研削を実施することが重要である。

そこで、多結晶セラミックからなるセラミック基板に大きなダメージを残すことなく効率よく研削を実施することが可能なセラミック基板の研削方法、および当該研削方法を採用した圧電素子の製造方法を提供することを目的の１つとする。

本発明に従ったセラミック基板の研削方法は、多結晶セラミックからなり、第１主面と第２主面とを有するセラミック基板を準備する工程と、セラミック基板の第２主面を砥石にて研削する工程と、を備える。第２主面を研削する工程では、セラミック基板を構成するセラミックの粒径をｒ_１、砥石を構成する砥粒の粒径をｒ_２とした場合に、ｒ_１／ｒ_２の値が０．２７以上１０以下に設定される。

上記セラミック基板の研削方法によれば、多結晶セラミックからなるセラミック基板に大きなダメージを残すことなく効率よく研削を実施することができる。

ＳＡＷデバイスの製造方法の概略を示すフローチャートである。 ＳＡＷデバイスの製造方法を説明するための概略断面図である。 ＳＡＷデバイスの製造方法を説明するための概略断面図である。 ＳＡＷデバイスの製造方法を説明するための概略断面図である。 ＳＡＷデバイスの製造方法を説明するための概略断面図である。 ＳＡＷデバイスの製造方法を説明するための概略斜視図である。 セラミック基板の研削方法を説明するための概略平面図である。 セラミック基板の研削方法を説明するための概略断面図である。 ＳＡＷデバイスの製造方法を説明するための概略断面図である。 ＳＡＷデバイスの構造を示す概略斜視図である。

［本願発明の実施形態の説明］
最初に本願発明の実施態様を列記して説明する。本願のセラミック基板の研削方法は、多結晶セラミックからなり、第１主面と第２主面とを有するセラミック基板を準備する工程と、セラミック基板の第２主面を砥石にて研削する工程と、を備える。第２主面を研削する工程では、セラミック基板を構成するセラミックの粒径をｒ_１、砥石を構成する砥粒の粒径をｒ_２とした場合に、ｒ_１／ｒ_２の値が０．２７以上１０以下に設定される。

本発明者らは、大きなダメージを残すことなく効率よく多結晶セラミックからなる基板を研削する方法について検討を行った。その結果、セラミック基板を構成するセラミックの粒径と砥石を構成する砥粒の粒径との比率を所定の範囲とすることにより、良好な研削が可能であることを見出した。具体的には、セラミック基板を構成するセラミックの粒径をｒ_１、砥石を構成する砥粒の粒径をｒ_２とした場合に、ｒ_１／ｒ_２の値を０．２７以上１０以下に設定することにより、多結晶セラミックからなるセラミック基板に大きなダメージを残すことなく効率よく研削を実施することができる。

本願のセラミック基板の研削方法では、セラミック基板の第２主面を研削する工程において、ｒ_１／ｒ_２の値が０．２７以上１０以下に設定される。その結果、本願のセラミック基板の研削方法によれば、多結晶セラミックからなるセラミック基板に大きなダメージを残すことなく効率よく研削を実施することができる。なお、セラミック基板を構成するセラミックの平均粒径は、たとえば基板を切断し、断面を光学顕微鏡または電子顕微鏡にて観察することにより測定することができる。粒径を測定しやすくする目的で、適切な腐食液が用いられてもよい。また、砥粒の平均粒径は、砥石の型番等から知ることができる。

上記セラミック基板の研削方法において、第２主面を研削する工程では、複数の砥石が円環状に並べて配置された状態で、２０ｍ／ｓｅｃ以上の周速で回転しつつ第２主面に接触することにより、第２主面が研削されてもよい。このようにすることにより、より確実にダメージの残存を抑制しつつ、効率よく研削を実施することができる。

上記セラミック基板の研削方法において、第１主面の粗さは、Ｓａ（算術平均粗さ）で０．０１ｎｍ以上３．０ｎｍ以下であってもよい。本願のセラミック基板の研削方法は、このように平滑性の高い主面とは反対側の主面の研削であるバックグラインディングとして有用である。

上記セラミック基板の研削方法において、上記砥粒はダイヤモンドからなっていてもよい。ダイヤモンドからなる砥粒は、本願のセラミック基板の研削方法において使用される砥石を構成する砥粒として好適である。

上記セラミック基板の研削方法において、セラミック基板はスピネルからなっていてもよい。多結晶スピネルからなるセラミック基板の研削に、本願のセラミック基板の研削方法は好適である。

本願の圧電素子の製造方法は、多結晶セラミックからなるセラミック基板と圧電体からなる圧電体基板とが積層された積層基板を準備する工程と、積層基板を構成するセラミック基板の厚みを小さくする工程と、を備える。セラミック基板の厚みを小さくする工程では、上記本願のセラミック基板の研削方法によって、セラミック基板の第１主面側に圧電体基板が積層された積層基板を構成するセラミック基板の第２主面が研削されることにより、セラミック基板の厚みが小さくなる。

本願の圧電素子の製造方法においては、セラミック基板の厚みを小さくする工程において、本願のセラミック基板の研削方法が採用される。その結果、圧電素子の製造において、セラミック基板に大きなダメージを残すことなく効率よくセラミック基板の厚みを小さくすることができる。

［本願発明の実施形態の詳細］
次に、本発明にかかる圧電素子の製造方法および当該圧電素子の製造方法に含まれるセラミック基板の研削方法の一実施の形態を、圧電素子であるＳＡＷデバイスの製造方法および当該製造方法に含まれるスピネル基板の研削方法を例に、以下に図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。

図１を参照して、本実施の形態のＳＡＷデバイスの製造方法では、まず工程（Ｓ１０）としてセラミック基板準備工程が実施される。この工程（Ｓ１０）では、図２を参照して多結晶スピネル（ＭｇＡｌ_２Ｏ_４）からなり、第１主面１１と第２主面１２とを有するセラミック基板１０が準備される。

具体的には、たとえばマグネシア（ＭｇＯ）粉末とアルミナ（Ａｌ_２Ｏ_３）粉末とを混合して原料粉末を準備し、成形することにより成形体を作製する。成形体は、たとえばプレス成形により予備成形を実施した後、ＣＩＰ（Ｃｏｌｄ Ｉｓｏｓｔａｔｉｃ Ｐｒｅｓｓ）を実施することにより作製することができる。次に、成形体に対して焼結処理を実施する。焼結処理は、たとえば真空焼結法、ＨＩＰ（Ｈｏｔ Ｉｓｏｓｔａｔｉｃ Ｐｒｅｓｓ）などの方法により実施することができる。これにより、焼結体が得られる。その後、焼結体に対してダイシング加工を実施することにより、所望の形状（厚み）を有するセラミック基板１０が得られる（図２参照）。

次に、工程（Ｓ２０）として研磨工程が実施される。この工程（Ｓ２０）では、図２を参照して、工程（Ｓ１０）において準備されたセラミック基板１０の第１主面１１に対して研磨が実施される。具体的には、セラミック基板１０の第１主面１１に対して粗研磨、通常研磨、仕上研磨などが実施される。これにより、第１主面１１の粗さは、たとえばＳａで０．０１ｎｍ以上３．０ｎｍ以下にまで低減される。工程（Ｓ２０）においては、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）が実施されてもよい。

次に、工程（Ｓ３０）として貼り合わせ工程が実施される。この工程（Ｓ３０）では、工程（Ｓ２０）において第１主面１１が研磨されたセラミック基板１０と、別途準備された圧電体基板２０とが貼り合わされる。具体的には、図３および図２を参照して、タンタル酸リチウム（ＬｉＴａＯ_３）、ニオブ酸リチウム（ＬｉＮｂＯ_３）などの圧電体からなる圧電体基板２０が準備され、圧電体基板２０の結合主面２２とセラミック基板１０の第１主面１１とが接触するように、セラミック基板１０と圧電体基板２０とが貼り合わされる。これにより、セラミック基板１０と圧電体基板２０とは、ファンデルワールス力により結合し、積層基板１が得られる。

次に、図１を参照して、工程（Ｓ４０）として圧電体基板減厚工程が実施される。この工程（Ｓ４０）では、図３および図４を参照して、工程（Ｓ３０）において得られた積層基板１の圧電体基板２０の厚みを小さくする加工が実施される。具体的には、たとえば圧電体基板２０の露出主面２１に対して研削処理が実施される。これにより、圧電体基板２０の厚みが、ＳＡＷデバイスに適した厚みにまで低減される。

次に、工程（Ｓ５０）として電極形成工程が実施される。この工程（Ｓ５０）では、図４〜図６を参照して、圧電体基板２０の露出主面２１に櫛歯型の電極が形成される。図５は、図６の線分Ｖ−Ｖに沿う断面図である。図５および図６を参照して、工程（Ｓ４０）において適切な厚みに調整された圧電体基板２０の露出主面２１上に、Ａｌなどの導電体からなる導電体膜が形成される。導電体膜の形成は、たとえばスパッタリングにより実施することができる。その後、導電体膜上にレジストが塗布されてレジスト膜が形成された後、露光および現像が実施されることにより、所望の入力側電極３０および出力側電極４０の形状に対応する領域以外の領域に開口が形成される。そして、開口が形成されたレジスト膜をマスクとして用いて、たとえばウェットエッチングを実施することにより、図５および図６に示すように入力側電極３０と出力側電極４０とからなる対が複数形成される。なお、図５および図６は、一対の入力側電極３０および出力側電極４０に対応する領域を表している。入力側電極３０および出力側電極４０における櫛歯型電極の電極間隔は、出力すべき信号の周波数に応じて適宜決定することができる。

次に、工程（Ｓ６０）としてセラミック基板減厚工程が実施される。この工程（Ｓ６０）では、積層基板１に含まれるセラミック基板１０の厚みを小さくする加工が実施される。具体的には、たとえばセラミック基板１０の第１主面１１とは反対側の主面である第２主面１２に対して研削処理が実施される。これにより、セラミック基板１０の厚みが、ＳＡＷデバイスに適した厚みにまで低減される。

第２主面１２の研削は、砥石を用いて実施される。図７および図８を参照して、工程（Ｓ６０）におけるセラミック基板１０の研削について説明する。図８は、図７の曲線ＶＩＩＩ−ＶＩＩＩに沿う断面図である。

図７および図８を参照して、研削盤９０は、円盤状の形状を有するベース板９１と、ベース板９１の一方の主面９１Ａの外周に沿って互いに離れて複数配置される砥石９９とを含む。砥石９９は、ベース板９１の一方の主面９１Ａの外周の全周にわたって、円環状に並べて配置されている。工程（Ｓ６０）においては、積層基板１が矢印αに沿って周方向に回転するとともに、研削盤９０が矢印βに沿って回転する。そして、ベース板９１に固定された複数の砥石９９が積層基板１に含まれるセラミック基板１０の第２主面１２に接触しつつ回転する。このとき、第２主面１２には遊離砥粒を含む研磨液等は供給されず、水（純水）が供給される。これにより、第２主面１２が研削され、図９に示すようにセラミック基板１０の厚みが小さくなる。

ここで、工程（Ｓ６０）では、セラミック基板１０を構成するセラミック（スピネル）の平均粒径をｒ_１、砥石９９を構成する砥粒の平均粒径をｒ_２とした場合に、ｒ_１／ｒ_２の値が０．２７以上１０以下に設定される。これにより、多結晶セラミックからなるセラミック基板に大きなダメージを残すことなく効率よく研削を実施することができる。

工程（Ｓ６０）において、砥石９９の周速は２０ｍ／ｓｅｃ以上とされることが好ましい。これにより、より確実にダメージの残存を抑制しつつ、効率よく研削を実施することができる。また、砥石９９を構成する砥粒は、ダイヤモンドからなることが好ましい。

次に、工程（Ｓ７０）としてチップ化工程が実施される。この工程（Ｓ７０）では、入力側電極３０と出力側電極４０とからなる対が複数形成された積層基板１が厚さ方向に切断されることにより、１対の入力側電極３０および出力側電極４０を含む複数のチップに分離される。

その後、図６および図１０を参照して、工程（Ｓ７０）において作製されたチップに対して入力側配線５１および出力側配線６１が形成されることにより、本実施の形態における圧電素子としてのＳＡＷデバイス１００（ＳＡＷフィルター）が完成する。

本実施の形態のＳＡＷデバイス１００の製造方法では、セラミック基板１０の厚みを小さくする工程において、ｒ_１／ｒ_２の値が０．２７以上１０以下に設定される本実施の形態のセラミック基板の研削方法が採用される。その結果、ＳＡＷデバイス１００の製造において、セラミック基板１０に大きなダメージを残すことなく効率よくセラミック基板１０の厚みを小さくすることができる。

図１０を参照して、本実施の形態におけるＳＡＷデバイス１００は、ファンデルワールス力により結合されたセラミック基板１０と圧電体基板２０とを含む積層基板１と、圧電体基板２０の露出主面２１上に接触するように形成された１対の櫛歯形状を有する電極である入力側電極３０および出力側電極４０と、入力側電極３０に接続された入力側配線５１と、出力側電極４０に接続された出力側配線６１とを備えている。

入力側電極３０は、第１部分３１と第２部分３２とを含む。第１部分３１は、直線状のベース部３１Ａと、ベース部３１Ａの延在方向に垂直な方向にベース部３１Ａから突出する直線状の複数の突出部３１Ｂとを含む。第２部分３２は、ベース部３１Ａと平行に延在する直線状のベース部３２Ａと、ベース部３２Ａの延在方向に垂直な方向にベース部３２Ａから突出し、隣り合う突出部３１Ｂの間に進入する直線状の複数の突出部３２Ｂとを含む。突出部３１Ｂと突出部３２Ｂとは、予め定められた一定の間隔をおいて配置される。

出力側電極４０は、第１部分４１と第２部分４２とを含む。第１部分４１は、直線状のベース部４１Ａと、ベース部４１Ａの延在方向に垂直な方向にベース部４１Ａから突出する直線状の複数の突出部４１Ｂとを含む。第２部分４２は、ベース部４１Ａと平行に延在する直線状のベース部４２Ａと、ベース部４２Ａの延在方向に垂直な方向にベース部４２Ａから突出し、隣り合う突出部４１Ｂの間に進入する直線状の複数の突出部４２Ｂとを含む。突出部４１Ｂと突出部４２Ｂとは、予め定められた一定の間隔をおいて配置される。

入力側配線５１から入力側電極３０に入力信号である交流電圧が印加されると、圧電効果により圧電体基板２０の露出主面２１（表面）に弾性表面波が生じ、出力側電極４０側に伝達される。このとき、入力側電極３０および出力側電極４０は図１に示すように櫛歯形状を有しており、突出部３１Ｂと突出部３２Ｂとの間隔、および突出部４１Ｂと突出部４２Ｂとの間隔は一定である。したがって、入力側電極３０から出力側電極４０に向かう方向において、圧電体基板２０の露出主面２１のうち電極が形成された領域は所定の周期（電極周期）で存在する。そのため、入力信号により発生した弾性表面波は、その波長が電極周期に一致する場合に最も強く励振され、電極周期とのずれが大きいほど減衰する。その結果、電極周期に近い波長の信号のみが出力側電極４０および出力側配線６１を介して出力される。

なお、本実施の形態において、セラミック基板１０を構成するスピネルの平均粒径は、たとえば３０μｍ以上６０μｍ以下である。また、本実施の形態においては、セラミック基板を構成するセラミックとしてスピネルが採用される場合について説明したが、採用可能なセラミックはスピネルのほか、たとえばアルミナ、マグネシア、シリカ（ＳｉＯ_２）、ムライト（３Ａｌ_２Ｏ_３・２ＳｉＯ_２）、コージェライト（２ＭｇＯ・２Ａｌ_２Ｏ_３・５ＳｉＯ_２）、カルシア（ＣａＯ）、硫化亜鉛（ＺｎＳ）、チタニア（ＴｉＯ_２）、窒化珪素（Ｓｉ_３Ｎ_４）、窒化アルミニウム（ＡｌＮ）、炭化珪素（ＳｉＣ）またはこれらの混合物（混晶）など、種々のセラミックを採用することができる。これらのセラミックの平均粒径は、たとえば２０μｍ以上１００μｍ以下とすることができる。また、セラミック基板を構成するセラミックとしてスピネルが採用される場合、上記ｒ_１／ｒ_２の値は０．８６以上２．４以下とすることが、より好ましい。

多結晶スピネルからなるセラミック基板を準備し、異なる研削条件にて一方の主面を研削し、研削の状態を評価する実験を行った。多結晶スピネルの平均粒径ｒ_１は３０μｍ以上６０μｍ以下である。研削前におけるセラミック基板の主面の仕上状態は、鏡面仕上（Ｍｉｒｒｏｒ）またはラップ仕上（Ｌａｐ）とした。研削装置はＡ社製およびＢ社製の２種類を用いた。砥石としては、ダイヤモンド砥粒を含む＃６００、＃１０００および＃１５００を用いた。砥石に含まれる結合剤は、ビトリファイドボンドまたはメタルボンドとした。砥石は、Ｃ社製、Ｄ社製およびＥ社製のものを用いた。砥石の周速は、１３〜４９ｍ／ｓｅｃの範囲で変化させた。そして、研削後のセラミック基板の主面の状態を観察し、研削状態を評価した。実験の条件および結果を表１に示す。

表１において、砥石の欄の表記の末尾に記載されたＶはビトリファイドボンド、Ｍはメタルボンドをそれぞれ意味する。また、評価の欄において、研削後のセラミック基板の主面の状態が特に良好であるものをＡ、Ａよりも劣るものの良好であるものをＢ、Ｂよりも劣るものの許容可能な状態であるものをＣと表示した。

表１を参照して、ｒ_１／ｒ_２の値が０．２７以上１０以下に設定されたＮｏ．１〜１５は、いずれも十分な最大送り速度（研削速度）の条件下で許容可能な主面の状態となっていた。一方、ｒ_１／ｒ_２の値が０．２７未満の条件では、セラミック基板に割れが発生する、修復困難なキズが発生するなどの問題が生じた。また、ｒ_１／ｒ_２の値が１０を超える条件では、研磨速度が十分に上がらず、量産工程において許容される加工効率が達成できなかった。以上の実験結果から、本願のセラミック基板の研削方法によれば、多結晶セラミックからなるセラミック基板に大きなダメージを残すことなく効率よく研削を実施できることが確認される。

また、ｒ_１／ｒ_２の値が０．８６〜２．４０の範囲においては、特に安定して良好な結果が得られている。このことから、多結晶スピネルからなるセラミック基板の研削においては、ｒ_１／ｒ_２の値は０．８６〜２．４０とすることが好ましいといえる。

さらに、Ｎｏ．１とＮｏ．２との比較、およびＮｏ．１２とＮｏ．１３との比較から、砥石の周速は２０ｍ／ｓｅｃ以上とすることが好ましいことが確認される。

なお、研削前の仕上状態、研削装置のメーカー、砥石の結合剤および砥石メーカーの違いに関しては、研削結果への明確な影響は確認されなかった。

今回開示された実施の形態および実施例はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した説明ではなく、特許請求の範囲によって規定され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本願のセラミック基板の研削方法および圧電素子の製造方法は、セラミック基板の研削加工の効率向上が求められるセラミック基板の研削および圧電素子の製造に、特に有利に適用され得る。

１ 積層基板
１０ セラミック基板
１１ 第１主面
１２ 第２主面
２０ 圧電体基板
２１ 露出主面
２２ 結合主面
３０ 入力側電極
３１ 第１部分
３１Ａ ベース部
３１Ｂ 突出部
３２ 第２部分
３２Ａ ベース部
３２Ｂ 突出部
４０ 出力側電極
４１ 第１部分
４１Ａ ベース部
４１Ｂ 突出部
４２ 第２部分
４２Ａ ベース部
４２Ｂ 突出部
５１ 入力側配線
６１ 出力側配線
９０ 研削盤
９１ ベース板
９１Ａ 主面
９９ 砥石
１００ ＳＡＷデバイス

Claims (6)

1. 多結晶セラミックからなり、第１主面と第２主面とを有するセラミック基板を準備する工程と、
   前記セラミック基板の前記第２主面を砥石にて研削する工程と、を備え、
   前記第２主面を研削する工程では、前記セラミック基板を構成するセラミックの平均粒径をｒ_１、砥石を構成する砥粒の平均粒径をｒ_２とした場合に、ｒ_１／ｒ_２の値が０．２７以上１０以下に設定される、セラミック基板の研削方法。
2. 前記第２主面を研削する工程では、複数の前記砥石が円環状に並べて配置された状態で、２０ｍ／ｓｅｃ以上の周速で回転しつつ前記第２主面に接触することにより、前記第２主面が研削される、請求項１に記載のセラミック基板の研削方法。
3. 前記第１主面の粗さは、Ｓａで０．０１ｎｍ以上３．０ｎｍ以下である、請求項１または請求項２に記載のセラミック基板の研削方法。
4. 前記砥粒はダイヤモンドからなる、請求項１〜請求項３のいずれか１項に記載のセラミック基板の研削方法。
5. 前記セラミック基板はスピネルからなる、請求項１〜請求項４のいずれか１項に記載のセラミック基板の研削方法。
6. セラミック基板と圧電体からなる圧電体基板とが積層された積層基板を準備する工程と、
   前記積層基板を構成する前記セラミック基板の厚みを小さくする工程と、を備え、
   前記セラミック基板の厚みを小さくする工程では、請求項１〜請求項５のいずれか１項に記載のセラミック基板の研削方法によって、前記セラミック基板の前記第１主面側に前記圧電体基板が積層された前記積層基板を構成する前記セラミック基板の前記第２主面が研削されることにより、前記セラミック基板の厚みが小さくなる、圧電素子の製造方法。

Images