JP2021008367A - セラミック基板、積層体およびｓａｗデバイス - Google Patents

Abstract

【課題】ＳＡＷデバイスの製造プロセスにおける圧電体基板の欠けの発生を抑制することが可能なセラミック基板、当該セラミック基板を含む積層体およびＳＡＷデバイスを提供する。【解決手段】セラミック基板１０は、多結晶セラミックから構成され、他の基板２０を支持するための支持主面１１を有するセラミック基板である。セラミック基板１０は、支持主面１１において、多結晶セラミックの結晶粒径の平均値が４０μｍ以上５００μｍ未満であり、標準偏差が上記平均値の１．５倍未満である。【選択図】図１

Description

本発明はセラミック基板、積層体およびＳＡＷデバイスに関するものである。

携帯電話機などの通信機器の内部には、電気信号に含まれるノイズを除去する目的で、ＳＡＷデバイス（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ Ｄｅｖｉｃｅ；表面弾性波素子）が配置される。ＳＡＷデバイスは、入力された電気信号のうち、所望の周波数の電気信号のみを取り出す機能を有する。ＳＡＷデバイスは、圧電体基板上に電極が形成された構造を有する。そして、使用時の放熱を目的として、圧電体基板は放熱性の高い材料からなるベース基板上に配置される。

ベース基板としては、たとえば単結晶サファイアからなる基板を採用することができる。しかし、単結晶サファイアからなる基板をベース基板として採用すると、ＳＡＷデバイスの製造コストが上昇するという問題がある。これに対し、ベース基板として多結晶スピネルからなるセラミック基板を採用し、圧電体基板と表面粗さＲａ（算術平均粗さ）を低減したセラミック基板とをファンデルワールス力により結合させた構造を有するＳＡＷデバイスが提案されている。これにより、ＳＡＷデバイスの製造コストを抑制することができる（たとえば、特許文献１参照）。

特開２０１１−６６８１８号公報

しかしながら、本発明者らの検討によれば、上記特許文献１に記載の技術では、ＳＡＷデバイスの製造プロセスのチップ化工程において問題が生じる場合がある。具体的には、ＳＡＷデバイスの製造プロセスでは、セラミック基板と圧電体基板とがファンデルワールス力により結合した積層体の圧電体基板上に電極が形成された後、積層体が厚さ方向に切断され、複数のチップに分離される工程（チップ化工程）が実施される。このとき、圧電体基板に欠けが生じる場合がある。このような欠けの発生は、ＳＡＷデバイスの製造における歩留りを悪化させる原因となる。

そこで、ＳＡＷデバイスの製造プロセスにおける圧電体基板の欠けの発生を抑制することが可能なセラミック基板、当該セラミック基板を含む積層体およびＳＡＷデバイスを提供することを目的の１つとする。

本発明に従ったセラミック基板は、多結晶セラミックから構成され、他の基板を支持するための支持主面を有するセラミック基板である。支持主面において、多結晶セラミックの結晶粒径の、平均値が４０μｍ以上５００μｍ未満であり、標準偏差が上記平均値の１．５倍未満である。

上記セラミック基板によれば、ＳＡＷデバイスの製造プロセスにおける圧電体基板の欠けの発生を抑制することが可能なセラミック基板を提供することができる。

セラミック基板および圧電体基板を含む積層体の構造を示す概略断面図である。 セラミック基板の支持主面を示す概略平面図である。 セラミック基板、積層体およびＳＡＷデバイスの製造方法の概略を示すフローチャートである。 積層体およびＳＡＷデバイスの製造方法を説明するための概略断面図である。 積層体およびＳＡＷデバイスの製造方法を説明するための概略断面図である。 積層体およびＳＡＷデバイスの製造方法を説明するための概略断面図である。 積層体およびＳＡＷデバイスの製造方法を説明するための概略図である。 ＳＡＷデバイスの構造を示す概略図である。

［本願発明の実施形態の説明］
最初に本願発明の実施態様を列記して説明する。本願のセラミック基板は、多結晶セラミックから構成され、他の基板を支持するための支持主面を有するセラミック基板である。このセラミック基板は、支持主面において、多結晶セラミックの結晶粒径の、平均値が４０μｍ以上５００μｍ未満であり、標準偏差が上記平均値の１．５倍未満である。

本発明者らの検討によれば、ＳＡＷデバイスの製造プロセスのチップ化工程における圧電体基板の欠けは、積層体の切断時におけるセラミック基板と圧電体基板との強度差に起因して発生する。そのため、セラミック基板の支持主面における結晶粒径の平均値を大きくすること、より具体的には４０μｍ以上とすることにより、セラミック基板の強度を低下させ、欠けの発生を抑制することができる。しかし、結晶粒径の平均値を５００μｍ以上にまで大きくすると、セラミック基板の表面における粒界段差が大きくなり、かえって欠けが発生しやすくなる傾向にある。そのため、支持主面における結晶粒径の平均値は、４０μｍ以上５００μｍ未満とする必要がある。さらに、本発明者らの検討によれば、支持主面における結晶粒径の平均値が４０μｍ以上５００μｍ未満であっても、ＳＡＷデバイスの製造プロセスにおいて圧電体基板の欠けが発生する場合がある。この原因についてさらに検討した結果、支持主面における結晶粒径の平均値が４０μｍ以上５００μｍ未満であっても、結晶粒径のばらつきが大きい場合、より具体的には、結晶粒径の標準偏差が平均値の１．５倍以上である場合、上記欠けが発生し易くなることが明らかとなった。したがって、ＳＡＷデバイスの製造プロセスにおける圧電体基板の欠けを有効に抑制するためには、支持主面における結晶粒径の平均値を４０μｍ以上５００μｍ未満とするだけでなく、結晶粒径の標準偏差を平均値の１．５倍未満とする必要がある。

本願のセラミック基板においては、支持主面における多結晶セラミックの結晶粒径の平均値が４０μｍ以上５００μｍ未満とされるとともに、結晶粒径の標準偏差が平均値の１．５倍未満とされている。その結果、本願のセラミック基板によれば、ＳＡＷデバイスの製造プロセスにおける圧電体基板の欠けの発生を抑制することが可能なセラミック基板を提供することができる。

上記セラミック基板において、上記支持主面における残留応力の値が−３００ＭＰａ以上３００ＭＰａ以下であってもよい。このように、支持主面における残留応力の絶対値を３００ＭＰａ以下とすることにより、ＳＡＷデバイスの製造プロセスにおける圧電体基板の欠けの発生をより確実に抑制することができる。ここで、残留応力の値は、圧縮応力を負、引張応力を正の値で表す。残留応力の値は、たとえばＸ線回折装置を用いて測定することができる。

上記セラミック基板は、スピネル（ＭｇＡｌ_２Ｏ_４）、アルミナ（Ａｌ_２Ｏ_３）、マグネシア（ＭｇＯ）、シリカ（ＳｉＯ_２）、ムライト（３Ａｌ_２Ｏ_３・２ＳｉＯ_２）、コージェライト（２ＭｇＯ・２Ａｌ_２Ｏ_３・５ＳｉＯ_２）、カルシア（ＣａＯ）、チタニア（ＴｉＯ_２）、窒化珪素（Ｓｉ_３Ｎ_４）、窒化アルミニウム（ＡｌＮ）および炭化珪素（ＳｉＣ）からなる群から選択される１種以上の材料から構成されていてもよい。これらの材料は、本願のセラミック基板を構成する材料として好適である。

本願の積層体は、上記本願のセラミック基板と、上記支持主面に対して結合主面においてファンデルワールス力により結合され、圧電体からなる圧電体基板と、を備える。本願の積層体は、上記本願のセラミック基板を含む。そのため、本願の積層体によれば、ＳＡＷデバイスの製造プロセスにおける圧電体基板の欠けの発生を抑制することができる。

上記積層体において、圧電体基板は、タンタル酸リチウム（ＬｉＴａＯ_３）またはニオブ酸リチウム（ＬｉＮｂＯ_３）からなっていてもよい。これらの材料は、本願の積層体における圧電体基板を構成する材料として好適である。

本願のＳＡＷデバイスは、上記本願の積層体と、圧電体基板のセラミック基板とは反対側の主面上に形成される電極と、を備える。本願のＳＡＷデバイスは、上記本願のセラミック基板を含む。そのため、本願のＳＡＷデバイスによれば、ＳＡＷデバイスの製造プロセスにおける圧電体基板の欠けの発生を抑制することができる。

［本願発明の実施形態の詳細］
次に、本発明にかかるセラミック基板および積層体の一実施の形態を、以下に図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。

図１および図２を参照して、本実施の形態におけるセラミック基板１０は、多結晶セラミックから構成され、他の基板である圧電体基板２０を支持するための支持主面１１を有する。すなわち、セラミック基板１０は、多数の結晶粒１０Ａの集合体である。図２に示すように、支持主面１１には、多数の結晶粒１０Ａが露出する。支持主面１１において、結晶粒１０Ａの径（結晶粒径）の、平均値が４０μｍ以上５００μｍ未満であり、標準偏差が上記平均値の１．５倍未満である。ここで、各結晶粒１０Ａの結晶粒径は、たとえば以下のように決定することができる。まず、顕微鏡によって支持主面１１を観察し、結晶粒１０Ａの面積を調査する。そして、当該面積に対応する円の直径を結晶粒径とする。結晶粒径の平均値は、たとえば顕微鏡によって支持主面１１の複数の領域を観察し、当該領域内の結晶粒径の算術平均を算出することにより導出することができる。

図１を参照して、本実施の形態における積層体１は、セラミック基板１０と圧電体基板２０とを備える。圧電体基板２０は、たとえば単結晶タンタル酸リチウム、単結晶ニオブ酸リチウムなどの単結晶の圧電体からなる。セラミック基板１０は、スピネル、アルミナ、マグネシア、シリカ、ムライト、コージェライト、カルシアおよびチタニアからなる群から選択される一種以上、好ましくはいずれか１つの材料から構成される多結晶セラミックからなる。

圧電体基板２０は、一方の主面である露出主面２１と、露出主面２１とは反対側の主面である結合主面２２とを有する。圧電体基板２０は、セラミック基板１０の支持主面１１に結合主面２２において接触するように配置される。セラミック基板１０と圧電体基板２０とは、ファンデルワールス力により結合されている。

セラミック基板１０においては、支持主面１１における多結晶セラミックの結晶粒径の平均値が４０μｍ以上５００μｍ未満とされるとともに、結晶粒径の標準偏差が平均値の１．５倍未満とされている。そのため、セラミック基板１０は、ＳＡＷデバイスの製造プロセスにおける圧電体基板２０の欠けの発生を抑制することが可能なセラミック基板となっている。また、積層体１は、セラミック基板１０を含む。そのため、積層体１は、ＳＡＷデバイスの製造プロセスにおける圧電体基板２０の欠けの発生が抑制された積層体となっている。

セラミック基板１０において、支持主面１１における残留応力の値は−３００ＭＰａ以上３００ＭＰａ以下であることが好ましい。このように、支持主面１１における残留応力の絶対値を３００ＭＰａ以下とすることにより、ＳＡＷデバイスの製造プロセスにおける圧電体基板２０の欠けの発生をより確実に抑制することができる。支持主面１１における残留応力の値は−２００ＭＰａ以上２００ＭＰａ以下であることがより好ましく、−１００ＭＰａ以上１００ＭＰａ以下であることがさらに好ましい。

セラミック基板１０の支持主面１１において、結晶粒径の標準偏差は平均値の１倍未満であることがより好ましい。これにより、ＳＡＷデバイスの製造プロセスにおける圧電体基板２０の欠けの発生をより確実に抑制することができる。

次に、本実施の形態におけるセラミック基板１０、積層体１およびＳＡＷデバイス１００の製造方法を説明する。図３を参照して、本実施の形態のセラミック基板１０、積層体１およびＳＡＷデバイス１００の製造方法では、まず工程（Ｓ１０）として基板準備工程が実施される。この工程（Ｓ１０）では、図４を参照してスピネル、アルミナ、マグネシア、シリカ、ムライト、コージェライト、カルシア、チタニア、窒化珪素、窒化アルミニウムおよび炭化珪素からなる群から選択される１種以上の材料から構成される多結晶セラミックからなるセラミック基板１０が準備される。たとえば、上記群から選択されるいずれか１つの材料から構成される多結晶セラミックからなるセラミック基板１０が準備される。具体的には、たとえば多結晶スピネルからなるセラミック基板１０を準備する場合、マグネシア粉末とアルミナ粉末とを混合して原料粉末を準備し、成形することにより成形体を作製する。成形体は、たとえばプレス成形により予備成形を実施した後、ＣＩＰ（Ｃｏｌｄ Ｉｓｏｓｔａｔｉｃ Ｐｒｅｓｓ）を実施することにより作製することができる。

次に、成形体に対して焼結処理を実施する。焼結処理は、たとえば真空焼結法、ＨＩＰ（Ｈｏｔ Ｉｓｏｓｔａｔｉｃ Ｐｒｅｓｓ）などの方法により実施することができる。これにより、焼結体が得られる。その後、焼結体に対してスライス加工を実施することにより、所望の形状（厚み）を有するセラミック基板１０が得られる（図４参照）。ここで、結晶粒１０Ａの大きさおよびそのばらつきは、焼結時の昇温速度、焼結温度および焼結における保持時間を調整することにより、所望の値の範囲に調整することができる。具体的には、昇温速度はたとえば０．１℃／分以上０．５以下℃／分以下とすることができる。焼結温度はたとえば１５００℃以上２０００℃以下とすることができる。焼結時の保持時間はたとえば１０時間以上１００時間以下とすることができる。このように、昇温速度を小さくし、焼結時間も長時間とすることにより、十分な粒成長が得られ、結晶粒径の平均値を４０μｍ以上５００μｍ未満にするとともに、結晶粒径の標準偏差を上記平均値の１．５倍未満とすることが容易となる。

次に、工程（Ｓ２０）として粗研磨工程が実施される。この工程（Ｓ２０）では、図４を参照して、工程（Ｓ１０）において準備されたセラミック基板１０の支持主面１１に対して粗研磨処理が実施される。

次に、工程（Ｓ３０）としてアニール工程が実施される。この工程（Ｓ３０）では、セラミック基板１０に対して、アニールが実施される。具体的には、たとえば工程（Ｓ２０）において研磨が実施されたセラミック基板が１０００℃以上１５００℃以下の温度域に加熱され、２時間以上１０時間以下の時間保持される。これにより、工程（Ｓ１０）〜（Ｓ２０）においてセラミック基板１０に導入された残留応力が低下する。その結果、支持主面１１における残留応力の値を−３００ＭＰａ以上３００ＭＰａ以下とすることが容易となる。

次に、工程（Ｓ４０）として仕上研磨工程が実施される。この工程（Ｓ４０）では、図４を参照して、工程（Ｓ３０）においてアニールされたセラミック基板１０の支持主面１１に対して仕上研磨処理が実施される。これにより、本実施の形態のセラミック基板１０が完成する。

次に、工程（Ｓ５０）として貼り合わせ工程が実施される。この工程（Ｓ５０）では、工程（Ｓ４０）において仕上研磨が実施されたセラミック基板１０と、別途準備された圧電体基板２０とが貼り合わされる。具体的には、たとえばセラミック基板１０および圧電体基板２０が洗浄され、乾燥された後、チャンバ―内に挿入され、チャンバ―内が減圧される。そして、図４において矢印で示されるように、支持主面１１および結合主面２２に対して、たとえばＡｒ（アルゴン）ビームが照射される。これにより、支持主面１１および結合主面２２が清浄な状態とされる。その後、圧電体基板２０の結合主面２２とセラミック基板１０の支持主面１１とが接触するように、セラミック基板１０と圧電体基板２０とが貼り合わされる。これにより、セラミック基板１０と圧電体基板２０とは、ファンデルワールス力により結合する。その結果、本実施の形態の積層体１が得られる。

引き続き、セラミック基板１０を含む積層体１を用いたＳＡＷデバイスの製造方法について説明する。図３を参照して、工程（Ｓ５０）に続いて、工程（Ｓ６０）として減厚工程が実施される。この工程（Ｓ６０）では、図１および図５を参照して、工程（Ｓ５０）において得られた積層体１の圧電体基板２０の厚みを小さくする加工が実施される。具体的には、たとえば圧電体基板２０の露出主面２１に対して研削処理が実施される。これにより、圧電体基板２０の厚みが、ＳＡＷデバイスに適した厚みにまで低減される。

次に、工程（Ｓ７０）として電極形成工程が実施される。この工程（Ｓ７０）では、図５〜図７を参照して、圧電体基板２０の露出主面２１に櫛歯型の電極が形成される。図６は、図７の線分ＶＩ−ＶＩに沿う断面図である。具体的には、図６および図７を参照して、工程（Ｓ６０）において適切な厚みに調整された圧電体基板２０の露出主面２１上に、Ａｌなどの導電体からなる導電体膜が形成される。導電体膜の形成は、たとえばスパッタリングにより実施することができる。その後、導電体膜上にレジストが塗布されてレジスト膜が形成された後、露光および現像が実施されることにより、所望の入力側電極３０および出力側電極４０の形状に対応する領域以外の領域に開口が形成される。そして、開口が形成されたレジスト膜をマスクとして用いて、たとえばウェットエッチングを実施することにより、図６および図７に示すように入力側電極３０と出力側電極４０とからなる対が複数形成される。なお、図６および図７は、一対の入力側電極３０および出力側電極４０に対応する領域を表している。入力側電極３０および出力側電極４０における櫛歯型電極の電極間隔は、出力すべき信号の周波数に応じて適宜決定することができる。

次に、工程（Ｓ８０）としてチップ化工程が実施される。この工程（Ｓ８０）では、入力側電極３０と出力側電極４０とからなる対が複数形成された積層体１が厚さ方向に切断されることにより、１対の入力側電極３０および出力側電極４０を含む複数のチップに分離される。

その後、図７および図８を参照して、工程（Ｓ８０）において作製されたチップに対して入力側配線５１および出力側配線６１が形成されることにより、本実施の形態におけるＳＡＷデバイス１００（ＳＡＷフィルタ）が完成する。

上記ＳＡＷデバイス１００の製造プロセスにおいては、工程（Ｓ８０）において積層体１が厚み方向に切断される。本実施の形態のＳＡＷデバイス１００の製造方法においては、セラミック基板１０の支持主面１１における多結晶セラミックの結晶粒径の平均値が４０μｍ以上５００μｍ未満とされるとともに、結晶粒径の標準偏差が平均値の１．５倍未満とされている。そのため、工程（Ｓ８０）において圧電体基板２０に欠けが発生することを抑制することができる。なお、支持主面１１における残留応力の絶対値を一層低減する観点から、工程（Ｓ４０）の後に再度アニール工程を追加してもよい。

図８を参照して、本実施の形態におけるＳＡＷデバイス１００は、ファンデルワールス力により結合されたセラミック基板１０と圧電体基板２０とを含む積層体１と、圧電体基板２０の露出主面２１上に接触するように形成された１対の櫛歯形状を有する電極である入力側電極３０および出力側電極４０と、入力側電極３０に接続された入力側配線５１と、出力側電極４０に接続された出力側配線６１とを備えている。

入力側電極３０は、第１部分３１と第２部分３２とを含む。第１部分３１は、直線状のベース部３１Ａと、ベース部３１Ａの延在方向に垂直な方向にベース部３１Ａから突出する直線状の複数の突出部３１Ｂとを含む。第２部分３２は、ベース部３１Ａと平行に延在する直線状のベース部３２Ａと、ベース部３２Ａの延在方向に垂直な方向にベース部３２Ａから突出し、隣り合う突出部３１Ｂの間に進入する直線状の複数の突出部３２Ｂとを含む。突出部３１Ｂと突出部３２Ｂとは、予め定められた一定の間隔をおいて配置される。

出力側電極４０は、第１部分４１と第２部分４２とを含む。第１部分４１は、直線状のベース部４１Ａと、ベース部４１Ａの延在方向に垂直な方向にベース部４１Ａから突出する直線状の複数の突出部４１Ｂとを含む。第２部分４２は、ベース部４１Ａと平行に延在する直線状のベース部４２Ａと、ベース部４２Ａの延在方向に垂直な方向にベース部４２Ａから突出し、隣り合う突出部４１Ｂの間に進入する直線状の複数の突出部４２Ｂとを含む。突出部４１Ｂと突出部４２Ｂとは、予め定められた一定の間隔をおいて配置される。

入力側配線５１から入力側電極３０に入力信号である交流電圧が印加されると、圧電効果により圧電体基板２０の露出主面２１（表面）に弾性表面波が生じ、出力側電極４０側に伝達される。このとき、入力側電極３０および出力側電極４０は図１に示すように櫛歯形状を有しており、突出部３１Ｂと突出部３２Ｂとの間隔、および突出部４１Ｂと突出部４２Ｂとの間隔は一定である。したがって、入力側電極３０から出力側電極４０に向かう方向において、圧電体基板２０の露出主面２１のうち電極が形成された領域は所定の周期（電極周期）で存在する。そのため、入力信号により発生した弾性表面波は、その波長が電極周期に一致する場合に最も強く励振され、電極周期とのずれが大きいほど減衰する。その結果、電極周期に近い波長の信号のみが出力側電極４０および出力側配線６１を介して出力される。

ここで、上記動作において、圧電体基板２０の温度が上昇する。本実施の形態のＳＡＷデバイス１００においては、圧電体基板２０に、放熱性の高い材料からなるセラミック基板１０が接触するように配置されている。そのため、ＳＡＷデバイス１００は高い信頼性を有している。さらに、ＳＡＷデバイス１００は、本実施の形態のセラミック基板１０を含むため、製造プロセスにおける圧電体基板２０の欠けが抑制される。その結果、ＳＡＷデバイス１００は、高い歩留りを維持しつつ製造可能なＳＡＷデバイス１００となっている。

支持主面における結晶粒径の平均値および標準偏差、ならびに支持主面における残留応力の異なる１４のセラミック基板（スピネル基板）のサンプル準備した（サンプルＮｏ．１〜１４）。これを用いて上記実施の形態の工程（Ｓ１０）〜（Ｓ５０）までを実施した後、積層体１を厚み方向に切断し、圧電体基板２０における欠けの発生の状態を確認した。

なお、結晶粒径の測定は、Ｎｉｋｏｎ社製顕微鏡ＥＣＬＩＰＳＥ ＬＶ１００を用い、研磨された支持主面を観察することにより行った。結晶粒径は、当該顕微鏡の内蔵ソフトウェアにより算出した。残留応力は、Ｘ線回折法による応力測定にて測定した。使用Ｘ線はＣｕ−Ｋａラインフォーカス、励起条件は４５ｋＶ ４０ｍＡ、走査方法はｓｉｎ２Ψ法（並傾法）、測定範囲は２θ＝９３°〜９５．５°、ステップ幅は０．０３゜、Ψ条件は１３水準（＋側６水準、零点１水準、−側６水準）｛０≦ｓｉｎ２Ψ≦０．５｝、積算時間は１または３ｓｅｃ、測定面はＭｇＡｌ_２Ｏ_４（７３１）面とした。実験結果を表１に示す。

表１において、圧電体基板２０における欠けの発生について、欠けの発生が見られなかったものをＡ、僅かな欠けが見られたものをＢ、明確な欠けが見られたものをＣと評価した。

表１を参照して、支持主面における結晶粒径の平均値が４０μｍ以上５００μｍ未満の範囲外であるサンプル１および１４については、欠けの発生に関する評価がＣとなっている。このことから、支持主面における結晶粒径の平均値は、４０μｍ以上５００μｍ未満とする必要があることが確認される。また、結晶粒径の平均値が４０μｍ以上５００μｍ未満の範囲内であっても、結晶粒径の平均値に対する結晶粒径の標準偏差の比（σ／μ）が１．５以上のサンプル（サンプル２、５、８、１１）については、欠けの発生に関する評価がＣとなっている。このことから、欠けの発生を抑制するためには、上記平均値の条件に加えて、結晶粒径の標準偏差を平均値の１．５倍未満とする必要があることが分かる。

さらに、上記平均値の条件および標準偏差の条件を満たす場合であっても、支持主面における残留応力の値が−３００ＭＰａ以上３００ＭＰａ以下の範囲外であるサンプル（サンプル３、６、９、１２）については、欠けの発生に関する評価がＢとなっているのに対し、−３００ＭＰａ以上３００ＭＰａ以下の範囲内であるサンプルについては、欠けの発生に関する評価がＡとなっている。このことから、支持主面における残留応力の絶対値を３００ＭＰａ以下とすることにより、ＳＡＷデバイスの製造プロセスにおける圧電体基板の欠けの発生をより確実に抑制できることが確認される。

今回開示された実施の形態および実施例はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した説明ではなく、特許請求の範囲によって規定され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本願のセラミック基板、積層体およびＳＡＷデバイスは、ＳＡＷデバイスの製造プロセスにおける圧電体基板の欠けの発生を抑制することが求められるセラミック基板、当該セラミック基板を含む積層体およびＳＡＷデバイスに、特に有利に適用され得る。

１ 積層体
１０ セラミック基板
１０Ａ 結晶粒
１１ 支持主面
２０ 圧電体基板
２１ 露出主面
２２ 結合主面
３０ 入力側電極
３１ 第１部分
３１Ａ ベース部
３１Ｂ 突出部
３２ 第２部分
３２Ａ ベース部
３２Ｂ 突出部
４０ 出力側電極
４１ 第１部分
４１Ａ ベース部
４１Ｂ 突出部
４２ 第２部分
４２Ａ ベース部
４２Ｂ 突出部
５１ 入力側配線
６１ 出力側配線
１００ ＳＡＷデバイス

Claims (6)

1. 多結晶セラミックから構成され、他の基板を支持するための支持主面を有するセラミック基板であって、
   前記支持主面において、前記多結晶セラミックの結晶粒径の、
   平均値が４０μｍ以上５００μｍ未満であり、
   標準偏差が前記平均値の１．５倍未満である、セラミック基板。
2. 前記支持主面における残留応力の値が−３００ＭＰａ以上３００ＭＰａ以下である、請求項１に記載のセラミック基板。
3. スピネル、アルミナ、マグネシア、シリカ、ムライト、コージェライト、カルシア、チタニア、窒化珪素、窒化アルミニウムおよび炭化珪素からなる群から選択される１種以上の材料から構成される、請求項１または請求項２に記載のセラミック基板。
4. 請求項１〜請求項３のいずれか１項に記載のセラミック基板と、
   前記支持主面に対して結合主面においてファンデルワールス力により結合され、圧電体からなる圧電体基板と、を備える、積層体。
5. 前記圧電体基板は、タンタル酸リチウムまたはニオブ酸リチウムからなる、請求項４に記載の積層体。
6. 請求項４または請求項５に記載の積層体と、
   前記圧電体基板の前記セラミック基板とは反対側の主面上に形成される電極と、を備える、ＳＡＷデバイス。

Images