JP2023024946A - 半導体メモリデバイス及びこの製造方法 - Google Patents

半導体メモリデバイス及びこの製造方法 Download PDF

Info

Publication number
JP2023024946A
JP2023024946A JP2022119976A JP2022119976A JP2023024946A JP 2023024946 A JP2023024946 A JP 2023024946A JP 2022119976 A JP2022119976 A JP 2022119976A JP 2022119976 A JP2022119976 A JP 2022119976A JP 2023024946 A JP2023024946 A JP 2023024946A
Authority
JP
Japan
Prior art keywords
gate
spacer
memory device
semiconductor memory
wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022119976A
Other languages
English (en)
Other versions
JP7520924B2 (ja
Inventor
駿松 ▲黄▼
jun song Huang
馳 任
Chi Ren
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of JP2023024946A publication Critical patent/JP2023024946A/ja
Application granted granted Critical
Publication of JP7520924B2 publication Critical patent/JP7520924B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】改良した半導体メモリデバイス及びその製造方法を提供すること。【解決手段】 半導体メモリデバイスが、基板と；基板上に配置された制御ゲートと；基板内に及び制御ゲートの第１の側に配置されたソース拡散領域と；ソース拡散領域上に配置された、凹状の上面を有する選択ゲートと；制御ゲートの下に配置された電荷蓄積構造と；選択ゲートと制御ゲートとの間、及び電荷蓄積構造と選択ゲートとの間に配置された第１のスペーサと；選択ゲートの反対側の制御ゲートの第２の側に配置されたワードラインゲートと；ワードラインゲートと制御ゲートとの間の第２のスペーサと；基板内に配置され、ワードラインゲートに隣接するドレイン拡散領域と；を含む。【選択図】図１

Description

本発明は、半導体技術の分野に関し、特に、半導体メモリデバイス及びこの製造方法に関する。
フラッシュメモリ等の不揮発性メモリは、メモリへの電力供給がなくなっても、記憶したデータを保持する。不揮発性メモリセルは、例えば、電気的に絶縁したメモリゲート又は電界効果トランジスタ（ＦＥＴ）の制御ゲートの下にある電荷トラップ層に電荷を蓄積することによってデータを格納する。蓄積した電荷はＦＥＴのスレッショルド（threshold）を制御し、それによってセルのメモリ状態を制御する。
不揮発性メモリセルは、例えば、ホットキャリア注入を使用して電荷を記憶層に配置するようにプログラムされる。プログラミング処理を容易にするために高いドレイン電圧及びゲート電圧が使用され、メモリセルはプログラミング中に比較的高い電流を伝導し、これは、低電圧又は低電力アプリケーションでは望ましくない場合がある。
スプリットゲート・メモリセルは、選択ゲートがメモリゲートに隣接して配置されるタイプの不揮発性メモリセルである。スプリットゲート・メモリセルのプログラミング中に、選択ゲートは比較的低電圧にバイアスされ、メモリゲートのみが高電圧にバイアスされて、ホットキャリア注入に必要な垂直電界を与える。キャリアの加速が主に選択ゲートの下のチャネル領域で行われるため、選択ゲートの電圧が比較的低いことによって、従来のフラッシュメモリセルと比較して、水平方向のキャリア加速がより効率的になる。これにより、プログラミング動作中の電流及び消費電力が少なくなり、ホットキャリア注入がより効率的になる。
従来技術の１つの欠点は、スプリットゲート・メモリセルの選択ゲート及び制御ゲートを、それぞれリソグラフィ及びエッチング処理によって規定する必要があり、これは、オーバーレイ・シフト等の問題に容易につながることである。また、制御ゲートと選択ゲートとの間の距離を一定に保つ必要があるため、メモリセルのサイズを縮小することは困難である。
米国特許第７，７６８，０６１号 米国特許第７，７８６，５１２号 米国特許出願公開第２００８／０１２８７７４号明細書
本発明の１つの目的は、従来技術の上記の欠点又は欠陥を解決するために、改良した半導体メモリデバイス及びこの製造方法を提供することである。
本発明の一態様は、半導体メモリデバイスを提供する。この半導体メモリデバイスは、基板と；基板上に配置された制御ゲートと；基板内に及び制御ゲートの第１の側に配置されたソース拡散領域と；ソース拡散領域上に配置された、凹状の上面を有する選択ゲートと；制御ゲートの下に配置された電荷蓄積構造と；選択ゲートと制御ゲートとの間、及び電荷蓄積構造と選択ゲートとの間に配置された第１のスペーサと；選択ゲートの反対側の制御ゲートの第２の側に配置されたワードラインゲートと；ワードラインゲートと制御ゲートとの間の第２のスペーサと；基板内に配置され、ワードラインゲートに隣接するドレイン拡散領域と；を含む。
いくつかの実施形態によれば、電荷蓄積構造は、酸化物－窒化物－酸化物（ＯＮＯ）膜である。
いくつかの実施形態によれば、選択ゲートの凹状の上面は、Ｖ字形の断面プロファイルを有する。
いくつかの実施形態によれば、第１のスペーサ及び第２のスペーサは、酸化ケイ素スペーサである。
いくつかの実施形態によれば、第１のスペーサ及び第２のスペーサは、約２００～４００オングストロームの厚さを有する。
いくつかの実施形態によれば、第１のスペーサは、選択ゲート及び制御ゲートと直接接触している。
いくつかの実施形態によれば、第２のスペーサは、ワードラインゲート及び制御ゲートと直接接触している。
いくつかの実施形態によれば、半導体メモリデバイスは、選択ゲートとソース拡散領域との間の選択ゲート酸化物層と、ワードラインゲートと基板との間のワードラインゲート酸化物層とをさらに含む。
いくつかの実施形態によれば、ワードラインゲートは、内側壁、外側壁、及び内側壁と外側壁との間の段付き上面を有し、段付き上面は、内側壁から外側壁に下降する（descending）第１の表面領域と、第１の表面領域と外側壁との間の第２の表面領域とを含み、第１の表面領域の傾斜が第２の表面領域の傾斜よりも小さい。
いくつかの実施形態によれば、段付き上面は、第２の表面領域を外側壁と接続する第３の表面領域をさらに含み、第２の表面領域、第３の表面領域、及び外側壁は、段付き構造を構成する。
いくつかの実施形態によれば、第３のスペーサは、ワードラインゲートの外側壁に配置される。
本発明の別の態様は、半導体メモリデバイスを形成するための方法を提供する。この方法は、基板を提供するステップと；基板上に制御ゲートを形成するステップと；基板内に及び制御ゲートの第１の側にソース拡散領域を形成するステップと；ソース拡散領域上に、凹状の上面を有する選択ゲートを形成するステップと；制御ゲートの下に電荷蓄積構造を形成するステップと；選択ゲートと制御ゲートとの間、及び電荷蓄積構造と選択ゲートとの間に第１のスペーサを形成するステップと；選択ゲートの反対側の制御ゲートの第２の側にワードラインゲートを形成するステップと；ワードラインゲートと制御ゲートとの間に第２のスペーサを形成するステップと；基板内に及びワードラインゲートに隣接してドレイン拡散領域を形成するステップと；を含む。
いくつかの実施形態によれば、電荷蓄積構造は、酸化物－窒化物－酸化物（ＯＮＯ）膜である。
いくつかの実施形態によれば、選択ゲートの凹状の上面は、Ｖ字形の断面プロファイルを有する。
いくつかの実施形態によれば、第１のスペーサ及び第２のスペーサは、酸化ケイ素スペーサである。
いくつかの実施形態によれば、第１のスペーサ及び第２のスペーサは、約２００～４００オングストロームの厚さを有する。
いくつかの実施形態によれば、第１のスペーサは、選択ゲート及び制御ゲートと直接接触している。
いくつかの実施形態によれば、第２のスペーサは、ワードラインゲート及び制御ゲートと直接接触している。
いくつかの実施形態によれば、選択ゲートとソース拡散領域との間に選択ゲート酸化物層を形成するステップと、ワードラインゲートと基板との間にワードラインゲート酸化物層を形成するステップと、をさらに含む。
いくつかの実施形態によれば、ワードラインゲートは、内側壁、外側壁、及び内側壁と外側壁との間の段付き上面を有し、段付き上面は、内側壁から外側壁に下降する第１の表面領域と、第１の表面領域と外側壁との間の第２の表面領域とを含み、第１の表面領域の傾斜が第２の表面領域の傾斜よりも小さい。
いくつかの実施形態によれば、段付き上面は、第２の表面領域を外側壁と接続する第３の表面領域をさらに含み、第２の表面領域、第３の表面領域、及び外側壁は、段付き構造を構成する。
いくつかの実施形態によれば、ワードラインゲートの外側壁に第３のスペーサを形成するステップをさらに含む。
本発明のこれら及び他の目的は、様々な図及び図面に示される好ましい実施形態の以下の詳細な説明を読んだ後に、当業者には間違いなく明らかになろう。
本発明の一実施形態による半導体メモリデバイスの概略断面図である。 本発明の一実施形態による半導体メモリデバイスの製造方法を示す概略図である。 本発明の一実施形態による半導体メモリデバイスの製造方法を示す概略図である。 本発明の一実施形態による半導体メモリデバイスの製造方法を示す概略図である。 本発明の一実施形態による半導体メモリデバイスの製造方法を示す概略図である。 本発明の一実施形態による半導体メモリデバイスの製造方法を示す概略図である。
本開示の以下の詳細な説明において、本明細書の一部を形成し、例示として、本発明を実施することができる特定の実施形態が示される添付の図面を参照する。これらの実施形態について、当業者が本発明を実施するのを可能にするように十分詳細に説明する。
本発明の範囲から逸脱することなく、他の実施形態を利用することができ、構造的、論理的、及び電気的変更を行うことができる。従って、以下の詳細な説明は限定的であると見なすべきではないが、本明細書に含まれる実施形態は、添付の特許請求の範囲によって規定される。
図１を参照されたい。図１は、本発明の一実施形態による半導体メモリデバイスの概略断面図である。図１に示されるように、半導体メモリデバイス１は、基板１００、例えば半導体基板を含む。少なくとも１つの制御ゲートＣＧが基板１００上に設けられる。ソース拡散領域ＳＤが、基板１００内に設けられ、制御ゲートＣＧの第１の側に配置される。選択ゲートＳＧが、ソース拡散領域ＳＤ上に設けらる。選択ゲートＳＧは凹状の上面ＳＲを有する。本発明の一実施形態によれば、選択ゲートＳＧの凹状の上面ＳＲは、Ｖ字形の断面プロファイルを有する。本発明の一実施形態によれば、半導体メモリデバイス１は、選択ゲートＳＧとソース拡散領域ＳＤとの間に配置された選択ゲート酸化物層ＳＧＯをさらに含む。
本発明の一実施形態によれば、電荷蓄積構造ＣＳが、制御ゲートＣＧの下に設けられる。本発明の一実施形態によれば、電荷蓄積構造ＣＳは、酸化物－窒化物－酸化物（ＯＮＯ）膜であるが、これに限定されない。本発明の一実施形態によれば、電荷蓄積構造ＣＳ及び制御ゲートＣＧの側壁が整列される。
本発明の一実施形態によれば、第１のスペーサＳＰ１が、選択ゲートＳＧと制御ゲートＣＧとの間、及び電荷蓄積構造ＣＳと制御ゲートＣＧとの間に設けられる。本発明の一実施形態によれば、第１のスペーサＳＰ１は、酸化ケイ素スペーサであり得るが、これに限定されない。本発明の一実施形態によれば、第１のスペーサＳＰ１の厚さが、約２００～４００オングストロームである。本発明の一実施形態によれば、第１のスペーサＳＰ１は、選択ゲートＳＧ及び制御ゲートＣＧに直接接触する。本発明の一実施形態によれば、第１のスペーサＳＰ１は、電荷蓄積構造ＣＳに直接接触する。
本発明の一実施形態によれば、ワードラインゲートＷＧが、選択ゲートＳＧの反対側の制御ゲートＣＧの第２の側に設けられる。第２のスペーサＳＰ２が、ワードラインゲートＷＧと制御ゲートＣＧとの間に設けられる。本発明の一実施形態によれば、第２のスペーサＳＰ２は、酸化ケイ素スペーサであり得るが、これに限定されない。本発明の一実施形態によれば、第２のスペーサＳＰ２の厚さが、約２００～４００オングストロームである。本発明の一実施形態によれば、第２のスペーサＳＰ２は、ワードラインゲートＷＧ及び制御ゲートＣＧに直接接触する。本発明の一実施形態によれば、半導体メモリデバイス１は、ワードラインゲートＷＧと基板１００との間に配置されたワードラインゲート酸化物層ＷＧＯをさらに含む。
本発明の一実施形態によれば、第３のスペーサＳＰ３、例えば窒化ケイ素スペーサが、ワードラインゲートＷＧ上に追加的に設けられる。本発明の一実施形態によれば、ドレイン拡散領域ＤＤが、第３のスペーサＳＰ３に隣接する基板１００に設けられる。図１から、半導体メモリ素子１が、選択ゲートＳＧに対して鏡面対称構造を有することが分かり得る。
本発明の一実施形態によれば、ワードラインゲートＷＧは、内側壁ＳＷ１、外側壁ＳＷ２、及び内側壁ＳＷ１と外側壁ＳＷ２との間に位置する段付き上面ＳＴＳを有する。段付き上面ＳＴＳは、内側壁ＳＷ１から外側壁ＳＷ２に下降する第１の表面領域Ｓ１と、第１の表面領域Ｓ１と外側壁ＳＷ２との間の第２の表面領域Ｓ２とを含む。第１の表面領域Ｓ１の傾斜が、第２の表面領域Ｓ２の傾斜よりも小さい。
本発明の一実施形態によれば、段付き上面ＳＴＳは、第２の表面領域Ｓ２と外側壁ＳＷ２とを接続する第３の表面領域Ｓ３をさらに含む。第２の表面領域Ｓ２、第３の表面領域Ｓ３及び外側壁ＳＷ２は、段付き構造ＳＳを構成する。
図２～図６を参照されたい。図２～図６は、本発明の一実施形態による半導体メモリデバイスの製造方法の概略図である。図２に示されるように、最初に、基板１００、例えばシリコン基板又は他の適切な半導体基板が提供される。本発明の一実施形態によれば、基板１００は、メモリ領域ＭＲ及び論理回路領域ＬＲを有する。制御ゲートＣＧ及び電荷蓄積構造ＣＳを積み重ねて形成したゲート構造ＧＳが、メモリ領域ＭＲに形成される。制御ゲートＣＧはポリシリコン層であり得、電荷蓄積構造ＣＳはＯＮＯフィルムであり得る。
本発明の一実施形態によれば、図１において、論理回路領域ＬＲは、酸化ケイ素層１１０及びポリシリコン層１２０によって覆われる。ハードマスク層１３０が、ポリシリコン層１２０、例えば窒化ケイ素層上に形成される。さらに、ソース拡散領域ＳＤ、例えばＮ＋ドープ領域が、基板１００内で、メモリ領域ＭＲ内のゲート構造ＧＳ同士の間に形成される。
図３に示されるように、次に、第１のスペーサＳＰ１及び第２のスペーサＳＰ２がそれぞれ、メモリ領域ＭＲのゲート構造ＧＳの側壁に形成される。本発明の一実施形態によれば、第１のスペーサＳＰ１及び第２のスペーサＳＰ２は、酸化ケイ素、窒化ケイ素、又は酸窒化ケイ素を含み得るが、これらに限定されない。本発明の一実施形態によれば、スペーサＳＰ１及びＳＰ２の厚さが、約２００～４００オングストロームである。
図４に示されるように、次に、ワードラインゲート酸化物層ＷＧＯ及び選択ゲート酸化物層ＳＧＯが、メモリ領域ＭＲ内の基板１００上に形成される。例えば、ワードラインゲート酸化物層ＷＧＯ及び選択ゲート酸化物層ＳＧＯは、約５０～７０オングストロームの厚さを有するシリコン酸化物層であり得る。次に、ポリシリコン層ＰＬ及びハードマスク層ＨＭが、化学蒸着（ＣＡＶ）プロセス等を使用して、基板１００上に順次堆積される。本発明の一実施形態によれば、例えば、ハードマスク層ＨＭは、約１００オングストロームの厚さを有する酸化ケイ素層であり得る。メモリ領域ＭＲ内の第１のスペーサＳＰ１同士の間の空間は、ポリシリコン層ＰＬによって充填することができる。
図５に示されるように、次に、エッチングプロセス、例えば異方性ドライエッチング処理を実行して、ハードマスク層１３０が露出するまで、ハードマスク層ＨＭ及びポリシリコン層ＰＬを順次エッチングする。このような自己整列法を使用することにより、選択ゲートＳＧが、メモリ領域ＭＲ内の第１のスペーサＳＰ１同士の間に形成され、ワードラインゲートＷＧが、第２のスペーサＳＰ２の横に形成される。
本発明の一実施形態によれば、選択ゲートＳＧは、凹状の上面ＳＲを有する。本発明の一実施形態によれば、選択ゲートＳＧの凹状の上面ＳＲは、Ｖ字形の断面プロファイルを有する。ワードラインゲートＷＧは、段付き上面ＳＴＳを有し、段付き上面ＳＴＳは、内側壁ＳＷ１から外側壁ＳＷ２に下降する第１の表面領域Ｓ１と、第１の表面領域Ｓ１と外側壁ＳＷ２との間の第２の表面領域Ｓ２とを含む。第１の表面領域Ｓ１の傾斜が、第２の表面領域Ｓ２の傾斜よりも小さい。
続いて、第３のスペーサＳＰ３が、ワードラインゲートＷＧの外側壁ＳＷ２上に形成される。例えば、第３のスペーサＳＰ３は、酸化ケイ素、窒化ケイ素、又は酸窒化ケイ素を含み得るが、これらに限定されない。次に、イオン注入プロセスを実行して、第３のスペーサＳＰ３に隣接する基板１００内にドレイン拡散領域ＤＤ、例えばＮ＋ドープ領域を形成する。
図６に示されるように、次に、ハードマスク層１３０が除去され、次にリソグラフィ処理及びエッチング処理を実行して、論理回路領域ＬＲ内のポリシリコン層１２０及び酸化シリコン層１１０をパターン化し、こうしてゲート構造ＧＳＬを形成する。
本発明の１つの利点は、選択ゲート及びワードラインゲートが、自己整列法で制御ゲートの両側に同時に形成され、それによって、制御ゲートと選択ゲートとワードラインゲートとの間の距離が、より近くなり、そしてスペーサの厚さによって決定されるため、メモリセルのサイズをさらに小さくすることができる。
当業者は、本発明の教示を保持しながら、装置及び方法の多数の修正及び変更を行うことができることを容易に認めるだろう。従って、上記の開示は、添付の特許請求の範囲の境界によってのみ制限されると解釈すべきである。

Claims (22)

  1. 半導体メモリデバイスであって、
    基板と、
    該基板上に配置された制御ゲートと、
    前記基板内に及び前記制御ゲートの第１の側に配置されたソース拡散領域と、
    該ソース拡散領域上に配置された、凹状の上面を有する選択ゲートと、
    該制御ゲートの下に配置された電荷蓄積構造と、
    前記選択ゲートと前記制御ゲートとの間、及び前記電荷蓄積構造と前記選択ゲートとの間に配置された第１のスペーサと、
    前記選択ゲートの反対側の前記制御ゲートの第２の側に配置されたワードラインゲートと、
    該ワードラインゲートと制御ゲートとの間の第２のスペーサと、
    前記基板内に配置され、前記ワードラインゲートに隣接するドレイン拡散領域と、を含む、
    半導体メモリデバイス。
  2. 前記電荷蓄積構造は、酸化物－窒化物－酸化物（ＯＮＯ）膜である、請求項１に記載の半導体メモリデバイス。
  3. 前記選択ゲートの前記凹状の上面は、Ｖ字形の断面プロファイルを有する、請求項１に記載の半導体メモリデバイス。
  4. 前記第１のスペーサ及び前記第２のスペーサは、酸化ケイ素スペーサである、請求項１に記載の半導体メモリデバイス。
  5. 前記第１のスペーサ及び前記第２のスペーサは、約２００～４００オングストロームの厚さを有する、請求項１に記載の半導体メモリデバイス。
  6. 前記第１のスペーサは、前記選択ゲート及び前記制御ゲートと直接接触している、請求項１に記載の半導体メモリデバイス。
  7. 前記第２のスペーサは、前記ワードラインゲート及び前記制御ゲートと直接接触している、請求項１に記載の半導体メモリデバイス。
  8. 前記選択ゲートと前記ソース拡散領域との間の選択ゲート酸化物層と、
    前記ワードラインゲートと前記基板との間のワードラインゲート酸化物層と、をさらに含む、請求項１に記載の半導体メモリデバイス。
  9. 前記ワードラインゲートは、内側壁、外側壁、及び前記内側壁と前記外側壁との間の段付き上面を有し、該段付き上面は、前記内側壁から前記外側壁に下降する第１の表面領域と、該第１の表面領域と前記外側壁との間の第２の表面領域とを含み、前記第１の表面領域の傾斜が前記第２の表面領域の傾斜よりも小さい、請求項１に記載の半導体メモリデバイス。
  10. 前記段付き上面は、前記第２の表面領域を前記外側壁と接続する第３の表面領域をさらに含み、前記第２の表面領域、前記第３の表面領域、及び前記外側壁が、段付き構造を構成する、請求項９に記載の半導体メモリデバイス。
  11. 第３のスペーサが、前記ワードラインゲートの前記外側壁に配置される、請求項９に記載の半導体メモリデバイス。
  12. 半導体メモリデバイスを形成するための方法であって、当該方法は、
    基板を提供するステップと、
    該基板上に制御ゲートを形成するステップと、
    前記基板内に及び前記制御ゲートの第１の側にソース拡散領域を形成するステップと、
    該ソース拡散領域上に、凹状の上面を有する選択ゲートを形成するステップと、
    前記制御ゲートの下に電荷蓄積構造を形成するステップと、
    前記選択ゲートと前記制御ゲートとの間、及び前記電荷蓄積構造と前記選択ゲートとの間に第１のスペーサを形成するステップと、
    前記選択ゲートの反対側の前記制御ゲートの第２の側にワードラインゲートを形成するステップと、
    前記ワードラインゲートと前記制御ゲートとの間に第２のスペーサを形成するステップと、
    前記基板内に及び前記ワードラインゲートに隣接してドレイン拡散領域を形成するステップと、を含む、
    方法。
  13. 前記電荷蓄積構造は、酸化物－窒化物－酸化物（ＯＮＯ）膜である、請求項１２に記載の方法。
  14. 前記選択ゲートの前記凹状の上面は、Ｖ字形の断面プロファイルを有する、請求項１２に記載の方法。
  15. 前記第１のスペーサ及び前記第２のスペーサは、酸化ケイ素スペーサである、請求項１２に記載の方法。
  16. 前記第１のスペーサ及び前記第２のスペーサは、約２００～４００オングストロームの厚さを有する、請求項１２に記載の方法。
  17. 前記第１のスペーサは、前記選択ゲート及び前記制御ゲートと直接接触している、請求項１２に記載の方法。
  18. 前記第２のスペーサは、前記ワードラインゲート及び前記制御ゲートと直接接触している、請求項１２に記載の方法。
  19. 前記選択ゲートと前記ソース拡散領域との間に選択ゲート酸化物層を形成するステップと、
    前記ワードラインゲートと前記基板との間にワードラインゲート酸化物層を形成するステップと、をさらに含む、請求項１２に記載の方法。
  20. 前記ワードラインゲートは、内側壁、外側壁、及び前記内側壁と前記外側壁との間に段付き上面を有し、該段付き上面は、前記内側壁から前記外側壁に下降する第１の表面領域と、該第１の表面領域と前記外側壁との間の第２の表面領域とを含み、前記第１の表面領域の傾斜が前記第２の表面領域の傾斜よりも小さい、請求項１２に記載の方法。
  21. 前記段付き上面は、前記第２の表面領域を前記外側壁と接続する第３の表面領域をさらに含み、前記第２の表面領域、前記第３の表面領域、及び前記外側壁は、段付き構造を構成する、請求項２０に記載の方法。
  22. 前記ワードラインゲートの前記外側壁に第３のスペーサを形成するステップをさらに含む、請求項２０に記載の方法。
JP2022119976A 2021-08-09 2022-07-27 半導体メモリデバイス及びこの製造方法 Active JP7520924B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110129303A TW202308107A (zh) 2021-08-09 2021-08-09 半導體記憶元件及其製作方法
TW110129303 2021-08-09

Publications (2)

Publication Number Publication Date
JP2023024946A true JP2023024946A (ja) 2023-02-21
JP7520924B2 JP7520924B2 (ja) 2024-07-23

Family

ID=85153394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022119976A Active JP7520924B2 (ja) 2021-08-09 2022-07-27 半導体メモリデバイス及びこの製造方法

Country Status (4)

Country Link
US (2) US11955565B2 (ja)
JP (1) JP7520924B2 (ja)
CN (1) CN115707244A (ja)
TW (1) TW202308107A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040065917A1 (en) * 2002-10-07 2004-04-08 Der-Tsyr Fan Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US20160358928A1 (en) * 2015-06-03 2016-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned flash memory device with word line having reduced height at outer edge opposite to gate stack
US9911847B1 (en) * 2017-07-12 2018-03-06 United Microelectronics Corp. Non-volatile memory device and manufacturing method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498507B1 (ko) 2003-08-08 2005-07-01 삼성전자주식회사 자기정렬형 1 비트 소노스(ｓｏｎｏｓ) 셀 및 그 형성방법
US7786512B2 (en) 2005-07-18 2010-08-31 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US7811887B2 (en) 2006-11-02 2010-10-12 Saifun Semiconductors Ltd. Forming silicon trench isolation (STI) in semiconductor devices self-aligned to diffusion
JP5847537B2 (ja) 2011-10-28 2016-01-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9735245B2 (en) * 2014-08-25 2017-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Recessed salicide structure to integrate a flash memory device with a high κ, metal gate logic device
CN105655338A (zh) * 2014-12-04 2016-06-08 联华电子股份有限公司 非挥发性存储单元及其制作方法
US9406687B1 (en) * 2015-03-23 2016-08-02 Globalfoundries Singapore Pte. Ltd. Integration of memory devices with different voltages
JP5956033B1 (ja) 2015-07-23 2016-07-20 株式会社フローディア メモリセル、半導体集積回路装置、および半導体集積回路装置の製造方法
CN111554688B (zh) * 2019-02-26 2021-02-05 长江存储科技有限责任公司 三维存储器件及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040065917A1 (en) * 2002-10-07 2004-04-08 Der-Tsyr Fan Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US20160358928A1 (en) * 2015-06-03 2016-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned flash memory device with word line having reduced height at outer edge opposite to gate stack
US9911847B1 (en) * 2017-07-12 2018-03-06 United Microelectronics Corp. Non-volatile memory device and manufacturing method thereof

Also Published As

Publication number Publication date
TW202308107A (zh) 2023-02-16
US20240194797A1 (en) 2024-06-13
US20230039408A1 (en) 2023-02-09
CN115707244A (zh) 2023-02-17
JP7520924B2 (ja) 2024-07-23
US11955565B2 (en) 2024-04-09

Similar Documents

Publication Publication Date Title
US7795088B2 (en) Method for manufacturing memory cell
US9281202B2 (en) Nonvolatile memory cell and method for fabricating the same
US6538292B2 (en) Twin bit cell flash memory device
CN108807400B (zh) P沟道闪存单元及其操作方法、制造方法和闪存器件
US7049189B2 (en) Method of fabricating non-volatile memory cell adapted for integration of devices and for multiple read/write operations
CN100466293C (zh) 闪存器件及其制造方法
US20070066014A1 (en) Nonvolatile memory device and method of fabricating the same
US20060273374A1 (en) Semiconductor device and manufacturing method thereof
US6674133B2 (en) Twin bit cell flash memory device
US20100038702A1 (en) Nonvolatile memory device and methods of forming the same
US20080149995A1 (en) Nonvolatile memory device and methods of fabricating the same
US7164177B2 (en) Multi-level memory cell
US8334182B2 (en) Method for manufacturing non-volatile memory
JP4969748B2 (ja) 不揮発性半導体記憶装置デバイス及び不揮発性記憶装置セルの製造方法
KR100683389B1 (ko) 플래시 메모리의 셀 트랜지스터 및 그 제조 방법
US20220157964A1 (en) Semiconductor device
JP7520924B2 (ja) 半導体メモリデバイス及びこの製造方法
US20050245028A1 (en) Method for fabricating flash memory device
US7227216B2 (en) Mono gate memory device and fabricating method thereof
KR20060089530A (ko) 하프 리세스된 부유게이트를 갖는 플래쉬 메모리 셀 및 그제조방법
US9385240B1 (en) Memory device and method for fabricating the same
US11978772B2 (en) Method of manufacturing semiconductor device
KR100660022B1 (ko) 2-비트 불휘발성 메모리 장치 및 이를 제조하는 방법
KR100600955B1 (ko) 비휘발성 메모리 소자의 셀 및 그 제조방법
JP4502802B2 (ja) 不揮発性メモリー素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240710

R150 Certificate of patent or registration of utility model

Ref document number: 7520924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150