JP2023015954A - 液晶表示装置 - Google Patents

Abstract

【課題】斜め方向からの観察時の画像欠けが防止される、デュアルセル構造の液晶表示装置を提供する。【解決手段】液晶表示装置は、表示領域を有し、カラーフィルタ層を含む第１液晶パネルと、第１液晶パネルの背面側に設けられた照明装置と、第１液晶パネルと照明装置との間に配置され、カラーフィルタ層を含まない第２液晶パネルとを備える。第２液晶パネルは、複数の行および複数の列を含むマトリクス状に配列された複数の画素によって規定され、表示領域に対向する第１調光領域と、遮光されていない開口領域をそれぞれが含む複数の追加画素によって規定され、第１調光領域の外側に位置する第２調光領域とを有する。【選択図】図５

Description

本開示は、液晶表示装置に関する。

液晶表示装置のコントラスト比を大きく向上させるための技術として、バックライトを複数の領域に分割し、領域ごとに輝度を制御する技術（「分割駆動」、「エリア駆動」または「ローカルディミング」と呼ばれる）が知られている。バックライトの分割駆動は、例えば特許文献１に開示されている。

バックライトの分割駆動を行う場合、隣接する領域間で輝度差が大きいと、表示画面に白いにじみが発生することがある。この現象は、「ハロ」と呼ばれ、表示品位の低下の原因となる。

そこで、ハロを生じさせずにコントラスト比を大きく向上させ得る技術として、特許文献２には、２枚の液晶表示パネルが積層された構成（以下では「デュアルセル構造」と呼ぶ）を有する液晶表示装置が提案されている。

特開２００２－９９２５０号公報 国際公開第２００８／０５３７２４号

デュアルセル構造の液晶表示装置では、表示画面を斜め方向から観察したときに、画面端で画像が正常に表示されないこと（「画像欠け」）がある。

本発明の実施形態は、上記課題に鑑みてなされたものであり、その目的は、斜め方向からの観察時の画像欠けが防止される、デュアルセル構造の液晶表示装置を提供することにある。

本発明の実施形態によると、以下の項目に記載の解決手段が提供される。

［項目１］
表示領域を有し、カラーフィルタ層を含む第１液晶パネルと、
前記第１液晶パネルの背面側に設けられた照明装置と、
前記第１液晶パネルと前記照明装置との間に配置され、カラーフィルタ層を含まない第２液晶パネルと、
を備え、
前記第２液晶パネルは、
複数の行および複数の列を含むマトリクス状に配列された複数の画素によって規定され、前記表示領域に対向する第１調光領域と、
遮光されていない開口領域をそれぞれが含む複数の追加画素によって規定され、前記第１調光領域の外側に位置する第２調光領域と、
を有する、液晶表示装置。

［項目２］
前記第２液晶パネルは、行方向に延びる複数のゲート配線と、列方向に延びる複数のソース配線とを有する、項目１に記載の液晶表示装置。

［項目３］
前記第２調光領域は、列方向に延びる第１部分および第２部分であって、行方向において前記第１調光領域を挟むように配置された第１部分および第２部分を含む、項目２に記載の液晶表示装置。

［項目４］
前記複数のソース配線にソース信号を供給するソース配線駆動回路を備え、
前記複数のソース配線は、前記複数の画素に対応して設けられた複数の第１ソース配線と、前記複数の追加画素のうち、前記第２調光領域の前記第１部分および前記第２部分に位置する追加画素に対応して設けられた複数の第２ソース配線とを含み、
前記ソース配線駆動回路は、ソース信号を出力する複数のソース出力端子であって、前記複数のソース配線よりも多い複数のソース出力端子を有し、
前記複数のソース出力端子は、前記複数の第１ソース配線に電気的に接続された複数の第１ソース出力端子と、前記複数の第２ソース配線に電気的に接続された複数の第２ソース出力端子と、前記複数の第１ソース配線および前記複数の第２ソース配線のいずれにも電気的に接続されていない複数の第３ソース出力端子とを含む、項目３に記載の液晶表示装置。

［項目５］
前記複数の第１ソース配線の数をｎとすると、前記複数のソース出力端子の数は３ｎである、項目４に記載の液晶表示装置。

［項目６］
前記ソース配線駆動回路は、それぞれが前記複数のソース出力端子のうちの連続して配置された３つのソース出力端子からなる複数の端子セットであって、前記３つのソース出力端子は同じ階調のソース信号を出力する、複数の端子セットを有する、項目４または５に記載の液晶表示装置。

［項目７］
前記３つのソース出力端子のうちの１つのソース出力端子が、前記第１ソース出力端子である、項目６に記載の液晶表示装置。

［項目８］
前記複数の画素によって構成される複数の画素列のうち、前記第２調光領域の前記第１部分に隣接する画素列を第１最端画素列、前記第２調光領域の前記第２部分に隣接する画素列を第２最端画素列と呼び、
前記複数の端子セットのうち、前記第１最端画素列に対応して設けられた第１ソース配線に電気的に接続された第１ソース出力端子を含む端子セットを第１最端端子セット、前記第２最端画素列に対応して設けられた第１ソース配線に電気的に接続された第１ソース出力端子を含む端子セットを第２最端端子セットと呼ぶとき、
前記第１最端端子セットおよび前記第２最端端子セットのそれぞれの前記３つのソース出力端子のうちの１つまたは２つのソース出力端子が、前記第２ソース出力端子である、項目７に記載の液晶表示装置。

［項目９］
前記複数の端子セットのうちの前記第１最端端子セットおよび前記第２最端端子セット以外の各端子セットに含まれる前記３つのソース出力端子のうちの２つのソース出力端子は、前記第３ソース出力端子である、項目８に記載の液晶表示装置。

［項目１０］
前記複数のソース出力端子は、ある水平走査期間において第１の極性のソース信号を出力するソース出力端子と前記第１の極性と逆の第２の極性のソース信号を出力するソース出力端子とが行方向に沿って交互に位置するように配置されており、
前記複数のソース配線は、前記第２液晶パネルがソース反転駆動またはドット反転駆動されるように、前記複数のソース出力端子のうちの一部のソース出力端子に電気的に接続されている、項目８または９に記載の液晶表示装置。

［項目１１］
前記複数の追加画素のうち、前記第１部分および前記第２部分のそれぞれに位置する追加画素は、複数列に配列されており、
前記複数の第２ソース配線は、前記第１部分に設けられた２つ以上の第２ソース配線と、前記第２部分に設けられた２つ以上の第２ソース配線とを含み、
前記第１最端端子セットおよび前記第２最端端子セットのそれぞれに含まれる前記３つのソース出力端子のうちの２つのソース出力端子は、互いに逆極性のソース信号を出力する２つの第２ソース出力端子であり、
前記第１部分に設けられた前記２つ以上の第２ソース配線のうちの一部の第２ソース配線は、前記第１最端端子セットの前記２つの第２ソース出力端子の一方に電気的に接続されており、残りの第２ソース配線は、前記第１最端端子セットの前記２つの第２ソース出力端子の他方に電気的に接続されており、
前記第２部分に設けられた前記２つ以上の第２ソース配線のうちの一部の第２ソース配線は、前記第２最端端子セットの前記２つの第２ソース出力端子の一方に電気的に接続されており、残りの第２ソース配線は、前記第２最端端子セットの前記２つの第２ソース出力端子の他方に電気的に接続されている、項目１０に記載の液晶表示装置。

［項目１２］
複数のバッファ増幅器をさらに備え、
前記複数の第２ソース出力端子のそれぞれは、前記複数のバッファ増幅器のうちの少なくとも１つのバッファ増幅器を介して対応する第２ソース配線に電気的に接続されている、項目４から１１のいずれかに記載の液晶表示装置。

［項目１３］
前記複数の第２ソース出力端子のそれぞれは、前記複数のバッファ増幅器のうちの２つ以上のバッファ増幅器を介して対応する第２ソース配線に電気的に接続されている、項目１２に記載の液晶表示装置。

［項目１４］
前記ソース配線駆動回路が、前記複数のバッファ増幅器を含んでいる、項目１２または１３に記載の液晶表示装置。

［項目１５］
前記第２液晶パネルは、各第２ソース出力端子を前記少なくとも１つのバッファ増幅器を介して対応する第２ソース配線に電気的に接続するための接続配線を有している、項目１２から１４のいずれかに記載の液晶表示装置。

［項目１６］
前記複数の追加画素は、前記第２調光領域の前記第１部分に位置する複数の第１追加画素と、前記第２調光領域の前記第２部分に位置する複数の第２追加画素とを含み、
前記複数の画素によって構成される複数の画素列のうち、前記第２調光領域の前記第１部分に隣接する画素列を第１最端画素列、前記第２調光領域の前記第２部分に隣接する画素列を第２最端画素列と呼ぶとき、
前記複数の第１追加画素のそれぞれは、前記第１最端画素列の同じ行の画素と実質的に同じ輝度を呈し、
前記複数の第２追加画素のそれぞれは、前記第２最端画素列の同じ行の画素と実質的に同じ輝度を呈する、項目３から１５のいずれかに記載の液晶表示装置。

［項目１７］
前記第２調光領域の前記第１部分および前記第２部分のそれぞれの行方向の幅Ｗｈｒは、２ｍｍ以下である、項目３から１６のいずれかに記載の液晶表示装置。

［項目１８］
前記第２調光領域の前記第１部分および前記第２部分のそれぞれにおける追加画素列の数Ｐｈｒは２５以下である、項目３から１７のいずれかに記載の液晶表示装置。

［項目１９］
前記第２調光領域は、行方向に延びる第３部分および第４部分であって、列方向において前記第１調光領域を挟むように配置された第３部分および第４部分を含む、項目２から１８のいずれかに記載の液晶表示装置。

［項目２０］
前記複数のゲート配線は、前記複数の画素に対応して設けられた複数の第１ゲート配線と、前記複数の追加画素のうちの前記第２調光領域の前記第３部分に位置する追加画素に対応して設けられた少なくとも１つの第２ゲート配線と、前記複数の追加画素のうちの前記第２調光領域の前記第４部分に位置する追加画素に対応して設けられた少なくとも１つの第３ゲート配線と、を含み、
前記少なくとも１つの第２ゲート配線は、前記複数の第１ゲート配線のうちの前記第２調光領域の前記第３部分に隣接する画素行に対応して設けられた第１ゲート配線に電気的に接続されており、
前記少なくとも１つの第３ゲート配線は、前記複数の第１ゲート配線のうちの前記第２調光領域の前記第４部分に隣接する画素行に対応して設けられた第１ゲート配線に電気的に接続されている、項目１９に記載の液晶表示装置。

［項目２１］
前記複数の追加画素は、前記第２調光領域の前記第３部分に位置する複数の第３追加画素と、前記第２調光領域の前記第４部分に位置する複数の第４追加画素とを含み、
前記複数の画素によって構成される複数の画素行のうち、前記第２調光領域の前記第３部分に隣接する画素行を第１最端画素行、前記第２調光領域の前記第４部分に隣接する画素行を第２最端画素行と呼ぶとき、
前記複数の第３追加画素のそれぞれは、前記第１最端画素行の同じ列の画素と実質的に同じ輝度を呈し、
前記複数の第４追加画素のそれぞれは、前記第２最端画素行の同じ列の画素と実質的に同じ輝度を呈する、項目１９または２０に記載の液晶表示装置。

［項目２２］
前記第２調光領域の前記第３部分および前記第４部分のそれぞれの列方向の幅Ｗｖｒは、２ｍｍ以下である、項目１９から２１のいずれかに記載の液晶表示装置。

［項目２３］
前記第２調光領域の前記第３部分および前記第４部分のそれぞれにおける追加画素行の数Ｐｖｒは２５以下である、項目１９から２２のいずれかに記載の液晶表示装置。

［項目２４］
前記第１調光領域は、略矩形状であり、
前記第２調光領域は、前記第１調光領域を包囲する枠状である、項目１から２３のいずれかに記載の液晶表示装置。

［項目２５］
前記第２調光領域は、
列方向に延びる第１部分および第２部分であって、行方向において前記第１調光領域を挟むように配置された第１部分および第２部分と、
行方向に延びる第３部分および第４部分であって、列方向において前記第１調光領域を挟むように配置された第３部分および第４部分と、
を含む、項目２に記載の液晶表示装置。

［項目２６］
前記第２調光領域の前記第１部分および前記第２部分のそれぞれの行方向の幅Ｗｈｒと、前記第２調光領域の前記第３部分および前記第４部分のそれぞれの列方向の幅Ｗｖｒとは、Ｗｈｒ/Ｗｖｒ≦２の関係を満足する、項目２５に記載の液晶表示装置。

［項目２７］
前記第２調光領域の前記第１部分および前記第２部分のそれぞれにおける追加画素列の数Ｐｈｒと、前記第２調光領域の前記第３部分および前記第４部分のそれぞれにおける追加画素行の数Ｐｖｒとは、Ｐｈｒ/Ｐｖｒ≦２の関係を満足する、項目２５または２６に記載の液晶表示装置。

［項目２８］
横電界モードで表示を行う、項目１から２７のいずれかに記載の液晶表示装置。

本発明の実施形態によると、斜め方向からの観察時の画像欠けが防止される、デュアルセル構造の液晶表示装置を提供することができる。

本発明の実施形態による液晶表示装置１０００を模式的に示す断面図である。 液晶表示装置１０００の全体構成を示すブロック図である。 液晶表示装置１０００における、入力信号に対する信号処理を説明するためのブロック図である。 液晶表示装置１０００のフロントパネル１００およびリアパネル２００に設けられている領域を説明するための図である。 リアパネル２００を模式的に示す平面図である。 比較例の液晶表示装置２０００において画像欠けが発生する様子を模式的に示す図である。 液晶表示装置１０００において画像欠けが防止される様子を模式的に示す図である。 液晶表示装置１０００の複数のソースドライバＳＤのうちのもっとも左側のソースドライバＳＤ近傍を示す図である。 液晶表示装置１０００の複数のソースドライバＳＤのうちのもっとも右側のソースドライバＳＤ近傍を示す図である。 液晶表示装置１０００の左側のゲート配線駆動回路１５近傍を示す図である。 図７Ａ中の９Ａ－９Ａ’線に沿った断面図であり、緑端子０００１Ｇとバッファ増幅器１７Ａとを電気的に接続するための接続配線ＣＬ１を示している。 図７Ａ中の９Ｂ－９Ｂ’線に沿った断面図であり、赤端子０００１Ｒとバッファ増幅器１７Ｂとを電気的に接続するための接続配線ＣＬ２を示している。 図７Ａ中の９Ｃ－９Ｃ’線に沿った断面図であり、バッファ増幅器１７Ｂと第２ソース配線（追加ソース配線）ＳＬｂ＿１、ＳＬｂ＿３およびＳＬｂ＿５とを電気的に接続するための接続配線ＣＬ３を示している。 図７Ａ中の９Ｄ－９Ｄ’線に沿った断面図であり、バッファ増幅器１７Ａと第２ソース配線（追加ソース配線）ＳＬｂ＿２、ＳＬｂ＿４およびＳＬｂ＿６とを電気的に接続するための接続配線ＣＬ４を示している。 水平見込み角θ_ｈおよび垂直見込み角θ_ｖを説明するための図である。 水平見込み角θ_ｈと、液晶表示装置１０００内における水平見込み角θ_ｈ’との関係を説明するための図である。 左側追加領域ＣＲ２ａおよび右側追加領域ＣＲ２ｂのそれぞれの行方向の幅Ｗｈｒを試算した結果を示すグラフである。 上側追加領域ＣＲ２ｃおよび下側追加領域ＣＲ２ｄのそれぞれの列方向の幅Ｗｖｒを試算した結果を示すグラフである。 左側追加領域ＣＲ２ａおよび右側追加領域ＣＲ２ｂの幅Ｗｈｒの、上側追加領域ＣＲ２ｃおよび下側追加領域ＣＲ２ｄの幅Ｗｖｒに対する比Ｗｈｒ／Ｗｖｒを示すグラフである。 左側追加領域ＣＲ２ａおよび右側追加領域ＣＲ２ｂのそれぞれにおける追加画素列の数Ｐｈｒを試算した結果を示すグラフである。 上側追加領域ＣＲ２ｃおよび下側追加領域ＣＲ２ｄのそれぞれにおける追加画素行の数Ｐｖｒを試算した結果を示すグラフである。 左側追加領域ＣＲ２ａおよび右側追加領域ＣＲ２ｂにおける追加画素列の数Ｐｈｒの、上側追加領域ＣＲ２ｃおよび下側追加領域ＣＲ２ｄにおける追加画素行の数Ｐｖｒに対する比Ｐｈｒ/Ｐｖｒを示すグラフである。 液晶表示装置１０００の複数のソースドライバＳＤのうちのもっとも左側のソースドライバＳＤ近傍を示す図である。 液晶表示装置１０００の複数のソースドライバＳＤのうちのもっとも右側のソースドライバＳＤ近傍を示す図である。 リアパネル２００を模式的に示す平面図である。 バッファ増幅器１７を用いた接続態様の他の例を示す平面図である。 バッファ増幅器１７を用いた接続態様のさらに他の例を示す平面図である。 バッファ増幅器１７を用いた接続態様のさらに他の例を示す平面図である。 バッファ増幅器１７を用いた接続態様のさらに他の例を示す平面図である。 第２調光領域ＣＲ２の構成の他の例を示す平面図である。 第２調光領域ＣＲ２の構成のさらに他の例を示す平面図である。

以下、図面を参照しながら本発明の実施形態を説明する。なお、本発明の実施形態は、以下に例示する構成に限定されるものではない。

図１を参照しながら、本発明の実施形態による液晶表示装置１０００を説明する。図１は、液晶表示装置１０００を模式的に示す断面図である。

図１に示すように、液晶表示装置１０００は、第１液晶パネル（以下では「フロントパネル」と呼ぶ）１００と、フロントパネル１００の背面側（観察者側とは反対側）に設けられたバックライト（照明装置）ＢＬと、フロントパネル１００とバックライトＢＬとの間に配置された第２液晶パネル（以下では「リアパネル」と呼ぶ）２００とを備える。液晶表示装置１０００は、横電界モードで、より具体的には、ＦＦＳ（Fringe Field Switching）モードで表示を行う。

フロントパネル１００は、ＴＦＴ基板（アクティブマトリクス基板）１１０と、ＴＦＴ基板１１０に対向する対向基板（カラーフィルタ基板）１２０と、ＴＦＴ基板１１０と対向基板１２０との間に設けられた液晶層１３０とを有する。フロントパネル１００の対向基板１２０には、カラーフィルタ層１２１が設けられている。カラーフィルタ層１２１は、赤カラーフィルタ１２１Ｒ、緑カラーフィルタ１２１Ｇおよび青カラーフィルタ１２１Ｂを含む。液晶層１３０の厚さは、例えば複数の柱状スペーサ（不図示）によって規定される。

リアパネル２００は、ＴＦＴ基板（アクティブマトリクス基板）２１０と、ＴＦＴ基板２１０に対向する対向基板２２０と、ＴＦＴ基板２１０と対向基板２２０との間に設けられた液晶層２３０とを有する。リアパネル２００の対向基板２２０には、カラーフィルタ層は設けられていない。つまり、リアパネル２００は、カラーフィルタ層を含んでいない。液晶層２３０の厚さは、例えば複数の柱状スペーサ（不図示）によって規定される。

バックライトＢＬは、光源（不図示）を含み、リアパネル２００に光を照射する。バックライトＢＬは、エッジライト型であってもよいし、直下型であってもよい。エッジライト型のバックライトＢＬは、光源に加えて導光板を含む。

フロントパネル１００は、カラー画像を表示することができる表示用カラー液晶パネルである。これに対し、リアパネル２００は、フロントパネル１００に入射する光の量を領域ごと（後述する画素ごと）に調整する調光用モノクロ液晶パネルである。

図２は、液晶表示装置１０００の全体構成を示すブロック図である。図２に示すように、液晶表示装置１０００は、フロントパネル１００、リアパネル２００およびバックライトＢＬを制御するシステム回路１０をさらに備える。

システム回路１０は、図２に示す例では、入力された映像信号（入力信号）に所定の信号処理を行う映像処理回路１１と、フロントパネル１００を駆動するためのコントローラ基板（Ｃ－ＰＷＢ）１２と、リアパネル２００を駆動するためのコントローラ基板（Ｃ－ＰＷＢ）１３と、バックライトＢＬを駆動するためのバックライト駆動回路１４とを含む。

図３は、入力信号に対する信号処理を説明するためのブロック図である。ここでは、入力信号は、デジタルＲＧＢ信号である。図３に示すように、フロントパネル１００に対しては、入力信号にタイミング調整が行われたものが出力される。これに対し、リアパネル２００に対しては、入力信号にγ変換およびモノクロ変換が行われたものが出力される。

γ変換は、出力信号のγを所望の値にするために行われる。γ変換は、例えばＬＵＴ（ルックアップテーブル）を参照して行うことができる。モノクロ変換は、ＲＧＢ信号が示すＲ、Ｇ、Ｂの階調値のうちの最大値を各画素の階調値とする処理である。

図３に例示しているように、モノクロ変換の後にスムージング処理を行ってもよい。スムージング処理は、リアパネル２００による調光パターン（「モノクロ表示」と言うこともできる）をぼかす処理であり、スムージング処理により、フロントパネル１００とリアパネル２００とを重ねたときに生じる視差による表示品位の低下を防止することができる。スムージング処理は、例えば、特開２００８－１９１２６９号公報および特開２０１１－７６１０７号公報に開示されている。特開２００８－１９１２６９号公報および特開２０１１－７６１０７号公報の開示内容を参照により本明細書に援用する。

図４は、フロントパネル１００およびリアパネル２００に設けられている領域を説明するための図である。

図４に示すように、フロントパネル１００は、表示領域ＤＲと、周辺領域（額縁領域）ＦＲとを有する。表示領域ＤＲは、複数の行および複数の列を含むマトリクス状に配列された複数の画素によって規定される。複数の画素は、赤を表示する赤画素、緑を表示する緑画素および青を表示する青画素を含む。赤画素、緑画素および青画素の３つの画素によって、１つのカラー表示画素が構成される。ここでは図示しないが、各画素は、ＦＦＳモード用の電極構造を有する。周辺領域ＦＲは、表示領域ＤＲの周囲に位置する。本実施形態では、フロントパネル１００の解像度は、４Ｋ（３８４０×２１６０）である。

リアパネル２００は、第１調光領域ＣＲ１と、第２調光領域ＣＲ２とを有する。第１調光領域ＣＲ１は、フロントパネル１００の表示領域ＤＲに対向する。ここで、「第１調光領域ＣＲ１が表示領域ＤＲに対向する」とは、表示面法線方向から見たときに第１調光領域ＣＲ１が表示領域ＤＲに少なくとも部分的に重なることを意味している。第１調光領域ＣＲ１が表示領域ＤＲにぴったり重なることは必ずしも必要ではなく、貼り合わせ誤差によるずれや、第１調光領域ＣＲ１と表示領域ＤＲとでサイズがやや異なることは許容される。第２調光領域ＣＲ２は、第１調光領域ＣＲ１の外側に位置する。

図４に示す例では、第１調光領域ＣＲ１は、略矩形状である。これに対し、第２調光領域ＣＲ２は、第１調光領域ＣＲ１を包囲する枠状であり、列方向に延びる第１部分ＣＲ２ａおよび第２部分ＣＲ２ｂと、行方向に延びる第３部分ＣＲ２ｃおよび第４部分ＣＲ２ｄとを含む。第１部分ＣＲ２ａおよび第２部分ＣＲ２ｂは、行方向において第１調光領域ＣＲ１を挟むように配置されている。第３部分ＣＲ２ｃおよび第４部分ＣＲ２ｄは、列方向において第１調光領域ＣＲ１を挟むように配置されている。以下では、第１調光領域ＣＲ１を「通常調光領域」と呼び、第２調光領域ＣＲ２を「追加調光領域」と呼ぶことがある。また、第２調光領域ＣＲ２の第１部分ＣＲ２ａ、第２部分ＣＲ２ｂ、第３部分ＣＲ２ｃおよび第４部分ＣＲ２ｄを、それぞれ「左側追加領域」、「右側追加領域」、「上側追加領域」および「下側追加領域」と呼ぶことがある。

図５を参照しながら、リアパネル２００の第１調光領域ＣＲ１および第２調光領域ＣＲ２をより具体的に説明する。図５は、リアパネル２００を模式的に示す平面図である。

図５に示すように、第１調光領域（通常調光領域）ＣＲ１は、複数の行および複数の列を含むマトリクス状に配列された複数の画素Ｐによって規定される。各画素Ｐには、画素電極２１１と、画素電極２１１に電気的に接続された薄膜トランジスタ（ＴＦＴ）２１２とが設けられている。本実施形態では、リアパネル２００の第１調光領域ＣＲ１の解像度は、４Ｋ（３８４０×２１６０）であり、リアパネル２００の１つの画素Ｐのサイズは、フロントパネル１００の１つのカラー表示画素のサイズと実質的に同じである。

第２調光領域（追加調光領域）ＣＲ２は、複数の追加画素ＡＰによって規定される。各追加画素ＡＰには、画素Ｐと同様に、画素電極２１１と、ＴＦＴ２１２とが設けられている。複数の追加画素ＡＰのうち、左側追加領域（第１部分）ＣＲ２ａおよび右側追加領域（第２部分）ＣＲ２ｂのそれぞれに位置する追加画素ＡＰは、複数列（ここでは６列）に配列されている。また、上側追加領域（第３部分）ＣＲ２ｃおよび下側追加領域（第４部分）ＣＲ２ｄのそれぞれに位置する追加画素ＡＰは、複数行（ここでは４行）に配列されている。

ここでは図示しないが、複数の画素Ｐおよび複数の追加画素ＡＰは、ＦＦＳモード用の電極構造を有する。つまり、ＴＦＴ基板２１０には、画素電極２１１に加え、画素電極２１１に絶縁層を介して対向する共通電極が設けられており、画素電極２１１および共通電極の一方（液晶層２３０に近い方）は、少なくとも１つのスリットを有する。

リアパネル２００は、行方向に延びる複数のゲート配線ＧＬと、列方向に延びる複数のソース配線ＳＬとを有する。各ゲート配線ＧＬは、対応するＴＦＴ２１２にゲート信号を印加する。各ソース配線ＳＬは、対応するＴＦＴ２１２にソース信号を印加する。

複数のゲート配線ＧＬは、複数の画素Ｐに対応して設けられた複数の第１ゲート配線ＧＬａと、上側追加領域ＣＲ２ｃに位置する追加画素ＡＰに対応して設けられた少なくとも１つ（ここでは４つ）の第２ゲート配線ＧＬｂと、下側追加領域ＣＲ２ｄに位置する追加画素ＡＰに対応して設けられた少なくとも１つ（ここでは４つ）の第３ゲート配線ＧＬｃとを含む。以下では、第１ゲート配線ＧＬａを「通常ゲート配線」と呼び、第２ゲート配線ＧＬｂおよび第３ゲート配線ＧＬｃを「追加ゲート配線」と呼ぶことがある。

複数のソース配線ＳＬは、複数の画素Ｐに対応して設けられた複数の第１ソース配線ＳＬａと、左側追加領域ＣＲ２ａおよび右側追加領域ＣＲ２ｂに位置する追加画素ＡＰに対応して設けられた複数の第２ソース配線ＳＬｂとを含む。以下では、第１ソース配線ＳＬａを「通常ソース配線」と呼び、第２ソース配線ＳＬｂを「追加ソース配線」と呼ぶことがある。

液晶表示装置１０００は、リアパネル２００の複数のゲート配線ＧＬにゲート信号を供給する複数のゲートドライバＧＤと、リアパネル２００の複数のソース配線ＳＬにソース信号を供給する複数のソースドライバＳＤとを備える。本願明細書では、複数のゲートドライバＧＤをまとめて「ゲート配線駆動回路」と呼び（図５では参照符号１５を付している）、複数のソースドライバＳＤをまとめて「ソース配線駆動回路」と呼ぶ（図５では参照符号１６を付している）こととする。リアパネル２００は、ソース反転駆動またはドット反転駆動される。ソース反転駆動またはドット反転駆動により、フリッカの発生が抑制され、表示品位が向上する。

既に説明したように、リアパネル２００の対向基板２２０には、カラーフィルタ層は設けられていない。ただし、対向基板２２０には、ＴＦＴ２１２に重なるように配置されたＴＦＴ遮光層および／または柱状スペーサに重なるように配置されたスペーサ遮光層が設けられていてもよい。ＴＦＴ遮光層を設けることにより、光によるＴＦＴ特性の劣化を防止することができ、スペーサ遮光層を設けることにより、柱状スペーサに起因するコントラスト比の低下を防止することができる。

各画素Ｐは、遮光されていない領域（「開口領域」と呼ぶ）を含んでいる。同様に、各追加画素ＡＰも、開口領域を含んでいる。そのため、各画素Ｐだけでなく各追加画素ＡＰも調光機能（透過光量を調節する機能）を有している。

上述したように、本実施形態の液晶表示装置１０００は、表示領域ＤＲを有するフロントパネル１００と、フロントパネル１００とバックライトＢＬとの間に配置されたリアパネル２００とを有している。つまり、液晶表示装置１０００は、デュアルセル構造を有する。そのため、高コントラスト比の表示を行うことができ、また、ハロの発生が抑制される。

また、本実施形態の液晶表示装置１０００では、リアパネル２００が、第１調光領域（通常調光領域）ＣＲ１の外側に位置する第２調光領域（追加調光領域）ＣＲ２を有しているので、斜め方向からの観察時の画像欠けが防止される。以下、図６Ａおよび図６Ｂを参照しながらこの点を説明する。

図６Ａは、比較例の液晶表示装置２０００において画像欠けが発生する様子を模式的に示す図である。比較例の液晶表示装置２０００は、リアパネル２００’が第２調光領域ＣＲ２を有していない点において、液晶表示装置１０００と異なっている。図６Ａには、フロントパネル１００の表示領域ＤＲを規定する複数の画素Ｐ_Ｆを示している。また、図６Ａに示した構成では、リアパネル２００’の第１調光領域ＣＲ１の周囲にはブラックマトリクスＢＭが設けられている。

比較例の液晶表示装置２０００では、表示領域ＤＲの画素Ｐ_Ｆを正面方向から観察するときには問題が生じない（画素Ｐ_Ｆが正常に視認される）。しかしながら、表示領域ＤＲの端部の画素Ｐ_Ｆを斜め方向から観察するときには、画素Ｐ_Ｆがリアパネル２００’の画素Ｐに重ならない（ブラックマトリクスＢＭに重なる）ので、正常に視認されないことがある。

図６Ｂは、本実施形態の液晶表示装置１０００において画像欠けが防止される様子を模式的に示す図である。本実施形態の液晶表示装置１０００では、表示領域ＤＲの画素Ｐ_Ｆを正面方向から観察するとき、もちろん問題は生じない（画素Ｐ_Ｆが正常に視認される）。また、表示領域ＤＲの端部の画素Ｐ_Ｆを斜め方向から観察するときには、画素Ｐ_Ｆがリアパネル２００の第２調光領域ＣＲ２の追加画素ＡＰに重なるので、画像欠けが発生しない。

このように、本発明の実施形態による液晶表示装置１０００では、斜め方向からの観察時の画像欠けが防止される。ただし、追加画素ＡＰを設ける（つまり第２調光領域ＣＲ２を設ける）場合、追加画素ＡＰへの信号入力が必要となるので、通常の液晶パネル用の周辺回路（タイミングコントローラ、ゲートドライバ、ソースドライバ等）をそのまま使うことができなかったり、入力信号の仕様変更が必要（例えば解像度が４Ｋの場合、リアパネルに（３８４０＋α）×（２１６０＋α）の入力信号が必要)だったりするという新たな問題が生じるおそれがある。

本発明の実施形態による液晶表示装置１０００は、以下に説明する構成を有することにより、通常の液晶パネル用の周辺回路を用いたり、入力信号の仕様変更を不要にしたりすることができる。以下、さらに図７Ａ、図７Ｂおよび図８も参照しながら、この点を説明する。

図７Ａは、複数のソースドライバＳＤのうちのもっとも左側のソースドライバＳＤ近傍を示す図である。図７Ｂは、複数のソースドライバＳＤのうちのもっとも右側のソースドライバＳＤ近傍を示す図である。図７Ａおよび図７Ｂでは、複数の第１ソース配線（通常ソース配線）ＳＬａのうちの左側からｎ番目の第１ソース配線ＳＬａを「ＳＬａ＿ｎ」と表記している。また、複数の第２ソース配線（追加ソース配線）ＳＬｂのうちの左側からｎ番目の第２ソース配線ＳＬｂを「ＳＬｂ＿ｎ」と表記している。図７Ａには、１番目から６番目の第１ソース配線（通常ソース配線）ＳＬａ＿１～ＳＬａ＿６と、１番目から６番目の第２ソース配線（追加ソース配線）ＳＬｂ＿１～ＳＬｂ＿６とが示されている。また、図７Ｂには、３８３５番目から３８４０番目の第１ソース配線（通常ソース配線）ＳＬａ＿３８３５～ＳＬａ＿３８４０と、７番目から１２番目の第２ソース配線（追加ソース配線）ＳＬｂ＿７～ＳＬｂ＿１２とが示されている。

図７Ａおよび図７Ｂに示すように、ソース配線駆動回路１６（複数のソースドライバＳＤ）は、ソース信号を出力する複数のソース出力端子ｏｔを有する。本実施形態では、複数のソース出力端子ｏｔは、複数のソース配線ＳＬよりも多い。具体的には、第１ソース配線（通常ソース配線）ＳＬａの数をｎとすると、ソース出力端子ｏｔの数は３ｎである。

複数のソース出力端子ｏｔは、ある水平走査期間において第１の極性（例えば負極性）のソース信号を出力するソース出力端子ｏｔと、第１の極性と逆の第２の極性（例えば正極性）のソース信号を出力するソース出力端子ｏｔとが行方向に沿って交互に位置するように配置されている。

ここで、ソース配線駆動回路１６が有する複数のソース出力端子ｏｔのうち、連続して配置された３つのソース出力端子ｏｔのセットＴｓを、「端子セット」と呼ぶこととする。ソース出力端子ｏｔの数が３ｎである場合、端子セットＴｓの数はｎである（つまりある端子セットＴｓを構成するソース出力端子ｏｔは、別の端子セットＴｓを構成しない）。

通常の液晶パネル用のソースドライバでは、各端子セットは、赤画素に供給するソース信号を出力するソース出力端子、緑画素に供給するソース信号を供給するソース出力端子および青画素に供給するソース信号を出力するソース出力端子から構成される。そこで、本明細書では、各端子セットＴｓを構成する３つのソース出力端子ｏｔを、通常の液晶パネル用のソースドライバのソース出力端子になぞらえて呼ぶ（表記する）ことがある。具体的には、各端子セットＴｓを構成する３つのソース出力端子ｏｔを、左側から順に「赤端子」、「緑端子」、「青端子」と呼び、左側からｎ番目の端子セットＴｓの赤端子、緑端子および青端子を、「赤端子ｎＲ」、「緑端子ｎＧ」、「青端子ｎＢ」と呼ぶ（表記する）ことがある。例えば、左側から１番目（つまりもっとも左側）の端子セットＴｓを構成する３つのソース出力端子ｏｔを、「赤端子０００１Ｒ」、「緑端子０００１Ｇ」、「青端子０００１Ｂ」と呼ぶ（表記する）ことがある。

既に説明したように、本実施形態では、リアパネル２００には、入力信号にモノクロ変換を行ったものが入力される。そのため、各端子セットＴｓを構成する３つのソース出力端子（赤端子、緑端子および青端子）ｏｔは、同じ階調のソース信号を出力する。

また、本実施形態では、複数のソース出力端子ｏｔは、複数の第１ソース配線（通常ソース配線）ＳＬａに電気的に接続された複数の第１ソース出力端子ｏｔ１と、複数の第２ソース配線（追加ソース配線）ＳＬｂに電気的に接続された複数の第２ソース出力端子ｏｔ２と、第１ソース配線ＳＬａおよび第２ソース配線ＳＬｂのいずれにも電気的に接続されていない（図７Ａおよび図７Ｂ中では「ＮＣ」と表している）複数の第３ソース出力端子ｏｔ３とを含む。つまり、ソース出力端子ｏｔは、その接続先により、３種類に区分される。

各端子セットＴｓを構成する３つのソース出力端子ｏｔのうちの１つのソース出力端子ｏｔが、対応する第１ソース配線（通常ソース配線）ＳＬａに電気的に接続されている（つまり第１ソース出力端子ｏｔ１である）。より具体的には、各端子セットＴｓの青端子が、第１ソース出力端子ｏｔ１であり、ｎ番目の端子セットＴｓの青端子ｎＢが、ｎ番目の第１ソース配線ＳＬａ＿ｎに電気的に接続されている。

ここで、複数の画素Ｐによって構成される複数の画素列のうち、左側追加領域（第１部分）ＣＲ２ａに隣接する画素列を「第１最端画素列」と呼び、右側追加領域（第２部分）ＣＲ２ｂに隣接する画素列を「第２最端画素列」と呼ぶこととする。同様に、複数の画素Ｐによって構成される複数の画素行のうち、上側追加領域（第３部分）ＣＲ２ｃに隣接する画素行を「第１最端画素行」と呼び、下側追加領域（第４部分）ＣＲ２ｄに隣接する画素行を「第２最端画素行」と呼ぶ。また、複数の端子セットＴｓのうち、第１最端画素列に対応する第１ソース配線ＳＬａ＿１に電気的に接続された第１ソース出力端子ｏｔ１を含む端子セットＴｓＡを「第１最端端子セット」と呼び、第２最端画素列に対応する第１ソース配線ＳＬａ＿３８４０に電気的に接続された第１ソース出力端子ｏｔ１を含む端子セットＴｓＢを「第２最端端子セット」と呼ぶこととする。

第１最端端子セットＴｓＡの３つのソース出力端子ｏｔのうちの２つのソース出力端子ｏｔが、左側追加領域ＣＲ２ａの第２ソース配線（追加ソース配線）ＳＬｂに電気的に接続されている（つまり第２ソース出力端子ｏｔ２である）。より具体的には、第１最端端子セットＴｓＡの赤端子０００１Ｒおよび緑端子０００１Ｇが、第２ソース出力端子ｏｔ２である。赤端子０００１Ｒおよび緑端子０００１Ｇは、互いに逆極性のソース信号を出力する。

また、第２最端端子セットＴｓＢの３つのソース出力端子ｏｔのうちの２つのソース出力端子ｏｔが、右側追加領域ＣＲ２ｂの第２ソース配線（追加ソース配線）ＳＬｂに電気的に接続されている（つまり第２ソース出力端子ｏｔ２である）。より具体的には、第２最端端子セットＴｓＢの赤端子３８４０Ｒおよび緑端子３８４０Ｇが、第２ソース出力端子ｏｔ２である。赤端子３８４０Ｒおよび緑端子３８４０Ｇは、互いに逆極性のソース信号を出力する。

図５などに示している例では、複数の第２ソース配線ＳＬｂは、左側追加領域ＣＲ２ａに設けられた６つの第２ソース配線ＳＬｂ＿１～ＳＬｂ＿６と、右側追加領域ＣＲ２ｂに設けられた６つの第２ソース配線ＳＬｂ７～ＳＬｂ＿１２とを含む。

左側追加領域ＣＲ２ａに設けられた第２ソース配線ＳＬｂのうちの一部の第２ソース配線ＳＬｂ、具体的には、１番目、３番目および５番目の第２ソース配線ＳＬｂ＿１、ＳＬｂ＿３およびＳＬｂ＿５は、第１最端端子セットＴｓＡの赤端子０００１Ｒに電気的に接続されており、残りの第２ソース配線ＳＬｂ、具体的には、２番目、４番目および６番目の第２ソース配線ＳＬｂ＿２、ＳＬｂ＿４およびＳＬｂ＿６は、第１最端端子セットＴｓＡの緑端子０００１Ｇに電気的に接続されている。

右側追加領域ＣＲ２ｂに設けられた第２ソース配線ＳＬｂのうちの一部の第２ソース配線ＳＬｂ、具体的には、７番目、９番目および１１番目の第２ソース配線ＳＬｂ＿７、ＳＬｂ＿９およびＳＬｂ＿１１は、第２最端端子セットＴｓＢの緑端子３８４０Ｇに電気的に接続されており、残りの第２ソース配線ＳＬｂ、具体的には、８番目、１０番目および１２番目の第２ソース配線ＳＬｂ＿８、ＳＬｂ＿１０およびＳＬｂ＿１２は、第２最端端子セットＴｓＢの赤端子３８４０Ｒに電気的に接続されている。

第１最端端子セットＴｓＡおよび第２最端端子セットＴｓＢ以外の各端子セットＴｓの赤端子および緑端子は、第１ソース配線ＳＬａおよび第２ソース配線ＳＬｂのいずれにも電気的に接続されていない（つまり第３ソース出力端子ｏｔ３である）。

このように、複数のソース配線ＳＬは、リアパネル２００がソース反転駆動またはドット反転駆動されるように、複数のソース出力端子ｏｔのうちの一部のソース出力端子ｏｔに選択的に接続されている。

図示している例では、ソース配線駆動回路１６（複数のソースドライバＳＤ）は、複数のバッファ増幅器（バッファアンプ）１７を含んでいる。バッファ増幅器１７は、例えば、もともとソース配線ＳＬの断線修正のために設けられるものであってよい。複数の第２ソース出力端子ｏｔ２、つまり、赤端子０００１Ｒ、緑端子０００１Ｇ、赤端子３８４０Ｒおよび緑端子３８４０Ｇのそれぞれは、複数のバッファ増幅器１７のうちのあるバッファ増幅器１７を介して対応する第２ソース配線ＳＬｂに電気的に接続されている。

具体的には、赤端子０００１Ｒは、図７Ａ中に示している２つのバッファ増幅器１７Ａおよび１７Ｂの一方１７Ｂを介して第２ソース配線ＳＬｂ＿１、ＳＬｂ＿３およびＳＬｂ＿５に電気的に接続されており、緑端子０００１Ｇは、他方のバッファ増幅器１７Ａを介して第２ソース配線ＳＬｂ＿２、ＳＬｂ＿４およびＳＬｂ＿６に電気的に接続されている。また、赤端子３８４０Ｒは、図７Ｂ中に示している２つのバッファ増幅器１７Ｃおよび１７Ｄの一方１７Ｃを介して第２ソース配線ＳＬｂ＿８、ＳＬｂ＿１０およびＳＬｂ＿１２に電気的に接続されており、緑端子３８４０Ｇは、他方のバッファ増幅器１７Ｄを介して第２ソース配線ＳＬｂ＿７、ＳＬｂ＿９およびＳＬｂ＿１１に電気的に接続されている。

リアパネル２００は、各第２ソース出力端子ｏｔ２をバッファ増幅器１７を介して対応する第２ソース配線ＳＬｂに電気的に接続するための接続配線（パネル内配線）ＣＬを有している。接続配線ＣＬの具体的な構造については後述する。

図８は、左側のゲート配線駆動回路１５近傍を示す図である。図８では、複数の第１ゲート配線（通常ソース配線）ＧＬａのうちの上側からｎ番目の第１ゲート配線ＧＬａを「ＧＬａ＿ｎ」と表記している。また、複数の第２ゲート配線（追加ゲート配線）ＧＬｂのうちの上側からｎ番目の第２ゲート配線ＧＬｂを「ＧＬｂ＿ｎ」と表記し、複数の第３ゲート配線（追加ゲート配線）ＧＬｃのうちの上側からｎ番目の第３ゲート配線ＧＬｃを「ＧＬｃ＿ｎ」と表記している。図８には、１番目から３番目および２１５８番目から２１６０番目の第１ゲート配線（通常ゲート配線）ＧＬａ＿１～ＧＬａ＿３およびＧＬａ＿２１５８～ＧＬａ＿２１６０と、１番目から４番目の第２ゲート配線（追加ゲート配線）ＧＬｂ＿１～ＧＬｂ＿４と、１番目から４番目の第３ゲート配線（追加ゲート配線）ＧＬｃ＿１～ＧＬｃ＿４とが示されている。

上側追加領域（第３部分）ＣＲ２ｃに設けられた４つの第２ゲート配線ＧＬｂ＿１～ＧＬｂ＿４は、第１最端画素行（上側追加領域ＣＲ２ｃに隣接する画素行）に対応して設けられた第１ゲート配線ＧＬａ＿１に電気的に接続されている。また、下側追加領域（第４部分）ＣＲ２ｄに設けられた４つの第３ゲート配線ＧＬｃ＿１～ＧＬｃ＿４は、第２最端画素行（下側追加領域ＣＲ２ｄに隣接する画素行）に対応して設けられた第１ゲート配線ＧＬａ＿２１６０に電気的に接続されている。

追加ソース配線（第２ソース配線）ＳＬｂおよび追加ゲート配線（第２ゲート配線、第３ゲート配線）ＧＬｂ、ＧＬｃの接続が上述したように行われていることにより、複数の追加画素ＡＰは、以下のように点灯する。

複数の追加画素ＡＰのうち、左側追加領域ＣＲ２ａに位置する各追加画素（第１追加画素）ＡＰは、第１最端画素列（左側追加領域ＣＲ２ａに隣接する画素列）の同じ行の画素Ｐと実質的に同じ輝度を呈し、右側追加領域ＣＲ２ｂに位置する各追加画素（第２追加画素）ＡＰは、第２最端画素列（右側追加領域ＣＲ２ｂに隣接する画素列）の同じ行の画素Ｐと実質的に同じ輝度を呈する。

また、上側追加領域ＣＲ２ｃに位置する各追加画素（第３追加画素）ＡＰは、第１最端画素行（上側追加領域ＣＲ２ｃに隣接する画素行）の同じ列の画素Ｐと実質的に同じ輝度を呈し、下側追加領域ＣＲ２ｄに位置する各追加画素（第４追加画素）ＡＰは、第２最端画素行（下側追加領域ＣＲ２ｄに隣接する画素行）の同じ列の画素Ｐと実質的に同じ輝度を呈する。

上述したように、本発明の実施形態による液晶表示装置１０００では、追加ソース配線（第２ソース配線）ＳＬｂには、最端画素列（第１最端画素列および第２最端画素列）に対応する端子セットＴｓＡおよびＴｓＢを構成するソース出力端子ｏｔのうち、通常ソース配線ＳＬａへのソース出力を行うソース出力端子ｏｔ（ここでは青端子０００１Ｂ、３８４０Ｂ）以外のソース出力端子ｏｔ（言わば「空いている」ソース出力端子ｏｔであり、ここでは赤端子０００１Ｒ、３８４０Ｒおよび緑端子０００１Ｇ、３８４０Ｇ）からソース出力が行われる。また、追加ゲート配線（第２ゲート配線および第３ゲート配線）ＧＬｂおよびＧＬｃは、最端画素行（第１最端画素行および第２最端画素行）に対応する通常ゲート配線（第１ゲート配線）ＧＬａに接続されている。このような構成を有していることにより、システム回路１０で追加画素ＡＰ用の入力信号を新たに用意する必要がないので、通常の液晶パネル用の周辺回路（タイミングコントローラ、ゲートドライバ、ソースドライバ）を用いたり、入力信号の仕様変更を不要にしたりする（例えば解像度が４Ｋの場合、３８４０×２１６０の信号入力でよい）ことが可能となる。

なお、本実施形態では、通常ソース配線（第１ソース配線）ＳＬａと追加ソース配線（第２ソース配線）ＳＬｂとは、別のソース出力端子ｏｔに接続されており、互いに分離されているので、第１調光領域ＣＲ１の画素Ｐに悪影響が及ぶことはない。これに対し、例えば、最端画素列に対応する通常ソース配線（第１ソース配線）ＳＬａ＿１、ＳＬａ＿３８４０から追加ソース配線（第２ソース配線）ＳＬｂを分岐させると、配線負荷が増えてしまい、通常ソース配線（第１ソース配線）ＳＬａ＿１、ＳＬａ＿３８４０が十分に充電されない可能性がある。

また、本実施形態のように、追加ソース配線（第２ソース配線）ＳＬｂが、バッファ増幅器１７を介してソース出力端子ｏｔに接続されていると、１つのソース出力端子ｏｔに２つ以上の追加ソース配線（第２ソース配線）ＳＬｂが接続される場合であっても、ソースドライバＳＤの負荷の増大や、信号レベルの低下を防止することができる。なお、上記の説明では、ソースドライバＳＤにバッファ増幅器１７が設けられている構成を例示したが、バッファ増幅器１７はソース側のプリント配線基板（Ｓ－ＰＷＢ）に設けられていてもよい。通常の液晶パネル用のソースドライバやＳ－ＰＷＢには、後述するようなソース配線ＳＬの断線修正に用いるためのバッファ増幅器が設けられているものがあるので、追加ソース配線（第２ソース配線）ＳＬｂの接続に用いられるバッファ増幅器１７として、断線修正のために設けられているものを用いることができる（つまりバッファ増幅器を有するソースドライバやＳ－ＰＷＢを新たに開発する必要はない）。

また、上記の説明では、横電界モード（より具体的にはＦＦＳモード）で表示を行う液晶表示装置１０００を例示したが、液晶表示装置１０００の表示モードは横電界モードに限定されない。横電界モードで表示を行うと、優れた視野角特性が得られる。

［リアパネル２００に設けられる接続配線ＣＬの例］
図９Ａ、図９Ｂ、図９Ｃおよび図９Ｄを参照しながら、リアパネル２００に設けられる接続配線（パネル内配線）ＣＬの例を説明する。

図９Ａは、図７Ａ中の９Ａ－９Ａ’線に沿った断面図であり、緑端子０００１Ｇとバッファ増幅器１７Ａとを電気的に接続するための接続配線ＣＬ１を示している。

接続配線ＣＬ１は、ゲート配線ＧＬと同じ導電膜から形成されたゲートメタル部ＧＭ１と、ソース配線ＳＬと同じ導電膜から形成されたソースメタル部ＳＭ１およびＳＭ２とを含む。ゲートメタル部ＧＭ１は、行方向に延びており、ソースメタル部ＳＭ１およびＳＭ２は、列方向に延びている。

ゲートメタル部ＧＭ１は、基板（例えばガラス基板）２１０ａ上に設けられており、ゲート絶縁層２１３に覆われている。ソースメタル部ＳＭ１およびＳＭ２は、ゲート絶縁層２１３上に設けられており、第１層間絶縁層２１４に覆われている。第１層間絶縁層２１４上には、さらに平坦化層２１５および第２層間絶縁層２１６が積層されている。図９Ａには、液晶層２３０の厚さを規定する柱状スペーサ２３１も示している。

ソースメタル部ＳＭ１には、緑端子０００１Ｇからのソース信号が入力される。ソースメタル部ＳＭ２は、バッファ増幅器１７Ａへの出力を担う。ゲートメタル部ＧＭ１は、ソースメタル部ＳＭ１とソースメタル部ＳＭ２とを電気的に接続する。ソースメタル部ＳＭ１およびＳＭ２は、ゲート絶縁層２１３に形成されたコンタクトホールＣＨ１およびＣＨ２において、それぞれゲートメタル部ＧＭ１に接続されている。

図９Ｂは、図７Ａ中の９Ｂ－９Ｂ’線に沿った断面図であり、赤端子０００１Ｒとバッファ増幅器１７Ｂとを電気的に接続するための接続配線ＣＬ２を示している。

接続配線ＣＬ２は、ゲートメタル部ＧＭ２と、ソースメタル部ＳＭ３およびＳＭ４とを含む。ゲートメタル部ＧＭ２は、行方向に延びており、ソースメタル部ＳＭ３およびＳＭ４は、列方向に延びている。

ソースメタル部ＳＭ３には、赤端子０００１Ｒからのソース信号が入力される。ソースメタル部ＳＭ４は、バッファ増幅器１７Ｂへの出力を担う。ゲートメタル部ＧＭ２は、ソースメタル部ＳＭ３とソースメタル部ＳＭ４とを電気的に接続する。ソースメタル部ＳＭ３およびＳＭ４は、ゲート絶縁層２１３に形成されたコンタクトホールＣＨ３およびＣＨ４において、それぞれゲートメタル部ＧＭ２に接続されている。

図９Ｃは、図７Ａ中の９Ｃ－９Ｃ’線に沿った断面図であり、バッファ増幅器１７Ｂと第２ソース配線（追加ソース配線）ＳＬｂ＿１、ＳＬｂ＿３およびＳＬｂ＿５とを電気的に接続するための接続配線ＣＬ３を示している。

接続配線ＣＬ３は、ゲートメタル部ＧＭ３と、ソースメタル部ＳＭ５とを含む。ゲートメタル部ＧＭ３は、行方向に延びており、ソースメタル部ＳＭ５は、列方向に延びている。

バッファ増幅器１７Ｂから出力されたソース信号は、接続配線ＣＬ３のソースメタル部ＳＭ５およびゲートメタル部ＧＭ３を経由して第２ソース配線ＳＬｂ＿１、ＳＬｂ＿３およびＳＬｂ＿５に入力される。ソースメタル部ＳＭ５は、ゲート絶縁層２１３に形成されたコンタクトホールＣＨ５において、ゲートメタル部ＧＭ３に接続されている。第２ソース配線ＳＬｂ＿１、ＳＬｂ＿３およびＳＬｂ＿５は、ゲート絶縁層２１３に形成されたコンタクトホールＣＨ６、ＣＨ７およびＣＨ８において、それぞれゲートメタル部ＧＭ３に接続されている。

図９Ｄは、図７Ａ中の９Ｄ－９Ｄ’線に沿った断面図であり、バッファ増幅器１７Ａと第２ソース配線（追加ソース配線）ＳＬｂ＿２、ＳＬｂ＿４およびＳＬｂ＿６とを電気的に接続するための接続配線ＣＬ４を示している。

接続配線ＣＬ４は、ゲートメタル部ＧＭ４と、ソースメタル部ＳＭ６とを含む。ゲートメタル部ＧＭ４は、行方向に延びており、ソースメタル部ＳＭ６は、列方向に延びている。

バッファ増幅器１７Ａから出力されたソース信号は、接続配線ＣＬ４のソースメタル部ＳＭ６およびゲートメタル部ＧＭ４を経由して第２ソース配線ＳＬｂ＿２、ＳＬｂ＿４およびＳＬｂ＿６に入力される。ソースメタル部ＳＭ６は、ゲート絶縁層２１３に形成されたコンタクトホールＣＨ９において、ゲートメタル部ＧＭ４に接続されている。第２ソース配線ＳＬｂ＿２、ＳＬｂ＿４およびＳＬｂ＿６は、ゲート絶縁層２１３に形成されたコンタクトホールＣＨ１０、ＣＨ１１およびＣＨ１２において、それぞれゲートメタル部ＧＭ４に接続されている。

［追加画素列、追加画素行の数について］
図５などには、第２調光領域（追加調光領域）ＣＲ２において追加画素ＡＰが複数行および複数列に配列されている例を示したが、追加画素ＡＰの配列はこの例に限定されるものではない。例えば、左側追加領域ＣＲ２ａおよび右側追加領域ＣＲ２ｂのそれぞれにおいて、追加画素ＡＰが１列に配列されていてもよい。その場合、第１最端端子セットＴｓＡおよび第２最端端子セットＴｓＢのそれぞれは、第１ソース出力端子ｏｔ１、第２ソース出力端子ｏｔ２および第３ソース出力端子ｏｔ３を１つずつ含むことになる。また、上側追加領域ＣＲ２ｃおよび下側追加領域ＣＲ２ｄのそれぞれにおいて、追加画素ＡＰが１行に配列されていてもよい。

第２調光領域ＣＲ２における好ましい追加画素列および追加画素行の数は、例えば以下のようにして算出することができる。

好ましい追加画素列および追加画素行の数は、必要とされる見込み角（その角度以下で画像欠けが生じないことが必要とされる角度）と、モジュール構成（画面サイズ、解像度、厚さ等）とに応じて決まる。以下の説明においては、図１０Ａに示すような、左右方向（水平方向）の見込み角θ_ｈを「水平見込み角」と呼び、上下方向（垂直方向）の見込み角θ_ｖを「垂直見込み角」と呼ぶ。下記表１に、試算条件を示す。表１からわかるように、ここでは、水平見込み角θ_ｈが５０°、垂直見込み角θ_ｖが３５°の場合の算出例を示している。

図１０Ｂは、表示領域ＤＲの水平方向における端を水平見込み角θ_ｈで見る観察者に届く光が、液晶表示装置１０００内から観察者側に向かって進む様子を模式的に示している。図１０Ｂに示している例では、フロントパネル１００を挟むように配置された一対の偏光板２０Ａおよび２０Ｂと、リアパネル２００を挟むように配置された一対の偏光板２０Ｃおよび２０Ｄとを図示している。フロントパネル１００とリアパネル２００とは、これらの間（より具体的には、リアパネル２００の前面側に位置する偏光板２０Ｄとフロントパネル１００の背面側に位置する偏光板２０Ａとの間）に設けられた光学用透明粘着剤（ＯＣＡ）２２によって貼り合わされている。

図１０Ｂからもわかるように、水平見込み角θ_ｈと、液晶表示装置１０００内における水平見込み角θ_ｈ’とは、スネルの法則から下記式（１）で表される。
ｎ_Ａｓｉｎθ_ｈ＝ｎ_ｇｓｉｎθ_ｈ’ ・・・（１）

式（１）中、ｎ_Ａは空気の屈折率であり、ｎ_ｇは基板ガラスの屈折率である。空気の屈折率を１、基板ガラスの屈折率を１．５２とすると、式（１）から、液晶表示装置１０００内の水平見込み角θ_ｈ’は、３０．３°と算出される。

一方、ＴＦＴ基板１１０とＴＦＴ基板２１０とのギャップをＧ、フロントセル１００とリアパネル２００との貼り合わせ精度をＡとすると、左側追加領域ＣＲ２ａおよび右側追加領域ＣＲ２ｂのそれぞれの水平方向（行方向）の幅Ｗｈは、下記式（２）で表される。
Ｗｈ＝Ｇ×ｔａｎθ_ｈ’＋Ａ ・・・（２）

式（２）から、左側追加領域ＣＲ２ａおよび右側追加領域ＣＲ２ｂのそれぞれの幅Ｗｈは、０．９７ｍｍと算出される。左側追加領域ＣＲ２ａおよび右側追加領域ＣＲ２ｂのそれぞれに配列されるべき追加画素列の数Ｐｈは、左側追加領域ＣＲ２ａおよび右側追加領域ＣＲ２ｂの幅Ｗｈを画素ピッチｐで除したもの（つまりＷｈ／ｐ）であるので、５．３と算出される。

同様にして、上側追加領域ＣＲ２ｃおよび下側追加領域ＣＲ２ｄのそれぞれの垂直方向（列方向）の幅Ｗｖと、上側追加領域ＣＲ２ｃおよび下側追加領域ＣＲ２ｄのそれぞれに配列されるべき追加画素行の数Ｐｖは、それぞれ０．７１ｍｍ、３．９と算出される。試算結果をまとめて下記表２に示す。

表２に示した試算結果から、図５などに例示した構成では、左側追加領域（第１部分）ＣＲ２ａおよび右側追加領域（第２部分）ＣＲ２ｂのそれぞれへの追加画素列数を６として、上側追加領域（第３部分）ＣＲ２ｃおよび下側追加領域（第４部分）ＣＲ２ｄのそれぞれへの追加画素行数を４とした。

このように、実際の追加画素列数および追加画素行数は、算出された（つまり計算上の）追加画素列数および追加画素行数の値を切り上げて得られた整数値である。以下では、実際の追加画素列数および追加画素行数をそれぞれ「Ｐｈｒ」、「Ｐｖｒ」と表記する。また、左側追加領域ＣＲ２ａおよび右側追加領域ＣＲ２ｂのそれぞれの実際の幅は、実際の追加画素列数Ｐｈｒに画素ピッチｐを乗じたものであり、「Ｗｈｒ」と表記する。同様に、上側追加領域ＣＲ２ｃおよび下側追加領域ＣＲ２ｄのそれぞれの実際の幅は、実際の追加画素行数Ｐｖｒに画素ピッチｐを乗じたものであり、「Ｗｖｒ」と表記する。また、以下では、単に「追加画素列数」、「追加画素行数」と言う場合、実際の追加画素列数Ｐｈｒ、実際の追加画素行数Ｐｖｒを指すものとする。同様に、単に「左側追加領域ＣＲ２ａ（または右側追加領域ＣＲ２ｂ）の幅」と言う場合、実際の左側追加領域ＣＲ２ａ（または右側追加領域ＣＲ２ｂ）の幅Ｗｈｒを指すものとし、単に「上側追加領域ＣＲ２ｃ（または下側追加領域ＣＲ２ｄ）の幅」と言う場合、実際の上側追加領域ＣＲ２ｃ（または下側追加領域ＣＲ２ｄ）の幅Ｗｖｒを指すものとする。

下記表３および表４と、図１０Ｃおよび図１０Ｄに、画面サイズ、解像度、水平見込み角θ_ｈおよび垂直見込み角θ_ｖを変化させて、左側追加領域ＣＲ２ａおよび右側追加領域ＣＲ２ｂの幅Ｗｈｒと、上側追加領域ＣＲ２ｃおよび下側追加領域ＣＲ２ｄの幅Ｗｖｒとを試算した結果を示す。

表３および図１０Ｃから、左側追加領域ＣＲ２ａおよび右側追加領域ＣＲ２ｂのそれぞれの行方向の幅Ｗｈｒが２ｍｍ以下であることにより、画像欠けを防止できることがわかる。また、表４および図１０Ｄから、上側追加領域ＣＲ２ｃおよび下側追加領域ＣＲ２ｄのそれぞれの列方向の幅Ｗｖｒが２ｍｍ以下であることにより、画像欠けを防止できることがわかる。

下記表５および図１０Ｅに、左側追加領域ＣＲ２ａおよび右側追加領域ＣＲ２ｂの幅Ｗｈｒの、上側追加領域ＣＲ２ｃおよび下側追加領域ＣＲ２ｄの幅Ｗｖｒに対する比Ｗｈｒ／Ｗｖｒを示す。

表５および図１０Ｅから、左側追加領域ＣＲ２ａおよび右側追加領域ＣＲ２ｂのそれぞれの行方向の幅Ｗｈｒと、上側追加領域ＣＲ２ｃおよび下側追加領域ＣＲ２ｄのそれぞれの列方向の幅Ｗｖｒとは、Ｗｈｒ/Ｗｖｒ≦２の関係を満足することが好ましいことがわかる。

下記表６および表７と、図１０Ｆおよび図１０Ｇに、画面サイズ、解像度、水平見込み角θ_ｈおよび垂直見込み角θ_ｖを変化させて、左側追加領域ＣＲ２ａおよび右側追加領域ＣＲ２ｂにおける追加画素列の数Ｐｈｒと、上側追加領域ＣＲ２ｃおよび下側追加領域ＣＲ２ｄにおける追加画素行の数Ｐｖｒとを試算した結果を示す。

表６および図１０Ｆから、左側追加領域ＣＲ２ａおよび右側追加領域ＣＲ２ｂのそれぞれにおける追加画素列の数Ｐｈｒが２５以下であるであることにより、画像欠けを防止できることがわかる。また、表７および図１０Ｇから、上側追加領域ＣＲ２ｃおよび下側追加領域ＣＲ２ｄのそれぞれにおける追加画素行の数Ｐｖｒが２５以下であるであることにより、画像欠けを防止できることがわかる。

下記表８および図１０Ｈに、左側追加領域ＣＲ２ａおよび右側追加領域ＣＲ２ｂにおける追加画素列の数Ｐｈｒの、上側追加領域ＣＲ２ｃおよび下側追加領域ＣＲ２ｄにおける追加画素行の数Ｐｖｒに対する比Ｐｈｒ/Ｐｖｒを示す。

表８および図１０Ｈから、左側追加領域ＣＲ２ａおよび右側追加領域ＣＲ２ｂのそれぞれにおける追加画素列の数Ｐｈｒと、上側追加領域ＣＲ２ｃおよび下側追加領域ＣＲ２ｄのそれぞれにおける追加画素行の数Ｐｖｒとは、Ｐｈｒ/Ｐｖｒ≦２の関係を満足することが好ましいことがわかる。

［ソース配線ＳＬとソース出力端子ｏｔとの他の接続例］
図１１Ａおよび図１１Ｂに、ソース配線ＳＬとソース出力端子ｏｔとの他の接続例を示す。図１１Ａおよび図１１Ｂに示す例では、各端子セットＴｓの赤端子が、第１ソース出力端子ｏｔ１であり、ｎ番目の端子セットＴｓの赤端子ｎＲが、ｎ番目の第１ソース配線（通常ソース配線）ＳＬａ＿ｎに電気的に接続されている。

また、第１最端端子セットＴｓＡの緑端子０００１Ｇおよび青端子０００１Ｂが、左側追加領域ＣＲ２ａの第２ソース配線（追加ソース配線）ＳＬｂに電気的に接続されており（つまり第２ソース出力端子ｏｔ２であり）、第２最端端子セットＴｓＢの緑端子３８４０Ｇおよび青端子３８４０Ｂが、右側追加領域ＣＲ２ｂの第２ソース配線（追加ソース配線）ＳＬｂに電気的に接続されている（つまり第２ソース出力端子ｏｔ２である）。

左側追加領域ＣＲ２ａに設けられた第２ソース配線ＳＬｂのうちの１番目、３番目および５番目の第２ソース配線ＳＬｂ＿１、ＳＬｂ＿３およびＳＬｂ＿５は、第１最端端子セットＴｓＡの青端子０００１Ｂに電気的に接続されており、２番目、４番目および６番目の第２ソース配線ＳＬｂ＿２、ＳＬｂ＿４およびＳＬｂ＿６は、第１最端端子セットＴｓＡの緑端子０００１Ｇに電気的に接続されている。

右側追加領域ＣＲ２ｂに設けられた第２ソース配線ＳＬｂのうちの７番目、９番目および１１番目の第２ソース配線ＳＬｂ＿７、ＳＬｂ＿９およびＳＬｂ＿１１は、第２最端端子セットＴｓＢの緑端子３８４０Ｇに電気的に接続されており、８番目、１０番目および１２番目の第２ソース配線ＳＬｂ＿８、ＳＬｂ＿１０およびＳＬｂ＿１２は、第２最端端子セットＴｓＢの青端子３８４０Ｂに電気的に接続されている。

第１最端端子セットＴｓＡおよび第２最端端子セットＴｓＢ以外の各端子セットＴｓの緑端子および青端子は、第１ソース配線ＳＬａおよび第２ソース配線ＳＬｂのいずれにも電気的に接続されていない（つまり第３ソース出力端子ｏｔ３である）。

図１１Ａおよび図１１Ｂに示した構成を採用しても、図７Ａおよび図７Ｂに示した構成と同様の効果が得られる。

［ゲート配線駆動回路１５の他の構成の例］
図１２に、ゲート配線駆動回路１５の他の構成の例を示す。図１２に示す例では、複数のゲートドライバＧＤ’は、リアパネル２００のＴＦＴ基板２１０にモノリシックに（一体的に）形成されている。モノリシックに形成されたゲートドライバ回路は、ＧＤＭ（Gate Driver Monolithic）回路と呼ばれることもある。

ゲートドライバＧＤ’がＧＤＭ回路である構成においても、同様の効果が得られる。

［バッファ増幅器１７を用いた接続態様の他の例］
図１３に、バッファ増幅器１７を用いた接続態様の他の例を示す。図１３には、複数のソースドライバＳＤのうちのもっとも左側に位置するソースドライバ（以下では「第１ソースドライバ」と呼ぶ）ＳＤ１と、第１ソースドライバＳＤ１とは別の（第１ソースドライバＳＤ１に隣接する）ソースドライバ（以下では「第２ソースドライバ」と呼ぶ）ＳＤ２とを示している。第１ソースドライバＳＤ１には、２つのバッファ増幅器１７Ａおよび１７Ｂが設けられており、第２ソースドライバＳＤ２にも、２つのバッファ増幅器１７Ｅおよび１７Ｆが設けられている。

図１３に示す例では、赤端子０００１Ｒ（第２ソース出力端子ｏｔ２）は、第１ソースドライバＳＤ１のバッファ増幅器１７Ｂおよび第２ソースドライバＳＤのバッファ増幅器１７Ｆを介して（つまり２つのバッファ増幅器１７を介して）追加ソース配線（第２ソース配線）ＳＬｂ＿１、ＳＬｂ＿３およびＳＬｂ＿５に電気的に接続されている。また、緑端子０００１Ｇ（第２ソース出力端子ｏｔ２）は、第１ソースドライバＳＤ１のバッファ増幅器１７Ａおよび第２ソースドライバＳＤのバッファ増幅器１７Ｅを介して（つまり２つのバッファ増幅器１７を介して）追加ソース配線（第２ソース配線）ＳＬｂ＿２、ＳＬｂ＿４およびＳＬｂ＿６に電気的に接続されている。

このように、１つの第２ソース出力端子ｏｔ２が２つ以上（ここでは２つ）のバッファ増幅器１７を介して第２ソース配線ＳＬｂに接続されていることにより、信号強度をいっそう高くすることができる。

図１４に、バッファ増幅器１７を用いた接続態様のさらに他の例を示す。図１４に示す例では、赤端子０００１Ｒ（第２ソース出力端子ｏｔ２）は、第２ソースドライバＳＤ２のバッファ増幅器１７Ｅおよび１７Ｆを介して（つまり２つのバッファ増幅器１７を介して）追加ソース配線（第２ソース配線）ＳＬｂ＿１、ＳＬｂ＿３およびＳＬｂ＿５に電気的に接続されている。また、緑端子０００１Ｇ（第２ソース出力端子ｏｔ２）は、第１ソースドライバＳＤ１のバッファ増幅器１７Ａおよび１７Ｂを介して（つまり２つのバッファ増幅器１７を介して）追加ソース配線（第２ソース配線）ＳＬｂ＿２、ＳＬｂ＿４およびＳＬｂ＿６に電気的に接続されている。

図１４に示す例においても、１つの第２ソース出力端子ｏｔ２が２つのバッファ増幅器１７を介して第２ソース配線ＳＬｂに接続されていることにより、信号強度をいっそう高くすることができる。

図１５に、バッファ増幅器１７を用いた接続態様のさらに他の例を示す。図１５に示す例では、赤端子０００１Ｒ（第２ソース出力端子ｏｔ２）は、第１ソースドライバＳＤ１のバッファ増幅器１７Ｂを介して追加ソース配線（第２ソース配線）ＳＬｂ＿１、ＳＬｂ＿３およびＳＬｂ＿５に電気的に接続されている。緑端子０００１Ｇ（第２ソース出力端子ｏｔ２）は、第１ソースドライバＳＤ１のバッファ増幅器１７Ａを介して追加ソース配線（第２ソース配線）ＳＬｂ＿２、ＳＬｂ＿４およびＳＬｂ＿６に電気的に接続されている。

また、図１５に示す例では、第２調光領域ＣＲ２の外側を引き回された予備配線ＡＬ１およびＡＬ２が設けられている。予備配線ＡＬ１およびＡＬ２は、任意のソース配線ＳＬと電気的に接続可能なように構成されている。

図１５には、断線箇所Ｄｉにおいて断線が生じたソース配線ＳＬに予備配線ＡＬ１が接続されている例が示されている。具体的には、ソース配線ＳＬの断線箇所Ｄｉよりも上流側の部分と予備配線ＡＬ１とがその交差部Ｐ１で接続されているとともに、ソース配線ＳＬの断線箇所Ｄｉよりも下流側の部分と予備配線ＡＬ１とがその交差部Ｐ２で接続されている。ソース配線ＳＬと予備配線ＡＬ１との接続は、例えば、交差部Ｐ１および交差部Ｐ２のそれぞれにレーザ照射を行ってソース配線ＳＬおよび予備配線ＡＬ１を溶融させることにより行うことができる。

断線が生じたソース配線ＳＬに予備配線ＡＬ１が接続されることにより、ソース配線ＳＬの断線箇所Ｄｉよりも下流側の部分へも予備配線ＡＬを介してソース信号を供給することができる。図１５からわかるように、予備配線ＡＬを介したソース信号の供給は、第２ソースドライバＳＤ２のバッファ増幅器１７Ｆを経由して行われる。これに対し、断線が生じたソース配線ＳＬに予備配線ＡＬ２が接続される場合には、予備配線ＡＬを介したソース信号の供給は、第２ソースドライバＳＤ２のバッファ増幅器１７Ｅを経由して行われることになる。

このように、複数のバッファ増幅器１７のうちの一部のバッファ増幅器１７を追加ソース配線ＳＬｂへのソース信号の供給に用いるとともに、他の一部のバッファ増幅器１７を断線修正に用いることにより、追加画素ＡＰへのソース信号の入力とソース配線ＳＬの断線修正の両方を好適に行うことができる。

なお、ここでは、２本の予備配線ＡＬ１およびＡＬ２が設けられている例を図示しているが、予備配線の本数は２に限定されない。予備配線の本数は、例えば５～１０本である。

図１６に、バッファ増幅器１７を用いた接続態様のさらに他の例を示す。図１６には、複数のソースドライバＳＤのうちのもっとも左側に位置するソースドライバ（第１ソースドライバ）ＳＤ１と、第１ソースドライバＳＤ１とは別の２つのソースドライバ（第２ソースドライバおよび第３ソースドライバ）ＳＤ２およびＳＤ３とを示している。第１ソースドライバＳＤ１には、２つのバッファ増幅器１７Ａおよび１７Ｂが設けられている。第２ソースドライバＳＤ２にも、２つのバッファ増幅器１７Ｅおよび１７Ｆが設けられており、第３ソースドライバＳＤ３にも、２つのバッファ増幅器１７Ｇおよび１７Ｈが設けられている。

図１６に示す例では、赤端子０００１Ｒ（第２ソース出力端子ｏｔ２）は、第１ソースドライバＳＤ１のバッファ増幅器１７Ｂおよび第２ソースドライバＳＤのバッファ増幅器１７Ｆを介して（つまり２つのバッファ増幅器１７を介して）追加ソース配線（第２ソース配線）ＳＬｂ＿１、ＳＬｂ＿３およびＳＬｂ＿５に電気的に接続されている。また、緑端子０００１Ｇ（第２ソース出力端子ｏｔ２）は、第１ソースドライバＳＤ１のバッファ増幅器１７Ａおよび第２ソースドライバＳＤのバッファ増幅器１７Ｅを介して（つまり２つのバッファ増幅器１７を介して）追加ソース配線（第２ソース配線）ＳＬｂ＿２、ＳＬｂ＿４およびＳＬｂ＿６に電気的に接続されている。

また、図１６に示す例では、第２調光領域ＣＲ２の外側を引き回された予備配線ＡＬ１およびＡＬ２が設けられている。予備配線ＡＬ１およびＡＬ２は、任意のソース配線ＳＬと電気的に接続可能なように構成されている。

図１６からわかるように、予備配線ＡＬ１をソース配線ＳＬの断線修正に用いる場合、第３ソースドライバＳＤ３のバッファ増幅器１７Ｈが用いられる。また、予備配線ＡＬ２をソース配線ＳＬの断線修正に用いる場合には、第３ソースドライバＳＤ３のバッファ増幅器１７Ｇが用いられる。図１６に示す例においても、追加画素ＡＰへのソース信号の入力とソース配線ＳＬの断線修正の両方を好適に行うことができる。

［第２調光領域ＣＲ２の他の構成］
これまでの説明では、第２調光領域（追加調光領域）ＣＲ２が第１調光領域ＣＲ１を包囲する枠状である構成を例示したが、本発明の実施形態はこの構成に限定されない。

図１７に、第２調光領域ＣＲ２の構成の他の例を示す。図１７に示す例では、第２調光領域ＣＲ２は、左側追加領域（第１部分）ＣＲ２ａおよび右側追加領域（第２部分）ＣＲ２ｂを含んでいるが、上側追加領域（第３部分）ＣＲ２ｃおよび下側追加領域（第４部分）ＣＲ２ｄを含んでいない。また、複数のゲート配線ＧＬは、第１ゲート配線（通常ゲート配線）ＧＬａのみを含んでおり、第２ゲート配線（追加ゲート配線）ＧＬｂおよび第３ゲート配線（追加ゲート配線）ＧＬｃを含んでいない。例えば液晶表示装置１０００の用途によっては、上下方向における画像欠けが問題視されないことがあるので、そのような場合には、図１７に示した構成が採用されてもよい。

図１８に、第２調光領域ＣＲ２の構成のさらに他の例を示す。図１８に示す例では、第２調光領域ＣＲ２は、上側追加領域（第３部分）ＣＲ２ｃおよび下側追加領域（第４部分）ＣＲ２ｄを含んでいるが、左側追加領域（第１部分）ＣＲ２ａおよび右側追加領域（第２部分）ＣＲ２ｂを含んでいない。また、複数のソース配線ＳＬは、第１ソース配線（通常ソース配線）ＳＬａのみを含んでおり、第２ソース配線（追加ソース配線）ＳＬｂを含んでいない。例えば液晶表示装置１０００の用途によっては、左右方向における画像欠けが問題視されないことがあるので、そのような場合には、図１８に示した構成が採用されてもよい。

上述したように、本発明の実施形態によると、斜め方向からの観察時の画像欠けが防止される、デュアルセル構造の液晶表示装置が提供される。

なお、上記の説明では、フロントパネル１００の解像度と、リアパネル２００の第１調光領域（通常調光領域）の解像度とが同じ場合を例示したが、本発明の実施形態はこれに限定されるものではない。例えば、フロントパネル１００の解像度よりも、リアパネル２００の第１調光領域（通常調光領域）の解像度の方が低くてもよい。

本発明の実施形態による液晶表示装置は、高コントラスト比の表示が要求される用途（マスターモニター等）に好適に用いられる。

１０ システム回路
１１ 映像処理回路
１２、１３ コントローラ基板
１４ バックライト駆動回路
１５ ゲート配線駆動回路
１６ ソース配線駆動回路
１７ バッファ増幅器
１００ 第１液晶パネル（フロントパネル）
１１０ ＴＦＴ基板（アクティブマトリクス基板）
１２０ 対向基板（カラーフィルタ基板）
１２１ カラーフィルタ層
１３０ 液晶層
２００ 第２液晶パネル（リアパネル）
２１０ ＴＦＴ基板（アクティブマトリクス基板）
２２０ 対向基板
２３０ 液晶層
１０００ 液晶表示装置
ＢＬ 照明装置（バックライト）
ＤＲ 表示領域
ＦＲ 周辺領域（額縁領域）
ＣＲ１ 第１調光領域
ＣＲ２ 第２調光領域
ＣＲ２ａ 第２調光領域の第１部分
ＣＲ２ｂ 第２調光領域の第２部分
ＣＲ２ｃ 第２調光領域の第３部分
ＣＲ２ｄ 第２調光領域の第４部分
ＧＤ、ＧＤ’ ゲートドライバ
ＳＤ ソースドライバ
ＧＬ ゲート配線
ＧＬａ 第１ゲート配線（通常ゲート配線）
ＧＬｂ 第２ゲート配線（追加ゲート配線）
ＧＬｃ 第３ゲート配線（追加ゲート配線）
ＳＬ ソース配線
ＳＬａ 第１ソース配線（通常ゲート配線）
ＳＬｂ 第２ソース配線（追加ゲート配線）
ＣＬ 接続配線
ＡＬ 予備配線
Ｐ 画素
ＡＰ 追加画素
ｏｔ ソース出力端子
ｏｔ１ 第１ソース出力端子
ｏｔ２ 第２ソース出力端子
ｏｔ３ 第３ソース出力端子
Ｔｓ 端子セット
ＴｓＡ 第１最端端子セット
ＴｓＢ 第２最端端子セット

Claims (28)

1. 表示領域を有し、カラーフィルタ層を含む第１液晶パネルと、
   前記第１液晶パネルの背面側に設けられた照明装置と、
   前記第１液晶パネルと前記照明装置との間に配置され、カラーフィルタ層を含まない第２液晶パネルと、
   を備え、
   前記第２液晶パネルは、
   複数の行および複数の列を含むマトリクス状に配列された複数の画素によって規定され、前記表示領域に対向する第１調光領域と、
   遮光されていない開口領域をそれぞれが含む複数の追加画素によって規定され、前記第１調光領域の外側に位置する第２調光領域と、
   を有する、液晶表示装置。
2. 前記第２液晶パネルは、行方向に延びる複数のゲート配線と、列方向に延びる複数のソース配線とを有する、請求項１に記載の液晶表示装置。
3. 前記第２調光領域は、列方向に延びる第１部分および第２部分であって、行方向において前記第１調光領域を挟むように配置された第１部分および第２部分を含む、請求項２に記載の液晶表示装置。
4. 前記複数のソース配線にソース信号を供給するソース配線駆動回路を備え、
   前記複数のソース配線は、前記複数の画素に対応して設けられた複数の第１ソース配線と、前記複数の追加画素のうち、前記第２調光領域の前記第１部分および前記第２部分に位置する追加画素に対応して設けられた複数の第２ソース配線とを含み、
   前記ソース配線駆動回路は、ソース信号を出力する複数のソース出力端子であって、前記複数のソース配線よりも多い複数のソース出力端子を有し、
   前記複数のソース出力端子は、前記複数の第１ソース配線に電気的に接続された複数の第１ソース出力端子と、前記複数の第２ソース配線に電気的に接続された複数の第２ソース出力端子と、前記複数の第１ソース配線および前記複数の第２ソース配線のいずれにも電気的に接続されていない複数の第３ソース出力端子とを含む、請求項３に記載の液晶表示装置。
5. 前記複数の第１ソース配線の数をｎとすると、前記複数のソース出力端子の数は３ｎである、請求項４に記載の液晶表示装置。
6. 前記ソース配線駆動回路は、それぞれが前記複数のソース出力端子のうちの連続して配置された３つのソース出力端子からなる複数の端子セットであって、前記３つのソース出力端子は同じ階調のソース信号を出力する、複数の端子セットを有する、請求項４または５に記載の液晶表示装置。
7. 前記３つのソース出力端子のうちの１つのソース出力端子が、前記第１ソース出力端子である、請求項６に記載の液晶表示装置。
8. 前記複数の画素によって構成される複数の画素列のうち、前記第２調光領域の前記第１部分に隣接する画素列を第１最端画素列、前記第２調光領域の前記第２部分に隣接する画素列を第２最端画素列と呼び、
   前記複数の端子セットのうち、前記第１最端画素列に対応して設けられた第１ソース配線に電気的に接続された第１ソース出力端子を含む端子セットを第１最端端子セット、前記第２最端画素列に対応して設けられた第１ソース配線に電気的に接続された第１ソース出力端子を含む端子セットを第２最端端子セットと呼ぶとき、
   前記第１最端端子セットおよび前記第２最端端子セットのそれぞれの前記３つのソース出力端子のうちの１つまたは２つのソース出力端子が、前記第２ソース出力端子である、請求項７に記載の液晶表示装置。
9. 前記複数の端子セットのうちの前記第１最端端子セットおよび前記第２最端端子セット以外の各端子セットに含まれる前記３つのソース出力端子のうちの２つのソース出力端子は、前記第３ソース出力端子である、請求項８に記載の液晶表示装置。
10. 前記複数のソース出力端子は、ある水平走査期間において第１の極性のソース信号を出力するソース出力端子と前記第１の極性と逆の第２の極性のソース信号を出力するソース出力端子とが行方向に沿って交互に位置するように配置されており、
    前記複数のソース配線は、前記第２液晶パネルがソース反転駆動またはドット反転駆動されるように、前記複数のソース出力端子のうちの一部のソース出力端子に電気的に接続されている、請求項８または９に記載の液晶表示装置。
11. 前記複数の追加画素のうち、前記第１部分および前記第２部分のそれぞれに位置する追加画素は、複数列に配列されており、
    前記複数の第２ソース配線は、前記第１部分に設けられた２つ以上の第２ソース配線と、前記第２部分に設けられた２つ以上の第２ソース配線とを含み、
    前記第１最端端子セットおよび前記第２最端端子セットのそれぞれに含まれる前記３つのソース出力端子のうちの２つのソース出力端子は、互いに逆極性のソース信号を出力する２つの第２ソース出力端子であり、
    前記第１部分に設けられた前記２つ以上の第２ソース配線のうちの一部の第２ソース配線は、前記第１最端端子セットの前記２つの第２ソース出力端子の一方に電気的に接続されており、残りの第２ソース配線は、前記第１最端端子セットの前記２つの第２ソース出力端子の他方に電気的に接続されており、
    前記第２部分に設けられた前記２つ以上の第２ソース配線のうちの一部の第２ソース配線は、前記第２最端端子セットの前記２つの第２ソース出力端子の一方に電気的に接続されており、残りの第２ソース配線は、前記第２最端端子セットの前記２つの第２ソース出力端子の他方に電気的に接続されている、請求項１０に記載の液晶表示装置。
12. 複数のバッファ増幅器をさらに備え、
    前記複数の第２ソース出力端子のそれぞれは、前記複数のバッファ増幅器のうちの少なくとも１つのバッファ増幅器を介して対応する第２ソース配線に電気的に接続されている、請求項４から１１のいずれか１項に記載の液晶表示装置。
13. 前記複数の第２ソース出力端子のそれぞれは、前記複数のバッファ増幅器のうちの２つ以上のバッファ増幅器を介して対応する第２ソース配線に電気的に接続されている、請求項１２に記載の液晶表示装置。
14. 前記ソース配線駆動回路が、前記複数のバッファ増幅器を含んでいる、請求項１２または１３に記載の液晶表示装置。
15. 前記第２液晶パネルは、各第２ソース出力端子を前記少なくとも１つのバッファ増幅器を介して対応する第２ソース配線に電気的に接続するための接続配線を有している、請求項１２から１４のいずれか１項に記載の液晶表示装置。
16. 前記複数の追加画素は、前記第２調光領域の前記第１部分に位置する複数の第１追加画素と、前記第２調光領域の前記第２部分に位置する複数の第２追加画素とを含み、
    前記複数の画素によって構成される複数の画素列のうち、前記第２調光領域の前記第１部分に隣接する画素列を第１最端画素列、前記第２調光領域の前記第２部分に隣接する画素列を第２最端画素列と呼ぶとき、
    前記複数の第１追加画素のそれぞれは、前記第１最端画素列の同じ行の画素と実質的に同じ輝度を呈し、
    前記複数の第２追加画素のそれぞれは、前記第２最端画素列の同じ行の画素と実質的に同じ輝度を呈する、請求項３から１５のいずれか１項に記載の液晶表示装置。
17. 前記第２調光領域の前記第１部分および前記第２部分のそれぞれの行方向の幅Ｗｈｒは、２ｍｍ以下である、請求項３から１６のいずれか１項に記載の液晶表示装置。
18. 前記第２調光領域の前記第１部分および前記第２部分のそれぞれにおける追加画素列の数Ｐｈｒは２５以下である、請求項３から１７のいずれか１項に記載の液晶表示装置。
19. 前記第２調光領域は、行方向に延びる第３部分および第４部分であって、列方向において前記第１調光領域を挟むように配置された第３部分および第４部分を含む、請求項２から１８のいずれか１項に記載の液晶表示装置。
20. 前記複数のゲート配線は、前記複数の画素に対応して設けられた複数の第１ゲート配線と、前記複数の追加画素のうちの前記第２調光領域の前記第３部分に位置する追加画素に対応して設けられた少なくとも１つの第２ゲート配線と、前記複数の追加画素のうちの前記第２調光領域の前記第４部分に位置する追加画素に対応して設けられた少なくとも１つの第３ゲート配線と、を含み、
    前記少なくとも１つの第２ゲート配線は、前記複数の第１ゲート配線のうちの前記第２調光領域の前記第３部分に隣接する画素行に対応して設けられた第１ゲート配線に電気的に接続されており、
    前記少なくとも１つの第３ゲート配線は、前記複数の第１ゲート配線のうちの前記第２調光領域の前記第４部分に隣接する画素行に対応して設けられた第１ゲート配線に電気的に接続されている、請求項１９に記載の液晶表示装置。
21. 前記複数の追加画素は、前記第２調光領域の前記第３部分に位置する複数の第３追加画素と、前記第２調光領域の前記第４部分に位置する複数の第４追加画素とを含み、
    前記複数の画素によって構成される複数の画素行のうち、前記第２調光領域の前記第３部分に隣接する画素行を第１最端画素行、前記第２調光領域の前記第４部分に隣接する画素行を第２最端画素行と呼ぶとき、
    前記複数の第３追加画素のそれぞれは、前記第１最端画素行の同じ列の画素と実質的に同じ輝度を呈し、
    前記複数の第４追加画素のそれぞれは、前記第２最端画素行の同じ列の画素と実質的に同じ輝度を呈する、請求項１９または２０に記載の液晶表示装置。
22. 前記第２調光領域の前記第３部分および前記第４部分のそれぞれの列方向の幅Ｗｖｒは、２ｍｍ以下である、請求項１９から２１のいずれか１項に記載の液晶表示装置。
23. 前記第２調光領域の前記第３部分および前記第４部分のそれぞれにおける追加画素行の数Ｐｖｒは２５以下である、請求項１９から２２のいずれか１項に記載の液晶表示装置。
24. 前記第１調光領域は、略矩形状であり、
    前記第２調光領域は、前記第１調光領域を包囲する枠状である、請求項１から２３のいずれか１項に記載の液晶表示装置。
25. 前記第２調光領域は、
    列方向に延びる第１部分および第２部分であって、行方向において前記第１調光領域を挟むように配置された第１部分および第２部分と、
    行方向に延びる第３部分および第４部分であって、列方向において前記第１調光領域を挟むように配置された第３部分および第４部分と、
    を含む、請求項２に記載の液晶表示装置。
26. 前記第２調光領域の前記第１部分および前記第２部分のそれぞれの行方向の幅Ｗｈｒと、前記第２調光領域の前記第３部分および前記第４部分のそれぞれの列方向の幅Ｗｖｒとは、Ｗｈｒ/Ｗｖｒ≦２の関係を満足する、請求項２５に記載の液晶表示装置。
27. 前記第２調光領域の前記第１部分および前記第２部分のそれぞれにおける追加画素列の数Ｐｈｒと、前記第２調光領域の前記第３部分および前記第４部分のそれぞれにおける追加画素行の数Ｐｖｒとは、Ｐｈｒ/Ｐｖｒ≦２の関係を満足する、請求項２５または２６に記載の液晶表示装置。
28. 横電界モードで表示を行う、請求項１から２７のいずれか１項に記載の液晶表示装置。

Images