JP2023015930A - 半導体装置 - Google Patents

Abstract

【課題】逆回復時間を短くすることができ、かつ、不具合が起こり難い半導体装置を提供する。【解決手段】半導体装置１００は、第１導電型半導体層１１２と第２導電型半導体領域１１３とでボディダイオードを構成する半導体基体１１０と、第１電極１３０と、第２電極１４０と、キャリア誘引トレンチ１６１と、第１絶縁領域１６２と、キャリア誘引トレンチ１６１内に第１絶縁領域１６２を介して第１導電型半導体層１１２と対向する位置に配置された第１トレンチ内電極１６３と、少なくともボディダイオードの逆回復動作において、ボディダイオードの逆回復動作における第２電極１４０の電位の極性とは逆の極性の電位となる電圧を第１トレンチ内電極１６３に印加する電圧印加手段としての第２トレンチ内電極１６４と、を備える。【選択図】図１

Description

本発明は、半導体装置に関する。

従来、ボディダイオードを有する半導体装置においては、ボディダイオードが逆バイアスとなったときにドリフト層にキャリア（例えば、ＮｃｈＭＯＳの場合、ホール）が存在することに起因してドリフト層からベース領域に向かって逆回復電流が流れる逆回復動作を行う。この逆回復電流は意図しない電流であり、スイッチング損失やリカバリ損失が大きくなったり、キャリアの偏在によって電界が集中して素子破壊が起こったりするおそれがある等の不具合があるため、逆回復動作の期間（逆回復時間）を短くすることが望まれている。

図１５は、特許文献１に記載された半導体装置９００を説明するために示す図である。
例えば、特許文献１に記載された半導体装置９００においては、半導体基体９１０に電子線を照射して結晶欠陥を形成してホールトラップ準位を形成している。これにより、ボディダイオードの逆回復動作において、当該結晶欠陥にキャリアをトラップして逆回復時間を短くすることができる。

特開昭６２―２９８１２０号広報

しかしながら、特許文献１に記載された半導体装置９００の場合のように、半導体基体に電子線を照射して結晶欠陥を形成する場合には、ドレイン・ソース間のリーク電流が大きくなったり、閾値電圧にバラツキが生じたりする等の不具合が生じるおそれがある、という問題がある。

本発明は、上記した問題を解決するためになされたものであり、逆回復時間を短くすることができ、かつ、ドレイン・ソース間のリーク電流が大きくなったり、閾値電圧にバラツキが生じたりする等の不具合が起こり難い半導体装置を提供することを目的とする。

本発明の半導体装置は、第１導電型半導体層と、前記第１導電型半導体層の表面に設けられた第２導電型半導体領域とを有し、前記第１導電型半導体層と前記第２導電型半導体領域とでボディダイオードを構成する半導体基体と、前記半導体基体の一方の表面上に配置され、前記第２導電型半導体領域と電気的に接続された第１電極と、前記半導体基体の前記一方の表面とは反対側の他方の表面上に配置され、前記第１導電型半導体層と電気的に接続された第２電極と、前記半導体基体の前記一方の表面に形成され、前記第１導電型半導体層に隣接した底、及び、前記第２導電型半導体領域及び前記第１導電型半導体層に隣接した側壁を有するトレンチと、前記トレンチの表面に配置された第１絶縁領域と、前記トレンチ内に前記第１絶縁領域を介して前記第１導電型半導体層と対向する位置に配置された第１トレンチ内電極と、前記ボディダイオードの逆回復動作において、前記ボディダイオードの逆回復動作における前記第２電極の電位の極性とは逆の極性の電位となる電圧を前記第１トレンチ内電極に印加する電圧印加手段とを備えることを特徴とする。

本発明の半導体装置によれば、少なくともボディダイオードの逆回復動作において、ボディダイオードの逆回復動作における第２電極の電位の極性とは逆の極性の電位となる電圧を第１トレンチ内電極に印加する電圧印加手段を備えるため、逆回復動作においてキャリアが第１トレンチ内電極に引き寄せられてベース領域に到達しなり、引き寄せられたキャリアが逆回復電流に寄与しなくなる。その結果、逆回復時間を短くすることができる。

また、本発明の半導体装置によれば、少なくともボディダイオードの逆回復動作において、ボディダイオードの逆回復動作における第２電極の電位の極性とは逆の極性の電位となる電圧を第１トレンチ内電極に印加する電圧印加手段を備えるため、逆回復時間を短くするために結晶欠陥を形成しなくてもよく、ドレイン・ソース間のリーク電流が大きくなったり、閾値電圧にバラツキが生じたりする等の不具合が生じ難くなる。

実施形態１に係る半導体装置１００を示す図である。図１（ａ）は半導体装置１００の平面図であり、図１（ｂ）は図１（ａ）のＡ－Ａ断面図である。なお、図１（ａ）の白丸はゲートフィンガーＧＦとゲート引き出し配線ＧＬとのコンタクト又はドレインフィンガーＤＦと第２トレンチ内電極引き出し配線ＤＬとのコンタクトを示す。 実施形態１に係る半導体装置１００を示す断面図である。図２（ａ）は図１（ａ）のＢ－Ｂ断面図であり、図２（ｂ）は図１（ｂ）のＣ－Ｃ断面図である。 実施形態１に係る半導体装置１００要部拡大断面図である。図３左図はキャリア誘引トレンチ構造１６０の要部拡大断面図であり、図３右図はゲートトレンチ構造１５０の要部拡大断面図である。 実施形態１に係る半導体装置１００を説明するために示す図である。図４（ａ）は半導体装置１００の寄生静電容量を示す図であり、図４（ｂ）は半導体装置１００と静電容量の関係を示す図であり、図４（ｃ）は半導体装置及びスナバ回路の等価回路を示す図である。 実施形態１に係る半導体装置１００におけるキャリアの様子を示す図である。図５（ａ）はボディダイオードに順方向電流が流れているときのキャリアの様子を示す図であり、図５（ｂ）は逆回復動作におけるキャリアの様子を示す図であり、図５（ｃ）は逆回復動作後のキャリアの様子を示す図である。 実施形態２に係る半導体装置１０２，１０２ａを示す断面図である。図６（ａ）は半導体装置１０２の断面図を示し、図６（ｂ）は半導体装置１０２ａの断面図を示す。 実施形態３に係る半導体装置２００を示す図である。図７（ａ）は半導体装置２００の平面図であり、図７（ｂ）は図７（ａ）のＤ－Ｄ断面図であり、図７（ｃ）は半導体装置２００の等価回路を示す図である。 実施形態３に係る半導体装置２００におけるドレイン電圧Ｖ_ＤＳ、ボディダイオード電流ｉ_Ｆ及びゲート電圧Ｖ_ＧＳを示すグラフである。 実施形態３に係る半導体装置２００におけるキャリアの様子を示す図である。図９（ａ）はボディダイオードに順方向電流が流れているときのキャリアの様子を示す図であり、図９（ｂ）は逆回復動作直前におけるキャリアの様子を示す図であり、図９（ｃ）は逆回復動作におけるキャリアの様子を示す図である。 変形例１に係る半導体装置３００を示す模式的な回路図である。 実施形態４に係る半導体装置２０２を示す模式的な図である。 変形例２に係る半導体装置２０４を示す模式的な図である。 変形例３に係る半導体装置１０４を示す断面図である。なお、符号１２０ａは層間絶縁膜を示し、符号１５３ａはゲート電極を示し、符号１５２ａはゲート絶縁膜を示す。 変形例４に係る半導体装置２０６を示す断面図である。図１４（ａ）は半導体装置２０６の断面図を示し、図１４（ｂ）は半導体装置２０６の等価回路を示す。 従来の半導体装置９００を説明するために示す図である。

以下、本発明の半導体装置について、図に示す実施形態に基づいて説明する。なお、各図面は模式図であり、必ずしも実際の寸法を厳密に反映したものではない。以下に説明する実施形態は、特許請求の範囲に係る発明を限定するものではない。また、実施形態の中で説明されている諸要素及びその組み合わせの全てが本発明の解決手段に必須であるとは限らない。

［実施形態１］
１．実施形態１に係る半導体装置１００の構成
図１は、実施形態１に係る半導体装置１００を示す図である。図２は、実施形態１に係る半導体装置１００を示す断面図である。実施形態１に係る半導体装置１００は、半導体基体１１０の一方の表面にストライプ状に複数のゲートトレンチ１５１（ゲート電極）が形成されているトレンチゲート型の半導体装置（ＭＯＳＦＥＴ）であり、ストライプ状に配置された複数のゲート電極（ゲートトレンチ）の所定本数おきに、逆回復時にホールを誘引するための第１トレンチ内電極１６３が内側に配置されたキャリア誘引トレンチ１６１が形成されている構成を有する。実施形態１に係る半導体装置１００は、ＭＯＳ動作とダイオード動作とを繰り返して用いるような場合、例えば、２つの半導体装置が直列に接続されたハーフブリッジ回路の用いる半導体装置などの場合に好適である。

実施形態１に係る半導体装置１００は、図１に示すように、２つの長辺Ｘ１，Ｘ２及び２つの短辺Ｘ３，Ｘ４で構成される平面視略矩形形状を有する半導体基体１１０を有し、半導体基体１１０の一方の表面上にソース電極１３０と、ゲートフィンガーＧＦと、ゲートパッドＧＰと、ドレインフィンガーＤＦと、ドレインパッドＤＰとが配置されており、半導体基体１１０の一方の表面の反対側の表面にドレイン電極１４０が配置されている。

ソース電極１３０（第１電極）は、半導体基体１１０の一方の表面上の平面視中央部に層間絶縁膜１２０を介して配置されている。ソース電極１３０は、図１（ｂ）に示すように、層間絶縁膜１２０に形成されたコンタクトホール内の金属プラグＰｇ１を介して半導体基体１１０（ベース領域１１３及びソース領域１１４）と電気的に接続されている。ソース電極１３０は、例えばＡｌ膜又はＡｌ合金膜（例えばＡｌＳｉ膜）からなり、ソース電極１３０の厚さは１μｍ～１０μｍ（例えば３μｍ）である。

２つのゲートフィンガーＧＦは、図１（ａ）に示すように、ソース電極１３０の長辺Ｘ１,Ｘ２側にそれぞれ配置され、短辺Ｘ３側から短辺Ｘ４側に向かって伸びている。ゲートパッドＧＰは、ソース電極１３０の短辺Ｘ３側に配置され、２つのゲートフィンガーＧＦの短辺Ｘ３側の端部と接続されている。２つのゲートフィンガーＧＦ及び１つのゲートパッドＧＰは、ソース電極１３０を長辺Ｘ１、Ｘ２、短辺Ｘ３の３方向から囲んだ配置となっている。

２つのドレインフィンガーＤＦは、２つのゲートフィンガーＧＦのそれぞれの外側（長辺Ｘ１,Ｘ２側）に配置され、長辺Ｘ１又はＸ２に沿って短辺Ｘ４から短辺Ｘ３に向かって伸びている。ドレインパッドＤＰは、ソース電極１３０の短辺Ｘ４側に配置され、２つのドレインフィンガーＤＦの短辺Ｘ４側の端部と接続されている。２つのドレインフィンガーＤＦ及び１つのドレインパッドＤＰは、ソース電極１３０、ゲートパッドＧＰ及びゲートフィンガーＧＦを長辺Ｘ１、Ｘ２、短辺Ｘ４の３方向から囲んだ配置となっている。

ドレイン電極１４０（第２電極）は、半導体基体１１０の一方の表面とは反対側の他方の表面上（低抵抗半導体層１１１の表面上）の全体に配置され、半導体基体１１０の低抵抗半導体層１１１を介してドリフト層１１２と電気的に接続されている。ドレイン電極１４０は、Ｔｉ、Ｎｉ、Ａｕ（又はＡｇ）がこの順序で積層された積層膜からなり、ドレイン電極１４０の厚さは０．２μｍ～１．５μｍ（例えば１μｍ）である。

半導体基体１１０は、図１（ｂ）及び図２に示すように、ｎ^＋型の低抵抗半導体層１１１と、低抵抗半導体層１１１上に形成され、低抵抗半導体層１１１よりも不純物濃度が低いｎ^－型のドリフト層１１２（第１半導体層）と、ドリフト層１１２の表面に設けられたｐ型のベース領域１１３（第２導電型半導体領域）と、ベース領域１１３の表面に形成され、ドリフト層１１２よりも不純物濃度が高いｎ型のソース領域１１４（第１導電型半導体領域）とを有し、ｐ型のベース領域１１３とｎ型（ｎ^－型）のドリフト層１１２とでボディダイオードを構成する。

低抵抗半導体層１１１の厚さは５０μｍ～５００μｍ（例えば３５０μｍ）であり、低抵抗半導体層１１１の不純物濃度は１×１０^１８ｃｍ^－３～１×１０^２１ｃｍ^－３（例えば１×１０^１９ｃｍ^－３）である。ゲートトレンチ１５１及びキャリア誘引トレンチ１６１が形成されていない領域におけるドリフト層１１２の厚さは３μｍ～５０μｍ（例えば１５μｍ）であり、ドリフト層１１２の不純物濃度は１×１０^１４ｃｍ^－３～１×１０^１９ｃｍ^－３（例えば１×１０^１５ｃｍ^－３）である。ベース領域１１３の厚さは０．５μｍ～１０μｍ（例えば５μｍ）であり、ベース領域１１３の不純物濃度は１×１０^１６ｃｍ^－３～１×１０^１９ｃｍ^－３（例えば１×１０^１７ｃｍ^－３）である。

実施形態１において、半導体基体１１０の表面には、長辺Ｘ１側から長辺Ｘ２側に向かってセル領域を横断するようにゲートトレンチ１５１が複数本平面視ストライプ状に形成されており、ストライプ状に配置された複数のゲートトレンチの所定本数おきに、ゲートトレンチ１５１と平行に平面視ストライプ状のキャリア誘引トレンチ１６１が形成されている。
なお、各ゲートトレンチ１５１内には、ゲート絶縁膜１５２及びゲート電極１５３が形成されており、ゲートトレンチ１５１、ゲート絶縁膜１５２及びゲート電極１５３でゲートトレンチ構造１５０を構成する。
また、キャリア誘引トレンチ１６１内には、第１トレンチ内電極１６３、第２トレンチ内電極１６４，第１絶縁領域１６２、第２絶縁領域１６５、第３絶縁領域１６６が形成されており、キャリア誘引トレンチ１６１、第１トレンチ内電極１６３、第２トレンチ内電極１６４，第１絶縁領域１６２、第２絶縁領域１６５及び第３絶縁領域１６６でキャリア誘引トレンチ構造１６０を構成する。

ゲートトレンチ１５１は、平面的に見て長辺Ｘ１側のゲートフィンガーＧＦと重なる領域からソース電極１３０と重なる領域を横断して長辺Ｘ２側のゲートフィンガーＧＦと重なる領域まで延在している。ゲートトレンチ１５１は、図１（ｂ）に示すように、半導体基体１１０の一方の表面に形成され、ドリフト層１１２に隣接した底、並びに、ドリフト層１１２、ベース領域１１３及びソース領域１１４に隣接した側壁を有する。なお、トレンチ１５１の底面は平坦になっているが丸くなっていてもよく、その他適宜の形状をしていてもよい。

ゲート絶縁膜１５２は、複数のゲートトレンチ１５１それぞれの側壁に形成されている。
ゲート電極１５３は各ゲートトレンチ１５１内に配置され、側面がゲート絶縁膜１５２を介してベース領域１１３と対向している。ゲートトレンチ１５１の底とゲート電極１５３との間にも絶縁膜１５４が形成されている。ゲート電極１５３の上面は、ソース領域１１４の最深部よりも浅い深さ位置にあり、ゲート電極１５３の下面は、ベース領域１１３とドリフト層１１２との間のｐｎ接合面の深さ位置と同じ深さ位置又はそれよりも深い深さ位置にある。平面的に見てゲート電極１５３の長辺Ｘ１側の端部及び長辺Ｘ２側の端部にはそれぞれゲート引き出し配線ＧＬが形成されており、金属プラグＰｇ２を介してゲートフィンガーＧＦと接続されている（図２（ａ）参照）。

キャリア誘引トレンチ１６１は、図１（ａ）に示すように、平面的に見て長辺Ｘ１側のドレインフィンガーＤＦと重なる領域からソース電極１３０と重なる領域（セル領域）を横断して長辺Ｘ２側のドレインフィンガーＤＦと重なる領域まで伸びている。キャリア誘引トレンチ１６１は、図１（ｂ）に示すように、半導体基体１１０の一方の表面に形成され、ドリフト層１１２に隣接した底、及び、ドリフト層１１２、ベース領域１１３及びソース領域１１４に隣接した側壁を有する。

キャリア誘引トレンチ１６１の深さは、ドリフト層に到達した深さであれば適宜の深さとすることができ、例えば、ゲートトレンチ１５１の最底部よりも深くなるように形成することができる。逆回復動作においてドリフト層１１２の深い位置にあるホールはベース領域１１３に回収されるまでの時間がかかり、逆回復時間が長くなる原因となるため、ドリフト層１１２の深い位置に第１トレンチ内電極１６３を配置してホールを第１トレンチ内電極１６３に誘引して逆回復電流に寄与させないことが好ましい。このことを考慮すると、キャリア誘引トレンチ１６１の深さは深くすること（例えば、半導体基体の一方の表面から低抵抗半導体層１１１の上面の深さ位置までの間の深さの半分の深さよりも深い深さ位置）が望ましい。隣接するキャリア誘引トレンチ１６１同士の間の距離は、順方向電流が流れているときのベース領域１１３から注入されるキャリア（ホール）の拡散長よりも狭く、例えば、数十μｍ毎（例えば、６０～８０μｍ毎）に形成されている。

第１トレンチ内電極１６３は、キャリア誘引トレンチ１６１の内表面から離隔した状態で配置されており、第１絶縁領域１６２を介してドリフト層１１２と対向している。第１トレンチ内電極１６３は、電位がフローティングの状態にある。第１トレンチ内電極１６３は、第２トレンチ内電極１６４がプラス電位となったときに、第２絶縁領域１６５を介して第１トレンチ内電極１６３内の電子が表面に引き寄せられ、第１トレンチ内電極１６３にマイナス電位が誘起される。第１トレンチ内電極１６３は、ドリフト層１１２と対向する部分（側面や底面）にマイナス電位が誘起される程度に比較的薄く形成されている。第１トレンチ内電極１６３は、所定の濃度で不純物を含有するポリシリコンからなり、不純物濃度を調整することによって第１トレンチ内電極１６３の抵抗値を調整することができる。

第２トレンチ内電極１６４は、キャリア誘引トレンチ１６１内において、第１トレンチ内電極１６３の上方に第２絶縁領域１６５を介して離隔した状態で配置されている。第２トレンチ内電極１６４は、キャリア誘引トレンチ１６１の側壁表面に形成された第３絶縁領域１６６を介してキャリア誘引トレンチ１６１と離隔した状態で配置されている。平面的に見て第２トレンチ内電極１６４の長辺Ｘ１側の端部及び長辺Ｘ２側の端部には第２トレンチ内電極引き出し配線ＤＬが形成されており、金属プラグＰｇ３を介してドレインフィンガーＤＦと接続されている（図２（ｂ）参照）。第２トレンチ内電極１６４は、後述するように、ボディダイオードの逆回復動作において、ボディダイオードの逆回復動作におけるドレイン電極の電位の極性（プラス）とは逆の極性の電位（マイナス電位）となる電圧を第１トレンチ内電極１６３に印加する電圧印加手段である。

第１絶縁領域１６２は、キャリア誘引トレンチ１６１の側壁の下部及び底の表面に形成されている。
第２絶縁領域１６５は、第１トレンチ内電極１６３と第２トレンチ内電極１６４との間に配置され、第２トレンチ内電極１６４を第１トレンチ内電極１６３から離隔させる。
第３絶縁領域１６６は、第２トレンチ内電極１６４とキャリア誘引トレンチ１６１の側壁との間に形成され、第２トレンチ内電極１６４をキャリア誘引トレンチ１６１の側壁から離隔させる。なお、第１絶縁領域１６２、及び、第２絶縁領域１６５は、熱酸化膜であるが、ＣＶＤ酸化膜でもよい。また、第３絶縁領域１６６は、ＣＶＤ酸化膜であるが、熱酸化膜であってもよい。

第１絶縁領域１６２の厚さＤ１は、図３に示すように、第３絶縁領域１６６の厚さＤ３よりも薄い。また、第２絶縁領域１６５の厚さＤ２は、第１絶縁領域１６２の厚さＤ１と程同じ厚さであり、第３絶縁領域１６６の厚さＤ３よりも薄く、ゲート絶縁膜１５２の厚さＤ４と同じかそれよりも薄い。また、第３絶縁領域１６６の厚さＤ３は、ソース・ドレイン間の耐圧を維持できる程度に厚くなっている。

次に、実施形態１に係る半導体装置１００の寄生容量及び内部抵抗について説明する。
図４は、実施形態１に係る半導体装置１００を説明するために示す図である。
上記したように、第２トレンチ内電極１６４はドレインフィンガーＤＦを介してドレイン電極１４０と接続されており、ソース電極１３０（ソース電極１３０と接続されている金属プラグＰｇ１）との間には第３絶縁領域１６６が存在する。このため、図４（ａ）に示すように、第２トレンチ内電極１６４とソース電極１３０との間に静電容量Ｃ_ＤＳ２が存在することになる。第２トレンチ内電極１６４は、図１（ａ）に示すように、複数本形成されているため、各キャリア誘引トレンチ１６１で静電容量Ｃ_ＤＳ２が存在することとなる。また、ベース領域１１３とドリフト層１１２との間にもｐｎ接合の空乏層に起因した静電容量Ｃ_ＤＳ１が存在する。従って、図４（ｂ）に示すように、ソース電極１３０とドレイン電極１４０との間に静電容量Ｃ_ＤＳ２（各第２トレンチ内電極１６４とソース領域１１４又はベース領域１１３との間の静電容量Ｃ_ＤＳ２の合成容量）及び静電容量Ｃ_ＤＳ１が配置されることと等価となる。これらの静電容量（寄生容量）は、ソース電極１３０とドレイン電極１４０との間のコンデンサＣを構成する（図４（ｃ）参照）。

また、第２トレンチ内電極１６４は、所定の濃度で不純物を含有したポリシリコンからなり、かつ、第２トレンチ内電極１６４は平面的に見てストライプ状に形成されているため、第２トレンチ内電極１６４には内部抵抗が存在することとなる。各第２トレンチ内電極１６４の内部抵抗の合成抵抗は、上記したコンデンサＣとドレイン電極１４０との間の抵抗を構成する（図４（ｃ）参照）。

このことから、半導体装置１００は、ソース・ドレイン間にコンデンサＣ及び抵抗Ｒとが直列に接続された構成を有することとなり、半導体装置１００は、ＲＣスナバ回路を内蔵した半導体装置（ＭＯＳＦＥＴ）となる。

ここで、ストライプの１本あたりの第２トレンチ内電極１６４の内部抵抗は、電気抵抗率ρ及び第２トレンチ内電極１６４の長さｌに比例し、第２トレンチ内電極１６４の断面積Ｓ１に反比例する。そして、第３絶縁領域１６６の膜厚を調整することによって第２トレンチ内電極１６４の断面積Ｓ１を調整することができる。また、帯状の第２トレンチ内電極１６４の長さｌも調整することができる。従って、ストライプ１本あたりの第２トレンチ内電極１６４の抵抗値を比較的容易に調整することができ、ひいては、スナバ回路の抵抗Ｒも比較的容易に調整することができる。なお、電気抵抗率ρもポリシリコンに導入する不純物濃度に依存するため、この観点においても第２トレンチ内電極１６４の抵抗値を調整することができる。

また、スナバ回路のコンデンサにおいて、ストライプ１本あたりの静電容量Ｃ_ＤＳ２は、第３絶縁領域１６６の膜厚ｄに反比例し、第２トレンチ内電極１６４とソース領域１１４とが対向する領域の面積Ｓ２に比例する。
ここで、第３絶縁領域１６６の膜厚は、比較的容易に調整することができる。また、第２トレンチ内電極１６４とソース領域１１４とが対向する領域の面積Ｓ２は、第２トレンチ内電極１６４の高さに比例するため、第３絶縁領域１６６の膜厚を調整することによって、第２トレンチ内電極１６４とソース領域１１４とが対向する領域の面積も調整することができる。従って、ストライプ１本あたりの第２トレンチ内電極１６４とソース領域１１４との間の静電容量Ｃ_ＤＳ１を容易に調整することができ、ひいては、スナバ回路の静電容量を比較的容易に調整することができる。

従って、実施形態１に係る半導体装置１００におけるスナバ回路の抵抗値及び静電容量を比較的容易に調整できるため、フレキシビリティが高い半導体装置となる。

２．逆回復動作におけるキャリアの様子について
次に、逆回復動作におけるドリフト層１１２のキャリアについて説明する。図５は、実施形態１に係る半導体装置１００におけるキャリアの様子を示す図である。

（１）順バイアス時
ソース電極１３０がプラス電位となり、ドレイン電極１４０がマイナス電位となる電圧が印加されるときには、ベース領域１１３とドリフト層１１２とで構成されるボディダイオードに順方向電流が流れ、ベース領域１１３からドリフト層１１２にキャリア（ホール）が注入される（図５（ａ）参照）。このとき、ドレイン電極１４０がマイナス電位となっているため、ドレイン電極１４０と電気的に接続されている第２トレンチ内電極１６４もマイナス電位となっている。

（２）逆バイアス時（逆回復動作）
ソース電極１３０がマイナス電位となり、ドレイン電極１４０がプラス電位となる電圧が印加されると、ベース領域１１３からドリフト層１１２にホールが注入されなくなり、ドリフト層１１２に注入されたホールが、ベース領域１１３側に向かって移動するようになる。これにより、逆回復電流が流れる逆回復動作となる。このとき、ドレイン電極１４０と電気的に接続されている第２トレンチ内電極１６４はプラス電位となる。そして、プラス電位の第２トレンチ内電極１６４によって、フローティング電位である第１トレンチ内電極１６３内の電子を表面に引き寄せ、第１トレンチ内電極１６３にマイナス電位を誘起する。マイナス電位となった第１トレンチ内電極１６３が周囲のドリフト層１１２の電場を変化させて、キャリア（ホール）を誘引し、キャリア誘引トレンチ１６１の底部近傍にホールだまり（図５（ｂ）及び図５（ｃ）の破線で囲まれた領域参照）を形成する。これにより、逆回復動作においてホールがベース領域１１３に到達することを防ぐことができ、当該ホールが逆回復電流に寄与しなくなるため、逆回復時間が短くなる。

３．実施形態１に係る半導体装置１００の効果
実施形態１に係る半導体装置１００によれば、ベース領域１１３及びドリフト層１１２で構成されるボディダイオードの逆回復動作において、ボディダイオードの逆回復動作におけるドレイン電極１４０の電位の極性（プラス電位）とは逆の極性の電位（マイナス電位）となる電圧を第１トレンチ内電極１６３に印加する電圧印加手段としての第２トレンチ内電極１６４を備えるため、逆回復動作においてホールが第１トレンチ内電極１６３に引き寄せられてベース領域１１３に到達しなくなり、引き寄せられたホールが逆回復電流に寄与しなくなる。従って、逆回復時間を短くすることができる。

また、実施形態１に係る半導体装置１００によれば、ベース領域１１３及びドリフト層１１２で構成されるボディダイオードの逆回復動作において、ボディダイオードの逆回復動作におけるドレイン電極１４０の電位の極性（プラス電位）とは逆の極性の電位（マイナス電位）となる電圧を第１トレンチ内電極１６３に印加する電圧印加手段としての第２トレンチ内電極１６４を備えるため、逆回復時間を短くするために結晶欠陥を形成しなくてもよくなる。従って、ドレイン・ソース間のリーク電流が大きくなったり、閾値電圧にバラツキが生じたりする等の不具合が生じ難くなる。

また、実施形態１に係る半導体装置１００は、キャリア誘引トレンチ１６１内において、第１トレンチ内電極１６３と離隔した状態で配置された第２トレンチ内電極１６４を備え、第２トレンチ内電極１６４は、ドレイン電極１４０と接続されており、第１トレンチ内電極１６３は、電位がフローティングの状態である、という構成を有する。このような構成とすることにより、第２トレンチ内電極１６４がドレイン電極１４０と接続されていることから、ボディダイオードの逆回復動作において、ドレイン電極１４０がプラス電位となったときに第２トレンチ内電極１６４の電位がプラス電位となる。そして、第１トレンチ内電極１６３は、電位がフローティングの状態であるため、第２トレンチ内電極１６４がプラス電位になることによって第１トレンチ内電極１６３にマイナス電位を誘起することができる。従って、逆回復動作において、複雑な制御を行うことなく第１トレンチ内電極１６３の電位をマイナス電位とすることができる。

また、実施形態１に係る半導体装置１００によれば、第２トレンチ内電極１６４は、ドレイン電極１４０と接続されているため、第２トレンチ内電極１６４とソース電極１３０との間の第３絶縁領域１６６をコンデンサ（の一部）とし、第２トレンチ内電極１６４自身の内部抵抗を抵抗とするスナバ回路を半導体装置内に形成することができる。従って、スナバ回路を内蔵する半導体装置でありながら小型化された半導体装置となる。

また、実施形態１に係る半導体装置１００によれば、第２トレンチ内電極１６４とキャリア誘引トレンチ１６１の側壁との間の第３絶縁領域１６６の厚さを調整することにより静電容量Ｃ_ＤＳ１及び内部抵抗Ｒ（図４参照）を調整することができるため、電気機器に応じたスナバ容量及びスナバ抵抗に調整することができ、様々な電気機器によりフレキシブルに適用可能なスナバ回路内蔵の半導体装置となる。

また、実施形態１に係る半導体装置１００によれば、隣接するキャリア誘引トレンチ１６１同士の間の間隔は、ベース領域１１３から注入されるキャリアの拡散長よりも狭いため、第１トレンチ内電極１６３が形成されている深さ領域においてセル領域におけるほぼ全域にホールを誘引する電場を形成することができ、逆回復動作において、ドリフト層１１２の当該深さ領域に残存するホールの多くを第１トレンチ内電極１６３に誘引することができる。

また、実施形態１に係る半導体装置１００によれば、第１絶縁領域の厚さＤ１が第３絶縁領域の厚さＤ３よりも薄いため、第１トレンチ内電極１６３の電位によってドリフト層１１２の電場に影響を与え易くなり、その結果、第１トレンチ内電極１６３に向かってホールを引き付けやすくなる。また、第２絶縁領域の厚さＤ２が第３絶縁領域の厚さＤ３よりも薄いため、第２トレンチ内電極１６４がプラス電位となったときに、比較的薄い第２絶縁領域の厚さＤ２を介して第１トレンチ内電極１６３にマイナス電位を誘起することができる。また、第３絶縁領域の厚さＤ３が比較的厚い絶縁膜で構成されているため、ソース電極１３０とドレイン電極１４０との間の耐圧を確保することができる。

また、実施形態１に係る半導体装置１００によれば、キャリア誘引トレンチ１６１は、複数のゲートトレンチ１５１の所定本数おきに配置されているため、逆回復動作においてドリフト層１１２におけるゲートトレンチ１５１の下方やゲートトレンチ１５１同士の間の領域などのホールが残存しやすい領域にホールを誘引する電場を形成することができ、効率的にホールを第１トレンチ内電極１６３に引き寄せることができる。このため、逆回復時間をより確実に短くすることができる。また、キャリア誘引トレンチ１６１が複数のゲートトレンチ１５１の所定本数おきに配置されているため、ゲートとして動作しない領域を減らすことができ、より大電流を流すことが可能な半導体装置となる。

また、実施形態１に係る半導体装置１００によれば、第２絶縁領域の厚さＤ２は、ゲート絶縁膜の厚さＤ４と同じか薄いため、逆回復動作において、第２トレンチ内電極１６４がプラス電位となったときに、第１トレンチ内電極１６３にマイナス電位を誘起しやすくなる。

［実施形態２］
図６は、実施形態２に係る半導体装置１０２を示す図である。
実施形態２に係る半導体装置１０２は、基本的には実施形態１に係る半導体装置１００と同様の構成を有するが、第２トレンチ内電極と離隔した位置にゲート電極が形成されている点で実施形態１に係る半導体装置１００の場合とは異なる。すなわち、実施形態２に係る半導体装置１０２は、第２トレンチ内電極１６４の上方に形成された第４絶縁領域１６７と、キャリア誘引トレンチ１６１の側壁の表面に配置された第２ゲート絶縁膜１６８と、キャリア誘引トレンチ１６１内において、第２トレンチ内電極１６４とは第４絶縁領域１６７を介して離隔してなり、かつ、第２ゲート絶縁膜１６８を介してベース領域１１３と対向する位置に配置された第２ゲート電極１６９とを備える。

第２ゲート電極１６９及び第２ゲート絶縁膜１６８は、ゲートトレンチ構造１５０におけるゲート電極１５３及びゲート絶縁膜１５２と同様の構成を有し、第２ゲート電極１６９にゲート電圧を印加することによって半導体装置１０２のオンオフをすることができる。第４絶縁領域１６７は、ゲート絶縁膜１５２及び第２ゲート絶縁膜１６８よりも厚くなるように構成されている。なお、実施形態１においては、キャリア誘引トレンチ１６１の周辺にはソース領域１１４が形成されていないが、実施形態２においては、キャリア誘引トレンチ１６１の周辺にもソース領域が形成されている。

なお、図６（ａ）のように、複数のゲートトレンチ構造の所定の本数おきにキャリア誘引トレンチ１６１を形成してもよいし、図６（ｂ）のように、全てのゲートトレンチをキャリア誘引トレンチ１６１としてもよい。

このように、実施形態２に係る半導体装置１０２は、第２トレンチ内電極と離隔した位置にゲート電極が形成されている点で実施形態１に係る半導体装置１００の場合とは異なるが、実施形態１に係る半導体装置１００の場合と同様に、ベース領域１１３及びドリフト層１１２で構成されるボディダイオードの逆回復動作において、ボディダイオードの逆回復動作におけるドレイン電極１４０の電位の極性（プラス電位）とは逆の極性の電位（マイナス電位）となる電圧を第１トレンチ内電極１６３に印加する電圧印加手段としての第２トレンチ内電極１６４を備えるため、逆回復動作にホール（キャリア）が第１トレンチ内電極１６３に引き寄せられた状態となり、引き寄せられたホールが逆回復電流に寄与しなくなる。従って、逆回復時間を短くすることができる。

また、実施形態２に係る半導体装置１０２によれば、キャリア誘引トレンチ１６１内において、ドレイン電位となる第２トレンチ内電極１６４とは第４絶縁領域１６７を介して離隔してなり、かつ、第２ゲート絶縁膜１６８を介してベース領域と対向する位置に配置された第２ゲート電極１６９を備えるため、ドレイン電極１４０と接続された第２トレンチ内電極１６４と、第２ゲート電極１６９とでシールドゲート構造のような構成とすることができる。従って、ゲート・ドレイン間容量が低減し、ゲート充電電流及びゲート放電電流が低減することからスイッチング速度を早くすることができる。また、電界集中が起こりやすいトレンチの角部から第２ゲート電極１６９までの距離を長くすることができ、かつ、絶縁領域で電解を緩和することができるため、耐圧を高くすることができる。

また、実施形態２に係る半導体装置１０２によれば、キャリア誘引トレンチ１６１内において、ドレイン電位となる第２トレンチ内電極１６４とは第４絶縁領域１６７を介して離隔してなり、かつ、第２ゲート絶縁膜１６８を介してベース領域と対向する位置に配置された第２ゲート電極１６９を備えるため、キャリア誘引トレンチ１６１においてもゲートとして動作することができ、より大電流を流すことが可能な半導体装置となる。

なお、実施形態２に係る半導体装置１０２は、第２トレンチ内電極と離隔した位置にゲート電極が形成されている点以外の点においては実施形態１に係る半導体装置１００と同様の構成を有するため、実施形態１に係る半導体装置１００が有する効果のうち該当する効果を有する。

［実施形態３］
図７は、実施形態３に係る半導体装置２００を示す図である。実施形態３に係る半導体装置２００は、基本的には実施形態１に係る半導体装置１００と同様の構成を有するが、キャリア誘引トレンチ構造が形成されておらず、第１トレンチ内電極としてゲート電極を用いる点で実施形態１に係る半導体装置１００の場合とは異なる。すなわち、実施形態３に係る半導体装置２００においては、ゲートトレンチ構造（ゲートトレンチ２５１、ゲート絶縁膜２５２及びゲート電極２５３）が所定の間隔で形成された構成となっており（図７（ａ）及び図７（ｂ）参照）、逆回復動作においては、ゲート電極２５３がマイナス電位となってキャリアを誘引する構成を有する。なお、実施形態３においては、キャリア誘引トレンチ構造の他に、ドレインフィンガーＤＦ及びドレインパッドＤＰが形成されていない。

ゲート電極２５３は、ゲートトレンチ２５１の側壁に形成されたゲート絶縁膜２５２を介してベース領域２１３と対向する位置に配置されているとともにゲートトレンチ２５１の底及び側壁の下部（ドリフト層２１２と接する部分）に形成された第１絶縁領域としての絶縁膜２５４を介してドリフト層２１２と対向する位置に配置されている。このため、逆回復動作において、ゲート電極２５３がマイナス電位となったときには、トレンチ２５１の底などにキャリアが誘引され、キャリアだまりが形成される。

実施形態３においては、ドレイン電極２４０とゲート電極２５３との間に接続された電圧印加手段としてのフィードバック回路２７０を有する（図７（ｃ）参照）。フィードバック回路２７０は、ゲート電極２５３、ドレイン電極２４０及び駆動用電源Ｖｃｃと電気的に接続されており、ボディダイオードに順方向電流が流れている期間においてボディダイオードの逆回復動作に移行する前の所定の期間（図８における時刻ｔ１～ｔ３）、ドレイン電極２４０の電位をゲート電極２５３にフィードバックする。フィードバック回路２７０は、半導体装置に内蔵してもよいし、外付けしてもよい。

次に、逆回復動作におけるフィードバック回路２７０の動作について具体的に説明する。図８は、実施形態３に係る半導体装置２００におけるドレイン電圧Ｖ_ＤＳ、ボディダイオード電流ｉ_Ｆ及びゲート電圧Ｖ_ＧＳを示す模式的なグラフである。

図８のドレイン電圧Ｖ_ＤＳのグラフで示すように、半導体装置２００がダイオード動作をしている場合に、時刻t０～時刻ｔ３においては、ソース電極２３０の電位がプラス、ドレイン電極２４０の電位がマイナスの順バイアスとなっている。そして時刻ｔ２からドレイン電位が大きくなりはじめ、時刻ｔ３以降になるとソース電極の電位がマイナス、ドレイン電極の電位がプラスの逆バイアスとなっている。

これに伴って、図８のボディダイオード電流i_Ｆのグラフで示すように、時刻ｔ０～時刻ｔ２までは、ボディダイオード電流i_Ｆがプラス、すなわち、ベース領域からドリフト層に向かって一定量流れているが、時刻ｔ２以降に減少をはじめ、時刻ｔ３を超えると、ボディダイオード電流i_Ｆがマイナス、すなわち、ドリフト層２１２からベース領域に向かって逆回復電流が流れ始める。逆回復電流が所定の時間まで増加するが、一定時間（時間ｔa）経過すると、逆回復電流が減少に転ずる。そして、時刻ｔ４を過ぎると逆回復電流がかなり少なくなる。

そして、図８のゲート電圧Ｖ_ＧＳのグラフで示すように、半導体装置２００がダイオード動作をしている場合にはゲートがオフになっているため、時刻ｔ０～時刻ｔ１までは、ゲート電圧Ｖ_ＧＳは０である。そして、逆回復動作が始まる前の所定時間（時刻t１～時刻ｔ２）において、フィードバック回路２７０によって、ゲート電極２５３とドレイン電極２４０とを接続する。時刻t１～時刻t２においては、ドレイン電位はマイナスであるため、ゲート電極２５３もマイナス電位となり、ゲート電圧Ｖ_ＧＳもマイナスとなる。そして、時刻ｔ２～時刻ｔ３の間にフィードバック回路２７０によって、ゲート電極２５３とドレイン電極２４０とを切断する。この時、ゲート電極２５３はどことも接続されていない状態となっているため、マイナス電位が維持される。ゲート電極２５３はＭＯＳ動作になるまでオンされないため、このままマイナス電位が維持される。

次に、実施形態３に係る半導体装置２００が、ダイオード動作をしているときの時刻ｔ０～時刻ｔ４におけるキャリアのふるまいについて説明する。図９は、実施形態３に係る半導体装置２００におけるキャリアの様子を示す図である。
（１）時刻ｔ０～ｔ１
時刻ｔ０～時刻ｔ１においては、ドレイン電極２４０にマイナス電位、ソース電極２３０にプラス電位となる電圧が印加されており、ベース領域２１３とドリフト層２１２とで構成されるボディダイオードは順バイアスとなる。このとき、ベース領域２１３からドリフト層２１２に向かって順方向電流が流れることとなる。従って、ベース領域２１３からドリフト層２１２に向かってキャリア（ホール）が注入されることになる（図９（ａ）参照）。

（２）時刻ｔ１～ｔ２
図８に示すように、時刻ｔ３においては、ドレイン電圧Ｖ_ＤＳがプラスになり、ボディダイオード電流ｉ_Ｆがマイナスになり、逆回復動作が始まる。実施形態３に係る半導体装置２００においては、逆回復動作に移行する前の所定時間（時刻ｔ１～ｔ３）において、フィードバック回路２７０は、ゲート電極２５３とドレイン電極２４０とを接続して、ゲート電極２５３にドレイン電極２４０の電位をフィードバックする。時刻ｔ１～時刻ｔ２においてドレイン電極２４０はマイナス電位であるため（図８参照）、ゲート電極２５３の電位はマイナス電位となる（図９（ｂ）参照）。従って、ゲート電極２５３の電位がマイナス電位となることによってドリフト層１１２に電場が形成され、ゲート電極２５３にホールが引き寄せられることとなる。なお、この間においても順バイアスとなっているのでベース領域２１３からドリフト層２１２へのホールの注入は続いている。

（３）時刻ｔ２～時刻ｔ３
時刻ｔ２になると、ドレイン電極２４０にプラス電位が印加され、ボディダイオードに逆バイアスとなる電圧が印加され始める。逆回復動作が始まる時刻ｔ３になるとドレイン電極２４０にプラス電位になってしまうため、フィードバック回路２７０は、時刻ｔ３の前（時刻ｔ２よりも前又は時刻ｔ２～ｔ３の間）にゲート電極２５３とドレイン電極２４０との接続を切断し、ゲート電極２５３の電位をマイナス電位のまま保った状態とする（図８及び図９（ｃ）参照）。これにより、ゲート電極２５３にホールを引き寄せた状態を維持することができる。

（４）時刻ｔ３～ｔ４
時刻ｔ３になると、順方向電流が消失し、逆回復動作となる（図８参照）。ゲート電極２５３の電位はマイナス電位のままなのでゲート電極２５３に引き寄せられたホールはゲート電極２５３に引き寄せられたままであり、逆回復電流に寄与しない。このため、ドリフト層２１２のホールがベース領域２１３に到達しなくなるため、逆回復時間を短くすることができる。また、ドレイン電圧Ｖ_ＤＳがプラスに転じているが、ドレイン電極２４０とゲート電極２５３との接続を切断しているため、ゲート電極２５３の電位をマイナス電位のまま保った状態となっている。

このように、実施形態３に係る半導体装置２００は、キャリア誘引トレンチ構造が形成されておらず、第１トレンチ内電極としてゲート電極を用いる点で実施形態１に係る半導体装置１００の場合とは異なるが、実施形態１に係る半導体装置１００の場合と同様に、ベース領域２１３及びドリフト層２１２で構成されるボディダイオードの逆回復動作において、ボディダイオードの逆回復動作におけるドレイン電極２４０の電位の極性（プラス電位）とは逆の極性の電位（マイナス電位）となる電圧をゲート電極２５３に印加する電圧印加手段としてのフィードバック回路２７０を備えるため、逆回復動作にホール（キャリア）がゲート電極２５３に引き寄せられてベース領域２１３に到達しなくなり、引き寄せられたホールが逆回復電流に寄与しなくなる。従って、逆回復時間を短くすることができる。

また、実施形態３に係る半導体装置２００によれば、電圧印加手段は、ゲート電極２５３及びドレイン電極２４０とそれぞれ接続され、ボディダイオードに順方向電流が流れている期間におけるボディダイオードの逆回復動作に移行する前の所定の期間（図９における時刻t１～時刻t２）、ドレイン電極２４０とゲート電極２５３とを接続し、ボディダイオードの逆回復動作においては、ドレイン電極２４０とゲート電極２５３との間の接続を切断するフィードバック回路であるため、半導体基体内の構成を変更することなく、フィードバック回路２７０の構成を付加するだけで容易に逆回復時間を短くすることができる。

また、実施形態３に係る半導体装置２００によれば、ドレインパッドＤＰ及びドレインフィンガーＤＦを形成する必要がないため、小型化された半導体装置となる。また、半導体装置内にゲート動作を行わないホール誘引トレンチ構造を形成する必要がないため、有効領域を広くすることができる。

なお、実施形態３に係る半導体装置２００は、キャリア誘引トレンチ構造が形成されておらず、第１トレンチ内電極としてゲート電極を用いる点以外の点においては実施形態１に係る半導体装置１００と同様の構成を有するため、実施形態１に係る半導体装置１００が有する効果のうち該当する効果を有する。

［変形例１］
変形例１に係る半導体装置３００は、基本的には実施形態３に係る半導体装置２００と同様の構成を有するが、フィードバック回路２７０の代わりに外部電源３７０を用いる点で実施形態３に係る半導体装置２００の場合とは異なる（図１０参照）。外部電源３７０は、ゲート電極Ｇと電気的に接続されており、ボディダイオードに順方向電流が流れている期間においてボディダイオードの逆回復動作に移行する前の所定の期間、ゲート電極Ｇにマイナス電位となる電圧を印加する。逆回復動作においては、実施形態３と同様にゲート電極をフローティングの状態としてもよいし、マイナス電位となる電圧を印加し続けてもよい。

このように、変形例１に係る半導体装置３００は、フィードバック回路２７０の代わりに外部電源３７０を用いる点で実施形態３に係る半導体装置２００の場合とは異なるが、実施形態３に係る半導体装置２００の場合と同様に、ベース領域及びドリフト層で構成されるボディダイオードの逆回復動作において、ボディダイオードの逆回復動作におけるドレイン電極の電位の極性（プラス電位）とは逆の極性の電位（マイナス電位）となる電圧をゲート電極に印加する電圧印加手段としての外部電源３７０を備えるため、逆回復動作にホール（キャリア）がゲート電極に引き寄せられてベース領域に到達しなくなり、引き寄せられたホールが逆回復電流に寄与しなくなる。従って、逆回復時間を短くすることができる。

［実施形態４］
図１１は、実施形態４に係る半導体装置２０２を示す図である。実施形態４に係る半導体装置２０２は、基本的には実施形態３に係る半導体装置２００と同様の構成を有するが、ゲート構造としてシールドゲート構造を用い、第１トレンチ内電極としてシールド電極を用いる点で実施形態３に係る半導体装置２００の場合とは異なる。すなわち、実施形態３に係る半導体装置２００においては、シールドゲート構造（トレンチ２６１、第１絶縁領域２６２、第１トレンチ内電極としてのシールド電極２６３、ゲート電極２６４、第２絶縁領域２６５、ゲート絶縁膜２６６）が所定の間隔で形成された構成となっており、逆回復動作においては、シールド電極２６３がマイナス電位となってキャリアを誘引する構成を有する（図１１参照）。

第１絶縁領域２６２は、トレンチ２６１の底及び下側の側壁の表面に形成されている。
第１トレンチ内電極としてのシールド電極２６３は、トレンチ２６１内に第１絶縁領域２６２を介してドリフト層２１２と対向する位置に配置されている。
ゲート電極２６４は、トレンチ２６１内にシールド電極２６３と離隔した状態でシールド電極２６３の上方に第２絶縁領域２６５を介して配置されている。
第２絶縁領域２６５は、シールド電極２６３とゲート電極２６４との間に配置され、ゲート電極２６４をシールド電極２６３から離隔してなる。
ゲート絶縁膜２６６は、トレンチ２６１の側壁の表面に配置され、ゲート電極２６４をトレンチ２６１の側壁から離隔してなる。

実施形態４において、電圧印加手段２７２は、電源Ｖｃｃ、ソース電極２３０及びシールド電極２６３と接続されており、ＭＯＳ動作、及び、ダイオード動作時における順方向に電流が流れる期間においては、シールド電極２６３とソース電極２３０とを接続することで、シールド電極２６３の電位をソース電位（例えば０Ｖ）とする。一方、ダイオード動作時における逆回復動作においては、シールド電極２６３と電源Ｖｃｃとを接続し、シールド電極２６３にマイナス電位となる電圧を印加する。電圧印加手段２７２は、例えば、電源Ｖｃｃを含む切り替え回路である。

従って、実施形態４に係る半導体装置２０２は、ＭＯＳ動作をしている際には、シールド電極２６３はソース電極２３０と接続され、シールド電極として作用する。一方、ダイオード動作をしている場合において、逆回復動作においては、電圧印加手段からマイナス電位となる電圧を印加される。そして、電圧印加手段は、ボディダイオードの逆回復動作以外の場合においては、半導体装置内の空乏層を延伸する電位（ソース電極と同じ電位）となる電圧をシールド電極２６３に印加する。なお、「ソース電極と同じ電位」とは、ソース電極と全く同じ電位のみならず、多少の幅をもったソース電位とほぼ同じ電位を含むものとする。

このように、実施形態４に係る半導体装置２０２は、ゲート構造としてシールドゲート構造を用い、第１トレンチ内電極としてシールド電極を用いる点で実施形態３に係る半導体装置２００の場合とは異なるが、実施形態３に係る半導体装置２００の場合と同様に、ベース領域２１３及びドリフト層２１２で構成されるボディダイオードの逆回復動作において、ボディダイオードの逆回復動作におけるドレイン電極２４０の電位の極性（プラス電位）とは逆の極性の電位（マイナス電位）となる電圧をゲート電極に印加する電圧印加手段２７２を備えるため、逆回復動作にホール（キャリア）がゲート電極に引き寄せられてベース領域２１３に到達しなくなり、引き寄せられたホールが逆回復電流に寄与しなくなる。従って、逆回復時間を短くすることができる。

また、実施形態４に係る半導体装置２０２によれば、電圧印加手段は、ボディダイオードの逆回復動作以外の場合においては、半導体装置内の空乏層を延伸する電位（ソース電極と同じ電位）となる電圧をシールド電極２６３に印加するため、ＭＯＳ動作においては、シールド電極として作用し、ゲート電極２６４とトレンチ２６１の角部との間に距離が長くなり、絶縁領域の厚みも厚くなるため、耐圧を高くすることができる。

また、実施形態４に係る半導体装置２０２によれば、トレンチ２６１内にシールド電極２６３と離隔した状態で配置されたゲート電極２６４と、シールド電極２６３とゲート電極２６４との間に配置され、ゲート電極２６４をシールド電極２６３から離隔してなる第２絶縁領域２６５と、トレンチ２６１の側壁の表面に配置され、ゲート電極２６４をトレンチ２６１の側壁から離隔してなるゲート絶縁膜２６６と備えるため、ＭＯＳ動作をするときにはシールドゲート構造を有する半導体装置とすることができる。

なお、実施形態４に係る半導体装置２０２は、ゲート構造としてシールドゲート構造を用い、第１トレンチ内電極としてシールド電極を用いる点以外の点においては実施形態３に係る半導体装置２００と同様の構成を有するため、実施形態３に係る半導体装置２００が有する効果のうち該当する効果を有する。

［変形例２］
変形例２に係る半導体装置２０４は、基本的には実施形態４に係る半導体装置２０２と同様の構成を有するが、シールドゲート構造の構成が実施形態４に係る半導体装置２０２の場合とは異なる（図１２参照）。すなわち、変形例２に係る半導体装置２０４におけるシールドゲート構造は、トレンチ２６１の上部の側壁にゲート絶縁膜２６６を介して形成されたゲート電極２６４と、トレンチ２６１の中央部にゲート電極２６４と離間した状態で形成されたシールド電極２６３と、トレンチ２６１内において、ゲート電極２６４とシールド電極２６３との間に拡がりゲート電極２６４からシールド電極２６３を離間させるとともに、トレンチ２６１の側壁及び底に沿って拡がりトレンチ２６１の側壁及び底からシールド電極１７３を離隔させる絶縁領域２６２とを有する。

このように、変形例２に係る半導体装置２０４は、シールドゲート構造の構成が実施形態４に係る半導体装置２０２の場合とは異なるが、実施形態３に係る半導体装置２００の場合と同様に、ベース領域２１３及びドリフト層２１２で構成されるボディダイオードの逆回復動作において、ボディダイオードの逆回復動作におけるドレイン電極２４０の電位の極性（プラス電位）とは逆の極性の電位（マイナス電位）となる電圧をゲート電極２６４に印加する電圧印加手段を備えるため、逆回復動作にホール（キャリア）がゲート電極２６４に引き寄せられてベース領域２１３に到達しなくなり、引き寄せられたホールが逆回復電流に寄与しなくなる。従って、逆回復時間を短くすることができる。

以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。また、実施形態、変形例に記載された特徴を組み合わせることも可能である。

（１）上記各実施形態（各変形例も含む。以下同じ。）において記載した形状、位置、大きさ等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。また、第１導電型をｎ型、第２導電型をｐ型としたが、第１導電型をｐ型、第２導電型をｎ型としてもよい。

（２）上記各実施形態においては、トレンチゲート型の半導体装置に本発明を適用したが、本発明はこれに限定されるものではない。プレーナーゲート型の半導体装置に本発明を適用してもよい（変形例３に係る半導体装置１０４、図１３参照）。

（３）上記実施形態３においては、複数のゲート電極のすべてを、ボディダイオードに順方向電流が流れている期間におけるボディダイオードの逆回復動作に移行する前の所定の期間（図８における時刻t１～時刻t２）、マイナス電位としたが、本発明はこれに限定されるものではない。複数のゲート電極のうちの一部のゲート電極（図１４の第１トレンチ内電極としてのゲート電極２８３）のみをフィードバック回路２７０と接続するようにしてもよい（変形例４に係る半導体装置２０６、図１４参照）。フィードバック回路２７０と接続した電極は、ゲートとしての動作を行うこととしてもよいし、ゲートとしての動作を行わないものであってもよい。

（４）上記実施形態１及び２においては、周辺領域において、第２トレンチ内電極をドレインフィンガーＤＦと接続したが、本発明はこれに限定されるものではない。第２トレンチ内電極を、半導体基体の側面部分やチャネルストッパ電極を介してドレイン電極１４０と接続してもよい（図示せず）。

（５）上記実施形態１及び２においては、第２トレンチ内電極をドレイン電位とするためにドレインパッド及びドレインフィンガーを用いたが、本発明はこれに限定されるものではない。第２トレンチ内電極をドレイン電位とする構成であれば適宜のもの（例えば、外部の配線を介してドレイン電極と第２トレンチ内電極とを接続する、ドレイン電極となる半導体基体の側面や底面と接続する等）を用いることができ、ドレインパッド及びドレインフィンガーを用いなくてもよい。

（６）上記実施形態１においては、第１トレンチ内電極を第２トレンチ内電極の下部に配置したが、本発明はこれに限定されるものではない。例えば、トレンチ中央に配置した第２トレンチ内電極の下側の側部に第２絶縁領域を介して第１トレンチ内電極を配置してもよい。

（７）上記実施形態２においては、上から、ゲート電極、第２トレンチ内電極及び第１トレンチ内電極の順に配置したが、本発明はこれに限定されるものではない。例えば、第２トレンチ内電極の上側側部に第４絶縁領域を介してゲート電極を配置してもよいし、トレンチ中央に配置した第２トレンチ内電極の下側の側部に第２絶縁領域を介して第１トレンチ内電極を配置してもよい。

（８）上記実施形態１及び３においては、通常のゲートトレンチ構造を用いる代わりにシールドゲート構造を用いてもよい。

（９）上記各実施形においては、半導体装置としてＭＯＳＦＥＴを用いたが、本発明はこれに限定されるものではない。半導体装置として、ＩＧＢＴ、サイリスタ、トライアック、ダイオード等適宜の半導体装置に用いてもよい。

１００，１０２，１０４，１０６，１０８，２００，２０２，３００，９００…半導体装置、１１０，９１０…半導体基体、１１１，２１１…低抵抗半導体層、１１２，２１２…ドリフト層、１１３，２１３…ベース領域、１１４，２１４…ソース領域、１２０，２２０…層間絶縁膜、１３０，２３０…ソース電極、１４０，２４０…ドレイン電極、１５０，２５０…ゲートトレンチ構造、１５１，２５１…ゲートトレンチ、１５２，２５２…ゲート絶縁膜、１５３，２５３…ゲート電極、１６０…キャリア誘引トレンチ構造、１６１，２６１…キャリア誘引トレンチ、１６２，２６２…第１絶縁領域、１６３，２６３…第１トレンチ内電極、１６４…第２トレンチ内電極、１６５…第２絶縁領域、１６６…第３絶縁領域、１６７…第４絶縁領域、１６８…第２ゲート絶縁膜、１６９…第２ゲート電極、２５４…絶縁膜、２７０…フィードバック回路、３７０…外部電源、２７２…電圧印加手段

Claims (14)

1. 第１導電型半導体層と、前記第１導電型半導体層の表面に設けられた第２導電型半導体領域とを有し、前記第１導電型半導体層と前記第２導電型半導体領域とでボディダイオードを構成する半導体基体と、
   前記半導体基体の一方の表面上に配置され、前記第２導電型半導体領域と電気的に接続された第１電極と、
   前記半導体基体の前記一方の表面とは反対側の他方の表面上に配置され、前記第１導電型半導体層と電気的に接続された第２電極と、
   前記半導体基体の前記一方の表面に形成され、前記第１導電型半導体層に隣接した底、及び、前記第２導電型半導体領域及び前記第１導電型半導体層に隣接した側壁を有するトレンチと、
   前記トレンチの表面に配置された第１絶縁領域と、
   前記トレンチ内に前記第１絶縁領域を介して前記第１導電型半導体層と対向する位置に配置された第１トレンチ内電極と、
   前記ボディダイオードの逆回復動作において、前記ボディダイオードの逆回復動作における前記第２電極の電位の極性とは逆の極性の電位となる電圧を前記第１トレンチ内電極に印加する電圧印加手段とを備えることを特徴とする半導体装置。
2. 前記電圧印加手段は、前記ボディダイオードの逆回復動作以外のときは、前記半導体装置内の空乏層を延伸する電位となる電圧を前記第１トレンチ内電極に印加することを特徴とする請求項１に記載の半導体装置。
3. 前記電圧印加手段は、前記ボディダイオードの逆回復動作以外のときは、前記第１電極の電位と同じ電位となる電圧を前記第１トレンチ内電極に印加することを特徴とする請求項２に記載の半導体装置。
4. 前記トレンチ内に前記第１トレンチ内電極と離隔した状態で配置されたゲート電極と、
   前記第１トレンチ内電極と前記ゲート電極との間に配置され、前記ゲート電極を前記第１トレンチ内電極から離隔してなる第２絶縁領域と、
   前記トレンチの前記側壁の表面に配置され、前記ゲート電極を前記トレンチの前記側壁から離隔してなるゲート絶縁膜と、をさらに備えることを特徴とする請求項２又は３に記載の半導体装置。
5. 前記電圧印加手段は、前記トレンチ内に前記第１トレンチ内電極と離隔した状態で配置された第２トレンチ内電極であり、
   前記半導体装置は、前記第１トレンチ内電極と前記第２トレンチ内電極との間に配置され、前記第２トレンチ内電極を前記第１トレンチ内電極から離隔してなる第２絶縁領域と、
   前記トレンチの前記側壁の表面に配置され、前記第２トレンチ内電極を前記トレンチの前記側壁から離隔してなる第３絶縁領域と、をさらに備え、
   前記第１トレンチ内電極は、電位がフローティングの状態であり、
   前記第２トレンチ内電極は、前記第２電極と接続されていることを特徴とする請求項１に記載の半導体装置。
6. 前記第１絶縁領域の厚さをＤ１とし、前記第２絶縁領域の厚さをＤ２とし、前記第３絶縁領域の厚さをＤ３としたときに、Ｄ１＜Ｄ３、かつ、Ｄ２＜Ｄ３を満たすことを特徴とする請求項５に記載の半導体装置。
7. 前記半導体装置は、
   前記トレンチ内において、前記第２トレンチ内電極と離隔し、かつ、前記トレンチの側壁に形成されたゲート絶縁膜を介して前記第２導電型半導体領域と対向する位置に配置されたゲート電極と、
   前記第２トレンチ内電極と前記ゲート電極との間に形成された第４絶縁領域とをさらに備えることを特徴とする請求項５又は６に記載の半導体装置。
8. 前記半導体基体は、前記第２導電型半導体領域の表面の少なくとも一部に、第１導電型半導体領域をさらに有し、
   前記半導体基体の一方の表面に形成され、前記第１導電型半導体層に隣接した底と、少なくとも前記第２導電型半導体領域に隣接した側壁を有する複数のゲートトレンチと、
   前記複数のゲートトレンチのそれぞれの内側に、前記ゲートトレンチの側壁に形成されたゲート絶縁膜を介して前記第２導電型半導体領域と対向した状態となるように配置された複数のゲート電極とをさらに備え、
   前記トレンチは、前記複数のゲートトレンチの所定本数おきに配置されていることを特徴とする請求項５～７のいずれかに記載の半導体装置。
9. 前記第２絶縁領域の厚さをＤ２とし、前記ゲート絶縁膜の厚さをＤ４としたときに、Ｄ２≦Ｄ４を満たすことを特徴とする請求項８に記載の半導体装置。
10. 前記トレンチとして、複数のトレンチを有し、
    隣接する前記トレンチ同士の間隔は、前記第２導電型半導体領域から注入されるキャリアの拡散長よりも狭いことを特徴とする請求項５～９のいずれかに記載の半導体装置。
11. 前記トレンチとして、所定の間隔で配置された複数のトレンチを有することを特徴とする請求項４又は７に記載の半導体装置。
12. 前記半導体基体は、前記第２導電型半導体領域の表面の少なくとも一部に、前記トレンチの側壁と隣接した位置に形成された第１導電型半導体領域をさらに有し、
    前記トレンチの側壁にはゲート絶縁膜が形成されており、
    前記第１トレンチ内電極は、前記ゲート絶縁膜を介して前記第２導電型半導体領域と対向する位置に配置されたゲート電極であり、
    前記電圧印加手段は、前記第１トレンチ内電極、前記ゲート電極及び前記第２電極とそれぞれ接続され、前記ボディダイオードに順方向電流が流れている期間における前記ボディダイオードの逆回復動作に移行する前の所定の期間、前記第２電極と前記ゲート電極とを接続し、前記ボディダイオードの逆回復動作においては、前記第２電極と前記ゲート電極との間の接続を切断するフィードバック回路であることを特徴とする請求項１に記載の半導体装置。
13. 前記半導体基体は、前記第２導電型半導体領域の表面の少なくとも一部に、第１導電型半導体領域をさらに有し、
    前記トレンチの側壁にはゲート絶縁膜が形成されており、
    前記第１トレンチ内電極は、前記ゲート絶縁膜を介して前記第２導電型半導体領域と対向する位置に配置されたゲート電極であり、
    前記電圧印加手段は、少なくとも前記ボディダイオードの逆回復動作において、前記ボディダイオードの逆回復動作における前記第２電極の電位の極性とは逆の極性の電位となる電圧を前記第１トレンチ内電極に印加する電源であることを特徴とする請求項１に記載の半導体装置。
14. 前記半導体基体は、前記第２導電型半導体領域の表面の少なくとも一部に、第１導電型半導体領域をさらに有し、
    前記半導体基体の一方の表面に形成され、前記第１導電型半導体層に隣接した底と、前記第２導電型半導体領域に隣接した側壁を有する複数のゲートトレンチと、
    前記複数のゲートトレンチのそれぞれの側壁に形成されたゲート絶縁膜を介して前記トレンチ内にそれぞれ配置され、側面が前記ゲート絶縁膜を介して前記第２導電型半導体領域と対向する複数のゲート電極とをさらに備え、
    前記トレンチは、前記複数のゲートトレンチの所定本数おきに配置されており、
    前記電圧印加手段は、前記第１トレンチ内電極及び前記第２電極と接続され、前記ボディダイオードに順方向電流が流れている期間における前記ボディダイオードの逆回復動作に移行する前の所定の期間、前記第２電極と前記第１トレンチ内電極とを接続し、前記ボディダイオードの逆回復動作には、前記第２電極と前記第１トレンチ内電極との間の接続を切断するフィードバック回路であることを特徴とする請求項１に記載の半導体装置。

Images