JP2023014866A - 電子回路および測定装置 - Google Patents

Abstract

【課題】接続対象物の損傷を防止しつつ、より短いオン／オフ時間で大電流を流すことが可能なアナログスイッチを提供する。【解決手段】アナログスイッチ１０，１０Ａは、第１トランジスタＱ１および第２トランジスタＱ２と、第１トランジスタＱ１の制御電極と第２トランジスタＱ２の制御電極とが接続される第１ノードＮ１と正の第１電源ラインＶｃｃｐとの間に接続された第１定電流源１１と、第１トランジスタＱ１の第１主電極と第２トランジスタＱ２の第１主電極とが接続される第２ノードＮ２と第１ノードＮ１との間に接続され、第１ノードＮ１と第２ノードＮ２との間に流れる電流に応じて電圧を発生させる電圧発生回路１５と、第２ノードＮ２と負の第２電源ラインＶｃｃｎとの間に接続された第２定電流源１２と、制御信号ＣＮＴ１に応じて第１定電流源１１および第２定電流源１２による電流の出力と遮断を切り替える制御部１６と、を備える。【選択図】図３

Description

本発明は、電子回路および測定装置に関し、例えば、アナログ信号の伝達を制御するアナログスイッチを含む電子回路および当該電子回路を備えた測定装置に関する。

測定対象物（ＤＵＴ：Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ）のインピーダンスを測定するＬＣＲメータ等の測定装置の多くは、測定を開始する前または測定中に、測定対象物と測定装置のプローブとが電気的に接続されているか否かを検査するコンタクトチェックの機能を有している。

コンタクトチェックとは、測定装置の外部端子に接続されたプローブを測定対象物に接触させた状態において、測定装置からプローブを介してアナログ信号を出力し、そのときのプローブから検出される電圧等を測定することにより、測定対象物とプローブとが電気的に接続されているか否かを検査する処理を言う。

コンタクトチェックの機能を有する測定装置は、測定装置内の回路から外部端子へのアナログ信号の出力を制御するアナログスイッチを有している。アナログスイッチは、アナログ信号の伝達を制御する部品である（特許文献１参照）。

実開昭６１－１８７１２５号公報

本願発明者らは、新たな測定装置の開発に際し、オン／オフの切り替え時間が短く、且つ数百ｍＡ以上の大電流を流すことが可能なアナログスイッチが必要であると考えた。

従来、ＬＣＲメータやキャパシタンスメータ等の測定装置は、リードリレー等のリレーや複数のトランジスタを一つの半導体基板に集積した集積回路から成るアナログスイッチを採用している。しかしながら、一般的なリレーは、大電流を流すことが可能であるが、オン／オフの切り替え時間が長いという課題がある。一方、一般的な集積回路から成るアナログスイッチは、オン／オフの切り替え時間は短いが、大電流を流すことができないという課題がある。

そこで、本願発明者らは、上記課題を解決するために、トランジスタ等のディスクリート部品を用いて新たなアナログスイッチを設計することを検討した。

図４は、本願発明者らが本願に先立って検討したアナログスイッチの回路構成を示す図である。

図４に示すアナログスイッチ９０は、測定装置内において、信号源９５の出力端子と測定装置の外部端子との間に接続される。アナログスイッチ９０は、スイッチとしての主機能を実現するためのトランジスタＭｘ１，Ｍｘ２としてディスクリート部品のパワートランジスタを採用するとともに、トランジスタＭｘ１，Ｍｘ２のゲート電極に定電流源９１を接続し、定電流源９１を制御信号ＣＮＴによってオン／オフさせることにより、トランジスタＭｘ１，Ｍｘ２のオン／オフを制御する。これによれば、リレーに比べてオン／オフの切り替え時間が短く、且つ数百ｍＡの大電流を流すことが可能なアナログスイッチを実現することができる。

しかしながら、図４に示すアナログスイッチ９０には、以下に示す課題があることが発明者らの検討により明らかとなった。
アナログスイッチ９０において、トランジスタＭｘ１，Ｍｘ２をオフさせる場合、制御信号ＣＮＴによって定電流源９１をオフさせる。このとき、トランジスタＭｘ１とトランジスタＭｘ２とが共通に接続されるノードＮｘと負側の電源電圧（例えば、－１２Ｖ）が供給される電源ラインＶｃｃｎとの間に接続されているトランジスタＭ３ｘがオンするため、ノードＮｘに電源ラインＶｃｃｎから電流が流れ込み、ノードＮｘに負の電圧が発生する。その結果、測定装置の外部端子Ｐに測定対象物が接続されている場合、その測定対象物に定常的に負電圧が印加され、測定対象物が損傷する虞がある。

本発明は、上述した課題に鑑みてなされたものであり、接続対象物の損傷を防止しつつ、より短いオン／オフ時間で大電流を流すことが可能なアナログスイッチを提供することを目的とする。

本発明の代表的な実施の形態に係る電子回路は、第１主電極と、第２主電極と、制御電極とを夫々有する第１トランジスタおよび第２トランジスタと、前記第１トランジスタの制御電極と前記第２トランジスタの制御電極とが接続される第１ノードと、正の電源電圧が供給される第１電源ラインとの間に接続され、前記第１電源ライン側から前記第１ノード側に電流を出力する第１定電流源と、前記第１トランジスタの前記第１主電極と前記第２トランジスタの前記第１主電極とが接続される第２ノードと前記第１ノードとの間に接続され、前記第１ノードと前記第２ノードとの間に流れる電流に応じて電圧を発生させる電圧発生回路と、前記第２ノードと負の電源電圧が供給される第２電源ラインとの間に接続され、前記第２ノード側から前記第２電源ライン側に電流を出力する第２定電流源と、前記制御信号に応じて、前記第１定電流源および前記第２定電流源による電流の出力と遮断を切り替える制御部と、を備えることを特徴とする。

本発明に係る電子回路によれば、接続対象物の損傷を防止しつつ、より短いオン／オフ時間で大電流を流すことが可能なアナログスイッチを提供することが可能となる。

実施の形態１に係る測定装置の構成を示す図である。 実施の形態１に係るアナログスイッチの回路構成を示す図である。 実施の形態２に係るアナログスイッチの回路構成を示す図である。 本願発明者らが本願に先立って検討したアナログスイッチの回路構成を示す図である。

１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。なお、以下の説明では、一例として、発明の構成要素に対応する図面上の参照符号を、括弧を付して記載している。

〔１〕本発明の代表的な実施の形態に係る電子回路（１０，１０Ａ）は、第１主電極（ソース電極）と、第２主電極（ドレイン電極）と、制御電極（ゲート電極）とを夫々有する第１トランジスタ（Ｑ１）および第２トランジスタ（Ｑ２）と、前記第１トランジスタの制御電極と前記第２トランジスタの制御電極とが接続される第１ノード（Ｎ１）と正の電源電圧（＋１２Ｖ）が供給される第１電源ライン（Ｖｃｃｐ）との間に接続され、前記第１電源ライン側から前記第１ノード側に電流を出力する第１定電流源（１１）と、前記第１トランジスタの前記第１主電極と前記第２トランジスタの前記第１主電極とが接続される第２ノード（Ｎ２）と前記第１ノードとの間に接続され、前記第１ノードと前記第２ノードとの間に流れる電流に応じて電圧を発生させる電圧発生回路（１５）と、前記第２ノードと負の電源電圧（－１２Ｖ）が供給される第２電源ライン（Ｖｃｃｎ）との間に接続され、前記第２ノード側から前記第２電源ライン側に電流を出力する第２定電流源（１２）と、制御信号（ＣＮＴ１）に応じて、前記第１定電流源および前記第２定電流源による電流の出力と遮断を切り替える制御部（１３，１４，１６）と、を備えることを特徴とする。

〔２〕上記〔１〕に記載の電子回路（１０Ａ）において、前記第１定電流源は、コレクタ電極が前記第１ノードに接続されたＰＮＰトランジスタ（Ｑ１）と、前記ＰＮＰトランジスタのエミッタ電極と前記第１電源ラインとの間に接続された第１抵抗（Ｒ１）と、前記ＰＮＰトランジスタのベース電極と前記第１電源ラインとの間に接続された第２抵抗（Ｒ２）と、を含み、前記第２定電流源は、コレクタ電極が前記第２ノードに接続されたＮＰＮトランジスタ（Ｑ２）と、前記ＮＰＮトランジスタのエミッタ電極と前記第２電源ラインとの間に接続された第３抵抗（Ｒ３）と、前記ＮＰＮトランジスタのベース電極と前記第２電源ラインとの間に接続された第４抵抗（Ｒ４）と、を含み、前記制御部は、前記制御信号に応じて、前記ＰＮＰトランジスタのベース電極と前記ＮＰＮトランジスタのベース電極との間の導通と非導通を切り替える制御回路（１６）を含んでもよい。

〔３〕上記〔２〕に記載の電子回路（１０Ａ）において、前記制御回路（１６）は、前記ＰＮＰトランジスタのベース電極と前記ＮＰＮトランジスタのベース電極との間に接続され、前記制御信号に応じてオン／オフが切り替わるスイッチ（ＳＷａ）と、前記スイッチの一端と前記ＰＮＰトランジスタのベース電極との間に接続された第５抵抗（Ｒ５）と、前記スイッチの他端と前記ＮＰＮトランジスタのベース電極との間に接続された第６抵抗（Ｒ６）とを含んでもよい。

〔４〕上記〔３〕に記載の電子回路（１０Ａ）において、前記制御回路（１６）は、前記第５抵抗と並列に接続された第１容量（Ｃ５）と、前記第６抵抗と並列に接続された第２容量（Ｃ６）と、を更に含んでもよい。

〔５〕上記〔１〕に記載の電子回路（１０）において、前記制御部は、前記第１定電流源による電流の出力と遮断を切り替える第１制御回路（１３）と、前記第２定電流源による電流の出力と遮断を切り替える第２制御回路（１４）と、を有し、前記第１定電流源は、コレクタ電極が前記第１ノードに接続されたＰＮＰトランジスタ（Ｑ１）と、前記ＰＮＰトランジスタのエミッタ電極と前記第１電源ラインとの間に接続された第１抵抗（Ｒ１）と、前記ＰＮＰトランジスタのベース電極と前記第１電源ラインとの間に接続された第２抵抗（Ｒ２）とを含み、前記第２定電流源は、コレクタ電極が前記第２ノードに接続されたＮＰＮトランジスタ（Ｑ２）と、前記ＮＰＮトランジスタのエミッタ電極と前記第２電源ラインとの間に接続された第３抵抗（Ｒ３）と、前記ＮＰＮトランジスタのベース電極と前記第２電源ラインとの間に接続された第４抵抗（Ｒ４）とを含み、前記第１制御回路は、前記制御信号に応じて、前記ＰＮＰトランジスタのベース電極の電圧を前記正の電源電圧よりも低くすることにより、前記第１定電流源による電流の出力を可能とし、前記第２制御回路は、前記制御信号に応じて、前記ＮＰＮトランジスタのベース電極の電圧を前記負の電源電圧よりも高くすることにより、前記第２定電流源による電流の出力を可能としてもよい。

〔６〕上記〔５〕に記載の電子回路（１０）において、前記第１制御回路（１３）は、一端が前記ＰＮＰトランジスタのベース電極に接続された第５抵抗（Ｒ５）と、ソース電極が前記正の電源電圧よりも低い電位に接続され、ドレイン電極が前記第５抵抗の他端に接続され、ゲート電極に前記制御信号が入力されるＮチャネル型の第１電界効果トランジスタ（Ｍ３）と、を含み、前記第２制御回路（１４）は、一端が前記ＮＰＮトランジスタのベース電極に接続された第６抵抗（Ｒ６）と、一端が前記第６抵抗の他端に接続され、他端が前記第２電源ラインに接続された第７抵抗（Ｒ７）と、ソース電極が前記負の電源電圧よりも高い電位（グラウンド電位）に接続され、ドレイン電極が前記第７抵抗の一端に接続されたＰチャネル型の第２電界効果トランジスタ（Ｍ４）と、一端が前記第２電界効果トランジスタのゲート電極に接続され、他端が前記第２電源ラインに接続された第８抵抗（Ｒ８）と、ソース電極が前記制御信号のハイレベルに相当する電位に接続され、ドレイン電極が前記第８抵抗の一端に接続され、ゲート電極に前記制御信号が入力されるＰチャネル型の第３電界効果トランジスタ（Ｍ５）と、を含んでもよい。

〔７〕上記〔５〕または〔６〕に記載の電子回路（１０）において、前記第１制御回路には、前記制御信号として２値信号である第１信号（ＣＮＴ１）が入力され、前記第２制御回路には、前記制御信号として２値信号である第２信号（ＣＮＴ１ａ）が入力され、前記第２信号は、前記第１信号より位相が進んでいてもよい。

〔８〕本発明の代表的な実施の形態に係る測定装置（１００）は、測定対象物（２０）の電気的特性を測定するための測定装置であって、少なくとも一つの、上記〔１〕乃至〔７〕の何れかに記載の電子回路（１０，１０Ａ）と、前記測定対象物を接続するための複数の外部端子（ＨＰ，ＨＣ，ＬＰ，ＬＣ）と、内部回路（１～３，Ｒｐ１，Ｒｐ２等）とを備え、前記電子回路の前記第１トランジスタおよび前記第２トランジスタは、前記内部回路と少なくとも一つの前記外部端子との間に接続されていることを特徴とする。

２．実施の形態の具体例
以下、本発明の実施の形態の具体例について図を参照して説明する。なお、以下の説明において、各実施の形態において共通する構成要素には同一の参照符号を付し、繰り返しの説明を省略する。

≪実施の形態１≫
図１は、実施の形態１に係る測定装置１００の構成を示す図である。
図１に示す測定装置１００は、測定対象物（ＤＵＴ）２０の電気的特性を測定する機器である。測定装置１００として、４端子法によるインピーダンスの測定が可能なＬＣＲメータやキャパシタンスメータ等を例示することができる。本実施の形態では、測定装置１００がＬＣＲメータである場合を例にとり、説明する。

図１に示すように、測定装置１００は、信号生成回路１、電圧検出回路２、電流検出回路３、Ａ／Ｄ変換回路４，５、データ処理制御部６、記憶部７、操作部８、および出力部９を備えている。また、測定装置１００は、複数の外部端子ＨＣ，ＨＰ，ＬＣ，ＬＰと複数のスイッチＳＷ１～ＳＷ４を備えている。

外部端子ＨＣ，ＨＰ，ＬＰ，ＬＣは、測定対象物２０を接続するための端子である。例えば、ハイ側端子としての外部端子ＨＣ，ＨＰには、測定対象物２０の一方の端子が共通に接続され、ロー側端子としての外部端子ＬＰ，ＬＣには、測定対象物２０の他方の端子が共通に接続される。

スイッチＳＷ１～ＳＷ４は、各外部端子ＨＣ，ＨＰ，ＬＰ，ＬＣと信号生成回路１および電流検出回路３等の測定装置１００の内部回路との間に設けられ、各外部端子ＨＣ，ＨＰ，ＬＣ，ＬＰと内部回路との間の電気的な接続と遮断を切り替える電子回路である。スイッチＳＷ１～ＳＷ４の詳細については後述する。

測定装置１００は、例えば、外部端子ＨＣ，ＨＰと外部端子ＬＰ，ＬＣとの間に接続された測定対象物２０に対して外部端子ＨＣから交流信号等を印加し、そのときの外部端子ＨＰと外部端子ＬＰとの間に発生する電圧と、外部端子ＨＣから測定対象物２０を介して外部端子ＬＣに流れる電流とをそれぞれ測定し、測定した電圧および電流に基づいて測定対象物２０の電気的特性（インピーダンス）を測定する。

信号生成回路１は、測定対象物２０のインピーダンスを測定するために測定対象物２０に印加する交流信号（例えば、正弦波交流信号）を生成する回路である。信号生成回路１の交流信号を出力するための出力端子は、スイッチＳＷ１を介して外部端子ＨＣに接続されている。

電圧検出回路２は、外部端子ＨＰと外部端子ＬＰとに夫々接続され、外部端子ＨＰと外部端子ＬＰとの間の電圧を検出する回路である。電圧検出回路２は、例えば、演算増幅器を有しており、検出した外部端子ＨＰと外部端子ＬＰとの間の電圧を演算増幅器によって増幅し、電圧信号として出力する。

Ａ／Ｄ変換回路４は、電圧検出回路２から出力された電圧信号を所定のサンプリング周期（例えば、信号生成回路１から出力される交流信号の周期に対して十分に短い周期）でサンプリングすることにより、電圧信号をデジタル信号に変換し、電圧データとして出力する。

電流検出回路３は、外部端子ＬＣとスイッチＳＷ４を介して接続され、測定対象物２０に流れる電流を検出する回路である。電流検出回路３は、例えば、信号生成回路１から測定対象物２０に交流信号を印加したときに測定対象物２０に流れる電流を外部端子ＬＣを介して入力し、入力した電流を電圧に変換して電流信号として出力する。

Ａ／Ｄ変換回路５は、Ａ／Ｄ変換回路４と同様に、電流検出回路３から出力された電流信号を所定のサンプリング周期でサンプリングすることにより、電流信号をデジタル信号に変換し、電流データとして出力する。

操作部８は、ユーザが測定装置１００を操作するための入力インターフェースである。操作部８としては、各種のボタンやタッチパネル等を例示することができる。例えば、ユーザが操作部８を操作することにより、測定対象物２０を測定するための各種測定条件等を測定装置１００に設定するとともに、測定の実行および停止を測定装置１００に指示することができる。

記憶部７は、測定装置１００としての機能を実現するための各種プログラム、インピーダンスを測定するための演算に用いられる各種パラメータ、および測定結果等のデータを記憶するための機能部である。記憶部７は、例えば、ＲＯＭやＲＡＭ、フラッシュメモリ等の公知の記憶装置によって実現されている。

データ処理制御部６は、測定装置１００内の各機能部を統括的に制御する機能部である。データ処理制御部６は、例えば、ＣＰＵ等のプロセッサを含んで構成されている。データ処理制御部６は、例えば、後述する正の電源電圧（＋１２Ｖ）よりも低い電源電圧が供給される内部電源ラインＶｄｄ（例えば、３．３Ｖ）とグラウンド電位ＧＮＤ（＝０Ｖ）との間に接続され、内部電源ラインＶｄｄからの給電により動作可能となっている。

データ処理制御部６は、例えば、記憶部７に記憶されているプログラムに従って各種演算を実行することにより測定装置１００内の各機能部を制御する。また、データ処理制御部６は、制御信号ＣＮＴ１～ＣＮＴ４を出力することにより、スイッチＳＷ１～ＳＷ４のオン／オフを切り替える。

ここで、制御信号ＣＮＴ１～ＣＮＴ４は、２値信号である。例えば、制御信号ＣＮＴ１のハイレベルは、内部電源ラインＶｄｄの電源電圧（３．３Ｖ）であり、制御信号ＣＮＴ１のローレベルは、グラウンド電位（０Ｖ）である。

また、データ処理制御部６は、Ａ／Ｄ変換回路４，５から出力された電圧データおよび電流データを入力し、入力した電圧データおよび電流データに基づいて各データ処理を実行することにより、測定対象物２０の電気的特性（インピーダンス）を測定し、測定結果を記憶部７に記憶する。また、データ処理制御部６は、入力された電圧データに基づいて、外部端子ＨＣ，ＨＰ，ＬＣ，ＬＰと測定対象物２０との電気的な接続の有無を確認するためのコンタクトチェックを行う。コンタクトチェックの詳細については後述する。

出力部９は、測定装置１００における測定条件や測定結果などの各種情報を出力するための機能部である。出力部９は、例えば、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）や有機ＥＬを備えた表示装置である。なお、出力部９は、操作部８としての一部の機能を実現するタッチパネルを備えた表示装置であってもよい。また、出力部９は、測定結果等のデータを有線または無線によって外部に出力する通信回路等を含んでいてもよい。

次に、スイッチＳＷ１～ＳＷ４について説明する。
スイッチＳＷ１は、信号生成回路１の出力端子と外部端子ＨＣとの間に接続されている。スイッチＳＷ２は、測定装置１００の正側の電源電圧（例えば、＋１２Ｖ）が供給される第１電源ラインＶｃｃｐと外部端子ＨＰとの間に、抵抗Ｒｐ１と直列に接続されている。スイッチＳＷ３は、測定装置１００の第１電源ラインＶｃｃｐと外部端子ＬＰとの間に、抵抗Ｒｐ２と直列に接続されている。スイッチＳＷ４は、電流検出回路３の入力端子と外部端子ＬＣとの間に接続されている。

上述したように、スイッチＳＷ１～ＳＷ４は、各外部端子ＨＣ，ＨＰ，ＬＰ，ＬＣと測定装置１００の内部回路との間の導通と非導通を切り替える。スイッチＳＷ１～ＳＷ４は、例えば、測定対象物２０の電気的特性の測定時やコンタクトチェック時に、オン／オフが制御される。例えば、各スイッチＳＷ１～ＳＷ４のオン／オフの切り替えは、データ処理制御部６から出力される、各スイッチＳＷ１～ＳＷ４にそれぞれ対応した制御信号ＣＮＴ１～ＣＮＴ４によって制御される。

測定対象物２０のインピーダンスを測定する場合、データ処理制御部６は、制御信号ＣＮＴ１～ＣＮＴ４により、例えば、スイッチＳＷ１，ＳＷ４をオンさせ、スイッチＳＷ２，ＳＷ３をオフさせる。この状態において、データ処理制御部６は、信号生成回路１から交流信号等を出力させ、測定対象物２０の両端の電圧と測定対象物２０に流れる電流を検出することにより、測定対象物２０のインピーダンスを測定する。また、測定対象物２０のインピーダンスの測定を停止する場合には、データ処理制御部６は、制御信号ＣＮＴ１～ＣＮＴ４により、例えば、各スイッチＳＷ１～ＳＷ４をオフさせる。

測定対象物２０の一方の端子側（ハイ側）のコンタクトチェックを行う場合、データ処理制御部６は、制御信号ＣＮＴ１～ＣＮＴ４により、スイッチＳＷ１，ＳＷ２をオンさせ、スイッチＳＷ３，ＳＷ４をオフさせる。この状態において、データ処理制御部６は、第１電源ラインＶｃｃｐから抵抗Ｒｐ１、スイッチＳＷ２、外部端子ＨＰ，ＨＣ、およびスイッチＳＷ１を介して信号生成回路１の出力端子に電流を流したときの外部端子ＨＰの電圧の大きさに基づいて、測定対象物２０の一方の端子と外部端子ＨＰ，ＨＣとが電気的に接続されているか否かを判定する。

また、測定対象物２０の他方の端子側（ロー側）のコンタクトチェックを行う場合、データ処理制御部６は、制御信号ＣＮＴ１～ＣＮＴ４により、スイッチＳＷ１，ＳＷ２をオフさせ、スイッチＳＷ３，ＳＷ４をオンさせる。この状態において、データ処理制御部６は、第１電源ラインＶｃｃｐから抵抗Ｒｐ２、スイッチＳＷ３、外部端子ＬＰ，ＬＣ、およびスイッチＳＷ４を介して電流検出回路３の入力端子に電流を流したときの外部端子ＬＰの電圧の大きさに基づいて、測定対象物２０の他方の端子と外部端子ＬＰ，ＬＣとが電気的に接続されているか否かを判定する。

スイッチＳＷ１～ＳＷ４は、例えば、アナログ信号の伝達を制御するアナログスイッチである。以下、スイッチＳＷ１としてのアナログスイッチの具体的な回路構成について説明する。

図２は、実施の形態１に係るアナログスイッチ１０の回路構成を示す図である。

図２に示すアナログスイッチ１０は、測定装置１００におけるスイッチＳＷ１～ＳＷ４として適用することができる。本実施の形態では、スイッチＳＷ１が図２に示すアナログスイッチ１０によって実現され、他のスイッチＳＷ２～ＳＷ４が、公知の集積回路等によって構成されたアナログスイッチによって実現されているものとして説明する。

図２に示すアナログスイッチ１０（スイッチＳＷ１）は、第１トランジスタＭ１および第２トランジスタＭ２と、第１定電流源１１と、第２定電流源１２と、電圧発生回路１５と、第１制御回路１３および第２制御回路１４とを有している。

アナログスイッチ１０を構成するこれらの回路は、例えば、トランジスタや抵抗等のディスクリート部品をプリント基板上に半田付けにより固定し、プリント基板の表面または内部に形成された金属からなる配線パターンやリード線等によって各ディスクリート部品を互いに接続することにより、実現されている。

第１トランジスタＭ１および第２トランジスタＭ２は、例えば、数百ｍＡ以上の電流を流すことができるパワートランジスタである。第１トランジスタＭ１および第２トランジスタＭ２としては、バイポーラトランジスタ、電界効果トランジスタ、ＩＧＢＴ等を例示することができる。本実施の形態では、第１トランジスタＭ１および第２トランジスタＭ２がＮチャネル型のＭＯＳＦＥＴ（ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）である場合を例にとり、説明する。

第１トランジスタＭ１および第２トランジスタＭ２は、第１主電極としてのソース電極と、第２主電極としてのドレイン電極と、制御電極としてのゲート電極をそれぞれ有している。

第１トランジスタＭ１と第２トランジスタＭ２とは、信号生成回路１の出力端子と外部端子ＨＣとの間に直列に接続されている。具体的には、第１トランジスタＭ１のドレイン電極が信号生成回路１の出力端子に接続され、第１トランジスタＭ１のソース電極が第２トランジスタＭ２のソース電極に接続され、第２トランジスタＭ２のドレイン電極が外部端子ＨＣに接続されている。また、第１トランジスタのゲート電極と第２トランジスタのゲート電極とが共通に接続されている。

第１定電流源１１は、第１トランジスタＭ１のゲート電極と第２トランジスタＭ２のゲート電極とが共通に接続される第１ノードＮ１と、正の電源電圧（例えば、＋１２Ｖ）が供給される第１電源ラインＶｃｃｐとの間に接続され、第１電源ラインＶｃｃｐ側から第１ノードＮ１側に電流を出力する回路である。

第１定電流源１１は、例えば、トランジスタＱ１、抵抗Ｒ１、抵抗Ｒ２を含む。トランジスタＱ１は、例えば、ＰＮＰトランジスタである。トランジスタＱ１のコレクタ電極は、第１ノードＮ１に接続されている。抵抗Ｒ１は、トランジスタＱ１のエミッタ電極と第１電源ラインＶｃｃｐとの間に接続されている。抵抗Ｒ２は、トランジスタＱ１のベース電極と第１電源ラインＶｃｃｐとの間に接続されている。

第２定電流源１２は、第１トランジスタＭ１のソース電極と第２トランジスタＭ２のソース電極とが接続される第２ノードＮ２と、負の電源電圧（例えば、－１２Ｖ）が供給される第２電源ラインＶｃｃｎとの間に接続され、第２ノードＮ２側から第２電源ラインＶｃｃｎ側に電流を出力する回路である。例えば、第２定電流源１２は、第１定電流源１１と同じ大きさの電流を流すように設計されている。

第２定電流源１２は、例えば、トランジスタＱ２、抵抗Ｒ３、および抵抗Ｒ４を含む。トランジスタＱ２は、例えば、ＮＰＮトランジスタである。トランジスタＱ２のコレクタ電極は、第２ノードＮ２に接続されている。抵抗Ｒ３は、トランジスタＱ２のエミッタ電極と第２電源ラインＶｃｃｎとの間に接続されている。抵抗Ｒ４は、トランジスタＱ２のベース電極と第２電源ラインＶｃｃｎとの間に接続されている。

なお、第１定電流源１１および第２定電流源１２の回路構成は、図２に例示されたものに限定されず、種々の回路構成を採用することができる。

第１制御回路１３と第２制御回路１４は、制御信号ＣＮＴ１に応じて、第１定電流源１１および第２定電流源１２による電流の出力と遮断を切り替える制御部として機能する。すなわち、第１制御回路１３は、第１定電流源１１による電流の出力と遮断を制御する回路であり、第２制御回路１４は、第２定電流源１２による電流の出力と遮断を制御する回路である。

第１制御回路１３は、制御信号ＣＮＴ１に応じて、第１定電流源１１を構成するトランジスタＱ１のベース電極の電圧を第１電源ラインＶｃｃｐの電源電圧（＋１２Ｖ）よりも低くすることにより、第１定電流源１１を活性化（起動）させ、第１定電流源１１からの電流の出力を可能とする。

具体的には、第１制御回路１３は、抵抗Ｒ５とトランジスタＭ３とを含む。抵抗Ｒ５の一端は、トランジスタＱ１のベース電極に接続されている。トランジスタＭ３は、例えば、Ｎチャネル型の電界効果トランジスタ（ＭＯＳＦＥＴ）である。トランジスタＭ３のソース電極は、第１電源ラインＶｃｃｐの電圧よりも低い電位（例えば、グラウンド電位ＧＮＤ（＝０Ｖ））に接続されている。トランジスタＭ３のドレイン電極は、抵抗Ｒ５の他端に接続されている。トランジスタＭ３のゲート電極には、制御信号ＣＮＴ１が入力される。

第２制御回路１４は、制御信号ＣＮＴ１に応じて、第２定電流源１２を構成するトランジスタＱ２のベース電極の電圧を第２電源ラインＶｃｃｎの電源電圧（－１２Ｖ）よりも高くすることにより、第２定電流源１２による電流の出力を可能とする。

具体的には、第２制御回路１４は、抵抗Ｒ６，Ｒ７，Ｒ８とトランジスタＭ４，Ｍ５とを含む。抵抗Ｒ６の一端は、第２定電流源１２を構成するトランジスタＱ２のベース電極に接続されている。抵抗Ｒ７の一端は、抵抗Ｒ６の他端に接続され、抵抗Ｒ７の他端は、第２電源ラインＶｃｃｎに接続されている。

トランジスタＭ４，Ｍ５は、例えば、Ｐチャネル型の電界効果トランジスタ（ＭＯＳＦＥＴ）である。トランジスタＭ４のソース電極は、第２電源ラインの電源電圧（－１２Ｖ）よりも高い電位（例えば、グラウンド電位ＧＮＤ）に接続されている。トランジスタＭ４のドレイン電極は、抵抗Ｒ７の一端に接続されている。抵抗Ｒ８の一端は、トランジスタＭ４のゲート電極に接続され、抵抗Ｒ８の他端は、第２電源ラインＶｃｃｎに接続されている。

トランジスタＭ５のソース電極は、制御信号ＣＮＴ１のハイレベルに相当する電位、すなわち内部電源ラインＶｄｄ（＋３．３Ｖ）に接続されている。トランジスタＭ５のドレイン電極は、抵抗Ｒ８の一端に接続されている。トランジスタＭ５のゲート電極には、制御信号ＣＮＴ１が入力される。

ここで、スイッチＳＷ１としてのアナログスイッチ１０の動作について説明する。

先ず、制御信号ＣＮＴ１がローレベル（０Ｖ）の場合を考える。
この場合、第１制御回路１３は、第１定電流源１１を電流出力が不能な不活性状態（電流遮断状態）にする。具体的には、制御信号ＣＮＴ１がローレベルである場合、第１制御回路１３のトランジスタＭ３がオフする。これにより、第１定電流源１１のトランジスタＱ１のベース電極が抵抗Ｒ２によって第１電源ラインＶｃｃｐの電圧（＋１２Ｖ）にプルアップされるので、トランジスタＱ１がオフし、第１定電流源１１からの電流の出力が停止する。

また、制御信号ＣＮＴ１がローレベルである場合、第２制御回路１４は、第２定電流源１２を電流出力が不能な不活性状態にする。具体的には、制御信号ＣＮＴ１がローレベルである場合、第２制御回路１４のトランジスタＭ５がオンする。これにより、トランジスタＭ４のゲート電極が内部電源ラインＶｄｄの電源電圧（＝３．３Ｖ）付近まで上昇するので、トランジスタＭ４がオフする。これにより、第１定電流源１１のトランジスタＱ２のベース電極が抵抗Ｒ６，Ｒ７によって第２電源ラインＶｃｃｎの電圧（－１２Ｖ）にプルダウンされるので、トランジスタＱ２がオフし、第２定電流源１２からの電流の出力が停止する。

上述のように、制御信号ＣＮＴ１がローレベルである場合、第１定電流源１１および第２定電流源１２からの電流出力が停止する。これにより、電圧発生回路１５（ツェナーダイオードＺＤおよび抵抗Ｒ８）によってトランジスタＭ１，Ｍ２のゲート・ソース間電圧が０Ｖになるので、トランジスタＭ１，Ｍ２がオフする。その結果、信号生成回路１の出力端子と外部端子ＨＣとの間が非導通状態となる。このとき、上述したように第１定電流源１１のみならず第２定電流源１２も停止しているので、第２ノードＮ２に負の電圧が発生することはない。

次に、制御信号ＣＮＴ１がハイレベル（３．３Ｖ）の場合を考える。
この場合、第１制御回路１３は、第１定電流源１１を電流出力が可能な活性状態にする。具体的には、制御信号ＣＮＴ１がハイレベルである場合、第１制御回路１３のトランジスタＭ３がオンする。これにより、第１電源ラインＶｃｃｐの電源電圧（＋１２Ｖ）とグラウンド電位（０Ｖ）との間に抵抗Ｒ５および抵抗Ｒ２が接続されることになるので、第１定電流源１１のトランジスタＱ１のベース電極には、抵抗Ｒ５と抵抗Ｒ２の分圧比に応じた電圧が印加される。その結果、トランジスタＱ１がオンし、第１定電流源１１から電流が出力される。

また、制御信号ＣＮＴ１がハイレベル（３．３Ｖ）である場合、第２制御回路１４は、第２定電流源１２を電流出力が可能な活性状態にする。具体的には、制御信号ＣＮＴ１がハイレベルである場合、第２制御回路１４のトランジスタＭ５がオフする。これにより、トランジスタＭ４のゲート電極が第２電源ラインＶｃｃｎの電源電圧（－１２Ｖ）にプルダウンされるので、トランジスタＭ４がオンする。これにより、グラウンド電位（０Ｖ）と第２電源ラインＶｃｃｎの電源電圧（－１２Ｖ）との間に抵抗Ｒ７および抵抗Ｒ６が接続されることになるので、第２定電流源１２のトランジスタＱ１のベース電極には、抵抗Ｒ７と抵抗Ｒ６の分圧比に応じた電圧が印加される。その結果、トランジスタＱ２がオンし、第２定電流源１２から電流が出力される。

第１定電流源１１および第２定電流源１２から電流が出力されている場合、第１定電流源１１から出力された電流は主に、電圧発生回路１５としてのツェナーダイオードＺＤおよび抵抗Ｒ８を経由して第２定電流源１２に流れ込む。これにより、電圧発生回路１５は、トランジスタＭ１，Ｍ２のゲート・ソース間にトランジスタＭ１，Ｍ２の閾値電圧よりも大きい電圧を発生させる。その結果、トランジスタＭ１，Ｍ２がオンし、外部端子ＨＣと信号生成回路１の出力端子とが導通状態となる。このとき、第１定電流源１１と第２定電流源１２の電流が等しければ、第２ノードＮ２の電圧は、正側の電源電圧（＋１２Ｖ）と負側の電源電圧（－１２Ｖ）の中間電圧（例えば、０Ｖ）となる。

以上、実施の形態１に係る測定装置１００が備えるスイッチＳＷ１としてのアナログスイッチ（電子回路）１０は、トランジスタＭ１，Ｍ２と、トランジスタＭ１の制御電極（ゲート電極）とトランジスタＭ２の制御電極とが接続される第１ノードＮ１と、正の電源電圧（例えば、＋１２Ｖ）が供給される第１電源ラインＶｃｃｐとの間に接続され、第１電源ラインＶｃｃｐ側から第１ノードＮ１側に電流を出力する第１定電流源１１と、トランジスタＭ１の第１主電極（ソース電極）とトランジスタＭ２の第１主電極とが接続される第２ノードＮ２と第１ノードＮ１との間に接続され、第１ノードＮ１と第２ノードＮ２との間に流れる電流に応じて電圧を発生させる電圧発生回路１５と、第２ノードＮ２と負の電源電圧（例えば、－１２Ｖ）が供給される第２電源ラインＶｃｃｎとの間に接続され、第２ノードＮ２側から第２電源ラインＶｃｃｎ側に電流を出力する第２定電流源１２と、制御信号ＣＮＴ１に応じて、第１定電流源１１および第２定電流源１２による電流の出力と遮断を切り替える制御部としての第１制御回路１３および第２制御回路１４と、を備えている。

上記構成を有するアナログスイッチ１０によれば、上述したように、制御信号ＣＮＴ１によって第１定電流源１１および第２定電流源１２を活性状態にすることにより、トランジスタＭ１，Ｍ２をオンさせることができる。ここで、トランジスタＭ１，Ｍ２にパワートランジスタを採用することにより、トランジスタＭ１，Ｍ２に数百ｍＡ以上の大電流を流すことが可能になるとともに、リレーに比べてオン／オフの切り替え時間を短くすることができる。

また、上記構成を有するアナログスイッチ１０によれば、制御信号ＣＮＴ１によってトランジスタＭ１，Ｍ２をオフさせるとき、上述したように、第１定電流源１１のみならず第２定電流源１２も不活性状態（電流遮断状態）になるので、第２ノードＮ２に負の電圧が発生することはない。これによれば、アナログスイッチ１０（スイッチＳＷ１）がオフしている期間において、測定対象物２０に対して外部端子ＨＣを介して負の電圧が定常的に印加され続けることがないので、測定対象物２０の損傷を防止することができる。

したがって、実施の形態１に係るアナログスイッチ１０によれば、接続対象物としての測定対象物２０の損傷を防止しつつ、より短いオン／オフ時間で大電流を流すことが可能となる。

また、実施の形態１に係るアナログスイッチ１０において、第１定電流源１１は、コレクタ電極が第１ノードＮ１に接続されたトランジスタＱ１（ＰＮＰトランジスタ）と、トランジスタＱ１のエミッタ電極と第１電源ラインＶｃｃｐ（＋１２Ｖ）との間に接続された抵抗Ｒ１と、トランジスタＱ１のベース電極と第１電源ラインＶｃｃｐとの間に接続された抵抗Ｒ２とを含む。また、第２定電流源１２は、コレクタ電極が第２ノードＮ２に接続されたトランジスタＱ２（ＮＰＮトランジスタ）と、トランジスタＱ２のエミッタ電極と第２電源ラインＶｃｃｎとの間に接続された抵抗Ｒ３と、トランジスタＱ２のベース電極と第２電源ラインＶｃｃｎとの間に接続された抵抗Ｒ４と、を含む。
第１定電流源１１および第２定電流源１２として上記回路構成を採用することにより、電流の出力と遮断を切り替え可能な定電流源を容易に実現することができる。

なお、上記実施の形態において、第１制御回路１３および第２制御回路１４が一つの制御信号ＣＮＴ１に応じて動作する場合を例示したが、これに限られない。第１制御回路１３および第２制御回路１４は、互いに異なる制御信号に基づいて動作してもよい。以下、詳細に説明する。

第１制御回路１３および第２制御回路１４は、それらを構成するトランジスタの数や種類が異なる。そのため、制御信号ＣＮＴ１に応じて第１定電流源１１および第２定電流源１２の活性状態／不活性状態が切り替わるタイミングが相違し、その切り替わりタイミングのずれが許容できない場合がある。

例えば、第２制御回路１４は、一般的にＮチャネル型のＭＯＳＦＥＴよりも応答速度の遅いＰチャネル型のＭＯＳＦＥＴがトランジスタＭ４，Ｍ５に用いられている上に、第２定電流源１２の活性状態／不活性状態を切り替えるために２つのトランジスタＭ４，Ｍ５のオン／オフを切り替えなければならないため、一つのＮチャネル型のＭＯＳＦＥＴ（トランジスタＭ３）によって第１定電流源１１の活性状態／不活性状態を切り替える第１制御回路１３に比べて、応答速度が遅くなる可能性がある。

第２制御回路１４が第１制御回路１３よりも応答速度が遅い場合、第２ノードＮ２の電圧が以下のように変化すると考えられる。

例えば、トランジスタＭ１，Ｍ２をオンさせるとき、第１定電流源１１が第２定電流源１２よりも早く起動する。そのため、瞬間的に第２ノードＮ２の電圧が中間電圧（例えば、０Ｖ）よりも高い電圧となり、その後、第２定電流源１２の起動に応じて第２ノードＮ２の電圧が中間電圧に落ち着く。

一方、トランジスタＭ１，Ｍ２をオフさせるとき、第１定電流源１１が第２定電流源１２よりも先に停止する。そのため、瞬間的に第２ノードＮ２の電圧が中間電圧（例えば、０Ｖ）よりも低い電圧となり、その後、第２定電流源１２の停止に応じて、第２ノードＮ２の電圧が中間電圧に落ち着く。

このように、第１定電流源１１と第２定電流源１２の活性状態／不活性状態の切り替わりタイミングがずれると、瞬間的に第２ノードＮ２の電圧が変動する可能性がある。

そこで、第１定電流源１１と第２定電流源１２の活性状態／不活性状態の切り替わりタイミングのずれを小さくするために、第１制御回路１３および第２制御回路１４を制御する制御信号を互いに異なる信号にすることが好ましい。

例えば、第１制御回路１３には、制御信号として２値信号である制御信号ＣＮＴ１（第１信号）が入力され、第２制御回路１４には、制御信号として２値信号である制御信号ＣＮＴ１ａ（第２信号）が入力され、制御信号ＣＮＴ１ａは、制御信号ＣＮＴ１より位相が進んでいることが好ましい。すなわち、第２制御回路１４を制御するための制御信号ＣＮＴ１ａは、制御信号ＣＮＴ１よりも先にハイレベルとなり、制御信号ＣＮＴ１よりも先にローレベルとなる信号であることが好ましい。これによれば、第１定電流源１１と第２定電流源１２の活性状態／不活性状態の切り替わりタイミングのずれを小さくすることが可能となる。

≪実施の形態２≫
図３は、実施の形態２に係るアナログスイッチ１０Ａの回路構成を示す図である。
図３に示すアナログスイッチ１０Ａは、実施の形態１に係るアナログスイッチ１０と同様に、測定装置１００内のスイッチＳＷ１として用いることができる。

実施の形態２に係るアナログスイッチ１０Ａは、第１定電流源１１および第２定電流源１２を二つの制御回路ではなく一つの制御回路によって制御する点において、実施の形態１に係るアナログスイッチ１０と相違し、その他の点においては、実施の形態１に係るアナログスイッチ１０と同様である。

具体的には、図３に示すように、アナログスイッチ１０Ａは、第１制御回路１３および第２制御回路１４の代わりに制御回路１６を有する。制御回路１６は、制御信号ＣＮＴ１に応じて、トランジスタＱ１（ＰＮＰトランジスタ）のベース電極とトランジスタＱ２（ＮＰＮトランジスタ）のベース電極との間の導通および非導通を切り替える。

制御回路１６は、例えば、スイッチＳＷａと抵抗Ｒ５，Ｒ６を有する。スイッチＳＷａは、トランジスタＱ１のベース電極とトランジスタＱ２のベース電極との間に接続され、制御信号ＣＮＴ１に応じてオン／オフが切り替わる素子である。例えば、制御信号ＣＮＴ１がハイレベル（３．３Ｖ）である場合、スイッチＳＷａがオンし、制御信号ＣＮＴ１がローレベル（０Ｖ）である場合、スイッチＳＷａがオフする。スイッチＳＷａとしては、例えば、一般的な集積回路から成るアナログスイッチやリレー等を用いることができる。

抵抗Ｒ５は、スイッチＳＷａの一端とトランジスタＱ１のベース電極との間に接続されている。抵抗Ｒ６は、スイッチＳＷａの他端とトランジスタＱ２のベース電極との間に接続されている。

制御信号ＣＮＴ１がローレベル（０Ｖ）である場合、制御回路１６において、スイッチＳＷａがオフ状態となるので、抵抗Ｒ５のスイッチＳＷａ側の端子と抵抗Ｒ６のスイッチＳＷａ側の端子がともに開放状態となる。これにより、トランジスタＱ１のベース電極が抵抗Ｒ２によって第１電源ラインＶｃｃｐにプルアップされるので、トランジスタＱ１がオフする。また、トランジスタＱ２のベース電極が抵抗Ｒ４によって第２電源ラインＶｃｃｎにプルダウンされるので、トランジスタＱ２がオフする。その結果、第１定電流源１１および第２定電流源１２が不活性状態（電流遮断状態）となり、トランジスタＭ１，Ｍ２がオフする。

一方、制御信号ＣＮＴ１がハイレベル（３．３Ｖ）である場合、制御回路１６において、スイッチＳＷａがオン状態となるので、抵抗Ｒ５と抵抗Ｒ６とがスイッチＳＷａを介して接続される。これにより、第１電源ラインＶｃｃｐ（＋１２Ｖ）から、抵抗Ｒ２、抵抗Ｒ５、スイッチＳＷａ、抵抗Ｒ６、および抵抗Ｒ４を経由して第２電源ラインＶｃｃｎ（－１２Ｖ）に電流が流れる。これにより、トランジスタＱ１，Ｑ２のベース・エミッタ間に電圧がそれぞれ発生し、トランジスタＱ１，Ｑ２がともにオンする。その結果、第１定電流源１１および第２定電流源１２が活性状態となり、トランジスタＭ１，Ｍ２がオンする。

なお、図３に示すように、抵抗Ｒ５と並列に容量Ｃ５を接続し、抵抗Ｒ６と並列に容量Ｃ６を接続してもよい。
これによれば、スイッチＳＷａをオンした直後、容量Ｃ５および容量Ｃ６を経由して電流が流れるので、第１定電流源１１および第２定電流源１２をより速やかに起動させることができ、第１定電流源１１と第２定電流源１２との間の起動のタイミングのずれをより小さくすることが可能となる。

以上、実施の形態２に係るアナログスイッチ１０Ａによれば、実施の形態１に係るスイッチＳＷ１と同様に、測定対象物２０の損傷を防止しつつ、より短いオン／オフ時間で大電流を流すことが可能となる。

また、実施の形態２に係るアナログスイッチ１０Ａは、制御信号ＣＮＴ１に応じてトランジスタＱ１のベース電極とトランジスタＱ２ベース電極との間の導通と非導通を切り替える一つの制御回路１６によって、第１定電流源１１と第２定電流源１２の活性状態／不活性状態の切り替えを行うので、第１定電流源１１と第２定電流源１２との間の活性状態／不活性状態の切り替えタイミングのずれをより小さくすることが可能となる。

具体的に、制御回路１６は、トランジスタＱ１のベース電極とトランジスタＱ２のベース電極との間に接続され、制御信号ＣＮＴ１に応じてオン／オフが切り替わるスイッチＳＷａと、スイッチＳＷａの一端とトランジスタＱ１のベース電極との間に接続された抵抗Ｒ５と、スイッチＳＷａの他端とトランジスタＱ２のベース電極との間に接続された抵抗Ｒ６と、を有している。

これによれば、スイッチＳＷａがオンした場合には、第１定電流源１１を構成するトランジスタＱ１のベース・エミッタ間と第２定電流源１２を構成するトランジスタＱ２のベース・エミッタ間に、略同時に電圧を発生させることができるので、第１定電流源１１と第２定電流源１２の起動タイミングのずれをより小さくすることができる。一方、スイッチＳＷａがオフした場合には、速やかに、トランジスタＱ１のベース電極が第１電源ラインＶｃｃｐにプルアップされるとともにトランジスタＱ２のベース電極が第２電源ラインＶｃｃｎにプルダウンされるので、第１定電流源１１と第２定電流源１２の停止タイミングのずれをより小さくすることができる。

また、抵抗Ｒ５，Ｒ６と並列に容量Ｃ５，Ｃ６を接続することにより、上述したように、第１定電流源１１と第２定電流源１２の起動タイミングのずれを更に小さくすることができる。

一つの制御回路１６によって第１定電流源１１および第２定電流源１２の動作を制御するので、アナログスイッチ１０Ａの回路規模を小さくすることができる。これにより、測定装置１００の製造コストを抑えることが可能となる。

≪実施の形態の拡張≫
以上、本願発明者らによってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、上記実施の形態に係るアナログスイッチ１０，１０Ａは、ＬＣＲメータ等の測定装置のみならず、種々の電気機器等に搭載することができる。

また、上記実施の形態では、スイッチＳＷ１がアナログスイッチ１０，１０Ａによって実現される場合を例示したが、これに限られず、スイッチＳＷ１以外のスイッチＳＷ２～ＳＷ４も、アナログスイッチ１０，１０Ａによって実現されていてもよい。

また、上述したスイッチＳＷ１～ＳＷ４は、測定装置１００が備えるアナログスイッチのうちの一部を代表的に示したものであって、測定装置１００がスイッチＳＷ１～ＳＷ４以外のアナログスイッチを備えていてもよい。この場合、スイッチＳＷ１～ＳＷ４以外のアナログスイッチは、アナログスイッチ１０，１０Ａと同一の回路構成を有していてもよい。

また、図２および図３に示した回路構成は一例であって、アナログスイッチとしての基本動作を行うことができれば、上述した回路構成に種々の回路素子を適宜追加してもよい。

また、トランジスタＭ１，Ｍ２としてＮチャネル型のＭＯＳＦＥＴを用いる場合を例示したが、Ｐチャネル型のＭＯＳＦＥＴを用いてもよい。

また、上記実施の形態では、アナログスイッチ１０，１０Ａがディスクリート部品によって実現される場合を例示したが、これに限られず、アナログスイッチとして要求される仕様や用途に応じて、一部または全部が集積回路によって実現されてもよい。

１…信号生成回路、２…電圧検出回路、３…電流検出回路、４，５…Ａ／Ｄ変換回路、６…データ処理制御部、７…記憶部、８…操作部、９…出力部、１０，１０Ａ…アナログスイッチ、１１…第１定電流源、１２…第２定電流源、１３…第１制御回路、１４…第２制御回路、１５…電圧発生回路、１６…制御回路、２０…測定対象物、１００…測定装置、ＨＣ，ＨＰ，ＬＣ，ＬＰ…外部端子、ＳＷ１～ＳＷ４，ＳＷａ…スイッチ、ＣＮＴ１～ＣＮＴ４…制御信号、Ｖｃｃｐ…第１電源ライン、Ｖｃｃｎ…第２電源ライン、Ｖｄｄ…内部電源ライン、Ｑ１…トランジスタ（ＰＮＰトランジスタ）、Ｑ２…トランジスタ（ＰＮＰトランジスタ）、Ｍ１，Ｍ２，Ｍ３…トランジスタ（Ｎチャネル型のＭＯＳＦＥＴ）、Ｍ４，Ｍ５…トランジスタ（Ｐチャネル型のＭＯＳＦＥＴ）、Ｒ１～Ｒ８…抵抗、Ｃ５，Ｃ６…容量。

Claims (8)

1. 第１主電極と、第２主電極と、制御電極とを夫々有する第１トランジスタおよび第２トランジスタと、
   前記第１トランジスタの制御電極と前記第２トランジスタの制御電極とが接続される第１ノードと、正の電源電圧が供給される第１電源ラインとの間に接続され、前記第１電源ライン側から前記第１ノード側に電流を出力する第１定電流源と、
   前記第１トランジスタの前記第１主電極と前記第２トランジスタの前記第１主電極とが接続される第２ノードと前記第１ノードとの間に接続され、前記第１ノードと前記第２ノードとの間に流れる電流に応じて電圧を発生させる電圧発生回路と、
   前記第２ノードと負の電源電圧が供給される第２電源ラインとの間に接続され、前記第２ノード側から前記第２電源ライン側に電流を出力する第２定電流源と、
   制御信号に応じて、前記第１定電流源および前記第２定電流源による電流の出力と遮断を切り替える制御部と、を備える
   電子回路。
2. 請求項１に記載の電子回路において、
   前記第１定電流源は、コレクタ電極が前記第１ノードに接続されたＰＮＰトランジスタと、前記ＰＮＰトランジスタのエミッタ電極と前記第１電源ラインとの間に接続された第１抵抗と、前記ＰＮＰトランジスタのベース電極と前記第１電源ラインとの間に接続された第２抵抗と、を含み、
   前記第２定電流源は、コレクタ電極が前記第２ノードに接続されたＮＰＮトランジスタと、前記ＮＰＮトランジスタのエミッタ電極と前記第２電源ラインとの間に接続された第３抵抗と、前記ＮＰＮトランジスタのベース電極と前記第２電源ラインとの間に接続された第４抵抗と、を含み、
   前記制御部は、前記制御信号に応じて、前記ＰＮＰトランジスタのベース電極と前記ＮＰＮトランジスタのベース電極との間の導通と非導通を切り替える制御回路を含む
   電子回路。
3. 請求項２に記載の電子回路において、
   前記制御回路は、
   前記ＰＮＰトランジスタのベース電極と前記ＮＰＮトランジスタのベース電極との間に接続され、前記制御信号に応じてオン／オフが切り替わるスイッチと、
   前記スイッチの一端と前記ＰＮＰトランジスタのベース電極との間に接続された第５抵抗と、
   前記スイッチの他端と前記ＮＰＮトランジスタのベース電極との間に接続された第６抵抗と、を含む
   電子回路。
4. 請求項３に記載の電子回路において、
   前記制御回路は、
   前記第５抵抗と並列に接続された第１容量と、
   前記第６抵抗と並列に接続された第２容量と、を更に含む
   電子回路。
5. 請求項１に記載の電子回路において、
   前記制御部は、
   前記第１定電流源による電流の出力と遮断を切り替える第１制御回路と、
   前記第２定電流源による電流の出力と遮断を切り替える第２制御回路と、を有し、
   前記第１定電流源は、ＰＮＰトランジスタと、前記ＰＮＰトランジスタのエミッタ電極と前記第１電源ラインとの間に接続された第１抵抗と、前記ＰＮＰトランジスタのベース電極と前記第１電源ラインとの間に接続された第２抵抗とを含み、
   前記第２定電流源は、ＮＰＮトランジスタと、前記ＮＰＮトランジスタのエミッタ電極と前記第２電源ラインとの間に接続された第３抵抗と、前記ＮＰＮトランジスタのベース電極と前記第２電源ラインとの間に接続された第４抵抗とを含み、
   前記第１制御回路は、前記制御信号に応じて、前記ＰＮＰトランジスタのベース電極の電圧を前記正の電源電圧よりも低くすることにより、前記第１定電流源による電流の出力を可能とし、
   前記第２制御回路は、前記制御信号に応じて、前記ＮＰＮトランジスタのベース電極の電圧を前記負の電源電圧よりも高くすることにより、前記第２定電流源による電流の出力を可能とする
   電子回路。
6. 請求項５に記載の電子回路において、
   前記第１制御回路は、
   一端が前記ＰＮＰトランジスタのベース電極に接続された第５抵抗と、
   ソース電極が前記正の電源電圧よりも低い電位に接続され、ドレイン電極が前記第５抵抗の他端に接続され、ゲート電極に前記制御信号が入力されるＮチャネル型の第１電界効果トランジスタと、を含み、
   前記第２制御回路は、
   一端が前記ＮＰＮトランジスタのベース電極に接続された第６抵抗と、
   一端が前記第６抵抗の他端に接続され、他端が前記第２電源ラインに接続された第７抵抗と、
   ソース電極が前記負の電源電圧よりも高い電位に接続され、ドレイン電極が前記第７抵抗の一端に接続されたＰチャネル型の第２電界効果トランジスタと、
   一端が前記第２電界効果トランジスタのゲート電極に接続され、他端が前記第２電源ラインに接続された第８抵抗と、
   ソース電極が前記制御信号のハイレベルに相当する電位に接続され、ドレイン電極が前記第８抵抗の一端に接続され、ゲート電極に前記制御信号が入力されるＰチャネル型の第３電界効果トランジスタと、を含む
   電子回路。
7. 請求項５または６に記載の電子回路において、
   前記第１制御回路には、前記制御信号として２値信号である第１信号が入力され、
   前記第２制御回路には、前記制御信号として２値信号である第２信号が入力され、
   前記第２信号は、前記第１信号より位相が進んでいる
   ことを特徴とする電子回路。
8. 測定対象物の電気的特性を測定するための測定装置であって、
   少なくとも一つの、請求項１乃至７の何れか一項に記載の電子回路と、
   前記測定対象物を接続するための複数の外部端子と、
   内部回路と、を備え、
   前記電子回路の前記第１トランジスタおよび前記第２トランジスタは、前記内部回路と少なくとも一つの前記外部端子との間に接続されている
   測定装置。
   
   

Images