JP2023010784A - 貫通電極基板 - Google Patents

貫通電極基板 Download PDF

Info

Publication number
JP2023010784A
JP2023010784A JP2022180141A JP2022180141A JP2023010784A JP 2023010784 A JP2023010784 A JP 2023010784A JP 2022180141 A JP2022180141 A JP 2022180141A JP 2022180141 A JP2022180141 A JP 2022180141A JP 2023010784 A JP2023010784 A JP 2023010784A
Authority
JP
Japan
Prior art keywords
substrate
layer
insulating
conductive layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022180141A
Other languages
English (en)
Inventor
佑美 吉井
Yumi Yoshii
悟 倉持
Satoru Kuramochi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2022180141A priority Critical patent/JP2023010784A/ja
Publication of JP2023010784A publication Critical patent/JP2023010784A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】キャパシタの容量を制御し易い構造を有する貫通電極基板を提供する。【解決手段】貫通電極基板は、第1面と前記第1面に対して反対の側の第2面とを有する基板と、第1面と第2面とを導通する貫通電極と、基板の第1面に配置され、貫通電極と電気的に接続された第1導電層と、第1導電層の上に配置された第1絶縁層と、を備え、第1絶縁層が、炭素を含有する窒化ケイ素であり、第1絶縁層における炭素の原子組成百分率(at.%)は、40~60である。【選択図】図2

Description

本開示は、貫通電極基板に関する。
近年の電子デバイスでは、配線基板に貫通電極基板を介して半導体チップが取り付けられた形態が多く用いられている。特許文献1には、ガラスを基板材料とする貫通電極基板が開示されている。
WO2005/034594号
上述の貫通電極基板は、絶縁層を金属で挟み込んだ構造であるMIM(Metal-Insulator-Metal)構造を有する。MIM構造は、例えば、MIMキャパシタとして利用することができる。キャパシタの容量を設計する際、電極のパターンのサイズや誘電体の誘電率を調整することが考えられる。しかし、貫通電極基板上に高密度にMIM構造を形成する場合、電極のパターンのサイズに制約がある。また、従来、誘電体として窒化ケイ素(SiN)層が用いられるが、窒化ケイ素は誘電率が高いため、誘電率の制御に関して自由度が小さい。
本開示は、キャパシタの容量を制御し易い構造を有する貫通電極基板を提供する。
本願は上記課題を解決する手段を複数含んでいるが、その一例をあげるならば、第1面と第1面に対して反対の側の第2面とを有する基板と、第1面と第2面とを導通する貫通電極と、基板の第1面に配置され、貫通電極と電気的に接続された第1導電層と、第1導電層の上に配置された第1絶縁層と、を備え、第1絶縁層が、炭素を含有する窒化ケイ素であり、第1絶縁層における炭素の原子組成百分率(at.%)は、40~60である、貫通電極基板が提供される。
本開示の技術によれば、キャパシタの容量を制御し易い構造を有する貫通電極基板を提供することができる。本開示に関連する更なる特徴は、本明細書の記述、添付図面から明らかになるものである。また、上記した以外の、課題、構成および効果は、以下の実施形態の説明により明らかにされる。
本開示の一実施形態に係るインターポーザーを示す概略断面図である。 図1のA-A線断面図である。 本開示の一実施形態に係るMIM構造の概略断面図である。 本開示の一実施形態に係るMIM構造の概略断面図である。 本開示の一実施形態に係るMIM構造の概略断面図である。 サンプルのXPS測定結果である。
以下、図面を参照して本開示の一実施形態について説明する。なお、本件明細書に添付する図面においては、図示と理解のしやすさの便宜上、適宜縮尺および縦横の寸法比等を、実物のそれらから変更し誇張してある。
本明細書等において「~」を用いて表される数値範囲は、「~」の前後に記載される数値のそれぞれを下限値及び上限値として含む範囲であることを意味する。
以下では、配線基板と半導体チップ等の間に配置されるインターポーザーの形態を用いて説明するが、これに限定されない。すなわち、以下の実施形態は、貫通電極基板として用いることもできる。ここで、貫通電極基板とは、配線基板と半導体チップ等の間に配置されるインターポーザーだけでなく、半導体チップ等を設置しないIPD(Integrated Passive Device)等も含んでいる。この場合、上側及び下側の配線基板の一方が貫通電極と電気的に接続するように存在する態様となる。
図1は、本開示の一実施形態に係るインターポーザー10を示す概略断面図であり、図2は、図1のA-A線断面図である。インターポーザー10は、例えば、絶縁層を金属で挟み込んだ構造であるMIM(Metal-Insulator-Metal)構造を有する。MIM構造は、MIMキャパシタとして利用することができる。この場合、第1導電層12の一部が下部電極、第1絶縁層14が誘電体層、第2導電層15が上部電極となる。
インターポーザー10は、第1面11aと第1面11aに対して反対の側の第2面11bとを有する基板11と、基板11の第1面11aに配置された第1導電層12と、第1導電層12の上に配置された第1絶縁層14と、第1導電層12と第1絶縁層14との間に配置された中間層13と、第1絶縁層14の上に配置された第2導電層15とを備える。なお、第1導電層12は、基板11の第1面11aに直接配置されていてもよいし、導電性又は絶縁性の層を少なくとも1層を介して基板11の第1面11aに配置されていてもよい。例えば、基板11の第1面11aにエポキシ樹脂、ポリイミド樹脂から選択される絶縁性樹脂を配置することにより、第1導電層12と基板11の熱膨張率の差により発生する応力を緩和することができる。
基板11は、第1面11aと第2面11bとを導通する貫通孔16を有する。第1導電層12は、貫通孔16に形成された貫通電極17を介して第2面11bに配置された第4導電層22に電気的に接続されている。貫通孔16の形態は、図示に限らず、貫通孔16は、基板11の第1面11a及び第2面11bから基板11の厚み方向の中央部に向かうにつれて幅が小さくなる形状であってもよいし、貫通孔16の側壁は、基板11の第1面11aの法線方向に沿って広がっていてもよいし、基板11の第1面11aの法線方向に沿って狭まっていてもよいし、また、側壁の一部が湾曲した形状を有してもよい。基板11に、エッチング加工、レーザ加工、レーザ加工とエッチング加工の組合せによる加工、サンドブラスト加工、放電加工、ドリル加工などを行うことにより、貫通孔16が形成される。貫通電極17は、図1の形態に限らず、貫通孔16内に導電材料が充填された形態であってもよい。
基板11の第1面11a及び第2面11bには、樹脂層21が形成されている。基板11の第1面11aにおいて、樹脂層21は、MIM構造を覆うように形成されている。樹脂層21の第2導電層15に対応する位置には、接続孔18が設けられている。接続孔18内には、導電部材19が充填されている。また、樹脂層21の表面21aには、第3導電層20が形成されている。基板11の第1面11a側において、第2導電層15は、導電部材19、第3導電層20、及びはんだボール24を介して半導体チップ50に接続されている。
基板11の第2面11bにおいて、樹脂層21の第4導電層22に対応する位置には、接続孔18が設けられている。接続孔18内には、導電部材19が充填されている。また、樹脂層21の表面21bには、第5導電層23が形成されている。基板11の第2面11b側において、第4導電層22は、導電部材19、第5導電層23、及びはんだボール24を介して、配線基板40に接続されている。
この構成によれば、インターポーザー10と、基板11の第1面11a側に配置され、貫通電極17と電気的に接続された半導体チップ50と、基板11の第2面11b側に配置され、貫通電極17と電気的に接続された配線基板40と、を有する半導体装置が提供される。本実施形態のインターポーザー10によれば、狭端子ピッチの半導体チップ50の、大型の配線基板(マザーボードなど)40への実装が簡便化される。
基板11として、ガラス基板、ガラスセラミックス基板、石英基板、サファイア基板、樹脂基板、ガラスエポキシ基板、シリコン基板、SOI(Silicon on Insulator)基板、SOS(Silicon on Sapphire)基板、炭化シリコン(SiC)基板、ガリウムヒ素(GaAs)基板、リン化インジウム(InP)基板、アルミナ(Al)基板、窒化アルミニウム(AlN)基板、酸化ジルコニウム(ZrO)基板など、又は、これらが積層された基板を用いることができる。
好ましくは、基板11は、ガラス基板である。一般にインターポーザーは、その縁に近い領域ほど熱変形による変位が大きくなる。ガラス基板を用いたインターポーザーの場合、この領域に対して、インターポーザーの上下に配置される配線基板等との熱膨張率の差を小さくするように対処できるという利点がある。
より好ましくは、基板11として無アルカリガラスが用いられる。無アルカリガラスは、ソーダガラスとは異なりNa、Kなどのアルカリ成分を含まないので、ガラス表面にアルカリ成分が析出することがない。したがって、この態様では、インターポーザーに接続されるべき半導体チップの端子を腐食させる信頼性劣化要因が原理的に生じない利点がある。また、無アルカリガラスは、熱膨張率がシリコンのそれと同程度の大きさであり、接続される半導体チップとの関係で熱膨張率の点で整合性がよい。
上述の各導電層の材料として、金(Au)、Ag(銀)、銅(Cu)、鉄(Fe)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、ルテニウム(Ru)、タングステン(W)等の導電性を有する材料が用いられる。なかでも導電性が高く、かつ材料コストの低い銅(Cu)を用いることが好ましい。また、第1導電層12の厚みは0.5μm~20μmが好ましく、第2導電層15の厚みは0.5μm~5μmが好ましい。配線パターンについては、金属箔(例えば、Cu等)のエッチングによるサブトラクティブな形成のほか、導電性ペースト(例えば、金属ナノペースト等)の塗布や、めっきによる形成等のアディティブな形成を採用することもできる。
中間層13は、チタン(Ti)、ニッケル(Ni)、及び、金(Au)の少なくとも1つを含む層である。図2の例では、中間層13は、チタン(Ti)である。チタン層の厚みは、20nm~200nmであり、好ましくは、50nm~100nmである。
本実施形態の第1絶縁層14は、炭素(C)を含有する窒化ケイ素(SiN)である。誘電体である第1絶縁層14に炭素(C)が増えると、比誘電率が低くなり、キャパシタの容量を制御し易くなる。また、誘電体である第1絶縁層14に炭素(C)が増えると、チタン(Ti)の中間層13との密着性が高くなる。本実施形態において、第1絶縁層14の厚みは、50nm~800nmであり、好ましくは、200nm~400nmである。
図2に示すように、第1絶縁層14は、中間層13の上面13dと第2導電層15との間に配置された第1絶縁部分14aと、第1絶縁部分14aから連続的に延びて中間層13の側面13e及び第1導電層12の側面12bを覆う第2絶縁部分14bと、第2絶縁部分14bから連続的に延びて基板11の第1面11aの少なくとも一部を覆う第3絶縁部分14cとを有する。第1絶縁層14の窒化ケイ素(SiN)が炭素(C)を含有すると、第1絶縁層14の第3絶縁部分14cと基板11との密着性も向上させることができる。
本開示の実施形態では、上述の導電層及び絶縁層の成膜プロセスとして、化学蒸着(CVD)(例えば、プラズマCVD、原子層堆積(ALD))、物理蒸着(PVD)(たとえば、スパッタリング又は蒸着)、又は電気めっきなどを使用することができる。また、導電層及び絶縁層のパターンを形成するために、フォトリソグラフィを使用することができる。また、導電層及び絶縁層の平坦化プロセスとして、エッチバック、化学的機械的研磨(CMP)などを使用することができる。
図3は、中間層13の構成の別の例を示す。中間層13は、第1導電層12上のニッケル(Ni)の第1層13-1と、第1層13-1上に配置された金(Au)の第2層13-2とから構成されてもよい。本実施形態において、ニッケル(Ni)の第1層13-1の厚みは、1μm~5.0μmであり、金(Au)の第2層13-2の厚みは、0.05μm~0.5μmであることが好ましい。本例の中間層13も、第1絶縁層14との密着性が高いという特長がある。なお、図2の例と図3の例とを比較すると、中間層13としてチタン(Ti)を使用した方がより密着性が高くなるため好ましい。
図4は、中間層13の構成の別の例を示す。中間層13は、第1導電層12の上面12aと第1絶縁層14の第1絶縁部分14aとの間に配置された第1部分13aと、第1部分13aから連続的に延びて第1導電層12の側面12bを覆う第2部分13bと、第2部分13bから連続的に延びて基板11の第1面11aの少なくとも一部を覆う第3部分13cとを有する。本例において、第1絶縁層14の第2絶縁部分14bは、中間層13の第2部分13bの少なくとも一部を覆うように配置され、第1絶縁層14の第3絶縁部分14cは、中間層13の第3部分13cの少なくとも一部を覆うように配置されている。この構成によれば、中間層13が基板11の第1面11aまで延びているため、第1絶縁層14と基板11の第1面11aとの密着性が向上する。
図5は、中間層13及び第1絶縁層14の構成の別の例を示す。第1絶縁層14の第3絶縁部分14cは、中間層13の第3部分13cの端部を覆い、かつ、基板11の第1面11aの少なくとも一部を覆うように配置されてもよい。
次に、複数の窒化ケイ素(SiN)層のサンプル1~5を用意し、比誘電率及び密着性の評価を行った。各サンプル1~5の層は、Siウェハ上に形成され、その層厚は、500nmである。サンプル1~3は炭素(C)を含有しないサンプルであり、サンプル4~5は炭素(C)を含有するサンプルである。
図6は、サンプル1~5に対して、ESCA-3400(島津製作所製)を用いてXPS(X-ray Photoelectron Spectroscopy)測定を行って得られた各サンプル1~5の定量値である。測定の条件は以下である。
[XPS測定]
入射X線:Mg K α(非単色化X線)
測定領域:6mmφ
X線出力:120W
[深さ方向分析]
イオン銃:Ar
加速電圧:0.3kV
エミッション:30mA
エッチング時間:30s/Cycle(1~20Cycleまで)、100s/Cycle(21~45Cycleまで)
図6のサンプル1~5について、比誘電率及び中間層13との密着性について調べた。炭素(C)を含有するサンプル4、5は、サンプル1~3に比べて比誘電率が低くなった。また、サンプル4、5は、サンプル1~3に比べて中間層13との密着性が高かった。このように、サンプル4、5を第1絶縁層14として用いた場合、比誘電率が低くなるため、キャパシタの容量を制御し易くなる。また、誘電体である第1絶縁層14に炭素(C)が増えると、中間層13のチタンとの密着性が高くなることが分かった。
なお、炭素(C)を含有する窒化ケイ素(SiN)であるサンプル4、5は、以下の方法で製造することができる。
例えば、サンプル4を製造する際には、あらかじめ、真空処理室に原料ガス テトラメチルシラン30sccmおよび窒素ガス100sccmを導入して、成膜圧力1Paとしておく。支持体上にはヒータが設置され、基板温度を200℃に制御している。真空処理室の天板からマッチングボックスを介し、高周波電波3kwを印可し、プラズマを発生させる。このプラズマが発生することによって、気相中から化学反応より真空処理室内の支持体載置された被成膜物に、炭素(C)を含有する窒化ケイ素(SiN)膜が成膜される。
例えば、サンプル5については、同様の成膜方法にて、テトラメチルシランの導入量を60sccmとして、その他の条件はサンプル4と同様に成膜実施した。
上述のインターポーザー及び貫通電極基板は、携帯電話及びスマートホン、ワイヤレスローカルエリアネットワーク(LAN)デバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、及び、コンピュータの群から選択されるデバイスに適用することができる。
なお、本開示は上述した実施形態に限定されるものではなく、他の様々な変形例が含まれる。例えば、上述した実施形態は本開示を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることがあり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
10 …インターポーザー
11 …基板
11a …第1面
11b …第2面
12 …第1導電層
13 …中間層
14 …第1絶縁層
15 …第2導電層
16 …貫通孔
17 …貫通電極
18 …接続孔
19 …導電部材
20 …第3導電層
21 …樹脂層
22 …第4導電層
23 …第5導電層
24 …はんだボール
40 …配線基板
50 …半導体チップ

Claims (5)

  1. 第1面と前記第1面に対して反対の側の第2面とを有する基板と、
    前記第1面と前記第2面とを導通する貫通電極と、
    前記基板の前記第1面に配置され、前記貫通電極と電気的に接続された第1導電層と、
    前記第1導電層の上に配置された第1絶縁層と、
    を備え、
    前記第1絶縁層が、炭素を含有する窒化ケイ素であり、
    前記第1絶縁層における炭素の原子組成百分率(at.%)は、40~60である、貫通電極基板。
  2. 前記基板がガラスである、請求項1に記載の貫通電極基板。
  3. 前記第1導電層が銅(Cu)である、請求項1または2に記載の貫通電極基板。
  4. 第1面と前記第1面に対して反対の側の第2面とを有する基板と、
    前記第1面と前記第2面とを導通する貫通電極と、
    前記基板の前記第1面に配置され、前記貫通電極と電気的に接続された第1導電層と、
    前記第1導電層の上に配置された第1絶縁層と、
    前記第1導電層と前記第1絶縁層との間に配置された中間層と、を備え、
    前記第1絶縁層は、前記中間層の上に配置された第1絶縁部分と、前記第1絶縁部分から延びて前記中間層の側面及び前記第1導電層の側面を覆う第2絶縁部分と、前記第2絶縁部分から延びて前記基板の前記第1面の少なくとも一部を覆う第3絶縁部分とを有する、貫通電極基板。
  5. 第1面と前記第1面に対して反対の側の第2面とを有する基板と、
    前記第1面と前記第2面とを導通する貫通電極と、
    前記基板の前記第1面に配置され、前記貫通電極と電気的に接続された第1導電層と、
    前記第1導電層の上に配置された第1絶縁層と、
    前記第1導電層と前記第1絶縁層との間に配置された中間層と、を備え、
    前記中間層は、前記第1絶縁層と前記第1導電層の間に配置された第1部分と、前記第1部分から延びて前記第1導電層の側面を覆う第2部分と、前記第2部分から延びて前記基板の前記第1面の少なくとも一部を覆う第3部分と、を有し、
    前記第1絶縁層は、前記中間層の上に配置された第1絶縁部分と、前記第1絶縁部分から延びて前記中間層の前記第2部分の少なくとも一部を覆う第2絶縁部分と、前記第2絶縁部分から延びて前記中間層の前記第3部分の少なくとも一部を覆う第3絶縁部分とを有する、貫通電極基板。
JP2022180141A 2017-08-08 2022-11-10 貫通電極基板 Pending JP2023010784A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022180141A JP2023010784A (ja) 2017-08-08 2022-11-10 貫通電極基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017153088A JP6889399B2 (ja) 2017-08-08 2017-08-08 貫通電極基板
JP2021085434A JP7176594B2 (ja) 2017-08-08 2021-05-20 貫通電極基板
JP2022180141A JP2023010784A (ja) 2017-08-08 2022-11-10 貫通電極基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021085434A Division JP7176594B2 (ja) 2017-08-08 2021-05-20 貫通電極基板

Publications (1)

Publication Number Publication Date
JP2023010784A true JP2023010784A (ja) 2023-01-20

Family

ID=65524416

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017153088A Active JP6889399B2 (ja) 2017-08-08 2017-08-08 貫通電極基板
JP2021085434A Active JP7176594B2 (ja) 2017-08-08 2021-05-20 貫通電極基板
JP2022180141A Pending JP2023010784A (ja) 2017-08-08 2022-11-10 貫通電極基板

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2017153088A Active JP6889399B2 (ja) 2017-08-08 2017-08-08 貫通電極基板
JP2021085434A Active JP7176594B2 (ja) 2017-08-08 2021-05-20 貫通電極基板

Country Status (1)

Country Link
JP (3) JP6889399B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021153239A (ja) * 2020-03-24 2021-09-30 株式会社東芝 アイソレータ
JP2022039765A (ja) * 2020-08-28 2022-03-10 キオクシア株式会社 プリント配線板、メモリシステム、およびプリント配線板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2969237B2 (ja) * 1992-07-06 1999-11-02 日本特殊陶業株式会社 コンデンサー内蔵基板及びその製造方法
JP3838827B2 (ja) 1999-10-05 2006-10-25 新光電気工業株式会社 薄膜コンデンサ素子及びプリント回路基板の製造方法
JP4537753B2 (ja) * 2003-06-10 2010-09-08 大日本印刷株式会社 多層配線基板およびその製造方法
JP2006080493A (ja) * 2004-08-12 2006-03-23 Ricoh Microelectronics Co Ltd 電極基板
JP5090117B2 (ja) 2007-09-28 2012-12-05 太陽誘電株式会社 電子部品
JP2013016746A (ja) * 2011-07-06 2013-01-24 Renesas Electronics Corp 半導体装置、電子装置、配線基板、半導体装置の製造方法、及び配線基板の製造方法
JP2014154632A (ja) 2013-02-06 2014-08-25 Rohm Co Ltd 多層構造体、コンデンサ素子およびその製造方法
US9935166B2 (en) * 2013-03-15 2018-04-03 Qualcomm Incorporated Capacitor with a dielectric between a via and a plate of the capacitor

Also Published As

Publication number Publication date
JP6889399B2 (ja) 2021-06-18
JP7176594B2 (ja) 2022-11-22
JP2021122066A (ja) 2021-08-26
JP2019033169A (ja) 2019-02-28

Similar Documents

Publication Publication Date Title
US11901281B2 (en) Bonded structures with integrated passive component
JP2023010784A (ja) 貫通電極基板
US20180190583A1 (en) Bonded structures with integrated passive component
JP7327612B2 (ja) 貫通電極基板及び半導体装置
WO2019088001A1 (ja) 熱電素子、発電装置、及び熱電素子の製造方法
US8405953B2 (en) Capacitor-embedded substrate and method of manufacturing the same
US20110012697A1 (en) Electro-magnetic band-gap structure, method for manufacturing the same, filter element and printed circuit board having embedded filter element
JPWO2010038478A1 (ja) 電磁バンドギャップ構造、これを備える素子、基板、モジュール、半導体装置及びこれらの製造方法
JP7207461B2 (ja) 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
CN110060982A (zh) 用于中介片的电容器及其制造方法
TWI651741B (zh) 附電容器之半導體裝置
CN104022073B (zh) 微电子器件的制造方法
JP6725095B2 (ja) 配線基板および半導体装置
KR20120069797A (ko) 관통 실리콘 비아 커패시터, 이의 제조 방법 및 이를 포함하는 3차원 집적 회로
JP2019004122A (ja) 貫通電極基板
JP7020009B2 (ja) 貫通配線を有する配線基板とその作製方法
TW556264B (en) A radio frequency (RF) device and its method of manufacture
JP6881066B2 (ja) 貫通電極基板および貫通電極基板の製造方法
WO2020133998A1 (zh) 贴片式电容及其制作方法
JPH09312457A (ja) 容量素子付き回路基板
JPH1131869A (ja) 容量素子付き回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240514