JP2022549466A - Ｐ－ｆｅｔのためのｐ型双極子 - Google Patents

Ｐ－ｆｅｔのためのｐ型双極子 Download PDF

Info

Publication number
JP2022549466A
JP2022549466A JP2022518911A JP2022518911A JP2022549466A JP 2022549466 A JP2022549466 A JP 2022549466A JP 2022518911 A JP2022518911 A JP 2022518911A JP 2022518911 A JP2022518911 A JP 2022518911A JP 2022549466 A JP2022549466 A JP 2022549466A
Authority
JP
Japan
Prior art keywords
titanium
dipole
layer
dielectric
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022518911A
Other languages
English (en)
Other versions
JP7514917B2 (ja
Inventor
ヨンジン リン，
ラモス， カルラ エム． ベルナル
シー チャン チェン，
イーシオン ヤン，
リン ドン，
スティーブン シー．エイチ． ハング，
シュリーニヴァース ガンディコッタ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022549466A publication Critical patent/JP2022549466A/ja
Priority to JP2024064093A priority Critical patent/JP2024102089A/ja
Application granted granted Critical
Publication of JP7514917B2 publication Critical patent/JP7514917B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02153—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing titanium, e.g. TiSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半導体デバイスを形成および処理する方法が記述されている。特定の実施形態は、層間絶縁膜と、高κ誘電材料と、双極子層とを有する双極子領域を含む電子デバイスに関する。双極子層は、窒化チタンアルミニウム（ＴｉＡｌＮ）、窒化チタンタンタル（ＴｉＴａＮ）、酸化チタン（ＴｉＯ）、酸化タンタル（ＴａＯ）、および、炭化チタンアルミニウム（ＴｉＡｌＣ）のうちの１つまたは複数を含む。【選択図】図２

Description

本開示の実施形態は、電子デバイス製造の分野に関し、特に、トランジスタに関する。より詳細には、本開示の実施形態は、ＦｉｎＦＥＴデバイス、および、ＦｉｎＦＥＴデバイスを製造する方法を対象とする。
集積回路は、数百万ものトランジスタ、コンデンサ、および、抵抗を単一のチップ上に含むことができる複雑なデバイスへと進化した。集積回路進化の過程において、幾何学的サイズ（すなわち、製造プロセスを用いて作られ得る最も小さい構成要素（または、ライン））が小さくなると共に、一般に機能密度（すなわち、チップ面積当たりの相互接続されたデバイスの数）は増加した。
トランジスタは、しばしば半導体デバイス上に形成される回路構成要素または素子である。多くのトランジスタは、回路設計に応じて、コンデンサ、インダクタ、抵抗、ダイオード、導電ライン、または、他の素子と共に半導体デバイス上に形成され得る。集積回路には、制御ゲートに対する印加電圧に応答して、ソースとドレインとの間の半導体チャネルを通って電流が流れるプレーナ型電界効果トランジスタ（ＦＥＴ）が組み込まれる。
デバイスのサイズが縮小するにつれて、デバイスの構造および材料は、不具合を招くことなくスイッチング速度を維持することに困難を経験してきた。チップ設計者がゲート長を縮小し続けることを可能にする幾つかの新技術が現れた。デバイス構造のサイズの制御は、現在および将来の技術世代のための鍵となる課題である。１９７０年以降、チップ当たりの構成要素数は２年毎に２倍になった。この傾向の結果として、トランジスタを縮小することによる回路の小型化は、半導体技術ロードマップのための主要な原動力となっている。
Ｖｔシフトはあるが酸化物換算膜厚（ＥＯＴ）ペナルティがない新規なｐ型双極子材料の開発と関連する課題が存在する。プレーナからＦｉｎＦＥＴへのトランジスタ技術の移行には、複数の閾値電圧に対する解決策と共にコンフォーマルな仕事関数層が必要である。Ｖｔの調整範囲は、デバイスサイズの更なる縮小と共に厚さの変化によって制限されるであろう。双極子層は、ＰＭＯＳ側およびＮＭＯＳ側の両方における仕事関数をシフトし、バンドエッジ要求と共に材料の要求を簡素化するための効率的な措置として役立つ。
１つまたは複数の実施形態は、電子デバイス、および、電子デバイスを製造する方法を対象とする。電子デバイスは、ソース領域、ドレイン領域、および、ソース領域とドレイン領域とを隔てるチャネルを有し、更に、層間絶縁膜、高κ誘電材料、および、双極子層を含む、チャネルの上面上の双極子領域を有する。
１つまたは複数の実施形態では、電子デバイスを製造する方法は、基板上のソースとドレインとの間に位置するチャネルの上面上に層間絶縁膜を堆積させることと、層間絶縁膜上に高κ誘電材料を堆積させることと、高κ誘電材料上に双極子層を堆積させることとを含む。
１つまたは複数の実施形態は、処理チャンバのコントローラによって実行されたとき、基板上のソースとドレインとの間に位置するチャネルの上面上に層間絶縁膜を堆積させることと、層間絶縁膜上に高κ誘電材料を堆積させることと、高κ誘電材料上に双極子層を堆積させることとの動作を処理チャンバに実行させる命令を含む、非一時的なコンピュータ可読媒体を対象とする。
上に述べられた本開示の特徴が詳細に理解され得るために、（上で簡略に要約された）本開示のより詳細な説明が実施形態を参照することにより得られるであろう。実施形態の幾つかは添付の図面に示されている。しかしながら、添付の図面は本開示の典型的な実施形態のみを例示し、したがって、本開示の技術範囲を限定すると考えられるべきではないことに留意されたい。なぜならば、本開示は他の等しく有効な実施形態をも許容し得るからである。本明細書に記載されている実施形態は、例を用いて説明されており、付随する図面に限定するものではない。図面において、同様な参照符号は同様な要素を示す。
本明細書に記載されている実施形態による１つの方法の１つの実施形態のプロセスフロー図である １つまたは複数の実施形態による基板の断面図である。 １つまたは複数の実施形態による基板の断面図である。 １つまたは複数の実施形態による基板の断面図である。 本開示の１つまたは複数の実施形態によるクラスタツールを例示する。
本開示の幾つかの例示的実施形態を記述する前に、本開示が以下の説明に記載される構造またはプロセスステップの詳細に限定されないことは理解されるべきである。本開示は、他の実施形態が可能であり、様々の方法で実施または実行可能である。
本明細書において用いられる「約」という用語は「凡そ」または「殆ど」を意味し、記載された数値または数値の範囲の文脈では、その数値の±１５％以下の変化を意味する。例えば、±１４％、±１０％、±５％、±２％、または、±１％だけ異なる値は「約」の定義を満たす。
本明細書および添付の請求の範囲において用いられるとき、「基板」または「ウエハ」という用語は、その上にプロセスが作用する表面または表面の部分を指す。文脈が別途明確に示さない限り、基板への言及は、その基板の一部のみに関し得ることもまた当業者によってよく理解されるであろう。加えて、基板上の堆積への言及は、ベア基板、および、基板の上に堆積または形成された１つまたは複数の膜または特徴を有する基板を意味し得る。
本明細書で用いられる「基板」は、任意の基板、あるいは、製造プロセス中にその上で膜処理が実行される、基板上に形成された任意の材料表面に関する。例えば、処理が実行され得る基板表面は、用途に応じて、シリコン、酸化ケイ素、歪みシリコン、シリコンオンインシュレータ（ＳＯＩ）、炭素ドーピングされた酸化ケイ素、アモルファスシリコン、ドーピングされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイヤ、および、任意の他の材料（例えば、金属、金属窒化物、金属合金、および、他の導電材料）のような材料を含む。基板としては、半導体のウエハが挙げられるが、これらに限定されるものではない。基板は、基板表面を研磨し、エッチングし、除去し、酸化させ、ヒドロキシル化し、アニーリングし、かつ／または、焼成するための所定の処理を受け得る。基板自体の表面に対する直接の膜処理に加えて、本開示では、開示された膜処理工程の何れかは、以下により詳細に開示されるように、基板上に形成された下部層に対しても実行され得る。「基板表面」という用語は、文脈が示すときには、下部層を含むことが意図される。したがって、例えば、膜／層、または、部分的な膜／層が基板表面上に堆積したところでは、新しく堆積する膜／層の暴露面が基板表面になる。
本明細書および添付の請求の範囲において用いられているように、「前駆物質」、「反応物質」、「反応ガス」等の用語は、基板表面と反応し得る任意のガス種に言及するために互いに交換可能に用いられる。
本明細書中で用いられる「原子層堆積」または「周期的な堆積」とは、物質の層を基板表面上に堆積させる２つ以上の反応性化合物の順次の曝露を意味する。基板、または、基板の部分は、処理チャンバの反応域内に導入される２つ以上の反応性化合物に別々に曝される。時間領域ＡＬＤプロセスでは、各反応性化合物への暴露は時間遅延によって分離され、各化合物は、基板表面に付着、かつ／または、基板表面と反応して、その後、処理チャンバからパージされ得る。これらの反応性化合物は、順次基板に曝されると言われる。空間的ＡＬＤプロセスでは、基板上の任意の位置が同時に複数の反応性化合物に実質的に曝されないようにし、基板表面または基板表面上の材料の異なる部分は同時に複数の反応性化合物に曝される。この意味で使われる用語「実質的に」は、本明細書および添付の請求の範囲において用いられるとき、当業者に理解されるように、基板のごく一部が拡散により同時に複数の反応ガスに曝され得るという可能性があるが、その同時の曝露は意図されないことを意味する。
時間領域ＡＬＤプロセスの１つの態様において、第１の反応ガス（すなわち、第１の前駆物質または化合物Ａ）が反応域に間欠導入され、その後に、第１の時間遅延が続く。次に、第２の前駆物質または化合物Ｂが反応域に間欠導入され、その後に、第２の遅延が続く。各時間遅延の間、反応域をパージするため、または、反応域からあらゆる残留する反応性化合物または反応副産物を除去するために、パージガス（例えば、アルゴン）が処理チャンバに導入される。あるいは、反応性化合物の間欠導入の間の時間遅延の間にパージガスだけが流れるようにして、パージガスは堆積過程の全体にわたって連続的に流れ得る。所望の膜または所望の膜厚が基板表面上に形成されるまで、反応性化合物は代わりに間欠導入される。何れの手順においても、化合物Ａ、パージガス、化合物Ｂ、および、パージガスを間欠導入するＡＬＤプロセスは１つのサイクルである。１つのサイクルは、化合物Ａまたは化合物Ｂから始めることができ、所定の厚さを有する膜に到達するまで、サイクルのそれぞれの順序が続けられ得る。
空間的ＡＬＤプロセスの実施形態では、第１の反応ガスおよび第２の反応ガス（例えば、窒素ガス）は、同時に反応域に供給されるが、不活性ガスカーテンおよび／または真空カーテンによって隔離される。基板上のあらゆる位置が第１の反応ガスおよび第２の反応ガスに曝されるように、基板はガス供給装置に対して相対的に移動される。
トランジスタは、しばしば半導体デバイス上に形成される回路構成要素または素子である。回路設計により、コンデンサ、インダクタ、抵抗、ダイオード、導電ライン、または、他の素子に加えて、トランジスタは、半導体デバイス上に形成される。通常、トランジスタは、ソース領域とドレイン領域との間に形成されるゲートを含む。１つまたは複数の実施形態では、ソース領域およびドレイン領域は、基板のドーピング領域を含み、特定の用途に適したドーピング形状を呈する。ゲートは、チャネル領域上に配置され、ゲート電極と基板のチャネル領域との間に配置されるゲート誘電体を含む。
本明細書中で用いられる場合、「電界効果トランジスタ」または「ＦＥＴ」という用語は、電界を用いてデバイスの電気的挙動を制御するトランジスタを意味する。電界効果トランジスタは、その電界効果トランジスタの電流を流す能力が電界を適用することによって変えられる電圧制御デバイスである。電界効果トランジスタは、一般に、低温で非常に高い入力インピーダンスを示す。ドレイン端子とソース端子間との導電性はデバイスの電界によって制御される。その電界はデバイスの本体とゲートとの間の電圧差によって発生する。ＦＥＴの３つの端子は、キャリアがチャネルに入るソース（Ｓ）、キャリアがチャネルを出るドレイン（Ｄ）、および、チャネル導電性を調整する端子であるゲート（Ｇ）である。従来、ソース（Ｓ）においてチャネルに入る電流はＩＳで示され、ドレイン（Ｄ）においてチャネルに入る電流はＩＤで示される。ドレインからソースへの電圧はＶＤＳで示される。電圧をゲート（Ｇ）に印加することによって、ドレインにおいてチャネルに入る電流（すなわち、ＩＤ）は制御され得る。
金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）は、電界効果トランジスタ（ＦＥＴ）の１つのタイプであり、集積回路および高速スイッチングの用途で使われる。ＭＯＳＦＥＴは、絶縁ゲートを有し、絶縁ゲートの電圧はデバイスの導電性を決定する。印加電圧の量によって導電性を変えるこの能力は、電子信号を増幅またはスイッチングするために使われる。ＭＯＳＦＥＴは、本体電極とゲート電極との間の金属酸化物半導体（ＭＯＳ）容量による電荷濃度の調整に基づく。ゲート電極は、本体上に位置し、ゲート誘電体層によって他の全てのデバイス領域から絶縁されている。ＭＯＳコンデンサと比較すると、ＭＯＳＦＥＴは２つの追加の端子（ソースおよびドレイン）を含む。２つの追加の端子（ソースおよびドレイン）は、それぞれ個別の高ドーピング領域に接続されている。個別の高ドーピング領域は本体領域によって隔離されている。これらの領域は、ｐ型またはｎ型であり得る。それらは両方共、同一導電型であり、本体領域とは逆の導電型である。（本体とは異なり）ソースおよびドレインは、ドーピングの導電型の後の「＋」印によって示されるように、高度にドーピングされる。
ＭＯＳＦＥＴがｎチャネルまたはｎＭＯＳＦＥＴである場合、ソースとドレインはｎ＋領域で、本体はｐ型基板領域である。ＭＯＳＦＥＴがｐチャネルまたはｐＭＯＳＦＥＴである場合、ソースとドレインはｐ＋領域で、本体はｎ型基板領域である。ソースは、チャネルを通って流れる電荷キャリア（ｎチャネルには電子、ｐチャネルには正孔）の源であるので、そのように名付けられている。同様に、ドレインは、電荷キャリアがチャネルから出るところである。
ｎＭＯＳＦＥＴは、ｎ型のソースおよびドレイン、ならびに、ｐ型基板から作られる。電圧がゲートに印加されたとき、本体（ｐ型基板）の正孔はゲートから離れるように動かされる。このことは、ソースとドレインとの間にｎ形チャネルを形成することを可能にして、誘発されたｎ形チャネルを通してソースからドレインまで電子によって電流が流れる。ＮＭＯＳｓを用いて実装される論理ゲートおよび他のデジタルデバイスは、ＮＭＯＳロジックを有すると言われる。ＮＭＯＳには、カットオフ、トライオード、および、飽和と呼ばれる３つの動作モードがある。出力が低いときに論理ゲートを通って直流電流が流れるので、ＮＭＯＳ論理ゲートを有する回路は、回路がアイドリングであるときに静的電力を浪費する。
ｐＭＯＳＦＥＴは、ｐ型ソースおよびｐ型ドレイン、ならびに、ｎ型基板から作られる。ソースとゲートとの間に正の電圧（ゲートとソースとの間に負電圧）が印加されたとき、ｐ型チャネルが逆の極性を有するでソースとドレインとの間に形成される。誘起されたｐ型チャネルを通ってソースからドレインまで正孔によって電流が流れる。ゲート上の高い電圧はＰＭＯＳを導通させないが、ゲート上の低い電圧はＰＭＯＳを導通させる。ＰＭＯＳを用いて実装される論理ゲートおよび他のデジタルデバイスは、ＰＭＯＳロジックを有すると言われる。ＰＭＯＳ技術は、低コストで、良好なノイズ耐性を有する。
ＮＭＯＳではキャリアは電子であるが、ＰＭＯＳではキャリアは正孔である。高い電圧がゲートに印加されたとき、ＰＭＯＳは導通しないが、ＮＭＯＳは導通する。更に、低い電圧がゲートに印加されるとき、ＮＭＯＳは伝導しないが、ＰＭＯＳは伝導する。電子であるＮＭＯＳのキャリアは、ＰＭＯＳのキャリアである正孔より２倍速く移動するので、ＮＭＯＳはＰＭＯＳより速いと考えられている。しかし、ＰＭＯＳデバイスはＮＭＯＳデバイスよりノイズ耐性を有する。更に、ＮＭＯＳは、（同じ幾何学的条件および動作条件を有する）ＰＭＯＳにより生じるインピーダンスの半分を提供できるので、ＮＭＯＳのＩＣは（同じ機能性を与える）ＰＭＯＳのＩＣより小さい。
本明細書において、「フィン電界効果トランジスタ（ＦｉｎＦＥＴ）」という用語は、ゲートが、チャネルの２つ、３つ、または、４つの側に配置されるか、あるいは、チャネルの廻りに巻かれるようにして、２重ゲート構造を形成する、基板上に作られたＭＯＳＦＥＴトランジスタを指す。ソース／ドレイン領域は基板上に「ひれ」を形成するので、ＦｉｎＦＥＴデバイスは一般名ＦｉｎＦＥＴｓを与えられた。ＦｉｎＦＥＴデバイスは、速いスイッチング時間および高い電流密度を有する。
１つまたは複数の実施形態は、有利には、Ｖｔを改善し、酸化物換算膜厚（ＥＯＴ）に影響を与えないｐ－ＦＥＴのための有効な双極子として用いられ得る材料を対象とする。新しいタイプの材料を有する実施形態が、ＥＯＴ増加のないｐ－双極子のために用いられ得る。本開示の実施形態は、新しい集積化方式により、ＥＯＴペナルティ無しでＶｔを著しく改善する。
１つまたは複数の実施形態では、有利には、ｐ－金属挙動を呈する材料が提供される。１つまたは複数の実施形態の材料は、窒化チタンアルミニウム（ＴｉＡｌＮ）、窒化チタンタンタル（ＴｉＴａＮ）、炭化チタンアルミニウム（ＴｉＡｌＣ）、または、酸化タンタル（ＴａＯ）を含むが、これらに限定されるものではない。他の実施形態は、ｐ－ＦＥＴのための双極子材料を組み込む方法を対象とする。
１つまたは複数の実施形態では、ｐ－金属材料を含む膜が提供される。原子層堆積によって堆積された膜がＰＭＯＳ仕事関数の性能を示す。ｐ－双極子材料の成長は、ＡＬＤチャンバ内で１５０℃～５００℃の範囲の温度で為される。ＴｉＮまたはＴｉＡｌであるようなインサイチュ（ｉｎ－ｓｉｔｕ）のキャップ層が、堆積後の膜の酸化を制御するために用いられ得る。
幾つかの実施形態では、ＴｉＡｌＮ／ＴｉＴａＮの成長は、２００℃～５００℃の温度範囲を有するＡＬＤチャンバ内で実行される。幾つかの実施形態では、アルミニウム（Ａｌ）およびタンタル（Ｔａ）の量は、チタン（Ｔｉ）前駆物質の間欠導入サイクルならびにアルミニウム（Ａｌ）およびタンタル（Ｔａ）前駆物質の間欠導入サイクルを変化させることによって調整される。
幾つかの実施形態は、酸化タンタル（ＴａＯ）膜を提供する。幾つかの実施形態のＴａＯの成長は、１５０℃～５００℃の温度範囲におけるＡＬＤによる。
本開示の複数の実施形態は、最小限のＥＯＴ増加で１００ｍＶを超えるＶｆｂシフトを提供する双極子材料を含む。複数の実施形態では、極端なｐ型仕事関数材料を開発することの必要性を軽減する。ｐ型としてのＴｉＡｌＮ／ＴｉＴａＮは、酸化およびＥＯＴの増加を防止するために、インサイチュで（例えば、クラスタツール内で）ＴｉＮによって覆われる。幾つかの実施形態では、ＴｉＡｌＮ／ＴｉＴａＮのＡｌまたはＴａ含有量は、仕事関数シフトを調節するために調整可能である。幾つかの実施形態は、マルチＶｔ調節を可能にする。１つまたは複数の実施形態では、マルチＶｔ調節は、組成および双極子膜厚の両方によって達成され得る。
本開示の幾つかの実施形態は、窒化チタンアルミニウム（ＴｉＡｌＮ）膜を堆積させるための原子層堆積法を対象とする。幾つかの実施形態によれば、ＡＬＤサイクルは、基板をチタン前駆物質間欠導入に曝してチタン含有層を基板表面上に形成することを含む。それから、チタン前駆物質は、処理チャンバからパージされるか、または、基板表面に隣接する反応領域から取り除かれる。チタン含有層を有する基板は窒素反応物質（例えば、アンモニア）の間欠導入に曝され、窒化チタン含有層を基板表面上に形成する。それから、窒素反応物質は、処理チャンバからパージされるか、または、基板表面に隣接する反応領域から除去される。窒化チタン含有層を有する基板はアルミニウム反応物質の間欠導入に曝され、チタンアルミニウム窒化物膜を形成する。それから、アルミニウム反応物質は、処理チャンバからパージされるか、または、基板表面に隣接する反応領域から除去される。
幾つかの実施形態では、チタン前駆物質はハロゲン化チタンＴｉＸ４を含む。幾つかの実施形態ではハロゲン化チタンはＴｉＣｌ４を含む。他の実施形態では、前駆物質は任意の適切なチタン金属有機前駆物質である。
幾つかの実施形態では、前駆物質はハロゲン化タンタルＴａＸ４を含む。幾つかの実施形態では、ハロゲン化タンタルはＴａＣｌ４を含む。他の実施形態では、前駆物質は任意の適切なタンタル金属有機前駆物質である。
幾つかの実施形態では、アルミニウム前駆物質はアルミニウムアミンを含む。幾つかの実施形態では、アルミニウム前駆物質はトリエチルアルミニウム、トリメチルアルミニウム、トリ－ｔｅｒｔ－ブチルアルミニウム等を含む。
幾つかの実施形態では、反応物質は、窒化剤を含む。幾つかの実施形態では、窒化剤はアンモニアを含む。幾つかの実施形態では、窒化剤はプラズマを含む。
幾つかの実施形態では、反応物質は、酸化剤を含む。幾つかの実施形態では、酸化剤はＯ２または水を含む。幾つかの実施形態では、酸化剤はプラズマを含む。
幾つかの実施形態では、反応圧力は、約０ミリトル～約１００トルの範囲、または、約１００ミリトル～約５０トルの範囲、または、約１トル～約４０トルの範囲、または、または、約１０トル～約３５トルの範囲、または、約２０トル～約３０トルの範囲である。
幾つかの実施形態では、反応物質としてトリメチルアルミニウムを用いて成長するＴｉＡｌＮ膜の成長速度は、約０．２オングストローム／サイクル～約２オングストローム／サイクルの範囲、または、約０．５オングストローム／サイクル～約１．５オングストローム／サイクルの範囲、または、約０．８オングストローム／サイクル～約１．２オングストローム／サイクルルの範囲、または、約１オングストローム／サイクルである。
幾つかの実施形態では、ＴｉＡｌＮ膜の表面はＸＰＳによって測定され、（原子の単位で）約５％～約２０％の範囲のチタン、そして、約１％～約２０％の範囲のアルミニウムを有している。幾つかの実施形態では、ＴｉＡｌＮ膜の表面はＸＰＳによって測定され、（原子の単位で）約８％～約１７％の範囲のチタン、そして、約１％～約９％の範囲のアルミニウムを有している。幾つかの実施形態では、ＴｉＡｌＮ膜の表面は原子の単位で約１０％～約１５％の範囲のチタン、そして、約１％～約７％の範囲のアルミニウムを有している。
１つまたは複数の実施形態は、電子デバイスを製造する方法を提供する。幾つかの実施形態では、この方法は、基板上のソースとドレインとの間に位置するチャネルの上面上に層間絶縁膜を堆積させることと、層間絶縁膜上に高κ誘電材料を堆積させることと、高κ誘電材料上に双極子層を堆積させることとを含む。１つまたは複数の実施形態では、双極子層は、窒化チタンアルミニウム（ＴｉＡｌＮ）、窒化チタンタンタル（ＴｉＴａＮ）、酸化チタン（ＴｉＯ）、酸化タンタル（ＴａＯ）、および、炭化チタンアルミニウム（ＴｉＡｌＣ）のうちの１つまたは複数を含む。１つまたは複数の実施形態では、双極子層を堆積させることは、約２００℃～約５００℃の範囲の温度で窒化チタン（ＴｉＮ）および双極子前駆物質を交互に繰り返すサイクルからなる原子層堆積を含む。１つまたは複数の実施形態では、双極子前駆物質は、ハロゲン化チタン、トリエチルアルミニウム、ハロゲン化タンタル、タンタル金属有機前駆物質、チタン金属有機前駆物質、窒化アルミニウム（ＡｌＮ）、または、窒化タンタル（ＴａＮ）のうちの１つまたは複数を含む。
本開示の幾つかの実施形態は、金属酸化物半導体コンデンサ（ＭＯＳＣＡＰ）を形成する方法を対象とする。高κ誘電体層およびオプションの高κキャップ層を含む基板は、１つまたは複数のプロセスに曝され、双極子調整層、および、双極子調整層上のオプションの双極子キャップ層（例えば、ＴｉＮ）を形成する。幾つかの実施形態では、双極子調整層または双極子キャップ層上にアモルファスシリコン（ａ－Ｓｉ）膜が形成される。幾つかの実施形態では、ａ－Ｓｉ層、および、その上にａ－Ｓｉ層が形成されている積層膜はアニールされ、高κ誘電体層の双極子を調整し、調整された高κ誘電体層を形成する。幾つかの実施形態では、ａ－Ｓｉ層、オプションの双極子キャップ層、および、双極子調整層は、１つまたは複数の適切なエッチングまたは剥離プロセスを使用して取り除かれる。幾つかの実施形態では、双極子が調整された高κ誘電体層上に仕事関数金属層が堆積される。幾つかの実施形態では、仕事関数金属層上に充填金属層が形成される。
幾つかの実施形態では、結果として得られるＭＯＳＣＡＰのフラットバンド電圧は、約２０ｍＶ以上、３０ｍＶ以上、４０ｍＶ以上、５０ｍＶ以上、６０ｍＶ以上、７０ｍＶ以上、８０ｍＶ以上、９０ｍＶ以上、または、１００ｍＶ以上増加する。幾つかの実施形態では、高κ誘電体層の酸化物換算膜厚（ＥＯＴ）は、約０オングストローム～約１．０オングストロームの範囲の量だけ増加する。
本開示の複数の実施形態は図面を用いて記述されている。図面は本開示の１つまたは複数の実施形態による、デバイス（例えば、トランジスタ）、および、トランジスタを形成するためのプロセスを例示する。示されるプロセスは、開示されたプロセスのための、単に例示的な可能性がある用途のみであり、当業者は開示されたプロセスが図示された用途に限定されないと認識するであろう。
図１は、本開示の１つまたは複数の実施形態による、方法１００のフロー図を示す。図１を参照すると、方法１００は、基板上のソースとドレインとの間に位置するチャネルの上面上に層間絶縁膜を堆積させることによって、動作１０２から始まる。動作１０４において、層間絶縁膜上に高κ誘電材料が堆積される。動作１０６において、高κ誘電材料上に双極子層が堆積される。動作１０８において、双極子層上にオプションとしてキャップ層が堆積される。
図２、図３Ａ、および、図３Ｂは、１つまたは複数の実施形態による電子デバイス（例えば、トランジスタ）２００の断面図である。図２および図３Ａを参照すると、電子デバイス２００は、上面２０３を有する半導体基板２０２を含む。半導体基板２０２は、任意の適当な基板材料であり得る。１つまたは複数の実施形態では、半導体基板２０２は、半導体材料（例えば、シリコン（Ｓｉ）、炭素（Ｃ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、ヒ化ガリウム（ＧａＡｓ）、リン酸インジウム（ＩｎＰ）、ヒ化ガリウムインジウム（ＩｎＧａＡｓ）、ヒ化アルミニウムインジウム（ＩｎＡｌＡｓ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、セレン化銅インジウムガリウム（ＣＩＧＳ）、他の半導体材料、または、それらの任意の組合せ）を含む。１つまたは複数の実施形態では、半導体基板２０２は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、インジウム（Ｉｎ）、リン（Ｐ）、銅（Ｃｕ）、または、セレニウム（Ｓｅ）のうちの１つまたは複数を含む。基板２０２が形成され得る材料の幾つかの例が本明細書に記載されているが、受動的および能動的電子デバイス（例えば、トランジスタ、メモリ、コンデンサ、インダクタ、抵抗、スイッチ、集積回路、増幅器、オプトエレクトロニク素子、または、他の任意の電子デバイス）がその上に構築され得る基材となり得る任意の材料も本開示の趣旨および技術範囲内にある。
１つまたは複数の実施形態では、半導体基板２０２はｐ型またはｎ型の基板である。本明細書中で用いられる場合、「ｎ型である」という用語は、製造中に、真性半導体に電子供与元素をドーピングすることによって作製される半導体を意味する。ｎ型という用語は、電子の負の電荷から来る。ｎ型半導体において、電子は多数キャリアであり、正孔は少数キャリアである。本明細書中で用いられる場合、「ｐ型である」という用語は、ウェル（または、正孔）の正電荷のことを指している。ｎ型半導体とは対照的に、ｐ型半導体は、電子濃度より高い正孔濃度を有する。ｐ型半導体において、正孔は多数キャリアであり、電子は少数キャリアである。
図２および図３Ａを参照すると、ソース領域２０４ａは、半導体基板２０２の上面２０３にある。１つまたは複数の実施形態では、ソース領域２０４ａは、ソースおよび（図示されない）ソースコンタクトを有する。ドレイン領域２０４ｂは、半導体基板２０２の上面２０３におけるソース領域２０４ａの反対側にある。１つまたは複数の実施形態では、ドレイン領域２０４ｂは、ドレインおよび（図示されない）ドレインコンタクトを有する。
１つまたは複数の実施形態では、ソース領域２０４ａおよび／またはドレイン領域２０４ｂは、当業者にとって既知の任意の適切な材料であり得る。１つまたは複数の実施形態では、ソース領域２０４ａおよび／またはドレイン領域２０４ｂは２つ以上の層を有し得る。例えば、ソース領域２０４ａおよび／またはドレイン領域２０４ｂは、それぞれに３つの層を含むことができる。１つまたは複数の実施形態では、ソース領域２０４ａおよびドレイン領域２０４ｂは、銅（Ｃｕ）、コバルト（Ｃｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、ルテニウム（Ｒｕ）、銀（Ａｇ）、金（Ａｕ）、イリジウム（Ｉｒ）、プラチナ（Ｐｔ）、リン（Ｐ）、ゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、または、ジルコニウム（Ｚｒ）のうちの１つまたは複数をそれぞれに含むことができる。幾つかの実施形態では、ドーピングしたエピ（例えば、ＳｉＧｅ、ＳｉＰ等）を有するシリコンの底層と、ニッケル（Ｎｉ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）等を含み得るケイ化物の第２の層と、これらに限定されないが、例えば、コバルト、タングステン、ルテニウム等の金属であり得る第３の、または、最上の、層とを、ソース領域２０４ａおよびドレイン領域２０４ｂが、それぞれに含むことができる。
幾つかの実施形態では、ソース領域２０４ａおよびドレイン領域２０４ｂは、エピタキシャル成長によって形成され、高く形成されたソース／ドレイン領域でもよい。
１つまたは複数の実施形態では、ソースコンタクトおよび／またはドレインコンタクトは、それぞれ、窒素（Ｎ）、銅（Ｃｕ）、コバルト（Ｃｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、ルテニウム（Ｒｕ）、銀（Ａｇ）、金（Ａｕ）、イリジウム（Ｉｒ）、タンタル（Ｔａ）、または、プラチナ（Ｐｔ）のうちの１つまたは複数から選択され得る。１つまたは複数の実施形態では、ソースコンタクトおよび／またはドレインコンタクトの形成は、当業者にとって既知のＡＬＤ、ＣＶＤ、ＰＶＤ、ＭＢＥ、ＭＯＣＶＤ、スピンオン、または、他の絶縁層堆積技術を含むが、これらに限らず当業者にとって既知の任意の適切なプロセスによっても為される。
１つまたは複数の実施形態では、チャネル２０６はソース２０４ａとドレイン２０４ｂとの間に位置する。
１つまたは複数の実施形態では、双極子領域２０８は、チャネル２０６上に重なり、チャネル２０６、ソース領域２０４ａ、および、ドレイン領域２０４ｂのうちの１つまたは複数と接触している。１つまたは複数の実施形態では、双極子層は、約５０オングストローム未満の厚さを有する。
１つまたは複数の実施形態では、双極子領域２０８は、層間絶縁膜（ＩＬＤ）２１０、高κ誘電材料２１２、および、双極子層２１４のうちの１つまたは複数を含む。幾つかの実施形態では、双極子領域２０８は、層間絶縁膜（ＩＬＤ）２１０、高κ誘電材料２１２、および、双極子層２１４を含む。
１つまたは複数の実施形態では、層間絶縁膜（ＩＬＤ）２１０は、チャネル２０６の上面２０５上に堆積される。１つまたは複数の実施形態では、層間絶縁膜２１０は、当業者にとって既知の任意の適切な材料であり得る。例えば、１つまたは複数の実施形態では、層間絶縁膜２１０は低κ誘電体を含む。１つまたは複数の実施形態では、低κ誘電体は、シリコン、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸炭化ケイ素、酸炭窒化ケイ素、ＳｉＣＯＮＨ、ドーピングされたシリコン、ドーピングされた酸化ケイ素、ドーピングされた窒化ケイ素、ドーピングされた酸窒化ケイ素、スピンオン誘電体、または、拡散種成長物質のうちの１つまたは複数から選択される。１つまたは複数の実施形態では、層間絶縁膜２１０は酸化ケイ素を含む。層間絶縁膜（ＩＬＤ）２１０は、マイクロエレクトロニクス素子製造の当業者に既知の１つまたは複数の堆積技術を用いて堆積し得る。１つまたは複数の実施形態では、層間絶縁膜（ＩＬＤ）２１０は、複数の堆積技術（例えば、これらに限定されないが、ＡＬＤ、ＣＶＤ、ＰＶＤ、ＭＢＥ、ＭＯＣＶＤ、スピンオン、または、当業者にとって既知の他の絶縁層堆積技術）のうちの１つを用いて堆積される。１つまたは複数の実施形態では、層間絶縁膜（ＩＬＤ）２１０は、エッチングおよび表面上の酸化物形成によって形成され得る。
１つまたは複数の実施形態では、高κ誘電材料２１２は、層間絶縁膜（ＩＬＤ）２１０の上面２１１上に堆積される。高κ誘電材料２１２は、当業者にとって既知の任意の適切な高κ誘電材料であり得る。１つまたは複数の実施形態では、高κ誘電材料２１２は、酸化ハフニウムまたはランタン（Ｌａ）をドーピングされた高κ誘電体を含む。１つまたは複数の実施形態では、高κ誘電材料２１２は、複数の堆積技術（例えば、これらに限定されないが、ＡＬＤ、ＣＶＤ、ＰＶＤ、ＭＢＥ、ＭＯＣＶＤ、スピンオン、または、当業者にとって既知の他の絶縁層堆積技術）のうちの１つを用いて堆積される。
典型的には、（例えば、窒化チタン（ＴｉＮ）のような）高κキャップ層は、高κ誘電材料の上面上に堆積される。しかしながら、１つまたは複数の実施形態では、高κ誘電材料の代わりに双極子層２１４が堆積される。
１つまたは複数の実施形態では、双極子層２１４は、高κ誘電材料２１２の上面２１３上に堆積される。１つまたは複数の実施形態では、双極子層２１４は、堆積技術（例えば、当業者にとって既知のＡＬＤ、ＣＶＤ、ＰＶＤ、ＭＢＥ、ＭＯＣＶＤ、スピンオン、または、他の絶縁層堆積技術）の１つを用いて堆積される。１つまたは複数の特定の実施形態では、双極子層２１４は、原子層堆積（ＡＬＤ）によって堆積される。１つまたは複数の実施形態では、双極子層２１４は、約１５０℃～約５００℃の範囲の温度で原子層堆積によって堆積される。
１つまたは複数の実施形態では、チャネル２０６はｐ型材料を含み、双極子層２１４は、窒化アルミニウム（Ａｌ３Ｎ）、窒化チタンアルミニウム（ＴｉＡｌＮ）、窒化チタンタンタル（ＴｉＴａＮ）、酸化チタン（ＴｉＯ）、および、酸化タンタル（ＴａＯ）のうちの１つまたは複数を含む。
図３Ａおよび図３Ｂを参照して、１つまたは複数の実施形態では、双極子層２１４は、約１５０℃～約５００℃の間で原子層堆積によって堆積されるｐ－双極子材料膜を含む。１つまたは複数の実施形態では、ｐ－双極子材料膜は、ＴｉＮと、例えば、窒化アルミニウム（Ａｌ３Ｎ）とを交互に繰り返すサイクルによって堆積される。１つまたは複数の実施形態では、複合双極子層２１４のアルミニウム含有量は、ＴｉＮとＴｉＡｌＮとの間のサイクル比を調節することにより調整可能である。図３Ｂを参照すると、１つまたは複数の実施形態では、ＰＦＥＴ側２５０上のｐ－双極子材料膜２１４は、パターニングによって取り除かれる。
１つまたは複数の実施形態では、チャネル２０６はｐ型材料を含み、双極子層２１４は、窒化チタンアルミニウム（ＴｉＡｌＮ）、窒化チタンタンタル（ＴｉＴａＮ）、酸化チタン（ＴｉＯ）、酸化タンタル（ＴａＯ）、および、炭化チタンアルミニウム（ＴｉＡｌＣ）のうちの１つまたは複数を含む。
１つまたは複数の実施形態では、高κ材料２１２内の金属を駆動してｎおよびｐ双極子を形成するために、高温熱アニーリングが実行される。残留するＴｉＮは、直接高κキャップ層として用いられる。
理論に束縛される意図はないが、窒化チタンアルミニウム（ＴｉＡｌＮ）、窒化チタンタンタル（ＴｉＴａＮ）、酸化チタン（ＴｉＯ）、酸化タンタル（ＴａＯ）、および、炭化チタンアルミニウム（ＴｉＡｌＣ）のうちの１つまたは複数を含む双極子層が既存の集積化のフローを単純化し、集積化のコストを減らすと考えられる。加えて、窒化チタンアルミニウム（ＴｉＡｌＮ）、窒化チタンタンタル（ＴｉＴａＮ）、または、酸化チタン（ＴｉＯ）のうちの１つまたは複数がＴｉＮ層に埋め込まれるとき、酸化を少なくし得ると考えられる。そして、このことは必要とされるアニーリング温度を下げる可能性がある。更に、上述した複合双極子層２１４の方法は、窒化チタンアルミニウム（ＴｉＡｌＮ）、窒化チタンタンタル（ＴｉＴａＮ）、酸化チタン（ＴｉＯ）、酸化タンタル（ＴａＯ）、および、炭化チタンアルミニウム（ＴｉＡｌＣ）のうちの１つまたは複数の量の優れた制御を提供し、電子デバイスの多電圧耐性を可能にする。
１つまたは複数の実施形態では、（例えば、窒化チタン（ＴｉＮ）またはチタンアルミニウム（ＴｉＡｌ）の）インサイチュのキャップ層は、堆積後の膜の酸化を制御するために用いられ得る。
１つまたは複数の実施形態では、（図示されない）ゲート金属または（図示されない）ゲートコンタクトのうちの１つまたは複数を含むゲートは、双極子領域２０８の露出された表面上に、オプションで形成または堆積され得る。ゲート金属は、当業者に知られている任意の材料であってよい。１つまたは複数の実施形態では、ゲート金属は、窒素（Ｎ）、銅（Ｃｕ）、コバルト（Ｃｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、ルテニウム（Ｒｕ）、銀（Ａｇ）、金（Ａｕ）、イリジウム（Ｉｒ）、アルミニウム（Ａｌ）、または、プラチナ（Ｐｔ）のうちの１つまたは複数を含む。１つまたは複数の特定の実施形態では、ゲート金属は、窒素（Ｎ）、コバルト（Ｃｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、ルテニウム（Ｒｕ）、銀（Ａｇ）、イリジウム（Ｉｒ）、アルミニウム（Ａｌ）、または、プラチナ（Ｐｔ）のうちの１つまたは複数から選択される１つの金属を含む。他の特定の実施形態では、ゲート金属２２６は、窒素（Ｎ）、コバルト（Ｃｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、または、ルテニウム（Ｒｕ）のうちの１つまたは複数から選択される１つの金属を含む。１つまたは複数の実施形態では、ゲートコンタクトは、当業者にとって既知の任意の適切な材料であってよい。１つまたは複数の実施形態では、ゲートコンタクトは、窒素（Ｎ）、銅（Ｃｕ）、コバルト（Ｃｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、ルテニウム（Ｒｕ）、銀（Ａｇ）、金（Ａｕ）、イリジウム（Ｉｒ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、または、プラチナ（Ｐｔ）のうちの１つまたは複数から選択される。
１つまたは複数の実施形態では、キャップ層は、双極子領域２０８に曝された表面上に堆積され得る。１つまたは複数の実施形態では、キャップ層は、窒化チタン（ＴｉＮ）またはチタンアルミニウム（ＴｉＡｌ）のうちの１つまたは複数を含むことができる。
１つまたは複数の実施形態は、ソースおよびソースコンタクトを有するソース領域（基板の上面上のソース領域）と、ドレインおよびドレインコンタクトを有するドレイン領域（基板の上面上のドレイン領域）と、ソースとドレインとの間に位置するチャネルと、チャネルの上面上の双極子領域とを含む電子デバイスを対象とする。双極子領域は、層間絶縁膜、高κ誘電材料、および、双極子層を含む。双極子層は、窒化チタンアルミニウム（ＴｉＡｌＮ）、窒化チタンタンタル（ＴｉＴａＮ）、酸化チタン（ＴｉＯ）、酸化タンタル（ＴａＯ）、および、炭化チタンアルミニウム（ＴｉＡｌＣ）のうちの１つまたは複数を含む。
本開示の更なる実施形態は、図４に示されるように、論理回路／記憶装置の形成のための処理ツール９００、および、記載されている複数の方法を対象とする。
クラスタツール９００は、複数の側を有する少なくとも１つの中央移送ステーション９２１、９３１を含む。ロボット９２５、９３５は、中央移送ステーション９２１、９３１内に配置され、ロボットブレードおよびウエハを複数の側の各々の方へ動かすように構成される。
クラスタツール９００は、（処理ステーションとも称され、中央移送ステーションに接続されている）複数の処理チャンバ９０２、９０４、９０６、９０８、９１０、９１２、９１４、９１６、および、９１８を含む。様々の処理チャンバは、隣接するプロセスステーションから隔離された別々の処理領域を提供する。処理チャンバは、予洗浄チャンバ、バッファチャンバ、移送スペース、ウエハオリエンタ／脱気チャンバ、クライオ冷却チャンバ、堆積チャンバ、アニーリングチャンバ、エッチングチャンバ、熱処理（ＲＴＰ）チャンバ、プラズマ酸化チャンバ、プラズマ窒化チャンバ、および、原子層堆積（ＡＬＤ）チャンバを含むが、これに限らず任意の適切なチャンバであり得る。プロセスチャンバおよび構成要素の特定の配列は、クラスタツールに応じて変化し得、本開示の技術範囲を制限することとしてとられるべきではない。
１つまたは複数の実施形態では、クラスタツール９００は酸化ケイ素（ＳｉＯ２）チャンバを含み、酸化ケイ素（ＳｉＯ２）を堆積させる。幾つかの実施形態の酸化ケイ素（ＳｉＯ２）堆積チャンバは、原子層堆積チャンバ、プラズマ原子層堆積チャンバ、または、空間的原子層堆積チャンバを含む。１つまたは複数の実施形態では、クラスタツール９００は、中央移送ステーションに接続している予洗浄チャンバを含む。
図４に示す実施形態では、ファクトリインタフェース９５０は、クラスタツール９００の正面に接続している。ファクトリインタフェース９５０は、ファクトリインタフェース９５０の正面９５１に、ローディングチャンバ９５４およびアンローディングチャンバ９５６を含む。ローディングチャンバ９５４が左側に示されており、アンローディングチャンバ９５６が右側に示されているが、当業者は、これが単に１つの可能な形状の例であるだけであることを理解するであろう。
ローディングチャンバ９５４およびアンローディングチャンバ９５６のサイズおよび形状は、例えば、クラスタツール９００で処理される基板により変化し得る。図示の実施形態では、ローディングチャンバ９５４およびアンローディングチャンバ９５６は、複数のウエハがカセットの中に配置された状態のまま、ウエハカセットを保持するようにサイズ設定される。
ロボット９５２は、ファクトリインタフェース９５０内にあって、ローディングチャンバ９５４とアンローディングチャンバ９５６との間で移動し得る。ロボット９５２は、ローディングチャンバ９５４内のカセットからファクトリインタフェース９５０を通ってロードロックチャンバ９６０へウエハを移すことができる。ロボット９５２はまた、ロードロックチャンバ９６２からファクトリインタフェース９５０を通ってアンローディングチャンバ９５６内のカセットへウエハを移すことができる。当業者に理解されるように、ファクトリインタフェース９５０は複数のロボット９５２を備え得る。例えば、ファクトリインタフェース９５０は、ローディングチャンバ９５４とロードロックチャンバ９６０との間でウエハを移す第１のロボットを備え、ロードロックチャンバ９６２とアンローディングチャンバ９５６との間でウエハを移す第２のロボットを備え得る。
図示されるクラスタツール９００は、第１のセクション９２０および第２のセクション９３０を有する。第１のセクション９２０は、ファクトリインタフェース９５０にロードロックチャンバ９６０、９６２経由で接続される。第１のセクション９２０は、中に配置される少なくとも１つのロボット９２５を有する第１のトランスファチャンバ９２１を含む。ロボット９２５は、ロボットウエハ搬送機構とも呼ばれる。第１のトランスファチャンバ９２１は、ロードロックチャンバ９６０、９６２、プロセスチャンバ９０２、９０４、９１６、９１８、および、バッファチャンバ９２２、９２４に対して中央に位置する。幾つかの実施形態のロボット９２５は、一度にそれぞれ独立に複数のウエハを移動できるマルチアームロボットである。１つまたは複数の実施形態では、第１のトランスファチャンバ９２１は複数のロボットウエハ搬送機構を含む。第１のトランスファチャンバ９２１のロボット９２５は、第１のトランスファチャンバ９２１の周りのチャンバの間でウエハを移動するように構成される。個々のウエハは、第１のロボット機構の末端にあるウエハ輸送ブレード上で搬送される。
第１のセクション９２０のウエハを処理した後に、ウエハは、通過チャンバを通して第２のセクション９３０に渡され得る。例えば、チャンバ９２２、９２４は、片方向または双方向の通過チャンバであり得る。通過チャンバ９２２、９２４は、例えば、第２のセクション９３０の処理の前にウエハを低温に冷却するために、あるいは、第１のセクション９２０に戻る前にウエハの冷却または後処理を可能にするために使用され得る。
システムコントローラ９９０は、第１のロボット９２５、第２のロボット９３５、第１の複数の処理チャンバ９０２、９０４、９１６、９１８、および、第２の複数の処理チャンバ９０６、９０８、９１０、９１２、９１４と連絡する。システムコントローラ９９０は、処理チャンバおよびロボットを制御し得る任意の適切な構成要素であり得る。例えば、システムコントローラ９９０は、中央演算処理ユニット、メモリ、適切な回路、および、記憶装置を含むコンピュータであり得る。
プロセスは、プロセッサによって実行されたとき、プロセスチャンバに本開示のプロセスを実行させるソフトウェアルーチンとして、一般に、システムコントローラ９９０のメモリに格納され得る。ソフトウェアルーチンはまた、プロセッサによって制御されるハードウェアから遠隔に位置する（図示しない）第２のプロセッサによって格納および／または実行され得る。本開示の方法の一部もしくは全部はハードウェアにおいて実行されることもできる。このように、プロセスは、ソフトウェアに実装され得、コンピューターシステムを用いて、例えば、特定用途向け集積回路または他のタイプのハードウェア実装としてのハードウェアにおいて実行され得、あるいは、ソフトウェアおよびハードウェアの組合せにおいて実行され得る。ソフトウェアルーチンは、プロセッサによって実行されたとき、汎用コンピュータを、プロセスが実行されるようなチャンバ動作を制御する特定目的のコンピュータ（コントローラ）に変える。
１つまたは複数の実施形態では、処理ツール９００は、ウエハを移動するように構成される少なくとも１つのロボット９２５、９３５を含む中央移送ステーション９２１、９３１と、中央移送ステーションに接続された、急速加熱処理（ＲＴＰ）ステーション、デカップルドプラズマ酸化（ＤＰＯ）またはデカップルドプラズマ窒化（ＤＰＮ）ステーションのうちの１つまたは複数と、中央移送ステーションに接続された原子層堆積（ＡＬＤ）ステーションと、中央移送ステーションに接続されたオプションの予洗浄ステーションと、中央移送ステーション、ＲＴＰステーション、ＤＰＯステーション、ＤＰＮステーション、ＡＬＤステーション、または、オプションの予洗浄ステーションのうちの１つまたは複数に接続された少なくとも１つのコントローラとを含む。１つまたは複数の実施形態では、少なくとも１つのコントローラは、以下から選択される少なくとも１つの構成を有する。ロボットを用いてステーションの間でウエハを移動する構成、急速熱プロセスを実行する構成、デカップルドプラズマプロセスを実行する構成、ＲＴＰステーションまたはＤＰＯステーションに入る酸化ガスの流れを制御する構成、ＲＴＰステーションまたはＤＰＮステーションに入る窒化ガスの流れを制御する構成、原子層堆積によって酸化ケイ素膜を堆積させる構成、および、ウエハを予洗浄する構成。
図面にて示されるように１つの要素または特徴の他の要素または特徴に対する関係を述べるための説明の容易さのために、（例えば、「の下に」、「の下で」 、「より下で」 、「の上に」、「より上で」 等のような）空間的に相対的な用語が 本明細書において用いられ得る。空間的に相対的な用語が、図面において示される向きに加えて、使用または動作におけるデバイスの様々の向きを含むことを意図することは理解されるであろう。例えば、図面中のデバイスの向きが逆転されると、他の要素または特徴「の下で」または「の下に」として記載された要素は、他の要素または特徴の「の上に」へと向けられるであろう。したがって、「の下に」という典型的な用語は、上下の両方の方向を含むことができる。デバイスは別の向き（９０度を回転させた向き、または、他の向き）にも向けられ得るが、本明細書において用いられる空間的に相対的な記述はそれに応じて解釈される。
「１つの」および「ある」および「前記」という用語の使用、ならびに、本明細書において述べられる材料および方法を記載する文脈（特に以下の請求項の文脈）における同様の言及は、本明細書において別途示されるか、または、前後関係によって明らかに否定されない限り、単数および複数の両方をカバーするものと解釈されるべきである。本明細書における値の範囲の記載は、本明細書において別途示されない限り、その範囲内の別々の値の各々に個別に言及するための簡略化された方法として提供するべく意図されただけであり、別々の値の各々は、あたかもそれが本明細書において個々に言及されたかのように、本明細書に組み込まれる。本明細書において別途示されるか、または、前後関係によって明らかに否定されない限り、本明細書に記載されている全ての方法は、任意の適切な順序においても実行され得る。本明細書において提示される、あらゆる、そして、全ての例、または、例示的な語句（例えば、「のような」）は、単に材料および方法をより明確にすることのみを意図し、別途請求項に記載されない限り、技術範囲に対する限定を述べるものではない。本明細書における如何なる語句も、請求項に記載されない要素が、開示された材料および方法の実行にとって本質的であると示していると解釈されるべきではない。
本明細書の全体にわたる、「１つの実施形態」、「特定の実施形態」、「１つまたは複数の実施形態」、または、「実施形態」との言及は、その実施形態に関連して記載されている特定の特徴、構成、材料、または、特性が、本開示の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書の全体にわたり様々の箇所における、「１つまたは複数の実施形態において」、「特定の実施形態において」、「１つの実施形態において」、または「実施形態において」のような語句の出現が、必ずしも、本開示の同じ実施形態に関連しているというわけではない。１つまたは複数の実施形態では、特定の特徴、構成、材料、または、特性は、任意の適切な方法で組み合わされる。
本開示は本明細書において具体的な実施形態を参照して記述されているが、これらの実施形態が単に本開示の原理および用途を例示するだけであることは理解されるべきである。本開示の趣旨および技術範囲から逸脱することなく、本開示の方法と装置に対して様々の修正および変更がなされ得ることは当業者にとって明らかであろう。したがって、本開示は、添付の請求の範囲およびそれらの均等物の範囲内である修正および変更を含むことが意図されている。

Claims (17)

  1. ソース領域、ドレイン領域、および、前記ソース領域と前記ドレイン領域とを隔てるチャネルと、
    層間絶縁膜、高κ誘電材料、および、双極子層を含む、前記チャネルの上面上の双極子領域と、
    窒化チタンまたはチタンアルミニウムのうちの１つまたは複数を含む、前記双極子領域上のキャップ層と
    を含む電子デバイス。
  2. 前記チャネルはｐ型材料を含み、前記双極子層は、窒化チタンアルミニウム（ＴｉＡｌＮ）、窒化チタンタンタル（ＴｉＴａＮ）、酸化チタン（ＴｉＯ）、酸化タンタル（ＴａＯ）、および、炭化チタンアルミニウム（ＴｉＡｌＣ）のうちの１つまたは複数を含む、請求項１に記載の電子デバイス。
  3. 前記双極子領域上にゲートを更に含む、請求項１に記載の電子デバイス。
  4. 前記ソース領域および前記ドレイン領域は、銅（Ｃｕ）、コバルト（Ｃｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、ルテニウム（Ｒｕ）、銀（Ａｇ）、金（Ａｕ）、イリジウム（Ｉｒ）、プラチナ（Ｐｔ）、リン（Ｐ）、ゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、または、ジルコニウム（Ｚｒ）のうちの１つまたは複数をそれぞれに含む、請求項１に記載の電子デバイス。
  5. 前記層間絶縁膜が低κ誘電体を含む、請求項１に記載の電子デバイス。
  6. 前記低κ誘電体は、シリコン、酸化ケイ素、ドーピングされたシリコン、ドーピングされた酸化ケイ素、または、スピンオン誘電体のうちの１つまたは複数から選択される、請求項５に記載の電子デバイス。
  7. 前記高κ誘電材料は、酸化ハフニウム、または、ランタン（Ｌａ）をドーピングした高κ誘電体のうちの１つまたは複数を含む、請求項１に記載の電子デバイス。
  8. 前記双極子層が約５０オングストローム未満の厚さを有する、請求項１に記載の電子デバイス。
  9. 基板上のソースとドレインとの間に位置するチャネルの上面上に層間絶縁膜を堆積させることと、
    前記層間絶縁膜上に高κ誘電材料を堆積させることと、
    約２００℃～約５００℃の範囲の温度で窒化チタン（ＴｉＮ）および双極子前駆物質を交互に繰り返すサイクルからなる原子層堆積を含む、前記高κ誘電材料上に双極子層を堆積させることと
    を含む、電子デバイスを製造する方法。
  10. 前記双極子層は、窒化チタンアルミニウム（ＴｉＡｌＮ）、窒化チタンタンタル（ＴｉＴａＮ）、酸化チタン（ＴｉＯ）、酸化タンタル（ＴａＯ）、および、炭化チタンアルミニウム（ＴｉＡｌＣ）のうちの１つまたは複数を含む、請求項９に記載の方法。
  11. 前記双極子前駆物質は、ハロゲン化チタン、トリエチルアルミニウム、ハロゲン化タンタル、タンタル金属有機前駆物質、チタン金属有機前駆物質、窒化アルミニウム（ＡｌＮ）、または、窒化タンタル（ＴａＮ）のうちの１つまたは複数を含む、請求項９に記載の方法。
  12. 窒化チタンまたはチタンアルミニウムのうちの１つまたは複数を含むキャップ層のインサイチュでの堆積を更に含む、請求項１１に記載の方法。
  13. 前記双極子層は、約５０オングストローム未満の厚さを有する、請求項９に記載の方法。
  14. 処理チャンバのコントローラによって実行されたとき、
    基板上のソースとドレインとの間に位置するチャネルの上面上に層間絶縁膜を堆積させることと、
    前記層間絶縁膜上に高κ誘電材料を堆積させることと、
    約２００℃～約５００℃の範囲の温度で窒化チタン（ＴｉＮ）および双極子前駆物質を交互に繰り返すサイクルからなる原子層堆積によって、前記高κ誘電材料上に双極子層を堆積させることと
    の動作を前記処理チャンバに実行させる命令を含む、非一時的なコンピュータ可読媒体。
  15. 前記双極子層は、窒化チタンアルミニウム（ＴｉＡｌＮ）、窒化チタンタンタル（ＴｉＴａＮ）、および、酸化チタン（ＴｉＯ）のうちの１つまたは複数を含む、請求項１４に記載の非一時的なコンピュータ可読媒体。
  16. 前記双極子前駆物質は、ハロゲン化チタン、トリエチルアルミニウム、ハロゲン化タンタル、タンタル金属有機前駆物質、チタン金属有機前駆物質、窒化アルミニウム（ＡｌＮ）、または、窒化タンタル（ＴａＮ）のうちの１つまたは複数を含む、請求項１４に記載の非一時的なコンピュータ可読媒体。
  17. 前記双極子層は、約５０オングストローム未満の厚さを有する、請求項１４に記載の非一時的なコンピュータ可読媒体。
JP2022518911A 2019-09-29 2020-09-29 Ｐ－ｆｅｔのためのｐ型双極子 Active JP7514917B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024064093A JP2024102089A (ja) 2019-09-29 2024-04-11 Ｐ－ｆｅｔのためのｐ型双極子

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201962907668P 2019-09-29 2019-09-29
US62/907,668 2019-09-29
US202063027522P 2020-05-20 2020-05-20
US63/027,522 2020-05-20
US17/034,116 2020-09-28
US17/034,116 US11289579B2 (en) 2019-09-29 2020-09-28 P-type dipole for p-FET
PCT/US2020/053182 WO2021062416A1 (en) 2019-09-29 2020-09-29 P-type dipole for p-fet

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024064093A Division JP2024102089A (ja) 2019-09-29 2024-04-11 Ｐ－ｆｅｔのためのｐ型双極子

Publications (2)

Publication Number Publication Date
JP2022549466A true JP2022549466A (ja) 2022-11-25
JP7514917B2 JP7514917B2 (ja) 2024-07-11

Family

ID=75162189

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022518911A Active JP7514917B2 (ja) 2019-09-29 2020-09-29 Ｐ－ｆｅｔのためのｐ型双極子
JP2024064093A Pending JP2024102089A (ja) 2019-09-29 2024-04-11 Ｐ－ｆｅｔのためのｐ型双極子

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024064093A Pending JP2024102089A (ja) 2019-09-29 2024-04-11 Ｐ－ｆｅｔのためのｐ型双極子

Country Status (5)

Country Link
US (3) US11289579B2 (ja)
JP (2) JP7514917B2 (ja)
KR (1) KR20220069104A (ja)
TW (1) TW202121539A (ja)
WO (1) WO2021062416A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289579B2 (en) 2019-09-29 2022-03-29 Applied Materials, Inc. P-type dipole for p-FET
KR20220023426A (ko) * 2020-08-21 2022-03-02 삼성전자주식회사 반도체 장치
TW202301484A (zh) * 2021-05-28 2023-01-01 美商應用材料股份有限公司 基於非晶矽的清除及密封等效氧化物厚度
US20230260791A1 (en) * 2022-02-17 2023-08-17 Applied Materials, Inc. Integrated dipole region for transistor
US20230402291A1 (en) * 2022-05-17 2023-12-14 Applied Materials, Inc. Methods for patterning substrates to adjust voltage properties
US20230377879A1 (en) * 2022-05-18 2023-11-23 Applied Materials, Inc. Barrier layer for preventing aluminum diffusion
US20240063064A1 (en) * 2022-08-19 2024-02-22 Applied Materials, Inc. Integrated dipole region for transistor
US20240222195A1 (en) * 2022-12-30 2024-07-04 Applied Materials, Inc. Dipole formation processes

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228395A (ja) * 2010-04-16 2011-11-10 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2014510397A (ja) * 2011-02-04 2014-04-24 アプライド マテリアルズ インコーポレイテッド インシトゥ水酸化システム
JP2014143252A (ja) * 2013-01-22 2014-08-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理装置およびプログラム
JP2014167968A (ja) * 2013-02-28 2014-09-11 Hitachi Kokusai Electric Inc 半導体装置の製造方法、プログラムおよび基板処理装置
US20190148237A1 (en) * 2017-11-16 2019-05-16 Samsung Electronics Co., Ltd. Method of forming multi-threshold voltage devices using dipole-high dielectric constant combinations and devices so formed

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158702A1 (en) 2005-12-30 2007-07-12 Doczy Mark L Transistor including flatband voltage control through interface dipole engineering
US20090152636A1 (en) 2007-12-12 2009-06-18 International Business Machines Corporation High-k/metal gate stack using capping layer methods, ic and related transistors
CN103855016A (zh) 2012-11-30 2014-06-11 中国科学院微电子研究所 半导体器件的制造方法
KR101986144B1 (ko) 2012-12-28 2019-06-05 에스케이하이닉스 주식회사 고유전층과 금속게이트를 갖는 반도체장치 및 그 제조 방법
US20150325447A1 (en) 2013-01-18 2015-11-12 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
TWI633669B (zh) * 2014-12-26 2018-08-21 聯華電子股份有限公司 半導體元件及其製程
KR102290685B1 (ko) * 2015-06-04 2021-08-17 삼성전자주식회사 반도체 장치
US10431583B2 (en) * 2016-02-11 2019-10-01 Samsung Electronics Co., Ltd. Semiconductor device including transistors with adjusted threshold voltages
US10269917B2 (en) * 2016-10-19 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a FinFET with work function tuning layers having stair-step increment sidewalls
US10529815B2 (en) * 2017-10-31 2020-01-07 International Business Machines Corporation Conformal replacement gate electrode for short channel devices
US11107897B2 (en) * 2017-11-09 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming semiconductor devices and FinFET devices having shielding layers
JP6877319B2 (ja) * 2017-11-15 2021-05-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10665685B2 (en) * 2017-11-30 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof
US11183429B2 (en) * 2019-03-25 2021-11-23 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device including forming a gate insulating material layer on a protection layer and removing the gate insulation material layer and the protection layer on the first region
KR20200116646A (ko) * 2019-04-02 2020-10-13 삼성전자주식회사 표준 셀을 포함하는 집적 회로 및 반도체 장치
US11132177B2 (en) * 2019-05-14 2021-09-28 International Business Machines Corporation CMOS-compatible high-speed and low-power random number generator
KR20200133630A (ko) * 2019-05-20 2020-11-30 삼성전자주식회사 집적회로 소자 및 그 제조 방법
DE102020112695A1 (de) * 2019-05-31 2020-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Optimiertes näheprofil für verspanntes source/drain-merkmal und verfahren zu dessen herstellung
US10930707B2 (en) * 2019-07-02 2021-02-23 Micron Technology, Inc. Memory device with a split pillar architecture
US11264289B2 (en) * 2019-07-11 2022-03-01 Tokyo Electron Limited Method for threshold voltage tuning through selective deposition of high-K metal gate (HKMG) film stacks
KR20210009000A (ko) * 2019-07-16 2021-01-26 삼성전자주식회사 반도체 장치
US11417841B2 (en) * 2019-08-13 2022-08-16 Micron Technology, Inc. Techniques for forming self-aligned memory structures
US11282748B2 (en) * 2019-09-26 2022-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same
US11322409B2 (en) * 2019-09-26 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate devices and method of fabricating the same
US11289579B2 (en) * 2019-09-29 2022-03-29 Applied Materials, Inc. P-type dipole for p-FET
US11610822B2 (en) * 2020-01-31 2023-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structures for tuning threshold voltage
DE102020131140A1 (de) * 2020-08-10 2022-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Gateisolierungsstruktur

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228395A (ja) * 2010-04-16 2011-11-10 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2014510397A (ja) * 2011-02-04 2014-04-24 アプライド マテリアルズ インコーポレイテッド インシトゥ水酸化システム
JP2014143252A (ja) * 2013-01-22 2014-08-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理装置およびプログラム
JP2014167968A (ja) * 2013-02-28 2014-09-11 Hitachi Kokusai Electric Inc 半導体装置の製造方法、プログラムおよび基板処理装置
US20190148237A1 (en) * 2017-11-16 2019-05-16 Samsung Electronics Co., Ltd. Method of forming multi-threshold voltage devices using dipole-high dielectric constant combinations and devices so formed

Also Published As

Publication number Publication date
TW202121539A (zh) 2021-06-01
US20210098581A1 (en) 2021-04-01
KR20220069104A (ko) 2022-05-26
US20220165854A1 (en) 2022-05-26
JP7514917B2 (ja) 2024-07-11
WO2021062416A1 (en) 2021-04-01
US20230253466A1 (en) 2023-08-10
US11658218B2 (en) 2023-05-23
JP2024102089A (ja) 2024-07-30
US11996455B2 (en) 2024-05-28
US11289579B2 (en) 2022-03-29

Similar Documents

Publication Publication Date Title
JP7514917B2 (ja) Ｐ－ｆｅｔのためのｐ型双極子
KR102689033B1 (ko) 트랜지스터를 위한 통합된 쌍극자 흐름
US20190207035A1 (en) Negative Capacitance Field Effect Transistor
JP5754715B2 (ja) ゲート電極構造及び製造方法
TWI846875B (zh) 電晶體的積體偶極流
US20240063064A1 (en) Integrated dipole region for transistor
US20240266414A1 (en) Multi-vt integration scheme for semiconductor devices
US20240087899A1 (en) Radical treatment for metal gate stack
US20230377879A1 (en) Barrier layer for preventing aluminum diffusion
US20230260791A1 (en) Integrated dipole region for transistor
US20240222195A1 (en) Dipole formation processes
US20230307506A1 (en) Low temperature n-type contact epi formation
TW202429549A (zh) 金屬閘極堆疊的自由基處理
TW202427556A (zh) 電晶體的積體偶極區

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240411

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240701

R150 Certificate of patent or registration of utility model

Ref document number: 7514917

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150