JP2022548849A - カプセル化トポグラフィ支援自己整合型ｍｒａｍトップ・コンタクト - Google Patents
カプセル化トポグラフィ支援自己整合型ｍｒａｍトップ・コンタクト Download PDFInfo
- Publication number
- JP2022548849A JP2022548849A JP2022515984A JP2022515984A JP2022548849A JP 2022548849 A JP2022548849 A JP 2022548849A JP 2022515984 A JP2022515984 A JP 2022515984A JP 2022515984 A JP2022515984 A JP 2022515984A JP 2022548849 A JP2022548849 A JP 2022548849A
- Authority
- JP
- Japan
- Prior art keywords
- mtj
- layer
- trench
- encapsulation layer
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012876 topography Methods 0.000 title claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 102
- 239000002184 metal Substances 0.000 claims abstract description 102
- 238000005538 encapsulation Methods 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 34
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 230000004888 barrier function Effects 0.000 claims description 44
- 239000000463 material Substances 0.000 claims description 21
- 239000010949 copper Substances 0.000 claims description 18
- 239000010936 titanium Substances 0.000 claims description 15
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 14
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 97
- 230000008569 process Effects 0.000 description 11
- 150000002739 metals Chemical class 0.000 description 8
- 230000005415 magnetization Effects 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 208000029523 Interstitial Lung disease Diseases 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910000531 Co alloy Inorganic materials 0.000 description 2
- 229910000640 Fe alloy Inorganic materials 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 244000208734 Pisonia aculeata Species 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
- H01F10/3259—Spin-exchange-coupled multilayers comprising at least a nanooxide layer [NOL], e.g. with a NOL spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
- H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
- H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Nanotechnology (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Physics & Mathematics (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
ＭＲＡＭデバイスを形成するための方法は、第１の誘電体に埋め込まれたインターコネクト上にＭＴＪを形成することと、ＭＴＪを覆ってカプセル化層を堆積することと、第２の誘電体にＭＴＪを埋め込むことと、トレンチ底部のところにトポグラフィを作り出すＭＴＪの最上部を覆うカプセル化層を露出させるＭＴＪを覆う第２の誘電体にトレンチをパターニングすることと、トポグラフィを覆ってトレンチ内に金属配線を形成することと、カプセル化層の露出したピークによって区切られたセグメントへと金属配線を分断する、金属配線をリセスすることと、ＭＴＪの最上部のところにリセスを形成するためにカプセル化層の露出したピークをリセスすることと、リセス内に自己整合型コンタクトを形成することとを含む。ＭＲＡＭデバイスもまた提供される。
Description
本発明は、磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイスに関し、とりわけ、ＭＲＡＭデバイスにおいて自己整合型トップ・コンタクトを形成するためのカプセル化トポグラフィ支援技術に関する。
磁気ランダム・アクセス・メモリ（ＭＲＡＭ）は、磁気トンネル接合（ＭＴＪ）と呼ばれる磁気記憶素子にデータを記憶するタイプの不揮発性メモリである。各々のＭＴＪは、トンネル・バリアによって少なくとも１つの「固定」磁性層とは仕切られた少なくとも１つの「自由」磁性層を含む。ＭＴＪの抵抗は、自由層対固定層の磁化の向きに依存して変化する。自由層の磁化は、デバイスにデータを書き込むために（固定層に対して）切り替え可能である。
ＭＲＡＭデバイスの製造中に、トップ・コンタクトがＭＴＪにアクセスするために形成される。先端技術ノードにおけるトップ・コンタクトの形成は、しかしながら、いくつかの注目すべき製造の難題を提示することがある。例えば、金属配線プル・バック（また、配線端ショートニング（line end shortening）とも呼ばれる）は、配線の端部のところでのミスアライメントという望ましくない結果になり得る。配線プル・バック／端部ショートニングの一般的な考察に関して、例えば、Stewartらの「Mechanistic Understanding of Line End Shortening」、Proceedings SPIE 4345、Advances in Resist Technology and Processing XVIII（２００１年８月）（９ページ）を参照のこと。いくつかの事例では、配線プル・バックは、ＭＴＪが上方の金属配線とコンタクトを作らないという結果になり得る。それはそうとして、従来のプロセスは、プル・バックに起因する何らかのミスアライメントを避けるために金属配線の端部の余りにも近くにコンタクトを置くことを避けている。そうすることが、しかしながら、設計に厳しい制限を強いている。
これゆえ、配線プル・バックへの依存を排除するコンタクト形成のための技術が、望ましいはずである。
本発明は、磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイスにおいて自己整合型トップ・コンタクトを形成するためのカプセル化トポグラフィ支援技術を提供する。発明の１つの態様では、ＭＲＡＭデバイスを形成するための方法が提供される。方法は、第１の誘電体に埋め込まれたインターコネクト上に磁気トンネル接合（ＭＴＪ）を形成することと、ＭＴＪを覆ってカプセル化層を堆積することと、第２の誘電体にＭＴＪを埋め込むことと、トレンチの底部のところにトポグラフィを作り出すＭＴＪの最上部を覆うカプセル化層を露出させるＭＴＪを覆う第２の誘電体にトレンチをパターニングすることと、トレンチの底部のところのトポグラフィを覆ってトレンチ内に金属配線を形成することと、カプセル化層まで金属配線をリセスしてカプセル化層を露出させることであって、リセスすることがＭＴＪを覆うカプセル化層の露出したピークによって区切られたセグメントへと金属配線を分断する、リセスして露出させることと、金属配線のセグメント同士の間のＭＴＪの最上部のところにリセスを形成するためにカプセル化層の露出したピークをリセスすることと、ＭＴＪの最上部に自己整合したリセス内にコンタクトを形成することとを含む。
発明のもう１つの態様では、ＭＲＡＭデバイスが提供される。ＭＲＡＭデバイスは、第１の誘電体に埋め込まれたインターコネクト上に配置されたＭＴＪと、ＭＴＪを覆って配置されたカプセル化層と、ＭＴＪを囲む第２の誘電体と、金属配線のセグメント同士の間のＭＴＪの最上部のところのカプセル化層内のリセスであって、金属配線のセグメントがバリア層によって第２の誘電体とは仕切られる、リセスと、ＭＴＪの最上部に自己整合されるリセス内に形成されたコンタクトであって、コンタクトがＭＴＪと直接接触し、コンタクトがバリア層を介して金属配線のセグメントに接続される、コンタクトとを含む。
本発明のより完全な理解、ならびに本発明のさらなる特徴および利点が、下記の詳細な説明および図面の参照によって得られるだろう。
上に強調したように、先端技術ノードでは、配線端プル・バックおよびオーバーレイは、結果として上の金属配線とコンタクトを作らない磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイスの磁気トンネル接合（ＭＴＪ）になることがある。有利には、本明細書において提供するものは、上の配線のプル・バックおよびオーバーレイへの依存を排除する自己整合型配線端コンタクトを形成し、これによりＭＴＪの最上部と上に重なる金属レベルとの間のメタライゼーション・コンタクトを実現するための技術である。
下記に詳細に説明されるように、ＭＴＪは、絶縁体中にカプセル化される。それらのカプセル化されたＭＴＪのトポグラフィは、次いで、ＭＴＪと金属配線との間の直接の相互作用を必要とせずに、コンタクトをＭＴＪの最上部と自己整合させるように活用される。
ＭＲＡＭデバイスを形成するための例示的な方法が、図１～図７を参照してここで説明される。図１に示したように、インターコネクト１０６が、誘電体１０２に形成される。例示的な実施形態によれば、インターコネクト１０６は、金属配線、導電性ビア、またはこれらの組み合わせを含む。とりわけ、インターコネクト１０６は、設計では金属レベルＭＸを表し、そして下地基板１０１上に形成されたトランジスタ、レジスタ、キャパシタ、等などの他のデバイス素子（図示せず）が、誘電体１０２の下に既に存在していてもよい。
例示的な実施形態によれば、基板１０１は、バルク・シリコン（Ｓｉ）、バルク・ゲルマニウム（Ｇｅ）、バルク・シリコン・ゲルマニウム（ＳｉＧｅ）またはバルクＩＩＩ－Ｖ族半導体ウェハあるいはこれらの組み合わせなどのバルク半導体ウェハである。代替で、基板１０１は、シリコン・オン・インシュレータ（ＳＯＩ）ウェハであってもよい。ＳＯＩウェハは、埋め込み絶縁体によって下地基板とは仕切られたＳＯＩ層を含む。埋め込み絶縁体が酸化膜であるときには、埋め込み酸化膜またはＢＯＸとも本明細書では呼ばれる。ＳＯＩ層は、Ｓｉ、Ｇｅ、ＳｉＧｅ、またはＩＩＩ－Ｖ族半導体あるいはこれらの組み合わせなどの任意の適切な半導体を含むことができる。
適切な誘電体１０２は、シリコン酸化物（ＳｉＯｘ）や有機ケイ酸塩ガラス（ＳｉＣＯＨ）またはその組み合わせなどの酸化物材料、または例えば、２．７未満の誘電率を有する超ロー－ｋ層間絶縁膜（ＵＬＫ－ＩＬＤ）材料あるいはその両方を含むが、これらに限定されない。比較すると、二酸化シリコン（ＳｉＯ２）は、３．９の誘電率ｋ値を有する。適した超ロー－ｋ誘電体材料は、多孔質有機ケイ酸塩ガラス（ｐＳｉＣＯＨ）を含むが、これに限定されない。
標準メタライゼーション技術が、誘電体１０２に埋め込まれたインターコネクト１０６を形成するために使用される。例えば、ビアまたは（金属配線用の）トレンチあるいはその両方などのフィーチャが、誘電体１０２に最初にパターニングされる。フィーチャは、次いでインターコネクト１０６を形成するために１つまたは複数の金属で埋められる。適した金属は、銅（Ｃｕ）またはコバルト（Ｃｏ）あるいはその両方を含むが、これらに限定されない。フィーチャ内に金属を配置する前に、コンフォーマル・バリア層１０４が、フィーチャの中へと堆積され、ライニングする。図１参照。単に例として、適したバリア材料は、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）または窒化タンタル（ＴａＮ）あるいはこれらの組み合わせを含むが、これらに限定されない。バリア層１０４は、誘電体１０２からインターコネクト１０６を仕切る。金属がＣｕであるときには、実施形態はまた、本明細書では薄い（例えば、約１ナノメートル（ｎｍ）から約３ｎｍまでの）Ｃｕシード層（図示せず）が、例えば、蒸着、スパッタリング、等を使用してバリア層１０４の上へと堆積される場合も考える。Ｃｕは、次いでインターコネクト１０６を形成するためにシード層上へとメッキされる。
化学機械研磨（ＣＭＰ）などの平坦化プロセスが、あるとすれば、金属埋め込みからの過負荷を取り除くために使用される。結果として、インターコネクト１０６は、誘電体１０２の上面と同一平面である。図１参照。キャッピング層１０８が、次いでインターコネクト１０６上に形成される。キャッピング層１０８用に適した材料は、ルテニウム（Ｒｕ）、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮまたはタングステン（Ｗ）あるいはこれらの組み合わせを含むが、これらに限定されない。
ＭＴＪ２０２が、次いで（キャッピング層１０８の上方で）インターコネクト１０６上に形成される。図２参照。各々のＭＴＪ２０２は、一般にトンネル・バリアによって仕切られた磁性金属層の積層体を含む。積層体の個々の構成は、目先の用途に依存して変わり得る。例示的な実施形態によれば、ＭＴＪ２０２の層は、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）または物理気相堆積（ＰＶＤ）などのプロセスを使用して誘電体１０２およびインターコネクト１０６の上に積層体として順次堆積される。層の積層体は、次いでインターコネクト１０６上に配置される図２に示した個別の（例えば、柱形状の）ＭＴＪ２０２へとパターニングされる。
ＭＴＪ積層体の個々の組成および構成は、目先の用途に依存して変わり得る。例えば、単に例として、磁性金属層用に適した材料は、コバルト（Ｃｏ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、Ｃｏ合金、Ｆｅ合金、またはＮｉ合金あるいはこれらの組み合わせを含むが、これらに限定されない。トンネル・バリア用に適した材料は、アルミニウム（Ａｌ）酸化物またはマグネシウム（Ｍｇ）酸化物あるいはその両方を含むが、これらに限定されない。例示的な実施形態によれば、トンネル・バリアは、約１ナノメートル（ｎｍ）から約３ｎｍまでおよびこれらの間の範囲の厚さを有する。例示的なＭＴＪ素子が、下記に、図１３の説明とあわせて説明される。
１つの例示的な実施形態では、トンネル・バリアの一方の側の磁性金属層の磁化の向きが固定され、一方でトンネル・バリアの他方の側の磁性金属層の磁化の向きは自由であり、そしてトンネル・バリアをトンネルして通る印加電流により切り替えることができる。データは、固定磁性金属層の磁化に対する自由磁性金属層の磁化の向きに基づいてＭＴＪ２０２に記憶される。ＭＴＪ２０２の抵抗状態は、固定層および自由層の磁化の相対的な向きに基づいて変化する。
コンフォーマル・カプセル化層２０４が、ＭＴＪ２０２（およびＭＴＪ２０２同士の間の誘電体１０２／金属配線１０６の一部分）を覆って堆積される。図２参照。カプセル化層２０４用に適した材料は、シリコン窒化物（ＳｉＮ）などの電気的絶縁体を含むが、これに限定されない。カプセル化層２０４を、ＡＬＤ、ＣＶＤまたはＰＶＤなどのプロセスを使用して堆積することができる。例示的な実施形態によれば、カプセル化層２０４は、約５ｎｍから約１５ｎｍまで、およびこれらの間の範囲の厚さを有する。カプセル化層２０４用に選択される材料は、次にＭＴＪ２０２を覆って堆積される層間絶縁膜（ＩＬＤ）２０６充填材に対するエッチング選択性を備えるはずである。そのほうが、カプセル化されたＭＴＪのトポグラフィを、ＭＴＪの最上部との自己整合コンタクトに対して使用できる（下記参照）。
すなわち、ＭＴＪ２０２は、次にＩＬＤ２０６に埋め込まれる。「第１の誘電体」および「第２の誘電体」という用語を、本明細書では誘電体１０２およびＩＬＤ２０６を呼ぶときに使用することがある。適したＩＬＤ２０６は、ＳｉＯｘもしくはＳｉＣＯＨあるいはその両方などの酸化物材料またはｐＳｉＣＯＨなどのＵＬＫ－ＩＬＤ材料あるいはこれらの組み合わせを含むが、これらに限定されず、その各々を、カプセル化層２０４（例えば、ＳｉＮ）に対して選択的にエッチングできる。ＩＬＤ２０６を、ＡＬＤ、ＣＶＤ、ＰＶＤなどのプロセス、スピン・コーティングなどのキャスティング・プロセス、等を使用してＭＴＪ２０２を覆って／囲んで堆積できる。トレンチ３０２が次いで、ＭＴＪ２０２の上方でＩＬＤ２０６内にパターニングされ、トレンチ３０２内部に（カプセル化された）ＭＴＪ２０２を露出させ、これがトレンチ３０２の底部のところにトポグラフィを作り出す。図３参照。具体的に、図３に示したように、パターニングされたときのトレンチ３０２は、トレンチ３０２の底部がＭＴＪ２０２を覆うカプセル化層２０４の下方にある状態でＩＬＤ２０６の途中まで延びる。標準的なリソグラフィおよびエッチング技術を、例えば、トレンチ・エッチのための反応性イオン・エッチング（ＲＩＥ）などの方向性（すなわち、異方性）エッチング・プロセスを使用してトレンチ３０２をパターニングするために利用できる。単に例として、ＩＬＤ２０６が酸化物材料（上記参照）であるときには、酸化物選択性ＲＩＥを、（例えば、窒化物）カプセル化層２０４に対して選択的にＩＬＤ２０６内にトレンチ３０２をパターニングするために使用できる。トレンチ３０２の底部のところのトポグラフィは、ＭＴＪ２０２を覆うカプセル化層２０４により形成された「ピーク」およびトレンチ３０２の底部により形成された「谷」を含む。
トレンチ３０２は、次いで、ＭＴＪ２０２の上方に金属配線４０４を形成するために１つまたは複数の金属で埋められる。図４参照。インターコネクト１０６が金属配線を含む場合には、「第１の」および「第２の」という用語は、本明細書ではそれぞれ、インターコネクト１０６／金属配線および金属配線４０４を呼ぶときに使用されることがある。適した金属は、ＣｕまたはＣｏあるいはその両方を含むが、これらに限定されない。金属埋め込みに先立って、コンフォーマル・バリア層４０２が、トレンチ３０２の中へと堆積され、ライニングする。金属配線４０４は、バリア層４０２が金属配線４０４をＩＬＤ２０６とは仕切るようにバリア層４０２上に形成される。上に規定したように、適したバリア材料は、Ｔｉ、ＴｉＮ、ＴａまたはＴａＮあるいはこれらの組み合わせを含むが、これらに限定されない。例示的な実施形態によれば、金属配線４０４はＣｕであり、そして薄い（例えば、約１ｎｍから約３ｎｍまでの）Ｃｕシード層（図示せず）が、例えば、蒸着、スパッタリング、等を使用してバリア層４０２の上へと最初に堆積される。Ｃｕが、次いで金属配線４０４を形成するためにシード層上へとメッキされる。
とりわけ、金属配線４０４は、トレンチ３０２の底部のところに（カプセル化された）ＭＴＪ２０２により作り出されたトポグラフィを覆ってここで形成される。有利なことに、このトポグラフィは、ＭＴＪ２０２の最上部のところのカプセル化層２０４が金属配線４０４に沿って選択的に露出されることを可能にする。すなわち、図５に示したように、ＣＭＰなどのポリッシング・プロセスが、カプセル化層２０４まで金属配線４０４／ＩＬＤ２０６をリセスするために使用される。このポリッシングの結果として、金属配線４０４は、ＭＴＪ２０２の最上部のところに（ここで露出した）カプセル化層２０４のピークにより区切られたセグメント４０４ａ、４０４ｂ、等へとここで分断される。
選択エッチングが、次いで、ＭＴＪ２０２の最上部のところにリセスを形成するカプセル化層２０４の露出したピークをリセスするために実行される。図６参照。図６に示したように、このカプセル化層２０４をリセスすることは、金属配線セグメント４０４ａ、４０４ｂ、等同士の間のＭＴＪ２０２の最上部を露出させる。図６参照。単に例として、窒化物選択性ＲＩＥまたはウェット・エッチ薬品を、（例えば、ＳｉＮ）カプセル化層２０４を選択的にエッチングするために使用できる。この選択性リセス・エッチング・プロセスを用いて、リセスされたカプセル化層２０４を覆って形成されるコンタクト（下記参照）が、ＭＴＪ２０２の最上部に自己整合される。
電気的伝導性材料が、次いで、リセスの中へとＭＴＪ２０２の最上部の上へと堆積され／リセスを埋め、ＭＴＪ２０２の各々の最上部のリセス内にコンタクト７０２を形成するために、ＣＭＰなどのポリッシング・プロセスが続く。適した電気的伝導性材料は、Ｒｕ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ、ＣｕまたはＣｏあるいはこれらの組み合わせなどの金属を含むが、これらに限定されない。図７に示したように、本デバイス構造体では、ＭＴＪ２０２と金属配線セグメント４０４ａ、４０４ｂ、４０４ｃ、等との間に直接の接触がない。むしろ、ＭＴＪ２０２と金属配線セグメント４０４ａ、４０４ｂ、４０４ｃ、等との間の電気的な接続が、コンタクト７０２を介して行われる。すなわち、コンタクト７０２は、ＭＴＪ２０２と直接物理的に／電気的に接触している。コンタクト７０２は、バリア層４０２を介して金属配線セグメント４０４ａ、４０４ｂ、４０４ｃ、等に電気的に接続される。このように、ＭＴＪ２０２に、コンタクト７０２または金属配線セグメント４０４ａ、４０４ｂ、４０４ｃ、等あるいはその両方を介してアクセスできる。
上に強調したように、本技術は、有利なことに、上の配線のプル・バックおよびオーバーレイの依存性を排除する。この点を図解するために、ＭＲＡＭデバイスを形成する例示的な方法が、例えば、配線プル・バックに起因して生じることがある、ＭＴＪ２０２の上方にパターニングしたトレンチにいくらかのミスアライメントがある図８～図１２を参照してここで説明される。例えば、（上に説明した）図３に戻って手短に参照して、トレンチ３０２は、ＭＴＪ２０２の上方の実質的に中心に置かれる。実際には、しかしながら、配線の端部の特に近くでＭＴＪの上方のトレンチのいくらかのレベルのミスアライメントを予期できるはずである。
プロセスは、上の例と同じ一般的な方式で、バリア層１０４を覆って誘電体１０２内にインターコネクト（例えば、ビアまたは金属配線あるいはその両方）の形成およびインターコネクト１０６上にキャッピング層１０８の形成（上記の図１の説明を参照）、インターコネクト１０６上にＭＴＪ２０２の形成、ＭＴＪ２０２を覆うコンフォーマル・カプセル化層２０４およびＩＬＤ２０６の堆積（上記の図２の説明を参照）で始まる。このように、図８は、図２の構造体から続くプロセスを描いている。さらに、同様の構造体が、図では同じ様に番号を付けられる。
上記のように、トレンチ３０２’が、ＭＴＪ２０２の上方のＩＬＤ２０６内に（例えば、ＲＩＥを使用して）次にパターニングされる。図８参照。このケースでは、しかしながら、トレンチ３０２’は、ＭＴＪ２０２の上方で直接的には中央に位置しないだけでなく、代わりにＭＴＪ２０２の上方でわずかにオフセットする（中心を外す）。このようなミスアライメントは、プル・バックなどの処理バラツキに起因して生じることがある（上記を参照）。結果として、ＭＴＪ２０２のうちの１つ（図８では無作為に右側に示される）の最上部を覆うカプセル化層２０４は、トレンチ３０２’内で完全に露出され、一方で他方のＭＴＪ２０２（図８では無作為に左側に示される）の最上部を覆うカプセル化層２０４の一部分だけが露出される。それにもかかわらず、重要なことは、完全に／部分的に露出された（カプセル化された）ＭＴＪ２０２がトレンチ３０２’の底部のところにトポグラフィを作り出すことである。図８に示したように、トレンチ３０２’の底部のところのトポグラフィは、ＭＴＪ２０２を覆うカプセル化層２０４により形成されたピークおよびトレンチ３０２’の底部により形成された谷を含む。
トレンチ３０２’は次いで、ＭＴＪ２０２の上方に金属配線９０４を形成するために１つまたは複数の金属で埋められる。図９参照。インターコネクト１０６が金属配線を含む場合には、「第１の」および「第２の」という用語は、それぞれ、インターコネクト１０６／金属配線および金属配線９０４を呼ぶときに本明細書では使用されることがある。上に規定したように、適した金属は、ＣｕまたはＣｏあるいはその両方を含むが、これらに限定されない。金属充填に先立って、コンフォーマル・バリア層９０２（例えば、Ｔｉ、ＴｉＮ、ＴａまたはＴａＮあるいはこれらの組み合わせ）が、トレンチ３０２’の中へと堆積され、ライニングする。金属配線９０４は、バリア層９０２が金属配線９０４をＩＬＤ２０６から仕切るようにバリア層９０２の上に形成される。例示的な実施形態によれば、金属配線９０４はＣｕであり、そして薄い（例えば、約１ｎｍから約３ｎｍまでの）Ｃｕシード層（図示せず）が、例えば、蒸着、スパッタリング、等を使用してバリア層９０２の上へと最初に堆積される。Ｃｕが、次いで金属配線９０４を形成するためにシード層上へとメッキされる。
金属配線９０４は、トレンチ３０２’の底部のところに（カプセル化された）ＭＴＪ２０２により作り出されたトポグラフィを覆ってここで形成される。有利なことに、このトポグラフィは、ＭＴＪ２０２の最上部のところのカプセル化層２０４が金属配線９０４に沿って選択的に露出されることを可能にする。すなわち、上と同じ方式で、ＣＭＰなどのポリッシング・プロセスが、カプセル化層２０４まで金属配線９０４／ＩＬＤ２０６をリセスするために使用される。図１０参照。このポリッシングの結果として、金属配線９０４は、ＭＴＪ２０２の最上部のところに（ここで露出した）カプセル化層２０４のピークにより区切られたセグメント９０４ａ、９０４ｂ、等へとここで分断される。
選択エッチングが、次いで、ＭＴＪ２０２の最上部のところにリセスを形成するカプセル化層２０４の露出したピークをリセスするために実行され、これが、金属配線セグメント９０４ａ、９０４ｂ、等同士の間のＭＴＪ２０２の最上部を露出させる。図１１参照。単に例として、窒化物選択性ＲＩＥまたはウェット・エッチ薬品を、（例えば、ＳｉＮ）カプセル化層２０４を選択的にエッチングするために使用できる。この選択性リセス・エッチング・プロセスを用いて、リセスされたカプセル化層２０４を覆って形成されるコンタクト（下記を参照）は、ＭＴＪ２０２の最上部に自己整合する。
電気的伝導性材料が、次いで、リセスの中へとＭＴＪ２０２の最上部の上へと堆積され／リセスを埋めて、ＭＴＪ２０２の各々の最上部のリセス内にコンタクト１２０２を形成するために、ＣＭＰなどのポリッシング・プロセスが続く。図１２参照。上に規定したように、適した電気的伝導性材料は、Ｒｕ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ、ＣｕまたはＣｏあるいはこれらの組み合わせなどの金属を含むが、これらに限定されない。図１２に示したように、本デバイス構造体では、ＭＴＪ２０２と金属配線セグメント９０４ａ、９０４ｂ、等との間に直接の接触がない。むしろ、ＭＴＪ２０２と金属配線セグメント９０４ａ、９０４ｂ、等との間に電気的な接続が、コンタクト１２０２を介して行われる。すなわち、コンタクト１２０２は、ＭＴＪ２０２と直接物理的に／電気的に接触している。コンタクト１２０２は、バリア層９０２を介して金属配線セグメント９０４ａ、９０４ｂ、等に電気的に接続される。このように、ＭＴＪ２０２に、コンタクト１２０２または金属配線セグメント９０４ａ、９０４ｂ、等あるいはその両方を介してアクセスできる。
図１３は、例示的なＭＴＪ１３００を図解する図である。ＭＴＪ１３００は、上の実施形態で実装されたＭＴＪ２０２を代表している。図１３に示したように、ＭＴＪ１３００は、トンネル・バリア１３０４によって磁性金属層１３０６とは仕切られた磁性金属層１３０２を含む。上に規定したように、磁性金属層１３０２および１３０６用に適した材料は、Ｃｏ、Ｆｅ、Ｎｉ、Ｃｏ合金、Ｆｅ合金またはＮｉ合金あるいはこれらの組み合わせを含むが、これらに限定されない。
トンネル・バリア１３０４は、磁性金属層１３０２を磁性金属層１３０６から分離する。しかしながら、トンネル・バリア１３０４が超薄いので、電子は、一方の磁性金属層から他方へトンネル・バリア１３０４をトンネルして通過できる。例えば、例示的な実施形態によれば、トンネル・バリアは、約２ｎｍから約３ｎｍまでおよびこれらの間の範囲の厚さを有する。上に規定したように、トンネル・バリア１３０４用に適した材料は、アルミニウム酸化物またはマグネシウム酸化物あるいはその両方を含むが、これらに限定されない。
本発明の例示の実施形態が本明細書において説明されてきているけれども、発明がこれらの精細な実施形態に限定されないこと、ならびに様々な他の変更および変形が発明の範囲から逸脱せずに当業者により行い得ることを理解されたい。
Claims (17)
- 磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイスを形成するための方法であって、
第１の誘電体に埋め込まれたインターコネクト上に磁気トンネル接合（ＭＴＪ）を形成するステップと、
前記ＭＴＪを覆ってカプセル化層を堆積するステップと、
第２の誘電体に前記ＭＴＪを埋め込むステップと、
トレンチの底部のところにトポグラフィを作り出す前記ＭＴＪの最上部を覆う前記カプセル化層を露出させる前記ＭＴＪを覆う前記第２の誘電体にトレンチをパターニングするステップと、
前記トレンチの底部のところの前記トポグラフィを覆って前記トレンチ内に金属配線を形成するステップと、
前記カプセル化層まで前記金属配線をリセスして前記カプセル化層を露出させるステップであり、前記リセスするステップが前記ＭＴＪを覆う前記カプセル化層の露出したピークによって区切られたセグメントへと前記金属配線を分断する、前記リセスして露出させるステップと、
前記金属配線の前記セグメント同士の間の前記ＭＴＪの前記最上部のところにリセスを形成するために前記カプセル化層の前記露出したピークをリセスするステップと、
前記ＭＴＪの前記最上部に自己整合した前記リセス内にコンタクトを形成するステップと
を含む方法。 - 前記トレンチの中へとバリア層を堆積して前記トレンチをライニングするステップと、
前記バリア層上の前記トレンチ内に前記金属配線を形成するステップと
をさらに含む、請求項１に記載の方法。 - 前記コンタクトが、前記ＭＴＪと直接接触し、前記コンタクトが、前記バリア層を介して前記金属配線の前記セグメントに接続される、請求項２に記載の方法。
- キャッピング層が、前記インターコネクト上に配置され、前記ＭＴＪが、前記インターコネクト上で前記キャッピング層の上に形成される、請求項１ないし３のいずれか一項に記載の方法。
- 前記キャッピング層が、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）およびこれらの組み合わせから成る群から選択される材料を含む、請求項４に記載の方法。
- 前記ＭＴＪの各々が、
少なくとも１つの自由磁性金属層と、
少なくとも１つの固定磁性金属層と、
前記少なくとも１つの自由磁性金属層と前記少なくとも１つの固定磁性金属層との間のトンネル・バリアと
を備える、請求項１ないし５のいずれか一項に記載の方法。 - 前記カプセル化層が、絶縁体を含む、請求項１ないし６のいずれか一項に記載の方法。
- 前記絶縁体が、シリコン窒化物（ＳｉＮ）である、請求項７に記載の方法。
- パターニングされたときの前記トレンチが、前記ＭＴＪの上方の中心に置かれる、請求項１ないし８のいずれか一項に記載の方法。
- パターニングされたときの前記トレンチは、前記ＭＴＪのうちの少なくとも１つの最上部を覆う前記カプセル化層の一部分だけが前記トレンチにより露出されるように前記ＭＴＪの上方でオフセットされる、請求項１ないし８のいずれか一項に記載の方法。
- 前記バリア層が、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、およびこれらの組み合わせから成る群から選択される材料を含む、請求項２ないし１０のいずれか一項に記載の方法。
- 前記コンタクトが、Ｒｕ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ、銅（Ｃｕ）、コバルト（Ｃｏ）、およびこれらの組み合わせから成る群から選択される材料を含む、請求項１ないし１１のいずれか一項に記載の方法。
- ＭＲＡＭデバイスであって、
第１の誘電体に埋め込まれたインターコネクト上に配置されたＭＴＪと、
前記ＭＴＪを覆って配置されたカプセル化層と、
前記ＭＴＪを囲む第２の誘電体と、
金属配線のセグメント同士の間の前記ＭＴＪの最上部のところの前記カプセル化層内のリセスであり、前記金属配線の前記セグメントがバリア層によって前記第２の誘電体とは仕切られる、前記リセスと、
前記ＭＴＪの前記最上部に自己整合される前記リセス内に形成されたコンタクトであり、前記コンタクトが前記ＭＴＪと直接接触し、前記コンタクトが前記バリア層を介して前記金属配線の前記セグメントに接続される、前記コンタクトと
を備える、ＭＲＡＭデバイス。 - 前記インターコネクト上に配置されたキャッピング層であって、前記ＭＴＪが前記インターコネクト上で前記キャッピング層の上に配置され、前記キャッピング層がＲｕ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗおよびこれらの組み合わせから成る群から選択される材料を含む、前記キャッピング層
をさらに備える、請求項１３に記載のＭＲＡＭデバイス。 - 前記ＭＴＪの各々が、
少なくとも１つの自由磁性金属層と、
少なくとも１つの固定磁性金属層と、
前記少なくとも１つの自由磁性金属層と前記少なくとも１つの固定磁性金属層との間のトンネル・バリアと
を備える、請求項１３または１４に記載のＭＲＡＭデバイス。 - 前記バリア層が、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、およびこれらの組み合わせから成る群から選択される材料を含む、請求項１３ないし１５のいずれか一項に記載のＭＲＡＭデバイス。
- 前記コンタクトが、Ｒｕ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ、Ｃｕ、Ｃｏ、およびこれらの組み合わせから成る群から選択される材料を含む、請求項１３ないし１６のいずれか一項に記載のＭＲＡＭデバイス。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/572,281 | 2019-09-16 | ||
| US16/572,281 US11195993B2 (en) | 2019-09-16 | 2019-09-16 | Encapsulation topography-assisted self-aligned MRAM top contact |
| PCT/IB2020/058321 WO2021053455A1 (en) | 2019-09-16 | 2020-09-08 | Encapsulation topography-assisted self-aligned mram top contact |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2022548849A true JP2022548849A (ja) | 2022-11-22 |
Family
ID=74868087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022515984A Pending JP2022548849A (ja) | 2019-09-16 | 2020-09-08 | カプセル化トポグラフィ支援自己整合型ｍｒａｍトップ・コンタクト |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11195993B2 (ja) |
| JP (1) | JP2022548849A (ja) |
| CN (1) | CN114207722A (ja) |
| DE (1) | DE112020003521B4 (ja) |
| GB (1) | GB2601100B (ja) |
| WO (1) | WO2021053455A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109560114B (zh) * | 2018-12-06 | 2021-01-26 | 京东方科技集团股份有限公司 | 显示面板的制造方法、显示面板和显示装置 |
| US11955152B2 (en) * | 2021-12-03 | 2024-04-09 | International Business Machines Corporation | Dielectric fill for tight pitch MRAM pillar array |
Family Cites Families (98)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11134620A (ja) | 1997-10-30 | 1999-05-21 | Nec Corp | 強磁性トンネル接合素子センサ及びその製造方法 |
| US6780652B2 (en) | 2001-03-15 | 2004-08-24 | Micron Technology, Inc. | Self-aligned MRAM contact and method of fabrication |
| KR100450669B1 (ko) * | 2002-01-30 | 2004-10-01 | 삼성전자주식회사 | 산소 침투 경로 및 캡슐화 장벽막을 구비하는 강유전체메모리 소자 및 그 제조 방법 |
| US6783995B2 (en) * | 2002-04-30 | 2004-08-31 | Micron Technology, Inc. | Protective layers for MRAM devices |
| US7214579B2 (en) * | 2002-10-24 | 2007-05-08 | Nxp Bv. | Self-aligned 2-bit “double poly CMP” flash memory cell |
| US6845038B1 (en) | 2003-02-01 | 2005-01-18 | Alla Mikhailovna Shukh | Magnetic tunnel junction memory device |
| TWI252559B (en) * | 2004-12-31 | 2006-04-01 | Ind Tech Res Inst | Method for connecting magnetoelectronic element with conductive line |
| US7445943B2 (en) * | 2006-10-19 | 2008-11-04 | Everspin Technologies, Inc. | Magnetic tunnel junction memory and method with etch-stop layer |
| US7803639B2 (en) | 2007-01-04 | 2010-09-28 | International Business Machines Corporation | Method of forming vertical contacts in integrated circuits |
| US7772663B2 (en) * | 2007-02-21 | 2010-08-10 | International Business Machines Corporation | Method and apparatus for bitline and contact via integration in magnetic random access memory arrays |
| JP2008277542A (ja) * | 2007-04-27 | 2008-11-13 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
| US7919794B2 (en) * | 2008-01-08 | 2011-04-05 | Qualcomm, Incorporated | Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell |
| US7723128B2 (en) * | 2008-02-18 | 2010-05-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | In-situ formed capping layer in MTJ devices |
| US8138562B2 (en) * | 2009-10-20 | 2012-03-20 | Magic Technologies, Inc. | Bit line preparation method in MRAM fabrication |
| US8129268B2 (en) | 2009-11-16 | 2012-03-06 | International Business Machines Corporation | Self-aligned lower bottom electrode |
| US8674465B2 (en) * | 2010-08-05 | 2014-03-18 | Qualcomm Incorporated | MRAM device and integration techniques compatible with logic integration |
| JP2012069630A (ja) * | 2010-09-22 | 2012-04-05 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| US20130075840A1 (en) * | 2011-02-09 | 2013-03-28 | Avalanche Technology, Inc. | Method for fabrication of a magnetic random access memory (mram) using a high selectivity hard mask |
| US8557610B2 (en) * | 2011-02-14 | 2013-10-15 | Qualcomm Incorporated | Methods of integrated shielding into MTJ device for MRAM |
| US20150021724A1 (en) | 2011-04-11 | 2015-01-22 | Magsil Corporation | Self contacting bit line to mram cell |
| US9082695B2 (en) * | 2011-06-06 | 2015-07-14 | Avalanche Technology, Inc. | Vialess memory structure and method of manufacturing same |
| US8796795B2 (en) * | 2011-08-01 | 2014-08-05 | Avalanche Technology Inc. | MRAM with sidewall protection and method of fabrication |
| US8709956B2 (en) * | 2011-08-01 | 2014-04-29 | Avalanche Technology Inc. | MRAM with sidewall protection and method of fabrication |
| US8704320B2 (en) * | 2011-09-12 | 2014-04-22 | Qualcomm Incorporated | Strain induced reduction of switching current in spin-transfer torque switching devices |
| US8574928B2 (en) * | 2012-04-10 | 2013-11-05 | Avalanche Technology Inc. | MRAM fabrication method with sidewall cleaning |
| US8772888B2 (en) * | 2012-08-10 | 2014-07-08 | Avalanche Technology Inc. | MTJ MRAM with stud patterning |
| US9231193B2 (en) * | 2013-09-06 | 2016-01-05 | Masayoshi IWAYAMA | Magnetic memory and manufacturing method thereof |
| US9406875B2 (en) * | 2013-12-17 | 2016-08-02 | Qualcomm Incorporated | MRAM integration techniques for technology scaling |
| US9318696B2 (en) | 2014-03-03 | 2016-04-19 | Qualcomm Incorporated | Self-aligned top contact for MRAM fabrication |
| US9472749B2 (en) * | 2014-03-20 | 2016-10-18 | International Business Machines Corporation | Armature-clad MRAM device |
| US9269893B2 (en) * | 2014-04-02 | 2016-02-23 | Qualcomm Incorporated | Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch |
| KR102192205B1 (ko) * | 2014-04-28 | 2020-12-18 | 삼성전자주식회사 | 메모리 장치 |
| US10003014B2 (en) | 2014-06-20 | 2018-06-19 | International Business Machines Corporation | Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching |
| US20160072047A1 (en) * | 2014-09-08 | 2016-03-10 | Satoshi Seto | Semiconductor memory device and manufacturing method thereof |
| US9343659B1 (en) * | 2014-11-07 | 2016-05-17 | Qualcomm Incorporated | Embedded magnetoresistive random access memory (MRAM) integration with top contacts |
| KR20160057891A (ko) * | 2014-11-14 | 2016-05-24 | 삼성전자주식회사 | 자기 기억 소자 및 그의 형성 방법 |
| KR102287755B1 (ko) * | 2014-11-18 | 2021-08-09 | 삼성전자주식회사 | 자기 저항 메모리 소자를 형성하는 방법 |
| KR20160073796A (ko) * | 2014-12-17 | 2016-06-27 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| KR102212558B1 (ko) * | 2014-12-22 | 2021-02-08 | 삼성전자주식회사 | 자기 메모리 소자의 제조 방법 |
| US9564575B2 (en) * | 2014-12-30 | 2017-02-07 | Globalfoundries Singapore Pte. Ltd. | Dual encapsulation integration scheme for fabricating integrated circuits with magnetic random access memory structures |
| US20160204340A1 (en) * | 2015-01-08 | 2016-07-14 | Yoshinori Kumura | Magnetic memory device and method of manufacturing the same |
| US9972775B2 (en) * | 2015-03-12 | 2018-05-15 | Globalfoundries Singapore Pte. Ltd. | Integrated magnetic random access memory with logic device having low-k interconnects |
| US10096768B2 (en) * | 2015-05-26 | 2018-10-09 | Globalfoundries Singapore Pte. Ltd. | Magnetic shielding for MTJ device or bit |
| US9490164B1 (en) * | 2015-06-23 | 2016-11-08 | International Business Machines Corporation | Techniques for forming contacts for active BEOL |
| US9818935B2 (en) * | 2015-06-25 | 2017-11-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Techniques for MRAM MTJ top electrode connection |
| US9553128B1 (en) | 2015-06-30 | 2017-01-24 | International Business Machines Corporation | Linear MRAM device with a self-aligned bottom contact |
| KR102326547B1 (ko) * | 2015-08-19 | 2021-11-15 | 삼성전자주식회사 | 자기 저항 메모리 장치 및 그 제조 방법 |
| US9525125B1 (en) | 2015-08-20 | 2016-12-20 | International Business Machines Corporation | Linear magnetoresistive random access memory device with a self-aligned contact above MRAM nanowire |
| KR102465539B1 (ko) * | 2015-09-18 | 2022-11-11 | 삼성전자주식회사 | 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법 |
| US20170084819A1 (en) * | 2015-09-19 | 2017-03-23 | Qualcomm Incorporated | Magnetresistive random-access memory and fabrication method thereof |
| KR102409755B1 (ko) * | 2015-09-30 | 2022-06-16 | 삼성전자주식회사 | 자기 저항 메모리 소자 및 그 제조 방법 |
| KR102473663B1 (ko) * | 2015-10-01 | 2022-12-02 | 삼성전자주식회사 | 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법 |
| KR102401180B1 (ko) * | 2015-10-20 | 2022-05-24 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
| US9502640B1 (en) * | 2015-11-03 | 2016-11-22 | International Business Machines Corporation | Structure and method to reduce shorting in STT-MRAM device |
| US9601686B1 (en) * | 2015-12-14 | 2017-03-21 | International Business Machines Corporation | Magnetoresistive structures with stressed layer |
| US9842986B2 (en) | 2015-12-15 | 2017-12-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method of forming the same |
| US9660179B1 (en) * | 2015-12-16 | 2017-05-23 | International Business Machines Corporation | Enhanced coercivity in MTJ devices by contact depth control |
| US10032828B2 (en) | 2016-07-01 | 2018-07-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor memory device and method for fabricating the same |
| US10170697B2 (en) * | 2016-09-07 | 2019-01-01 | International Business Machines Corporation | Cryogenic patterning of magnetic tunnel junctions |
| US10038137B2 (en) * | 2016-09-30 | 2018-07-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | MRAM device and method for fabricating the same |
| US20180182809A1 (en) * | 2016-12-28 | 2018-06-28 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits including magnetic random access memory structures and methods for fabricating the same |
| US9917137B1 (en) * | 2017-01-11 | 2018-03-13 | International Business Machines Corporation | Integrated magnetic tunnel junction (MTJ) in back end of line (BEOL) interconnects |
| US10109675B2 (en) * | 2017-03-08 | 2018-10-23 | International Business Machines Corporation | Forming self-aligned contacts on pillar structures |
| US10164181B2 (en) * | 2017-04-18 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sidewall protection of memory cell |
| US10763304B2 (en) | 2017-06-27 | 2020-09-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method of forming the same |
| KR102368033B1 (ko) * | 2017-09-20 | 2022-02-25 | 삼성전자주식회사 | 자기 저항 메모리 소자의 제조 방법 |
| US10504958B2 (en) * | 2017-11-08 | 2019-12-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method of the same |
| EP3707752A1 (en) * | 2017-11-09 | 2020-09-16 | Everspin Technologies, Inc. | Integrated circuit with magnetoresistive devices and fabrication methods therefor |
| US10297750B1 (en) | 2017-11-16 | 2019-05-21 | International Business Machines Corporation | Wraparound top electrode line for crossbar array resistive switching device |
| US11189658B2 (en) * | 2017-11-22 | 2021-11-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic random access memory and manufacturing method thereof |
| CN108376690B (zh) | 2018-01-18 | 2020-12-29 | 北京航空航天大学 | 一种用于制造高密度mram的自对准互联方法 |
| CN110224059B (zh) * | 2018-03-02 | 2022-10-28 | 联华电子股份有限公司 | 半导体装置及其形成方法 |
| JP2019160920A (ja) * | 2018-03-09 | 2019-09-19 | 東芝メモリ株式会社 | 半導体記憶装置およびその製造方法 |
| CN110459673B (zh) * | 2018-05-07 | 2022-11-29 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| US10522740B2 (en) * | 2018-05-29 | 2019-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Techniques for MRAM MTJ top electrode to metal layer interface including spacer |
| US10680169B2 (en) * | 2018-06-13 | 2020-06-09 | International Business Machines Corporation | Multilayer hardmask for high performance MRAM devices |
| US10541269B2 (en) * | 2018-06-26 | 2020-01-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic random access memory and manufacturing method thereof |
| US10879456B2 (en) * | 2018-06-27 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sidewall spacer stack for magnetic tunnel junctions |
| US11367749B2 (en) * | 2018-06-28 | 2022-06-21 | Intel Corporation | Spin orbit torque (SOT) memory devices and their methods of fabrication |
| US10529913B1 (en) * | 2018-06-28 | 2020-01-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Techniques for MRAM MTJ top electrode connection |
| JP2020043233A (ja) * | 2018-09-11 | 2020-03-19 | キオクシア株式会社 | 磁気記憶装置 |
| US11217742B2 (en) * | 2018-09-24 | 2022-01-04 | International Business Machines Corporation | Bottom electrode for semiconductor memory device |
| US11075335B2 (en) * | 2018-09-26 | 2021-07-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Techniques for MRAM MTJ top electrode connection |
| US11024344B2 (en) * | 2018-10-09 | 2021-06-01 | International Business Machines Corporation | Landing pad in interconnect and memory stacks: structure and formation of the same |
| US10714681B2 (en) * | 2018-10-19 | 2020-07-14 | International Business Machines Corporation | Embedded magnetic tunnel junction pillar having reduced height and uniform contact area |
| US10672611B2 (en) * | 2018-10-19 | 2020-06-02 | International Business Machines Corporation | Hardmask stress, grain, and structure engineering for advanced memory applications |
| US10950549B2 (en) * | 2018-11-16 | 2021-03-16 | International Business Machines Corporation | ILD gap fill for memory device stack array |
| US11031250B2 (en) * | 2018-11-29 | 2021-06-08 | International Business Machines Corporation | Semiconductor structures of more uniform thickness |
| US11121311B2 (en) * | 2019-01-24 | 2021-09-14 | International Business Machines Corporation | MTJ containing device encapsulation to prevent shorting |
| CN111564468B (zh) * | 2019-02-14 | 2023-04-21 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN111916472B (zh) * | 2019-05-09 | 2023-10-13 | 联华电子股份有限公司 | 磁阻式随机存取存储器 |
| US11469369B2 (en) * | 2019-05-14 | 2022-10-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM structure with high TMR and high PMA |
| CN111969103B (zh) * | 2019-05-20 | 2023-10-10 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| US11488863B2 (en) * | 2019-07-15 | 2022-11-01 | International Business Machines Corporation | Self-aligned contact scheme for pillar-based memory elements |
| US11515205B2 (en) * | 2019-08-30 | 2022-11-29 | Globalfoundries U.S. Inc. | Conductive structures for contacting a top electrode of an embedded memory device and methods of making such contact structures on an IC product |
| US11410714B2 (en) * | 2019-09-16 | 2022-08-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetoresistive memory device and manufacturing method thereof |
| US11223008B2 (en) * | 2019-11-27 | 2022-01-11 | International Business Machines Corporation | Pillar-based memory hardmask smoothing and stress reduction |
| US11411048B2 (en) * | 2020-02-21 | 2022-08-09 | International Business Machines Corporation | Magnetoresistive random-access memory device structure |
-
2019
- 2019-09-16 US US16/572,281 patent/US11195993B2/en active Active
-
2020
- 2020-09-08 CN CN202080050046.8A patent/CN114207722A/zh active Pending
- 2020-09-08 JP JP2022515984A patent/JP2022548849A/ja active Pending
- 2020-09-08 DE DE112020003521.2T patent/DE112020003521B4/de active Active
- 2020-09-08 WO PCT/IB2020/058321 patent/WO2021053455A1/en active Application Filing
- 2020-09-08 GB GB2204077.8A patent/GB2601100B/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| GB2601100A (en) | 2022-05-18 |
| GB2601100B (en) | 2022-08-31 |
| DE112020003521B4 (de) | 2023-08-10 |
| CN114207722A (zh) | 2022-03-18 |
| US20210083179A1 (en) | 2021-03-18 |
| WO2021053455A1 (en) | 2021-03-25 |
| DE112020003521T5 (de) | 2022-04-14 |
| GB202204077D0 (en) | 2022-05-04 |
| US11195993B2 (en) | 2021-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11469372B2 (en) | Memory cell with top electrode via | |
| JP7263517B2 (ja) | スピン軌道トルクｍｒａｍおよびその製造 | |
| US9299745B2 (en) | Integrated circuits having magnetic tunnel junctions (MTJ) and methods for fabricating the same | |
| US10957738B2 (en) | Magnetic random access memory (MRAM) structure with small bottom electrode | |
| US11227892B2 (en) | MRAM integration with BEOL interconnect including top via | |
| CN111969103A (zh) | 半导体元件及其制作方法 | |
| CN112054115A (zh) | 磁性存储器装置及其制作方法 | |
| CN112447788A (zh) | 磁阻式随机存取存储器 | |
| US11937514B2 (en) | High-density memory devices using oxide gap fill | |
| US11462583B2 (en) | Embedding magneto-resistive random-access memory devices between metal levels | |
| CN111106237A (zh) | 集成芯片及其形成方法 | |
| CN110890460A (zh) | 半导体元件及其制作方法 | |
| CN113540148B (zh) | 半导体器件及其形成方法 | |
| CN111564468A (zh) | 半导体元件及其制作方法 | |
| WO2022134953A1 (en) | Double magnetic tunnel junction device | |
| JP2022548849A (ja) | カプセル化トポグラフィ支援自己整合型ｍｒａｍトップ・コンタクト | |
| EP4364542A1 (en) | On-chip integration of a high-efficiency and a high-retention inverted wide-base double magnetic tunnel junction device | |
| JP2023552422A (ja) | 磁気抵抗ランダム・アクセス・メモリ | |
| US12075713B2 (en) | Phase-change memory and method of forming same | |
| US20240206345A1 (en) | Mram device with wrap-around top electrode contact | |
| US20220320420A1 (en) | Mram structure and method of fabricating the same | |
| US20220285606A1 (en) | Nonmetallic liner around a magnetic tunnel junction | |
| US20230187349A1 (en) | Local interconnects having different material compositions | |
| US20230189671A1 (en) | Recessed local interconnect semiconductor memory device | |
| US20240032441A1 (en) | Magnetoresistive random access memory (mram) device and method of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20220518 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240321 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240702 |