JP2022540565A - コンデンサ構造 - Google Patents

コンデンサ構造 Download PDF

Info

Publication number
JP2022540565A
JP2022540565A JP2021577893A JP2021577893A JP2022540565A JP 2022540565 A JP2022540565 A JP 2022540565A JP 2021577893 A JP2021577893 A JP 2021577893A JP 2021577893 A JP2021577893 A JP 2021577893A JP 2022540565 A JP2022540565 A JP 2022540565A
Authority
JP
Japan
Prior art keywords
electrodes
layers
capacitor
vpp
capacitor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021577893A
Other languages
English (en)
Other versions
JP7441866B2 (ja
Inventor
ハカモ、マルクス
タカロ、トミ－ペッカ
コチライネン、ペトリ
ヘリオ、ペトリ
クイリ、タピオ
Original Assignee
コアエイチダブリュー セミコンダクター オサケ ユキチュア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コアエイチダブリュー セミコンダクター オサケ ユキチュア filed Critical コアエイチダブリュー セミコンダクター オサケ ユキチュア
Publication of JP2022540565A publication Critical patent/JP2022540565A/ja
Application granted granted Critical
Publication of JP7441866B2 publication Critical patent/JP7441866B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Waveguide Aerials (AREA)

Abstract

本発明は、交互に配置された複数の誘電体および金属化層を備える層状構造として実現されるコンデンサ構造、およびそのようなコンデンサ構造を製造する方法に関する。このコンデンサ構造は、交互に配置された複数の層の誘電体層によって分離された２つの異なる層上に２つの第１の電極を備える少なくとも１つの横方向平行板コンデンサ部分（ＬＰＰ部分）と、複数の金属化層に配置された、重ね合わせられた複数のスラブまたは棒部を各々が備える２つの第２の電極を備える少なくとも１つの垂直方向平行板コンデンサ部分（ＶＰＰ部分）と、を備える。少なくとも１つのＬＰＰ部分は、コンデンサ構造を形成するために、少なくとも１つのＶＶＰ部分と電気的に結合される。誘電体材料の厚さのバラツキによる、少なくとも１つのＬＰＰ部分の静電容量値のバラツキは、少なくとも１つのＶＰＰ部分の静電容量値の正反対のバラツキによって少なくとも部分的に補償される。

Description

本発明は、コンデンサ素子構造、およびそのような構造を製造する方法に関する。
図１ａは、導体板の長さＬ、導体板の幅Ｗを有する横向きの２枚の導体板を有する平行板コンデンサを示し、および、２枚の板電極（１００、１０２）間の垂直距離はＤである。第１の板電極（１００）と第２の板電極（１０２）との間の間隙は、厚さＤおよび比誘電率εrを有する誘電体媒質（１０１）で充填され、および、ε0は、真空の誘電率の定数である。平行板コンデンサの静電容量は、式：
Figure 2022540565000002
によって与えられる。
半導体業界では、絶縁体が誘電体媒質（１０１）として使用される場合、この種のコンデンサは、絶縁体材料の１つまたは複数の層を２枚の平坦な金属シート間に配置することによって通常、製造され、および、したがって、これは、金属－絶縁体－金属（ＭＩＭ）コンデンサと一般的に呼ばれている。このタイプのコンデンサは、水平方向コンデンサまたは横方向コンデンサと呼ばれてもよい。というのは、導体板が、横方向と考えてもよい水平方向に延在しているからである。
板電極（１００、１０２）の寸法、特にその幅（Ｗ）および長さ（Ｌ）が共に、距離（Ｄ）よりも明らかに大きい場合、式（１）は略正確である。というのは、この場合において、電界がこれらの板間で一定であると考えることができ、および、フリンジング電界が存在していても実際には無視できるからである。静電容量は、寸法ＷおよびＬに正比例し、ならびに、Ｄに逆比例するので、Ｗ、Ｌ、およびＤの絶対許容差が同じ桁数であるが、ＷおよびＬが共に明らかにＤよりも大きいと仮定すると、静電容量許容差の観点から最も重要な寸法は、明らかにＤである。図１ｂは、図１ａのコンデンサの断面を示している。板電極（１００、１０２）間の電束（１０３）は主に、板電極（１００、１０２）間に位置している。
上記コンデンサ板の幅または長さのいずれかが、上記板間の距離と比較して大きくない場合、コンデンサの縁周りのフリンジング電界（１０４）は、総静電容量に著しく寄与し、および、考慮すべきである。これは、図２ａに示される垂直方向平行板（ＶＰＰ）コンデンサ構造の場合にあてはまる。その構造は、図１ａの構造と比較して、電束の方向が９０°回転させられ、および、これらの板間で水平方向に延在する一方、コンデンサ板（２００、２０２）は、垂直方向に延在する。この特別な場合において、コンデンサ板の幅Ｗは、上記板（２００、２０２）間の距離Ｄよりも著しく大きいと考えることはできない。式（１）に対応する式（２）は、静電容量を粗く見積もるためになお使用できる。
Figure 2022540565000003
図２ｂは、図２ａのコンデンサの断面を示している。板電極（２００、２０２）に対して完全に垂直である訳でない平行な板電極（２００、２０２）の縁でのフリンジング電界（１０４）は、より著しい影響を総静電容量に与える。
フリンジング静電容量は、金属板電極の形状、および板電極間の距離に応じて、直接的な静電容量（direct capacitance）よりも一層大きくなり得る。集積回路の一般的な相互接続線においては、それらの線が通常、長く、および狭いので、フリンジング静電容量が支配的である。
半導体素子構造上でコンデンサを作製する様々の製造方法が知られているが、多くの場合、コンデンサ構造は、コンデンサの物理的なサイズを削減するために、高誘電体材料、つまり、セラミック、ガラス、またはサファイアなどの、高い誘電率を有する材料を用いて作製される。また、酸化ケイ素は、誘電体材料として使用される場合がある。高誘電体材料とは、少なくとも４である比誘電率を有する材料のことをいう。高誘電体材料を使用することにより、コンデンサはより高い静電容量密度を有することになり、したがって、より小さなサイズで、要求される静電容量を実現することを可能にする。半導体素子はよって、複数の半導体層、および、誘電体層と金属化層とを交互に配置した、層状の構造の両方を備える場合があり、この場合においては、少なくとも１つのコンデンサ構造が、上記半導体素子部分の最上部に配置されたこの層状の誘電体－金属化構造に含まれる。一般的な素子においては、半導体層は、誘電体および金属化層の下方に存在し、このことにより、たとえば、回路に必要な配線および受動部品に備えることができる。金属化層は、誘電体材料によって取り囲まれた金属化パターンを備えている。当該技術分野において知られているように、１つまたは複数の中間層が、上記半導体層と、層状の誘電体－金属化構造との間に設けられる場合がある。中間層は、たとえば、複数のポリシリコン層および／または複数の酸化ケイ素層を備える場合がある。
［先行技術の記載］
特許文献１は、導電性ビアで互いに結合された導電層によって形成された、交互配置された垂直方向板電極によって画定された垂直方向平行板コンデンサを開示している。
特許文献２は、交互に互いの間で延在する電極指状部を有する櫛状構造を第１の面に備えるコンデンサ構造を開示し、および、電極のさらなる組が、上記第１の面と略平行となる少なくとも１つのさらなる平面上で画定されている。異なる層上の異なる極性の電極指状部の配置を調節することによって、中間層の誘電体の厚さの変化による静電容量のバラツキが減少させられる。
特許文献３は、交互の金属相互接続層内に金属線および金属板を含む集積回路内の誘電体スタック内に形成されたコンデンサを開示している。
特許文献４は、基板上の導電性細長片の複数の層と、遮蔽を行うための当該細長片構造の上方および下方の導電性板とによって形成された静電容量を開示している。
現行の最先端のコンデンサは、たとえば、製造プロセスにおける層の厚さのバラツキによって引き起こされる非常に大きな許容差を有している。
コンデンサによって費やされる面積は、設計上の１つの大きな制約である。静電容量密度を向上させるための、知られている１つの方法は、たとえば、以上で言及された先行技術にあるように、交互配置された複数の電極指状部を使用することである。しかし、このタイプのコンデンサ素子の製造プロセスにおけるバラツキのために、このタイプのコンデンサの静電容量値の許容差は大きい。つまり、静電容量値の精度が、かなり悪く、これは、正確なコンデンサ値を要求する応用のために大量に生産される素子を製造する際に問題を引き起こす。チップアンテナ、および
アンテナ整合のために無線装置において使用されるコンデンサが、そのような応用の典型例である。
コンデンサの個々の選定は、大量生産においては商業的に実現可能でない。知られている１つの解決策は、コンデンサのトリミングを行うことであり、これは、幾分有用であるが、時間およびリソースを必要とし、ならびに、したがってコストの追加となる。したがって、費用効率の高いやり方で、大量のコンデンサ素子における静電容量値のバラツキをコントロールする必要がある。
図３は、Ｎ個の電極指状部を有する垂直コンデンサ構造を示している。これら電極指状部各々は、１つまたは２つの隣接する電極指状部で容量性板対を形成し、および、垂直コンデンサ構造の総静電容量は、垂直に向けられた隣接するコンデンサ板対すべての組み合わせとして実現される。図３の例においては、この例示的な配置は、一方の電極を併せて形成する奇数番号の電極指状部１、３、５、．．．と、他方の電極を併せて形成する偶数番号の電極指状部２、４、６、．．．とを有している。任意の２つの隣接する電極指状部間の距離Ｄは、等しい場合があり、または異異なる場合がある。垂直コンデンサの一般的な設計においては、電極指状部間の複数の距離Ｄは等しい。しかし、これら距離を等しくする必要はなく、および、現在のシミュレーションツールが、任意の種類のコンデンサ構造の公称静電容量を容易に、および正確に計算する。
図４ａは、例示的な垂直方向平行板コンデンサの金属化パターンの上面図を示し、この例示的な垂直方向平行板コンデンサにおいては、正および負の電極（２００、２０２）が、重ね合わせられた金属化層を併せて接続する複数のビアを有する重ね合わせられた、交互配置された金属電極指状部のパターンを備える。上記構造間の誘電体材料は図示されていない。図４ｂは、図４ａに示される切断線Ａ－Ａに沿った、同じ構造の金属部分の斜視図を示す。この図は、複数の金属化層（Ｌ１、Ｌ３、Ｌ５、Ｌ７、Ｌ９）および、これら金属化層上に形成されたスラブまたは棒部間の相互接続ビア（４０）を示している。この構造は基本的には、以上で言及された特許文献１に類似している。この例示的な素子の垂直方向のスタックは、２つの厚い金属化層（Ｌ７、Ｌ９）と、３つのより薄い金属化層（Ｌ１、Ｌ３、Ｌ５）とを備える。
たとえば、厚い金属のオプションを用いた、無線周波数集積回路の配線工程（ＲＦＩＣ ＢＥＯＬ）金属化に対して一般的である、図４ｂに示される層構造では、厚い金属層は、たとえば、低損失ＲＦコイルまたは伝送線を作製するために有用である。半導体デバイスに対するそれほど重要ではない微細ピッチのルーティングおよび接続のための複数のより薄い層（Ｌ１、Ｌ３、Ｌ５）も存在する。残念ながら、この種の層構造は、製造許容差の観点から必ずしも最適な層構造でない。というのは、２つの厚い金属化層（Ｌ７、Ｌ９）が厚さのバラツキにおいて支配的となる可能性があるからであり、これは、静電容量のバラツキの増加に寄与する。これらの特性は、垂直方向平行板コンデンサのそのようなタイプが、そういうものとして、たとえば、正確なコンデンサ値が必要とされるアンテナおよび／またはアンテナインターフェースなどに好適でなくなる原因となる。
米国特許第６６９０５７０号明細書 米国特許第６５４２３５１号明細書 米国特許出願公開第２０１０／０１２３２１３号明細書 米国特許第６９６９６８０号明細書
目的は、多層構造の材料層の厚さのバラツキによる、静電容量値のバラツキの影響を受けにくいコンデンサ構造を提供することである。本発明の目的は、請求項１の特徴部分によるコンデンサ構造および請求項９に記載の電子素子で達成される。これら目的は、請求項１０に記載の、コンデンサ構造を製造する方法、および請求項１１に記載の、電子素子を製造する方法でさらに達成される。
本発明の好適な実施形態は、従属請求項において開示される。
本発明は、垂直方向平行板コンデンサ部分と横方向平行板コンデンサ部分の両方を有する組み合わせられたコンデンサ構造の考えに基づいている。そのような組み合わせられたコンデンサ構造においては、製造許容差による、特にコンデンサ構造の誘電体層および／または金属化層の厚さのバラツキの変化による上記垂直方向および横方向部分の静電容量の変化が、互いを事実上打ち消す。概して、金属化層上の金属パターニングが、多数の形状に作られ得るが、通常は狭い線、スラブもしくは棒部、または矩形板が相互接続とコンデンサとの両方に使用され、および、誘電体材料が、それぞれの金属層上で金属パターンを囲んでいる。これらの形状は、以下の記載で使用されるが、その他の形状も排除されるものでない。
第１の態様によれば、交互に配置された複数の誘電体および金属化層を備える層状構造として実現されるコンデンサ構造が提供される。このコンデンサ構造は、上記交互に配置された複数の層の誘電体材料によって分離された２つの異なる層上の略平行な２つの金属化パターンによって形成された２つの第１の電極を備える少なくとも１つの横方向平行板コンデンサ部分（ＬＰＰ部分）、および、上記複数の金属化層上に配置された、重ね合わせられた複数のスラブまたは棒部を各々が備える２つの第２の電極を備える少なくとも１つの垂直方向平行板コンデンサ部分（ＶＰＰ部分）を備える。少なくとも１つのＬＰＰ部分は、コンデンサ構造を形成するために、少なくとも１つのＶＰＰ部分と電気的に結合される。２つの第１の電極を分離する上記交互に配置された複数の層の少なくとも１つの層上の誘電体材料の厚さのバラツキであって垂直次元における２つの第１の電極間の距離の公称値との差を生じさせる厚さのバラツキによる、上記少なくとも１つのＬＰＰ部分の静電容量値のバラツキは、垂直次元における２つの第２の電極の幅の公称値との差を生じさせる厚さの同じバラツキのために、上記交互に配置された複数の層の同じ少なくとも１つの同じ厚さのバラツキによる少なくとも１つのＶＰＰ部分の静電容量値の正反対のバラツキによって少なくとも部分的に補償される。
第２の態様によれば、少なくとも１つのＬＰＰ部分および少なくとも１つのＶＰＰ部分は、並列にまたは直列に互いに電気的に結合される。
第３の態様によれば、上記コンデンサ構造は、少なくとも２つのＬＰＰ部分および少なくとも２つのＶＰＰ部分を備え、少なくとも１つのＬＰＰ部分および少なくとも１つのＶＰＰ部分が、互いに並列に電気的に結合され、および、少なくとも１つの他のＬＰＰ部分および少なくとも１つの他のＶＰＰ部分が、互いに直列に電気的に結合される。
第４の態様によれば、上記第２の電極は両方とも、重ね合わせられた複数のスラブまたは棒部によって各々が形成された複数の電極指状部を備え、２つの第２の電極の複数の電極指状部は、交互配置された電極指状部を有する櫛状構造を形成し、この櫛状構造においては、隣接する電極指状部は、交番極性を有し、および／または上記重ね合わせられた複数のスラブまたは棒部は、これら重ね合わせられた複数のスラブまたは棒部を備える２つの隣接する金属化層を分離する誘電体材料層各々を横切る１つまたは複数の導電性ビアで、互いに電気的に接続される。
第５の態様によれば、上記２つの第１の電極は、上記第２の電極の最上部および底部のスラブまたは棒部を備える上記コンデンサ構造の金属化層上に存在し、最上部および底部のスラブまたは棒部は、垂直次元における第２の電極の幅を画定する。
第６の態様によれば、上記２つの第１の電極の一方は、垂直次元における第２の電極の幅の上限を定める第２の電極のスラブまたは棒部を備える金属化層の上方に垂直次元において位置するコンデンサ構造の層上に存在し、および、上記２つの第１の電極の他方は、垂直次元における第２の電極の幅の下限を定める第２の電極のスラブまたは棒部を備えるコンデンサ構造の層上に存在する。あるいは、上記２つの第１の電極の一方は、垂直次元における第２の電極の幅の下限を定める第２の電極のスラブまたは棒部を備える金属化層の下方に垂直次元において位置するコンデンサ構造の層上に存在し、および、上記２つの第１の電極の他方は、垂直次元における第２の電極の幅の上限を定める第２の電極のスラブまたは棒部を備えるコンデンサ構造の層上に存在する。
第７の態様によれば、上記２つの第１の電極の一方は、垂直次元における第２の電極の幅の上限を定める第２の電極のスラブまたは棒部を備えるコンデンサ構造の金属化層の上方に垂直次元において位置するコンデンサ構造の層上に存在し、および、上記２つの第１の電極の他方は、垂直次元における第２の電極の幅の下限を定める第２の電極のスラブまたは棒部を備えるコンデンサ構造の金属化層の下方に垂直次元において位置するコンデンサ構造の層上に存在する。
第８の態様によれば、上記２つの第１の電極の隣接する面の間の垂直距離は、垂直次元における上記２つの第２の電極の幅を画定する層の厚さによって画定される。
別の態様によれば、半導体素子構造、任意に半導体素子構造の最上部上の１つまたは複数の中間層、および、上記半導体素子構造の最上部上または上記中間層の最上部上のいずれかに配置された上記態様のいずれか１つによるコンデンサ構造を備える電子素子が、提供される。
方法の第１の態様によれば、交互に配置された複数の誘電体および金属化層を備える層状構造であるコンデンサ構造を製造する方法が、提供される。
上記方法は、製造プロセス中に、上記交互に配置された複数の層の誘電体材料によって分離される２つの第１の電極を備える少なくとも１つの横方向平行板コンデンサ部分（ＬＰＰ部分）を、コンデンサ構造の２つの異なる層上の略平行な２つの金属化パターンを形成することによって生成するステップと、２つの第２の電極を備える少なくとも１つの垂直方向平行板コンデンサ部分（ＶＰＰ部分）を、上記複数の金属化層上の重ね合わせられた複数のスラブまたは棒部を作製することによって生成するステップと、コンデンサ構造を形成するために上記少なくとも１つのＬＰＰ部分を上記少なくとも１つのＶＰＰ部分と電気的に結合するステップと、を備える。上記２つの第１の電極を分離する上記交互に配置された複数の層の少なくとも１つの層上の誘電体材料の厚さのバラツキであって垂直次元における上記２つの第１の電極間の距離の公称値との差を生じさせる厚さのバラツキによる、上記少なくとも１つのＬＰＰ部分の静電容量値のバラツキは、垂直次元における２つの第２の電極の幅の公称値との差を生じさせる厚さの同じバラツキのために、上記交互に配置された複数の層の同じ少なくとも１つの同じ厚さのバラツキによる少なくとも１つのＶＰＰ部分の静電容量値の正反対のバラツキによって少なくとも部分的に補償される。
方法の別の態様によれば、半導体素子構造を製造するステップと、任意に上記半導体素子構造の最上部上に１つまたは複数の中間層を製造するステップと、方法の上記第１の態様による方法を用いて、第１～第８の態様のいずれかによるコンデンサ構造を、上記半導体素子構造の最上部上に、または上記１つまたは複数の中間層の最上部上に製造するステップと、を備える方法が、提供される。
本発明の考えは、様々な金属パターニングを用いて、様々な方法で実現され得る。しかし、コンデンサ構造が、ａ）静電容量がコンデンサ構造の層の厚さの関数として増加する部分と、ｂ）静電容量がコンデンサ構造の層の厚さの関数として減少する部分と、の両方を有することが本質的であり、これら部分の層の厚さが、同じ層によって少なくとも部分的に、好ましくは主として、画定されることが本質的である。このことが、層の厚さのバラツキによる、コンデンサ構造の総静電容量のバラツキの補償を可能にする。理想的には、そのような補償は、使用されるすべての層とコンデンサ構造のすべての部品を対象とするが、一般的な場合では、すべての層バラツキは、この補償の仕組みに含まれることは不可能である。たとえば、コンデンサ構造を作製するのに使用される製造プロセスには複数の制限がある場合がある。しかし、部分的な補償であっても静電容量のバラツキを低減させる。
コンデンサ構造の静電容量のバラツキが所望の許容差範囲内にあるように、フリンジング静電容量の影響が考慮に入れられる。現行の設計ツールが、たとえば正確なシミュレーションを通じてフリンジング静電容量を考慮にいれることを可能にする。
本発明は、本発明に基づくコンデンサ構造の静電容量の許容差が改善されるという利点を有している。言い換えれば、発明された本コンデンサ構造を有するコンデンサの静電容量値は、個々の選定もトリミングもなしで正確である。発明された本コンデンサ構造は、製造許容差による静電容量値への層の厚さのバラツキの効果を有利に補償し、したがって静電容量のバラツキを低減する。
以下において、本発明は、添付図面を参照して、好適な実施形態に関して、さらにより詳細に記載される。
横方向平行板コンデンサを示す。 横方向平行板コンデンサを示す。 垂直方向平行板コンデンサを示す。 垂直方向平行板コンデンサを示す。 複数の垂直方向板電極を有する垂直方向コンデンサ構造を示す。 垂直方向平行板コンデンサを示す。 垂直方向平行板コンデンサを示す。 第１の実施形態による、横方向および垂直方向平行板コンデンサ部分を有する素子の断面を示す。 第２の実施形態による、横方向および垂直方向平行板コンデンサ部分を有する素子の断面を示す。 第３の実施形態による、横方向および垂直方向平行板コンデンサ部分を有する素子の断面を示す。 第４の実施形態による、横方向および垂直方向平行板コンデンサ部分を有する素子の断面を示す。 第５の実施形態による、横方向および垂直方向平行板コンデンサ部分を有する素子の断面を示す。 複数の横方向平行板コンデンサ部分および複数の垂直方向平行板コンデンサ部分の相互の結合を模式的に示す。 第１の非限定的な実装例の上面図を示す。 第２の非限定的な実装例の上面図を示す。 第２の非限定的な実装例の等角斜視図を示す。 第２の非限定的な実装例の等角斜視図を示す。
「バラツキ」および「変化」との語は、物理量の値がその公称値と異なる状況を指す。たとえば、製造許容差による、層の厚さのバラツキまたは変化は、最終生産物における層の厚さが、関連する物理量の所望の特性を達成するために設計において使用された公称値と異なることを意味する。同様に、層の厚さのバラツキによる、静電容量値のバラツキまたは変化は、静電容量値が、複数の層すべてがコンデンサを設計する際に使用されたようなそれらの公称厚さを有していた場合に、達成されたであろう公称値と異なることを意味している。
当該技術分野において知られているように、金属－誘電体素子は、一般的には、層状に製造される。層状構造においては、「横方向」および「水平方向」との語は共に、材料の層に沿って延びる、構造、または電界などの場を指す。横方向の構造は、他の横方向の複数層間に配置され得るか、または上記層状構造の側方表面に沿って延在し得る。それに応じて、「垂直方向」との語は、横方向の層に垂直な方向に延びる構造または場のことを指すのに使用される。層状構造においては、垂直方向の構造は、重ね合わせられた複数の材料層において配置された部分を備え、および、したがって、垂直方向の構造は、複数の材料層にわたって延在する。垂直方向の構造は、上記複数の材料層の少なくともいくつかの層を垂直方向に横断し、または上記複数の材料層の少なくともいくつかの間を横切ってもよく、および、任意の中間層上にビアのような接続部分が存在してもよい。垂直方向の構造は、異なる複数の材料層上にいくつかの重ね合わせられた部分を備えていてもよい。横方向および垂直方向の構造は、したがって、略９０°転置を有する。同様に、横方向および垂直方向の場は、略９０°転置を有する。
隣接する２つの垂直方向の構造は、横方向の静電容量を生成するために使用されてもよく、横方向の電界がこれら２つの垂直方向の構造間で生成され得る。垂直方向に分離された２つの異なる層上に重ね合わせられた２つの横方向の金属パターンは、垂直方向の静電容量を生成し、垂直方向の電界が２つの横方向の金属パターン間で生成され得る。本発明の便益を実現するために、垂直方向平行板コンデンサ部分の横方向の静電容量と、横方向平行板コンデンサ部分の垂直方向の静電容量との両方に影響を及ぼす層の個数を最大にすることは有益である。
「横方向平行板コンデンサ部分（ＬＰＰ部分）」との語は、平行板コンデンサタイプのものであるコンデンサ部分を指し、および、２つの横方向平行板電極を備え、ならびに、「垂直方向平行板コンデンサ部分（ＶＰＰ部分）」との語は、平行板タイプのものであるコンデンサ部分を指し、および、２つの垂直方向平行板電極または２より大きい数の交互配置された直方向平行板電極指状部を備えてもよく、これら垂直方向平行板電極指状部は、簡潔には、垂直方向電極指状部と呼ばれてもよい。垂直方向平行板電極および垂直方向電極指状部は、重ね合わせられた複数の金属化スラブまたは棒部を一般的に備えるが、単一の金属化層上に形成されていてさえもよい。
以下では、図５～図９を援用して実施形態のいくつかの基本的な特性および原理が説明される。図面は、縮尺通りでなく、および、横次元と垂直次元で使用されている縮尺は異なり得る。また、コンデンサ構造の複数の層が、垂直方向で略等しい厚さで示されているが、実施形態は、上記構造の層のいかなる特定の個数にも、厚さが等しい複数の層を有する構造にも限定されないが、図４ｂに示されているもののように、上記原理は、任意の個数の複数の層、および層の厚さの任意の組合せに適用可能である。水平方向の破線は、誘電体および金属化層の限界を表している。
図５は、第１の実施形態による、ＶＰＰ部分とＬＰＰ部分とを有するコンデンサ構造の断面を示す。コンデンサ素子は、複数の層（Ｌ０、Ｌ１、Ｌ２、．．．、Ｌ６）を備える。この例は、７つの層を示しているが、任意の数の層が適用可能である。特に、７より大きい数の層が適用されてもよい。ＬＰＰ部分の金属化電極板（１００、１０２）、およびＶＰＰ部分の電極の複数の金属化スラブまたは棒部（２００ａ～ｃ、２０２ａ～ｃ）が、奇数で番号付けられた層Ｌ１、Ｌ３、およびＬ５上に配置され、これらの層は、一般に、金属化層と呼ばれてもよい。複数の金属パターンが、金属化層上で誘電体材料によって取り囲まれている。偶数で番号付けられた層Ｌ０、Ｌ２、Ｌ４、Ｌ６は、誘電体層と呼ばれてもよい。というのは、これらの層は、ガラス、セラミック、サファイア、または酸化物材料などの非導電性誘電体材料を主に含んでいるからである。
第１の実施形態においては、ＶＰＰ部分の重ね合わせられた複数のスラブまたは棒部は、２つの金属化層間の中間誘電体層を通って延びる１つまたは複数の金属化ビア（４０）で、互いに結合される。上記複数のスラブまたは棒部間のこれらビア（４０）の形状、大きさ、個数、および位置は、設計オプションである。
以下の実施形態においては、電極間の距離（Ｄ）に言及するのに参照符号ＬＤおよびＶＤを、電極の幅（Ｗ）に言及するのに参照符号ＬＷおよびＶＷを、ならびに、ＬＰＰ部分およびＶＰＰ部分の長さに言及するのに参照符号ＬＬおよびＶＬをそれぞれ使用する。
第１の実施形態においては、ＬＰＰ部分の正および負の複数の板電極（１００、１０２）間の距離ＬＤは、これら板電極間の３つの層（Ｌ２、Ｌ３、Ｌ４）の厚さによって定められる。これらの中間層の１つまたは複数が、意図したものよりも厚い場合、ＬＰＰ部分の複数の横方向板電極（１００、１０２）間の距離（ＬＤ）は増加することになり、これは、式（１）による、実現される静電容量を減少させることになる。一方、これらの中間層（Ｌ２～Ｌ４）の１つまたは複数の厚さの同程度の増加も、ＶＰＰ部分の幅（ＶＷ）を増加させ、これは、ＶＰＰ部分の電極の面積を事実上、増加させ、および、したがって、ＶＰＰ部分の静電容量値を増加させる。
ＬＰＰおよびＶＰＰ部分を適切に寸法入れし、および組み合わせることにより、静電容量値のこれらの変化は、少なくとも互いの大部分を補償する。層の厚さのバラツキによる、静電容量値のバラツキは、両方のコンデンサ部分の静電容量に、しかし、逆方向に影響することになる。ＬＰＰ部分およびＶＰＰ部分の公称静電容量値は、フリンジング静電容量の影響を考慮することとともに、必要な総静電容量値、利用可能な面積の要件を満たすように設計されてもよい。公称静電容量値は、両方のコンデンサ部分の金属化部分の層の公称厚さおよび横方向の公称寸法で実現される静電容量値を指す。
第１の実施形態においては、ＬＰＰ部分の電極がそれらの上に存在するそれらの金属化層Ｌ１および金属化層Ｌ５の厚さのバラツキは、ＬＰＰ部分の静電容量に大きな影響を及ぼすものでないが、ＶＰＰ部分の静電容量に影響を及ぼすことになる。層Ｌ１およびＬ５の厚さのバラツキの影響は、補償できないが、この配置は、いくつかの応用において十分である、静電容量のバラツキの補償を可能にする。
この補償効果を利用するために、ＶＰＰ部分およびＬＰＰ部分は、互いに電気的に組み合わせられるものであり、よって、コンデンサ構造の実現可能な総静電容量値は、ＶＰＰ部分およびＬＰＰ部分両方の静電容量に基づいて定められる。実現可能な静電容量値を最大に、したがって、実現可能な静電容量密度を最大にするために、これら２つのコンデンサ部分を並列に結合することが有益である。しかし、ＬＰＰおよびＶＰＰ部分が直列に結合されている場合、静電容量の変化の補償のための同じ基本的な原理があてはまる。
ＬＰＰ部分の電極間の層における層の厚さの変化Δｔによる静電容量の変化は、数学的に以下のように表され得る。ＶＰＰ部分の静電容量の変化ΔＣvertは、以下の関数で表され得る：
Figure 2022540565000004
層の厚さの同じ変化Δｔによる、ＬＰＰ部分の静電容量の変化は、以下の関数で表され得る：
Figure 2022540565000005
ＬＰＰおよびＶＰＰ部分が並列に接続されるとき、距離ＬＤの変化Δｔのおおよその効果は、および、したがって、総静電容量における幅ＶＷの変化も、したがって、以下の関数で表され得る：
Figure 2022540565000006
この簡略化された式は、フリンジング静電容量の変化を考慮していない。上記静電容量部分を直列に結合する場合には、総静電容量における距離ＬＤおよび幅ＶＷの変化Δｔの組み合わせられた効果は、以下の関数で表され得る：
Figure 2022540565000007
図６は、第２実施形態による、ＶＰＰ部分およびＬＰＰ部分を有するコンデンサ構造の模式断面図を示し、第２の実施形態は、ＶＰＰ部分の複数のスラブまたは棒部（２００ａ～ｃ、２０２ａ～ｃ）間にビアが存在しないという点で第１の実施形態と異なる。ＶＰＰ部分での電界の主要な部分は、同じ層、すなわち、２００ａおよび２０２ａ、２００ｂおよび２０２ｂ、ならびに２００ｃおよび２０２ｃ上に存在する隣接する複数のスラブまたは棒部間に生じることになる。複数の板電極（１００、１０２）間の距離（ＬＤ）を変化させる、ＬＰＰ部分の複数の電極間の１つまたは複数の中間層（Ｌ２～Ｌ４）の厚さの変化は、第１の実施形態と同様に、ＶＰＰ部分の上記有効幅（ＶＷ）の同様の変化を引き起こす。２つの電極により、単一のＶＰＰ部分を実現するために、各電極の複数の棒部およびスラブ（２００ａ、２００ｂ、２００ｃ；２０２ａ、２０２ｂ、２０２ｃ）は、相互に電気的に接続されることになる（図示せず）。この相互の接続は、複数のスラブまたは棒部の任意の部分で、たとえば、一端でまたは当該一端の近くで、確立されてもよい。重ね合わせられた複数のスラブまたは棒部（２００ａ、２００ｂ、２００ｃ；２０２ａ、２０２ｂ、２０２ｃ）は、それらの長さの大部分において誘電体層によって電気的に分離されるが、それらは、したがって、ＶＰＰ部分の２つの電極を形成するように電気的に結合され、および、したがって、垂直方向平行板コンデンサタイプの変形例として考えてもよく、ならびに、したがって、ＶＰＰ部分と呼ばれてもよい。相互に結合された重ね合わせられた複数のスラブまたは棒部（２００ａ、２００ｂ、２００ｃ；２０２ａ、２０２ｂ、２０２ｃ）は、したがって、その中に孔を有するその垂直方向平面電極を形成すると考えられ得る。重ね合わせられた棒部またはスラブはそれぞれ、同じ電位を有し、および、電界が、１つの垂直平面での重ね合わせられた棒部またはスラブ、および隣接する垂直平面でのスラブまたは棒部間に形成される。この種の配置は、第１の実施形態よりも、より著しいフリンジング電界の効果を有することになる。この場合においては、ＶＰＰ部分の静電容量は、隣接するスラブまたは棒部の対向する面の間の横方向電界、およびスラブまたは棒部の露呈された縁のフリンジング電界の両方に基づく。層の厚さの変化の補償が実現され得るように、フリンジング静電容量の影響が、素子の設計に考慮されてもよい。フリンジング静電容量に関する設計の諸問題は、本発明の焦点でなく、および、したがって、ここでは詳細に議論しないが、それらは、フリンジング静電容量を考慮に入れるコンデンサの設計方法とともに、当業者によってよく知られている。このタイプの電極を用いて実現される総静電容量は、中実の板電極を用いて実現される総静電容量よりも幾分小さい。
図７は、第３の実施形態による、ＶＰＰ部分およびＬＰＰ部分を有するコンデンサ構造の模式断面を示す。第１の実施形態と比較して、ＶＰＰ部分は、この場合には、２よりも大きい数の垂直方向電極指状部を有し、これら垂直方向電極指状部は、たとえば、図４ａに示されているような、交番極性を有する配置における交互配置された電極指状部として、配置されてもよい。４つの垂直方向電極指状部が、この図に示されているが、設計に応じて、任意の数の垂直方向電極指状部が適用されてもよい。図７に、ならびに図４ａおよび４ｂにも示されているような交互配置されたＶＰＰ部分構造は、当該技術分野においては通常、ＶＰＰコンデンサと呼ばれ、および、本出願の文脈においては、垂直方向平行板コンデンサ部分（ＶＰＰ部分）と呼ばれる。隣接する電極指状部の異なる対間の距離ＶＤは、等しくてもよいが、設計に応じて異なっていてもよい。単一のＶＰＰ部分を実現するために、電極指状部は、たとえば、一端または一端近くのみで相互に接続されていてもよい。さらなる代替例によれば、第３の実施形態はさらに、図６に関連して説明したように、ＶＰＰ部分の電極指状部の複数のスラブまたは棒部間の複数のビア（４０）なしで実現されてもよい。単一のＶＰＰ部分を実現するために、複数の棒部またはスラブ（２００ａ、２００ｂ、２００ｃ；２０２ａ、２０２ｂ、２０２ｃ）が、ＶＰＰ部分の２つの電極を形成するように電気的に結合される。
図８は、第４の実施形態による、ＶＰＰ部分およびＬＰＰ部分を有するコンデンサ構造の簡略化された模式断面を示す。本実施形態では、ＶＰＰ部分は、第３の実施形態と比較した場合、本質的に変わっていない状態にとどまっていてもよく、および、任意の数の垂直方向電極指状部が、設計に応じて適用されてもよい。本実施形態の設計オプションは、櫛状の配置における任意の数の交互配置された垂直方向電極指状部、または第１および第２の実施形態において示されたような、２つのみの垂直方向板電極も含んでいる。ＬＰＰ部分の１つの板電極（１００）が、誘電体層Ｌ６上に配置されている。このタイプの金属パターン配置は、現在利用可能ないくつかの独自の製造プロセスにおいて利用可能である。さらに、誘電体層上に配置されたＬＰＰ部分の電極の厚さは、それぞれの誘電体層の厚さよりも、上記製造プロセスが主に誘電体層上のそのような金属化構造を作製することを可能にした場合、薄くてもよい。それぞれの金属化層（Ｌ５）の厚さが、製造プロセスが理由で変化した場合、これは、ＬＰＰ部分の複数の板電極（１００、１０２）間の距離（ＬＤ）、および、ＶＰＰ部分の複数の電極の幅（ＶＷ）両方に影響を与える。したがって、第１～第３の実施形態における補償の仕組みに含まれる層Ｌ２～Ｌ４における変化に加えて、層Ｌ５の厚さの変化の効果も、物理的な測定量、ならびに、したがって、ＬＰＰおよびＶＰＰコンデンサ部分両方のコンデンサ値に、しかし、逆方向に、影響を与える。したがって、本実施形態は、静電容量補償の全体の仕組みにおいて、さらなる層（Ｌ５）を含み、前述した実施形態と比較して補償能力をさらに向上させる。本実施形態の別の変形例は、複数のスラブまたは棒部を結合する複数のビア（４０）なしで図６のＶＰＰ部分に関して開示された原理を使用する。
図９は、第５の実施形態に基づくＶＰＰ部分およびＬＰＰ部分を有するコンデンサ構造の簡略化された模式断面を示す。第４の実施形態と比較して、ＬＰＰ部分の第２の板電極（１０２）は、底部の誘電体層（１０）上に配置されている。このタイプの金属化パターン配置は、現在、または将来の独自の製造プロセスにおいて可能にされ得る。金属化層Ｌ１の厚さが、製造プロセスが理由で変化した場合、これは、ＬＰＰ部分の２つの板電極（１００、１０２）間の距離（ＬＤ）およびＶＰＰ部分の複数の電極の幅（ＶＷ）両方にさらに影響を与えることになる。したがって、層Ｌ２～Ｌ４における変化に加えて、層Ｌ１およびＬ５両方の厚さの変化の効果も、この場合、ＬＰＰおよびＶＰＰ部分の両方に、しかし逆方向に、影響を与えることになる。したがって、本実施形態は、この構成において、製造許容差により、これらの層の厚さが変わる場合に静電容量補償の全体の仕組みに影響を与え得る考えられる層（Ｌ１～Ｌ５）すべてを備える。つまり、ＬＰＰ部分の複数の電極間の距離ＬＤはＶＰＰ部分の複数の電極の幅ＶＷと等しく、上記層の１つまたは複数の層の厚さの変化による、距離（ＬＤ）および幅（ＶＷ）のいかなる変化も等しい。したがって、式（３）～（６）において、Δｔ＝ΔＬＤ＝ΔＶＷであること、つまり、ΔｔはＶＰＰ部分の幅ＶＷを画定するすべての層の厚さのバラツキを含んでいることをこの場合には仮定できる。第１～第４実施形態と比較して、ＬＰＰ部分の静電容量は幾分低い。というのは、ＬＰＰ部分の２つの板電極（１００、１０２）が、互いからさらに離れているからである。この変化は、たとえば、ＬＰＰ部分の板電極（１００、１０２）の側面積をわずかに増大させることによって、補償されてもよい。
図５～９に示されているすべての実施形態において、ＬＰＰ部分およびＶＰＰ部分の電極は、好ましくは、実質的に異なる領域上に横方向に、それらが互いに重なり合わないように配置される。あるいは、たとえば、ＬＰＰおよびＶＰＰ部分をＬおよび／またはＴ字状に配置することによって、横次元においてＬＰＰおよびＶＰＰ部分の重なり合いが存在していてもよく、この板電極では、ＶＰＰ部分は、ＴまたはＬ字状のステム部を形成し、および、ＬＰＰ部分の板電極は、優先権主張出願である国際特許出願ＰＣＴ／ＦＩ２０１９／０５０５１３号に開示されているような腕部または脚部を形成する。そのような場合においては、ＬＰＰ部分およびＶＰＰ部分は事実上、並列に電気的に結合される。なおさらには、横次元における（複数の）ＬＰＰ部分および（複数の）ＶＰＰ部分の重なり合いは、たとえば、ステム部が腕部にも脚部にも取り付けられていない改変されたＬおよび／またはＴ字形状を用いて実現されてもよい。そのような配置が、ＬＰＰおよびＶＰＰ部分の並列および直列結合の両方を可能にする。
図１０は、複数のＬＰＰ部分およびＶＰＰ部分間の相互結合を模式的に示す。コンデンサ構造の総静電容量は、この場合には、それら各々がこれらのタイプのいずれかであるそれらの全ての組み合わせられたコンデンサ部分の組み合わせによって実現され、および、各ＶＰＰ部分は、ＬＰＰ部分と並列にまたは直列に結合され、逆もまた同様である。この例は、２つのＶＰＰ部分（Ｃｖｅｒｔ１、Ｃｖｅｒｔ２）および２つのＬＰＰ部分（Ｃｌａｔ１、Ｃｖｌａｔ２）を備えるが、任意の数のＶＰＰ部分およびＬＰＰ部分が適用されてもよい。
コンデンサ構造の静電容量の精度、つまり、層の厚さのバラツキによる、静電容量値の分散の補償は、同じコンデンサ構造において並列に、ならびに直列に結合されたＬＰＰ部分およびＶＰＰ部分の両方を利用することにより、さらに改善されてもよい。ＬＰＰ部分およびＶＰＰ部分が直列に結合されるとき、ＬＰＰおよびＶＰＰ部分の直列結合で実現された補償後の残りの静電容量のバラツキは、並列に結合されたＬＰＰおよびＶＰＰ部分で実現された補償後の残りの静電容量のバラツキと逆の極性を有する。同じコンデンサ構造において、直列および並列結合両方により、可能にされる補償を利用することにより、静電容量値の補償されていない残りのバラツキが、したがって、更に低減され得る。ＬＰＰおよびＶＰＰ部分の単一対の並列または直列結合のいずれか一方を使用することによって、静電容量値の精度の増加が、公称静電容量値からの静電容量値のバラツキの顕著な低減を通じて実現される。直列に結合された、ならびに並列に結合されたＬＰＰおよびＶＰＰ部分両方を同じコンデンサ構造に含めることによって、静電容量値の実現される精度は、さらに増加させられ得る。最良の補償結果は、（複数の）ＬＰＰ部分および（複数の）ＶＰＰ部分の静電容量値に影響を与えるすべての層が上記補償の仕組みに含まれるときに実現される。上記補償の仕組みに含まれないＶＰＰ部分の層は、静電容量値のバラツキの主な要因となる可能性が高い。正確な静電容量値を有することが意図されたコンデンサ構造を設計するときに、他の種類の製造許容差、たとえば、金属化パターンの横方向の寸法の不正確さも、考慮に入れる必要がある。本発明による、コンデンサ構造の横方向の寸法の不正確さのかなりの部分が、距離ＶＤの選択によって、つまり、隣接する垂直方向板電極または電極指状部間の距離の選択によってコントロールされ得る。
図１１は、上述された、発明の補償原理を適用したコンデンサ構造の第１の非限定的な実装例の上面図を示す。ＬＰＰ部分は、第１の電気接点（６０）に結合された第１の横方向板電極（１００）、および第２の電気接点（６２）に結合された第２の横方向板電極（１０２）を備える。第１の横方向板電極（１００）および第２の横方向板電極（１０２）は、実質的に重なり合っている。ＶＰＰ部分は、第１の電気接点（６０）に結合された第１の垂直方向電極（２００）、および第２の電気接点（６２）に結合された第２の垂直方向電極（２０２）を備える。上記ＶＰＰ部分（２００、２０２）は、交互配置された櫛状構造を備える。この例では、第２の垂直方向電極（２０２）と、第２の電気接点との間の電気的接触は、第２の垂直方向電極（２０２）とともに同じ電位にある第２の横方向板電極（１０２）を介して実現されてもよい。ＬＰＰ部分（１００、１０２）およびＶＰＰ部分（２００、２０２）は、したがって、並列に結合される。この例では、ＶＰＰ部分（２００、２０２）は、別の場合では四角形のＬＰＰ部分（１００、１０２）に形成された開口（２１０）内に実現される。ＬＰＰ部分（１００、１０２）およびＶＰＰ部分（２００、２０２）の電極は、したがって、横方向に重なり合うものでない。
図１２は、上述された、発明の補償原理を適用したコンデンサ構造の第２の非限定的な実装例の上面図を示す。ＬＰＰ部分は、第１の電気接点（６０）に結合された第１の横方向板電極（１００）、および第２の電気接点（６２）に結合された第２の横方向板電極（１０２）を備える。この図では他の構造の下に隠れた、第１の横方向板電極（１００）および第２の横方向板電極（１０２）は、好ましくは四角形の形状を有する。ＶＰＰ部分は、第１の電気接点（６０）に結合された第１の垂直方向電極（２００）、および第２の電気接点（６２）に結合された第２の垂直方向電極（２０２）を備える。上記ＶＰＰ部分（２００、２０２）は、交互配置された櫛状構造を備え、この櫛状構造では、金属化結合構造（７０、７２）が、それぞれの電極（２００、２０２）の指状部間の接続をもたらす。これら金属化結合構造（７０、７２）は、ＬＰＰ部分（１００、１０２）およびＶＰＰ部分（２００、２０２）の電極を、第１および第２の電気接点（６０、６２）に向けて、さらに電気的に結合する。この例では、ＬＰＰ部分（１００、１０２）およびＶＰＰ部分（２００、２０２）は、並列に結合される。ＶＰＰ部分（２００、２０２）およびＬＰＰ部分（１００、１０２）は、ＬＰＰ部分（１００、１０２）およびＶＰＰ部分（２００、２０２）の板電極が横方向に重なり合わないように、横に並んで配置される。図１２に示されているコンデンサ構造は、たとえば、金属化結合構造（７０、７２）ならびに／または第１および第２の電気接点（６０、６２）を再設計することによって、ＶＰＰおよびＬＰＰ部分の直列接続に再設計され得る。
図１３ａおよび１３ｂは、以上で説明した、発明の補償原理を適用したコンデンサ構造の第２の非限定的な実装例の異なる２つの等角斜視図を示す。第１の垂直方向電極（２００）の電極指状部は、これら電極指状部の一端で、互いに、および、上記電極と第１の電気接点（６０）との間に配置された金属化結合パターン（７０）を介して第１の電気接点（６０）にさらに電気的に結合される。第２の垂直方向電極（２０２）の電極指状部は、１つまたは複数の金属化結合パターン（７２）で互いに電気的に結合される。これらの図は、第２の垂直方向板電極（２０２）の電極指状部を金属化結合パターン（７２）と結合するためのビア（４２）を示す。
上述した設計すべてにおいて、第１および第２の電気接点の形状および位置は、設計オプションである。上記コンデンサ構造の下方での外部回路および／または半導体素子への結合のための電気接点は、たとえば、コンデンサ構造の上方および／または下方に、および／または上記層状構造の中間層においてさえ、設けられてもよい。
技術の進歩に伴って、本発明の基本的な考えは様々な方法で実現できることは、当業者にとって明白である。したがって、本発明およびその実施形態は、上記実施例に限定されない一方、請求項の範囲内で変わり得る。
特許文献４は、基板上の導電性細長片の複数の層と、遮蔽を行うための当該細長片構造の上方および下方の導電性板とによって形成された静電容量を開示している。
特許文献５は、交互に、および繰り返し積み重ねられた負および正の電極指状部を有するコンデンサ構造を開示している。
米国特許第６６９０５７０号明細書 米国特許第６５４２３５１号明細書 米国特許出願公開第２０１０／０１２３２１３号明細書 米国特許第６９６９６８０号明細書 米国特許出願公開第２０１５／００２２９４８号明細書
本発明は、垂直方向平行板コンデンサ部分と横方向平行板コンデンサ部分の両方を有する組み合わせられたコンデンサ構造の考えに基づいている。そのような組み合わせられたコンデンサ構造においては、製造許容差による、特にコンデンサ構造の誘電体層および／または金属化層の厚さのバラツキの変化による上記垂直方向および横方向部分の静電容量の変化が、互いを事実上打ち消す。概して、金属化層上の金属パターニングが、多数の形状に作られ得るが、通常は狭い線、スラブもしくは棒部、または矩形板が相互接続とコンデンサとの両方に使用され、および、誘電体材料が、それぞれの金属層において金属パターンを囲んでいる。これらの形状は、以下の記載で使用されるが、その他の形状も排除されるものでない。
第１の態様によれば、交互に配置された複数の誘電体および金属化層を備える層状構造として実現されるコンデンサ構造が提供される。このコンデンサ構造は、上記交互に配置された複数の層の誘電体材料によって分離された２つの異なる層において略平行な２つの金属化パターンによって形成された２つの第１の電極を備える少なくとも１つの横方向平行板コンデンサ部分（ＬＰＰ部分）、および、上記複数の金属化層に配置された、重ね合わせられた複数のスラブまたは棒部を各々が備える２つの第２の電極を備える少なくとも１つの垂直方向平行板コンデンサ部分（ＶＰＰ部分）を備える。少なくとも１つのＬＰＰ部分は、コンデンサ構造を形成するために、少なくとも１つのＶＰＰ部分と電気的に結合される。２つの第１の電極を分離する上記交互に配置された複数の層の少なくとも１つの層上の誘電体材料の厚さのバラツキであって垂直次元における２つの第１の電極間の距離の公称値との差を生じさせる厚さのバラツキによる、上記少なくとも１つのＬＰＰ部分の静電容量値のバラツキは、垂直次元における２つの第２の電極の幅の公称値との差を生じさせる厚さの同じバラツキのために、上記交互に配置された複数の層の同じ少なくとも１つの同じ厚さのバラツキによる少なくとも１つのＶＰＰ部分の静電容量値の正反対のバラツキによって少なくとも部分的に補償される。
第５の態様によれば、上記２つの第１の電極は、上記第２の電極の最上部および底部のスラブまたは棒部を備える上記コンデンサ構造の金属化層において存在し、最上部および底部のスラブまたは棒部は、垂直次元における第２の電極の幅を画定する。
第６の態様によれば、上記２つの第１の電極の一方は、垂直次元における第２の電極の幅の上限を定める第２の電極のスラブまたは棒部を備える金属化層の上方に垂直次元において位置するコンデンサ構造の層において存在し、および、上記２つの第１の電極の他方は、垂直次元における第２の電極の幅の下限を定める第２の電極のスラブまたは棒部を備えるコンデンサ構造の層において存在する。あるいは、上記２つの第１の電極の一方は、垂直次元における第２の電極の幅の下限を定める第２の電極のスラブまたは棒部を備える金属化層の下方に垂直次元において位置するコンデンサ構造の層において存在し、および、上記２つの第１の電極の他方は、垂直次元における第２の電極の幅の上限を定める第２の電極のスラブまたは棒部を備えるコンデンサ構造の層において存在する。
第７の態様によれば、上記２つの第１の電極の一方は、垂直次元における第２の電極の幅の上限を定める第２の電極のスラブまたは棒部を備えるコンデンサ構造の金属化層の上方に垂直次元において位置するコンデンサ構造の層において存在し、および、上記２つの第１の電極の他方は、垂直次元における第２の電極の幅の下限を定める第２の電極のスラブまたは棒部を備えるコンデンサ構造の金属化層の下方に垂直次元において位置するコンデンサ構造の層において存在する。
上記方法は、製造プロセス中に、上記交互に配置された複数の層の誘電体材料によって分離される２つの第１の電極を備える少なくとも１つの横方向平行板コンデンサ部分（ＬＰＰ部分）を、コンデンサ構造の２つの異なる層において略平行な２つの金属化パターンを形成することによって生成するステップと、２つの第２の電極を備える少なくとも１つの垂直方向平行板コンデンサ部分（ＶＰＰ部分）を、上記複数の金属化層上の重ね合わせられた複数のスラブまたは棒部を作製することによって生成するステップと、コンデンサ構造を形成するために上記少なくとも１つのＬＰＰ部分を上記少なくとも１つのＶＰＰ部分と電気的に結合するステップと、を備える。上記２つの第１の電極を分離する上記交互に配置された複数の層の少なくとも１つの層上の誘電体材料の厚さのバラツキであって垂直次元における上記２つの第１の電極間の距離の公称値との差を生じさせる厚さのバラツキによる、上記少なくとも１つのＬＰＰ部分の静電容量値のバラツキは、垂直次元における２つの第２の電極の幅の公称値との差を生じさせる厚さの同じバラツキのために、上記交互に配置された複数の層の同じ少なくとも１つの同じ厚さのバラツキによる少なくとも１つのＶＰＰ部分の静電容量値の正反対のバラツキによって少なくとも部分的に補償される。
当該技術分野において知られているように、金属－誘電体素子は、一般的には、層状に製造される。層状構造においては、「横方向」および「水平方向」との語は共に、材料の層に沿って延びる、構造、または電界などの場を指す。横方向の構造は、他の横方向の複数層間に配置され得るか、または上記層状構造の側方表面に沿って延在し得る。それに応じて、「垂直方向」との語は、横方向の層に垂直な方向に延びる構造または場のことを指すのに使用される。層状構造においては、垂直方向の構造は、重ね合わせられた複数の材料層において配置された部分を備え、および、したがって、垂直方向の構造は、複数の材料層にわたって延在する。垂直方向の構造は、上記複数の材料層の少なくともいくつかの層を垂直方向に横断し、または上記複数の材料層の少なくともいくつかの間を横切ってもよく、および、任意の中間層においてビアのような接続部分が存在してもよい。垂直方向の構造は、異なる複数の材料層上にいくつかの重ね合わせられた部分を備えていてもよい。横方向および垂直方向の構造は、したがって、略９０°転置を有する。同様に、横方向および垂直方向の場は、略９０°転置を有する。
図５は、第１の実施形態による、ＶＰＰ部分とＬＰＰ部分とを有するコンデンサ構造の断面を示す。コンデンサ素子は、複数の層（Ｌ０、Ｌ１、Ｌ２、．．．、Ｌ６）を備える。この例は、７つの層を示しているが、任意の数の層が適用可能である。特に、７より大きい数の層が適用されてもよい。ＬＰＰ部分の金属化電極板（１００、１０２）、およびＶＰＰ部分の電極の複数の金属化スラブまたは棒部（２００ａ～ｃ、２０２ａ～ｃ）が、奇数で番号付けられた層Ｌ１、Ｌ３、およびＬ５上に配置され、これらの層は、一般に、金属化層と呼ばれてもよい。複数の金属パターンが、金属化層において誘電体材料によって取り囲まれている。偶数で番号付けられた層Ｌ０、Ｌ２、Ｌ４、Ｌ６は、誘電体層と呼ばれてもよい。というのは、これらの層は、ガラス、セラミック、サファイア、または酸化物材料などの非導電性誘電体材料を主に含んでいるからである。
図６は、第２実施形態による、ＶＰＰ部分およびＬＰＰ部分を有するコンデンサ構造の模式断面図を示し、第２の実施形態は、ＶＰＰ部分の複数のスラブまたは棒部（２００ａ～ｃ、２０２ａ～ｃ）間にビアが存在しないという点で第１の実施形態と異なる。ＶＰＰ部分での電界の主要な部分は、同じ層、すなわち、２００ａおよび２０２ａ、２００ｂおよび２０２ｂ、ならびに２００ｃおよび２０２ｃにおいて存在する隣接する複数のスラブまたは棒部間に生じることになる。複数の板電極（１００、１０２）間の距離（ＬＤ）を変化させる、ＬＰＰ部分の複数の電極間の１つまたは複数の中間層（Ｌ２～Ｌ４）の厚さの変化は、第１の実施形態と同様に、ＶＰＰ部分の上記有効幅（ＶＷ）の同様の変化を引き起こす。２つの電極により、単一のＶＰＰ部分を実現するために、各電極の複数の棒部およびスラブ（２００ａ、２００ｂ、２００ｃ；２０２ａ、２０２ｂ、２０２ｃ）は、相互に電気的に接続されることになる（図示せず）。この相互の接続は、複数のスラブまたは棒部の任意の部分で、たとえば、一端でまたは当該一端の近くで、確立されてもよい。重ね合わせられた複数のスラブまたは棒部（２００ａ、２００ｂ、２００ｃ；２０２ａ、２０２ｂ、２０２ｃ）は、それらの長さの大部分において誘電体層によって電気的に分離されるが、それらは、したがって、ＶＰＰ部分の２つの電極を形成するように電気的に結合され、および、したがって、垂直方向平行板コンデンサタイプの変形例として考えてもよく、ならびに、したがって、ＶＰＰ部分と呼ばれてもよい。相互に結合された重ね合わせられた複数のスラブまたは棒部（２００ａ、２００ｂ、２００ｃ；２０２ａ、２０２ｂ、２０２ｃ）は、したがって、その中に孔を有するその垂直方向平面電極を形成すると考えられ得る。重ね合わせられた棒部またはスラブはそれぞれ、同じ電位を有し、および、電界が、１つの垂直平面での重ね合わせられた棒部またはスラブ、および隣接する垂直平面でのスラブまたは棒部間に形成される。この種の配置は、第１の実施形態よりも、より著しいフリンジング電界の効果を有することになる。この場合においては、ＶＰＰ部分の静電容量は、隣接するスラブまたは棒部の対向する面の間の横方向電界、およびスラブまたは棒部の露呈された縁のフリンジング電界の両方に基づく。層の厚さの変化の補償が実現され得るように、フリンジング静電容量の影響が、素子の設計に考慮されてもよい。フリンジング静電容量に関する設計の諸問題は、本発明の焦点でなく、および、したがって、ここでは詳細に議論しないが、それらは、フリンジング静電容量を考慮に入れるコンデンサの設計方法とともに、当業者によってよく知られている。このタイプの電極を用いて実現される総静電容量は、中実の板電極を用いて実現される総静電容量よりも幾分小さい。

Claims (11)

  1. 交互に配置された複数の誘電体および金属化層を備える層状構造として実現されたコンデンサ構造であって、
    前記コンデンサ構造は：
    前記交互に配置された複数の層の誘電体材料によって分離された２つの異なる層上の略平行な２つの金属化パターンによって形成された２つの第１の電極を備える少なくとも１つの横方向平行板コンデンサ部分（ＬＰＰ部分）、および、
    前記複数の金属化層上に配置された、重ね合わせられた複数のスラブまたは棒部を各々が備える２つの第２の電極を備える少なくとも１つの垂直方向平行板コンデンサ部分（ＶＰＰ部分）
    を備え、
    前記少なくとも１つのＬＰＰ部分は、前記コンデンサ構造を形成するために、前記少なくとも１つのＶＰＰ部分と電気的に結合され、および、
    前記２つの第１の電極を分離する前記交互に配置された複数の層の少なくとも１つの層上の誘電体材料の厚さのバラツキであって垂直次元における前記２つの第１の電極間の距離の公称値との差を生じさせる厚さのバラツキによる、前記少なくとも１つのＬＰＰ部分の静電容量値のバラツキが、垂直次元における前記２つの第２の電極の幅の公称値との差を生じさせる厚さの同じバラツキのために、前記交互に配置された複数の層の同じ少なくとも１つの同じ厚さのバラツキによる前記少なくとも１つのＶＰＰ部分の静電容量値の正反対のバラツキによって少なくとも部分的に補償される、
    コンデンサ構造。
  2. 前記少なくとも１つのＬＰＰ部分および前記少なくとも１つのＶＰＰ部分は、並列にまたは直列に互いに電気的に結合される、
    請求項１記載のコンデンサ構造。
  3. 少なくとも２つのＬＰＰ部分および少なくとも２つのＶＰＰ部分を備え、
    少なくとも１つのＬＰＰ部分および少なくとも１つのＶＰＰ部分が、互いに並列に電気的に結合され、少なくとも１つの他のＬＰＰ部分および少なくとも１つの他のＶＰＰ部分が、互いに直列に電気的に結合される、
    請求項１または２記載のコンデンサ構造。
  4. 前記第２の電極は両方とも、重ね合わせられた複数のスラブまたは棒部によって各々が形成された複数の電極指状部を備え、前記２つの第２の電極の前記複数の電極指状部は、交互配置された電極指状部を有する櫛状構造を形成し、前記櫛状構造においては、隣接する電極指状部は、交番極性を有し、および／または
    前記重ね合わせられた複数のスラブまたは棒部は、前記重ね合わせられた複数のスラブまたは棒部を備える２つの隣接する金属化層を分離する誘電体材料層各々を横切る１つまたは複数の導電性ビアで、互いに電気的に接続される、
    請求項１～３のいずれか１項に記載のコンデンサ構造。
  5. 前記２つの第１の電極は、前記第２の電極の最上部および底部のスラブまたは棒部を備える前記コンデンサ構造の金属化層上に存在し、前記最上部および底部のスラブまたは棒部は、垂直次元における前記第２の電極の幅を画定する、
    請求項１～４のいずれか１項に記載のコンデンサ構造。
  6. 前記２つの第１の電極の一方は、垂直次元における前記第２の電極の幅の上限を定める前記第２の電極のスラブまたは棒部を備える前記金属化層の上方に垂直次元において位置する前記コンデンサ構造の層上に存在し、および、前記２つの第１の電極の他方は、垂直次元における前記第２の電極の幅の下限を定める前記第２の電極のスラブまたは棒部を備える前記コンデンサ構造の層上に存在し、または、
    前記２つの第１の電極の一方は、垂直次元における前記第２の電極の幅の下限を定める前記第２の電極のスラブまたは棒部を備える前記金属化層の下方に垂直次元において位置する前記コンデンサ構造の層上に存在し、および、前記２つの第１の電極の他方は、垂直次元における前記第２の電極の幅の上限を定める前記第２の電極のスラブまたは棒部を備える前記コンデンサ構造の層上に存在する、
    請求項１～５のいずれか１項に記載のコンデンサ構造。
  7. 前記２つの第１の電極の一方は、垂直次元における前記第２の電極の幅の上限を定める前記第２の電極のスラブまたは棒部を備える前記コンデンサ構造の前記金属化層の上方に位置する前記コンデンサ構造の層上に存在し、および、前記２つの第１の電極の他方は、垂直次元における前記第２の電極の幅の下限を定める前記第２の電極のスラブまたは棒部を備える前記コンデンサ構造の前記金属化層の下方に位置する前記コンデンサ構造の層上に存在する、
    請求項１～５のいずれか１項に記載のコンデンサ構造。
  8. 前記２つの第１の電極の隣接する面の間の垂直距離は、垂直次元における前記２つの第２の電極の幅を画定する層の厚さによって画定される、
    請求項７記載のコンデンサ構造。
  9. 半導体素子構造、任意に前記半導体素子構造の最上部上の１つまたは複数の中間層、および、
    前記半導体素子構造の最上部上または前記中間層の最上部上のいずれかに配置される、請求項１～８のいずれか１項に記載のコンデンサ構造、
    を備える電子素子。
  10. 交互に配置された複数の誘電体および金属化層を備える層状構造としてのコンデンサ構造を製造する方法であって、
    前記方法は、製造プロセス中に：
    前記交互に配置された複数の層の誘電体材料によって分離される２つの第１の電極を備える少なくとも１つの横方向平行板コンデンサ部分（ＬＰＰ部分）を、前記コンデンサ構造の２つの異なる層上の略平行な２つの金属化パターンを形成することによって生成するステップと、
    ２つの第２の電極を備える少なくとも１つの垂直方向平行板コンデンサ部分（ＶＰＰ部分）を、前記複数の金属化層上の重ね合わせられた複数のスラブまたは棒部を作製することによって生成するステップと、
    前記コンデンサ構造を形成するために前記少なくとも１つのＬＰＰ部分を前記少なくとも１つのＶＰＰ部分と電気的に結合するステップと、
    を備え、
    前記２つの第１の電極を分離する前記交互に配置された複数の層の少なくとも１つの層上の誘電体材料の厚さのバラツキであって垂直次元における前記２つの第１の電極間の距離の公称値との差を生じさせる厚さのバラツキによる、前記少なくとも１つのＬＰＰ部分の静電容量値のバラツキは、垂直次元における前記２つの第２の電極の幅の公称値との差を生じさせる厚さの同じバラツキのために、前記交互に配置された複数の層の同じ少なくとも１つの同じ厚さのバラツキによる少なくとも１つのＶＰＰ部分の静電容量値の正反対のバラツキによって少なくとも部分的に補償される、
    方法。
  11. 電子素子を製造する方法であって、前記方法が：
    半導体素子構造を製造するステップ；および
    任意に前記半導体素子構造の最上部上に１つまたは複数の中間層を製造するステップ；
    を備え、
    前記方法が：
    請求項１０に記載の方法を用いて、請求項１～８のいずれか１項に記載のコンデンサ構造を、前記半導体素子構造の最上部上に、または前記１つまたは複数の中間層の最上部上に製造するステップ
    をさらに備える、
    方法。
JP2021577893A 2019-06-28 2020-06-22 コンデンサ構造 Active JP7441866B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/FI2019/050513 WO2020260747A1 (en) 2019-06-28 2019-06-28 A capacitor structure and a chip antenna
FIPCT/FI2019/050513 2019-06-28
PCT/FI2020/050443 WO2020260759A1 (en) 2019-06-28 2020-06-22 A capacitor structure

Publications (2)

Publication Number Publication Date
JP2022540565A true JP2022540565A (ja) 2022-09-16
JP7441866B2 JP7441866B2 (ja) 2024-03-01

Family

ID=67303478

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021577895A Active JP7289379B2 (ja) 2019-06-28 2019-06-28 キャパシタの構造およびチップアンテナ
JP2021577893A Active JP7441866B2 (ja) 2019-06-28 2020-06-22 コンデンサ構造

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2021577895A Active JP7289379B2 (ja) 2019-06-28 2019-06-28 キャパシタの構造およびチップアンテナ

Country Status (6)

Country Link
US (2) US11431081B2 (ja)
EP (2) EP3991218A1 (ja)
JP (2) JP7289379B2 (ja)
CN (2) CN114175292A (ja)
TW (2) TWI754973B (ja)
WO (2) WO2020260747A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809499A (zh) * 2021-08-17 2021-12-17 西安理工大学 一种基于tsv结构的集总参数分支线定向耦合器

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
JP4446525B2 (ja) 1999-10-27 2010-04-07 株式会社ルネサステクノロジ 半導体装置
US6570210B1 (en) 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS
US6690570B2 (en) 2000-09-14 2004-02-10 California Institute Of Technology Highly efficient capacitor structures with enhanced matching properties
US6542351B1 (en) 2001-06-28 2003-04-01 National Semiconductor Corp. Capacitor structure
US6737698B1 (en) 2002-03-11 2004-05-18 Silicon Laboratories, Inc. Shielded capacitor structure
JP4371799B2 (ja) 2003-12-19 2009-11-25 株式会社リコー 容量素子
JP4343085B2 (ja) 2004-10-26 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2007081044A (ja) * 2005-09-13 2007-03-29 Renesas Technology Corp 半導体装置
TWI271754B (en) 2006-02-16 2007-01-21 Jmicron Technology Corp Three-dimensional capacitor structure
US7518850B2 (en) 2006-05-18 2009-04-14 International Business Machines Corporation High yield, high density on-chip capacitor design
KR20090033177A (ko) 2006-06-02 2009-04-01 케네트, 인크 개선된 금속-절연체-금속 캐패시터
US8716778B2 (en) 2008-11-17 2014-05-06 Altera Corporation Metal-insulator-metal capacitors
US8021954B2 (en) * 2009-05-22 2011-09-20 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with hierarchical capacitor and method of manufacture thereof
US8971014B2 (en) * 2010-10-18 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Protection structure for metal-oxide-metal capacitor
AU2011331918B2 (en) * 2010-11-18 2013-12-19 The Silanna Group Pty Ltd Single-chip integrated circuit with capacitive isolation
US9209240B2 (en) * 2012-10-16 2015-12-08 Sandisk Technologies Inc. Metal-oxide-metal capacitor structure
US20140203404A1 (en) * 2013-01-21 2014-07-24 Qualcomm Incorporated Spiral metal-on-metal (smom) capacitors, and related systems and methods
US8836079B2 (en) * 2013-01-24 2014-09-16 Qualcomm Incorporated Metal-on-metal (MoM) capacitors having laterally displaced layers, and related systems and methods
US9331013B2 (en) * 2013-03-14 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated capacitor
KR20150010353A (ko) 2013-07-19 2015-01-28 삼성전자주식회사 커패시터 구조물
US9129981B2 (en) 2013-11-26 2015-09-08 Freescale Semiconductor Inc. Methods for the production of microelectronic packages having radiofrequency stand-off layers
JP6869649B2 (ja) 2016-06-13 2021-05-12 ラピスセミコンダクタ株式会社 半導体装置、通信システムおよび半導体装置の製造方法。
US11552030B2 (en) * 2018-07-31 2023-01-10 Intel Corporation High frequency capacitor with inductance cancellation

Also Published As

Publication number Publication date
US11791376B2 (en) 2023-10-17
CN114175292A (zh) 2022-03-11
JP7441866B2 (ja) 2024-03-01
EP3991203A1 (en) 2022-05-04
TW202118074A (zh) 2021-05-01
TW202103332A (zh) 2021-01-16
US20220140070A1 (en) 2022-05-05
TWI742738B (zh) 2021-10-11
EP3991203B1 (en) 2024-02-28
EP3991203C0 (en) 2024-02-28
EP3991218A1 (en) 2022-05-04
US20220200131A1 (en) 2022-06-23
CN114097101A (zh) 2022-02-25
JP2022540566A (ja) 2022-09-16
JP7289379B2 (ja) 2023-06-09
US11431081B2 (en) 2022-08-30
WO2020260759A1 (en) 2020-12-30
WO2020260747A1 (en) 2020-12-30
TWI754973B (zh) 2022-02-11

Similar Documents

Publication Publication Date Title
US6222427B1 (en) Inductor built-in electronic parts using via holes
EP1297543B1 (en) Ceramic multilayer capacitor array
EP2162889B1 (en) Intertwined finger capacitors
US7961453B2 (en) Multilayer chip capacitor
KR102499465B1 (ko) 적층형 커패시터
EP2754189B1 (en) Interdigitated capacitor having digits of varying width
JP2022008602A (ja) コイル部品および、これを含むフィルタ回路
CN105702453A (zh) 层叠陶瓷电容器
US20070217122A1 (en) Capacitor
JP4752280B2 (ja) チップ型電子部品およびその製造方法
JP2008085054A (ja) 積層コンデンサ
KR20090067044A (ko) 적층 콘덴서 어레이
US11791376B2 (en) Capacitor structure
JPH08181035A (ja) 積層チップコンデンサ
US8107215B2 (en) Capacitor
US20070035363A1 (en) Electromagnetic delay line inductance element
JP3511569B2 (ja) 積層コンデンサ
US20090161292A1 (en) Laminated ceramic capacitor
US7760485B1 (en) Low loss and high frequency lumped capacitor
JPH0897603A (ja) 積層型誘電体フィルタ
JPH0993069A (ja) 多連ノイズフィルタ
JP2006128523A (ja) 複合コンデンサ
JPH0648963Y2 (ja) 誘電体フィルタ
JPH01312896A (ja) セラミック多層基板
JPH08153645A (ja) チップ型コンデンサ及びその製造方法

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20220225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240219

R150 Certificate of patent or registration of utility model

Ref document number: 7441866

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150