CN114175292A - 电容器结构和芯片天线 - Google Patents

电容器结构和芯片天线 Download PDF

Info

Publication number
CN114175292A
CN114175292A CN201980097817.6A CN201980097817A CN114175292A CN 114175292 A CN114175292 A CN 114175292A CN 201980097817 A CN201980097817 A CN 201980097817A CN 114175292 A CN114175292 A CN 114175292A
Authority
CN
China
Prior art keywords
capacitor structure
lateral
electrode fingers
vertical
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980097817.6A
Other languages
English (en)
Inventor
马库斯·哈卡莫
托米-佩卡·塔卡洛
彼得里·科蒂莱宁
彼得里·海利厄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cole Hw Semiconductor
Original Assignee
Cole Hw Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cole Hw Semiconductor filed Critical Cole Hw Semiconductor
Publication of CN114175292A publication Critical patent/CN114175292A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Waveguide Aerials (AREA)

Abstract

本发明涉及一种使用半导体工艺实现的电容器结构。该电容器结构包括由介电材料分开的复数个叉指正负电极指状物，及由该介电材料分开的复数个经图案化的金属化层。每个叉指电极指状物包括：侧向部分，其形成在至少两个基本上平行的第一金属化层中的一者上；以及垂直部分，其包括复数个叠置的平板或杆体，该复数个叠置的平板或杆体设置在所述第一金属化层之间的复数个第二金属化层上并且彼此电连接且通过复数个导电通孔电连接至该侧向部分，该复数个导电通孔横穿将相邻金属化层分开的介电材料。两个相邻电极指状物的每一对至少部分叠置的侧向部分之间的垂直距离基本上等于两个相邻垂直部分之间的侧向距离。

Description

电容器结构和芯片天线
技术领域
本发明涉及一种半导体装置结构，具体地，涉及一种电容器结构。更具体地，本发明公开了一种通过半导体工艺实现的芯片天线。
背景技术
图1a示出平行板电容器，其导体板长度为L、导体板宽度为W且两个板(100，102)之间的距离为D。第一导体板(100)与第二导体板(102)之间的间隙用介电介质(101)填充，该介电介质的厚度为D且相对介电常数∈r和∈0针对真空介电常数是恒定的。平行板电容器的电容由下式给出：
C＝∈0×∈r×(W×L)/D (1)
在半导体工业中，当将绝缘体用作介电介质(101)时，此种类电容器通常通过将绝缘体材料置放在两个扁平金属薄片之间来制造，并且因此其通常被称为金属-绝缘体-金属(MIM)电容器。
当导体板(100，102)的尺寸、特别是其宽度(W)及长度(L)二者明显大于距离(D)时，式(1)是准确的，这是因为在该情况下可以假定这些板之间的电场恒定且其他任何地方皆为零，并且任何边缘场可以被忽略。因为电容与尺寸W及L成正比且与D成反比，所以在假定W、L及D的绝对容限处于相同数量级但W和L二者明确大于D的情况下，从电容容限的观点，最临界尺寸显然为D。图1b示出图1a的电容器的横截面。导体板(100，102)之间的电通量(103)主要位于导体板(100，102)之间。
如果W或L与D相比并不大，则电容器边缘周围的边缘场对总电容有显著贡献并且应被考虑。图2a中所示出的垂直平行板(VPP)电容器结构就是这种情况。与图1a的结构相比，该结构以电通量的方向已旋转90度的方式而旋转。在此特定情况下，电容器板的宽度W不能被认为显著大于距离D。对应于(1)的式(2)仍可以用于粗略估计电容。
C≈∈0×∈r×(W×L)/D (2)
图2b示出图2a的电容器的横截面。平行板(100，120)的边缘处的并不完全垂直于板(100，102)的边缘电场(104)对总电容有更显著影响。
在诸如移动电话、平板计算机、追踪器或物联网装置的移动无线装置中，内部天线与外部天线相比通常是优选的。天线大小典型地极有限且需要紧凑的天线解决方案。该天线尺寸缩小为天线工程师强加了严重的设计问题。非最佳天线解决方案的使用可以使无线装置的操作范围降级，但也可以例如对装置的电池寿命有不利的影响。
当存在有限大小的接地平面时，小天线的性能可以在根本上改变，这取决于接地平面的大小和形状或接地平面上的天线的定位。在无线移动装置中，天线性能实际上始终很大程度上取决于接地平面的大小和形状，而不论是使用谐振天线抑或非谐振天线。谐振类型的无线移动装置天线的示例例如为贴片天线、四分之一波长单极天线、以及环形天线、以及槽孔天线(以及变型，诸如倒L型天线(ILA)和倒F型天线(IFA))。贴片天线由安装在形成接地平面的较大薄片上方的扁平金属薄片或“贴片(patch)”组成。单极天线由安装在接地平面上或紧邻接地平面的金属“短线(stub)”组成。谐振天线组件具有至少一个实体尺寸，其使得该谐振天线组件在操作频率下谐振，例如半波长(λ/2)贴片天线或四分之一波长(λ/4)单极。非谐振天线组件典型地实体地小于谐振大小且需要阻抗匹配。在此情况下，接地平面形成主辐射结构，并且“非谐振天线结构”或多或少地作为耦合装置操作。有时其也被称作“激励组件”，这是因为小的天线组件用以“激励”PCB/底盘波(chassis wave)模式。或在一些情况下——如果作者并不想要表达导电底盘对辐射性质的贡献——则其也可以被简单地称为天线组件、辐射器电极或甚至辐射器。
槽孔天线是移动无线装置中所使用的一种共同天线类型。槽孔天线基本上通过在导电薄片中制造槽孔来构造。槽孔可以由导电薄片完全围封，在此情况下，槽孔自身的最低谐振模式为半波长(λ/2)，或槽孔可以对导电薄片的边缘有开口，在此情况下，槽孔的最低谐振模式将为四分之一波长(λ/4)。后一类型的槽孔天线也可以被称为切口天线。为了有效地向槽孔天线馈电，典型地需要阻抗匹配。可能需要在天线馈电物上添加串联匹配电容器以用于阻抗匹配。
在本发明的范围内，术语芯片天线、非谐振芯片天线及超小型芯片天线皆指电容器装置，例如表面安装芯片电容器(SMD电容器)装置，其可以被实施为用于天线结构的阻抗匹配的分立半导体。结合本发明，术语超小型芯片天线、芯片天线以及非谐振芯片天线可以互换使用。利用芯片天线的天线实施可以基于本技术中已知的各种操作原理，诸如单极、倒F型天线(IFA)、环路天线或槽孔天线。在环路类型的配置中，芯片天线用作环路的一部分，其中其主要作为电容式调节组件进行操作。另外，用于生产芯片天线的制造方法各种各样，但在许多情况下，在高介电基板(换言之，具有高介电常数的基板，诸如陶瓷)上制造芯片天线，以减小天线的实体大小。通过使用高介电基板，非谐振芯片天线将具有较高电容密度，因此使较小的大小就能够实现所需电容。
相关技术的描述
专利US6690570公开了一种由叉指垂直板电极限定的垂直平行板电容器，该电极由通过导电通孔彼此耦合的导体层形成。
与陶瓷电容器相比，金属-氧化物-金属(MOM)电容器实现了较小的大小与较高的准确度。另外，MOM电容器的可扩展性和价格较好，这是因为这些电容器可以使用半导体工艺大体积地制造。
使用叉指电极结构，与传统板型电容器相比实现了较低制作成本及较高电容密度。然而，归因于该类型半导体装置的制造过程变化，电容值容限是大的。换言之，所实现的电容值的准确度不好，这在用于需要准确电容器值的某些应用的制造装置中引起问题。在大量生产中对电容器的个体选择商业上不可行，但需要以具有成本效率的方式控制大量电容器装置中的电容值的变化。
发明内容
目的是提供一种方法和设备，以解决提供尤其适用作芯片天线的改进式电容器装置的问题。本发明的目的通过根据权利要求1的特征部分的半导体装置来实现。
本发明的优选实施方式在从属权利要求中公开。
本发明基于将电容器板新颖地成形为具有垂直平行板和侧向平行板两者的结构的构思。
根据第一方面，提供一种使用半导体工艺实现的电容器结构。该电容器结构包括由介电材料分开的复数个叉指正负电极指状物，及由该介电材料分开的复数个经图案化的金属化层。每个叉指电极指状物包括：侧向部分，其形成在至少两个基本上平行的第一金属化层中的一者上；以及垂直部分，其包括设置在驻存于所述第一金属化层之间的复数个第二金属化层上的复数个叠置的平板或杆体。所述平板或杆体彼此电连接并且通过复数个导电通孔电连接至该侧向部分，该复数个导电通孔横穿将相邻金属化层分开的介电材料。两个相邻电极指状物的每一对至少部分叠置的侧向部分之间的垂直距离基本上等于两个相邻垂直部分之间的侧向距离。
根据第二方面，两个相邻电极指状物的部分设置在第一金属化层中的不同金属化层上。
根据第三方面，所述多于一个叠置的平板或杆体还包括设置在不包括该同一电极指状物的该垂直部分的该第一金属化层上的平板或杆体。
根据第四方面，两个叉指梳状物由在该指状物的一个端部处彼此电耦合的该复数个正电极指状物及在该指状物的相对端部处彼此电耦合的该复数个负电极指状物形成。
根据第五方面，两个叉指电极指状物的彼此耦合的该垂直部分与该侧向部分的横截面形成L形。该侧向部分形成该L形的支柱且该垂直部分形成该L的主干。延伸至彼此相反的侧向方向的两个相邻L形的支柱设置在该电容器结构的不同的第一金属化层上且相邻L形的主干指向相反垂直方向。
根据第六方面，该侧向距离与该垂直距离在不同的相邻电极指状物之间限定。
根据第七方面，该电容器结构包括三个第一金属化层。该电容器结构相对于形成正或负叉指L形电极指状物的支柱的该第一金属化层成镜像，使得该正或负电极指状物中的每一者包括彼此叠置且设置在该电容器结构的两个相对面上的两个侧向部分，以及将该两个侧向部分耦合的垂直部分。其相邻负电极指状物或正电极指状物包括设置在在该电容器结构的该两个相对面之间设置的第一金属化层上的单一侧向部分，以及从该单一侧向部分指向相反的垂直方向的两个垂直部分。该单一侧向部分至少部分地叠置在该两个侧向部分之间。
根据第八方面，两个叉指电极指状物的彼此耦合的该垂直部分与该侧向部分的横截面形成T形。该侧向部分形成该T形的臂并且该垂直部分形成该T形的主干。在相反垂直方向上的相邻T形点的主干以及相邻T形的臂设置在该电容器结构的该第一金属化层中的不同金属化层上。
根据第九方面，该侧向距离与该垂直距离在相同的相邻电极指状物之间限定。
根据第十方面，该电容器结构包括三个第一金属化层，并且该电容器结构相对于形成正或负叉指T形电极指状物的臂的该第一金属化层成镜像，使得存在一对正或负T形电极指状物，其中其侧向部分彼此叠置且设置在该电容器结构的两个相对面上，并且其垂直部分朝向彼此指向相反的方向。其相邻负或正电极指状物包括设置在在该电容器结构的该两个相对面之间设置的第一金属化层上的单一侧向部分，以及从该单一侧向部分指向相反的垂直方向的两个垂直部分。该单一侧向部分至少部分地叠置在该两个侧向部分之间。
根据第十一方面，两个相邻电极指状物的任何部分之间的间距是在该电容器结构的制造中所使用的制造过程的最小制造过程线宽的至少5倍，优选为至少10倍。
根据第十二方面，提供一种包括至少一个、优选至少两个根据先前方面中的任一项的电容器结构的芯片天线装置。
根据第十三方面，该芯片天线装置设置在晶圆级芯片尺度球状栅格阵列(WLCSPBGA)封装中。
根据第十四方面，该芯片天线装置还包括呈并联和/或串联配置的至少一个可调整电容器。
根据第十五方面，提供一种利用接地平面辐射的天线结构。该天线结构包括根据方面十二至十四中的任一者的芯片天线。
本发明具有以下优点：电容器的电容和电抗容限得以改进，换言之，电容器的电容值较准确、损耗减小且实现了满足高功率应用的要求的最大额定电压。本发明的电容器结构有效地补偿制造容限对电容值的影响，因此补偿电容变化。另外，通过本发明的电容器结构所实现的电容密度使能够制造电容值，该电容值在实体尺寸良好地适合于天线的其他主动组件的实体尺寸的移动无线装置的芯片天线中特别有用。这有助于短互连，从而改进天线性能。
附图说明
在下文中，将参照附图结合优选实施方式更详细地描述本发明，其中：
图1a和图1b示出侧向平行板电容器。
图2a和图2b示出垂直平行板电容器。
图3a和图3b示出通过芯片天线实现的通信装置天线。
图4示出等效于天线的简化电路模型。
图5a示出VPP电容器的俯视图。
图5b示出VPP电容器的透视图。
图6示出电容性组件的第一示例性实施方式的示意性截面图。
图7是实际MOM T形VLPP结构的3D视图的横截面的说明性透视图。
图8示出VLPP与现有技术VPP电容器之间的所估计的电容变化比较。
图9示出电容性组件的第二示例性实施方式的示意性截面图。
图10是实际MOM L形VLPP结构的3D视图的横截面的说明性透视图。
图11是本发明电容器结构的第三实施方式的示意性截面图。
图12是本发明电容器结构的第四实施方式的示意性截面图。
图13示出示例性芯片天线元件。
图14示出芯片天线元件的金属部件的仰视图。
图15示出使用现有技术陶瓷芯片天线所实现的天线的S11参数变化。
图16示出使用根据优选实施方式的芯片天线所实现的天线的S11参数变化。
图17示出等效于第一可调节天线的简化电路模型。
图18示出第一可调节天线的S11参数。
图19示出等效于第二可调节天线的简化电路模型。
图20示出第二可调节天线的S11参数。
具体实施方式
如在本技术领域中已知，半导体装置典型地以层的形式制造。在这样的分层半导体装置中，术语侧向和水平两者通常用以指沿着材料层延伸的结构。侧向结构可以沿着半导体装置的表面延伸，或其可嵌入于其他侧向层之间。相对应地，术语垂直用以指在垂直于侧向层的方向上延伸的结构。垂直结构横穿复数个材料层或在复数个材料层之间穿过。侧向和垂直结构因此具有基本上90度转置。
图3a和图3b示出通过芯片天线实现的通信装置天线的示例性实施方式。图3a和图3b中所示出的天线属于槽孔类型。
电磁波模式描述电磁场图案。图3a示出具有槽孔天线的矩形接地平面。该接地平面以接地平面(300)上的波模式的表面电流向量标绘图来示出。
图3b是图3a的装置的放大视图，其更详细地示出天线结构的组件。待通过天线传输的射频(RF)信号经由天线馈电端口(301)而馈送至天线，并且具有两个电容器(311，312)(并联电容器(312)和串联电容器(311))的芯片天线用于阻抗匹配。应注意到，尽管图中未绘示，但与两个单独电容器相比，芯片天线的电容器(311，312)优选地形成单一半导体封装以更易于安装。在单一半导体装置中制造电容器也改进了其电容的相对准确度。接地平面(300)包括凹部部分(320)。在所示出的实施方式中，凹部部分可以被特征化为槽孔，但其可以替选地被设计为环路或切口。接地平面(300)可以是移动无线装置的PCB接地平面或底盘。
图4示出等效于图3a和图3b的装置的天线功能性的简化电路模型。
天线馈电端口(301)提供至无线移动装置的RF电路接口的连接。芯片天线元件(310)包括并联电容器C4(312)和串联电容器C3(311)。优选地，两个电容器(311，312)包括在单芯片天线装置中以有助于实体近接和短互连。另外，将电容器置放在单个装置中也有助于改进两个电容器之间的相对准确度，与两个单独电容器装置相比，使安装过程更容易且进一步有助于简单生产和物流。芯片天线主要作为调节及/或匹配组件进行操作，这根据电路模型变得明显。
并联谐振电路(320)表示接地平面凹部部分(320)的效应。如果接地平面(300)中的凹部部分(320)与经传输和接收的无线电信号的波长相比是小的、具有在λ/8或更小范围内的周边，则凹部部分(320)(诸如图3中的示例性槽孔)对总辐射的贡献极小，并且几乎所有辐射皆源自接地平面(300)。凹部部分(320)仅仅充当耦合组件，其以由电感L2(321)和电容C2(322)形成的谐振器的谐振频率显著高于天线的操作频率的方式反映在电路模型中。另外，槽孔电导GsR(323)的辐射部分几乎为零，这意味着几乎不存在源自凹部部分(320)的辐射，并且凹部部分(320)的导纳的实部几乎完全与由槽孔电导GsL(324)的损耗部分所描述的损耗相关联。槽孔电导GsR(323)的辐射部分指由与辐射相关联的槽孔所产生的电导的一部分，并且槽孔电导GsL(324)的槽孔部分指由与损耗相关联的槽孔所产生的电导的一部分。
变压器(330)表示接地平面凹部(320)与PCB波模式(330)之间的耦合。
最后，串联谐振电路(340)表示PCB或底盘接地平面(300)的波模式。如果接地平面(300)的长度接近于最佳，即粗略为(2n+1)*λ/2，其中n＝{0,1,2,..}，并且其中λ是RF信号的近似波长，则接地平面(300)具有接近于预期操作频率的谐振波模式、具有适当的辐射电阻RpR(341)和合理的低损耗电阻RpL(342)。这样的合理低电阻可以例如是与RpR(341)相比数量级小，换言之是RpR(341)的至少十分之一的电阻。辐射电阻RpR(341)指PCB或底盘波模式电阻的与PCB或底盘的辐射相关联的部分，并且损耗电阻RpL(342)对应于PCB或底盘波模式电阻的与PCB或底盘中的损耗相关联的部分。当电流I行进通过表示PCB或底盘波模式的电阻器时，归因于损耗电阻RpL的PCB或底盘波模式中的功率损耗由式I^2*RpL给出，并且归因于辐射电阻RpR的相对应辐射功率由式I^2*RpR给出。电感L1(343)说明与PCB或底盘波模式相关联的电感，并且电容C1(344)说明与PCB或底盘波模式相关联的电容。在该情况下，如果芯片天线的部件间变化不太大，则天线配置即使具有芯片天线及相对较小的凹部部分(320)也可以具有良好的性能。
另一方面，如果芯片天线设计不同(例如不同电容值)使得其要求接地平面(300)中的凹部部分(320)较大，其中周边在λ/4或更大的范围内，则凹部部分(320)将对总辐射有较高的贡献。这也意味着更好的天线性能，包括至少较高的效率和较宽的带宽，并且天线性能变得愈来愈不取决于接地平面大小和形状且因此较不易受接地平面尺寸或天线位置改变的影响。
然而，芯片天线的电容的容限对于控制天线谐振频率和匹配变化变得重要。尤其是串联电容器的准确度高度重要。因此，需要不易受制造过程内的容限变化影响的电容器。
然而，当前可用商用半导体电容器具有相当大的容限，其是例如归因于半导体电容器装置的制造过程中的层厚度变化而造成的。另外，多层陶瓷芯片天线归因于陶瓷制造过程中的变化而典型地具有大的容限变化。
图5a示出垂直平行板(VPP)电容器的金属化层的俯视图，其中正负电极包括堆叠叉指金属指状物结构的图案与将叠置的金属化层连接在一起的通孔图案。结构之间的介电材料未示出。图5b示出沿着图5a中所示出的切割线A-A的相同结构的金属部件的透视图。此图示出垂直板电极的金属化层(501至505)和互连通孔(510)。该结构原则上与早先所提及的US6690570相似。经模拟装置的垂直堆叠包括两个厚金属化层(501，502)和三个较薄金属化层(503，504，505)。
图5b中所示出的垂直结构典型地用于具有厚金属选项的射频集成电路后段过程(radio frequency integrated circuit backend of line，RFIC BEOL)金属化，该金属选项适用于例如创建低损耗RF线圈或传输线和多个较薄层以用于半导体装置的较不重要的精细间距布线和连接。令人遗憾的是，这对于用于制造容限控制的层结构并非最佳的，因为两个厚金属化层将很可能在厚度变化中占主导，所以无法充分利用容限改进的潜力。另外，当实行最大电容密度时，指状物之间的距离变小，这导致电压崩溃的风险增加。进一步大的制造容限造成高电容容限。所有这些特性致使这样的电容器并不特别适合于天线接口。
如果层的厚度变化不相关，则总叠加高度的变化，换言之所有层的厚度的和，是个体层厚度变化的和。因此，总叠加厚度的偏差将小于个体层厚度的偏差的和。然而，如果层厚度的变化相关，则这未必真实。这同样适用于逐层金属化宽度容限，即金属化结构的侧向形状容限。侧向形状容限定义侧向形状准确度。
使用3D电磁模拟来模拟图5a和图5b的VPP电容器的具有金属化和/或半导体层厚度变化以及侧向形状变化的标称及最差情况电容拐角。在该经模拟结构中，指状物金属化的宽度为2μm，指状物之间的间隙为3μm，金属堆叠的高度，换言之垂直电容器板的高度，约为10μm并且由电容器占据的总面积为217μm×144μm。对于半导体电容器，这些示例性尺寸相对较大，这也意味着相对较低的电容密度，但另一方面更好的相对容限和较高崩溃电压。单独的厚度变化导致在2.45GHz下的+15％至-13％的最坏情况电容变化。在也考虑引起金属部件的侧向边缘的位置变化的侧向形状容限的情况下，最差情况电容变化将增加至+27％...-18％。该电容变化量引起天线性能的不可接受的变化。
用以改进电容容限的一种方式将是增大电容器指状板的距离。也模拟具有稀疏电极间距的VPP电容器结构，其中垂直电容器板的侧向间距从3μm增大至13μm。由厚度容限所引起的电容变化被发现减小至+/-10％，并且在也考虑金属化层的侧向容限的情况下，最差情况电容变化增大为在-11％与+13％之间变化。侧向容限对总电容变化的贡献因此显著减小，从约28％与44％之间降至约9％与23％之间。然而，由于较大的指状电极间距，电容密度也显著降低。然而，这样的低电容密度装置可能对一些应用适用。
图6示出例如适合用于芯片天线元件的电容性组件的第一示例性实施方式的示意性截面图，该电容性组件可以利用半导体制造过程的复数个后段过程(back-end-of-line，BEOL)金属化层而制造。该结构包括复数个叉指正(+)负(-)电极指状物。在该示例中，存在四个金属化层(501，502，503，504)以及在金属化层之间存在导电通孔(510)阵列。在此实施方式中，相邻的正负电极的侧向部分部分地叠置。在具有四个金属化层的该示例中，第一金属(501)层形成每隔一个电极指状物的侧向(水平)部分，并且第四金属化层(504)形成另一组叉指电极指状物的侧向部分。然而，只要金属化层使能够构造侧向结构和垂直结构两者，就可以使用任何数目个金属化层。电极指状物的侧向部分设置在电容器结构形式的相对的顶面和底面上的金属化层上。在该示例中，电极的垂直部分由形成在中间金属化层(502，503)上的两个叠置金属平板或杆体以及通孔(510)形成，该通孔使该两个中间金属化层(502，503)彼此耦合且耦合至侧向部分中的一者。侧向部分在侧向方向上延伸使得侧向部分的至少一个侧向尺寸大于垂直部分的该侧向尺寸。
尽管图6中的金属化层(501，502，503，504)的厚度呈现为大致相等，但金属化层的实际厚度可以变化。电容器结构可以被认为是叉指电容器的组合，其中正负电极以交替方式布置并且相邻的正负电极两者具有垂直和侧向分开的电极板。由于垂直板和侧向板是同一电极指状物的部分，因此这些板可以被称为垂直部分和侧向部分。两个相邻的正负电极指状物的侧向部分在其之间具有垂直分开度或垂直距离(DV)，并且两个相邻的正负电极指状物的垂直部分在其之间具有侧向分开度或侧向距离(DL)。该新颖电容器指状物结构可以被称为垂直-侧向平行板(VLPP)电容器结构，并且该特定实施方式可以被称为T形VLPP电容器结构，这是由于至少大多数叉指指状电极具有T形横截面，其中侧向部分形成T形的臂且垂直部分形成T形的主干。然而，如图6中所示出，在梳状物的外侧(端部)中的仅具有单个相邻相反极性的电极指状物的电极指状物可以具有但并不必须具有L形。目标是创建电容器装置结构，其可以被创建成使得在不具有关于逐层厚度的先验知识的情况下其具有小的总电容变化以及/或者使得电容对在垂直维度上的金属化层和通孔堆叠的变化不敏感。
如果指状物的长度为L，则一对指状物的电容Ci被给出为侧向与垂直电容分量的和，其可以由式(3)粗略近似：
Ci＝CiL+CiV≈∈0×∈rxL×DV/DL+∈0×∈r×L×DL/DV (3)
例如，如果垂直距离(DV)将增加，则第一求和项增加且第二项将减小，因此补偿了归因于例如金属化层和通孔的制造容限的电容变化。关键点在于利用侧向电通量和垂直电通量两者对电容实施的贡献。这暗示叉指电极指状物的横截面应优选具有基本上相等的侧向分开度DV与垂直分开度DL。
图7示出图6中所说明的实际MOM T形VLPP结构的3D视图的横截面的说明性透视图。金属化层(501，502，503，504)中的至少一些可以具有彼此不同的厚度。已对这样的结构执行3D电磁模拟。该模拟示出这种结构可以极好地补偿金属化层厚度变化。然而，在该结构中，金属化的侧向形状不准确度未必被良好地补偿，并且因此如果其不能被足够良好地控制，则可以对电容容限有显著影响。
在图7的结构中，裸厚度容限可以在总电容的+/-5％最差情况变化内被合理良好地补偿。然而，当也考虑侧向形状的准确度，尤其是金属部件的边缘在侧向尺寸上的准确度，换言之侧向形状容限时，变化增加，总计大致从-8％至+12％。这是因为如果侧向部分的侧向尺寸并不准确，则T形电容器电极的外边缘可能更接近于对置极性电极的垂直部分延伸。然而，T形VLPP结构可以取决于所需电容器性能及电容密度而提供可行的替选方案。此外，VLPP电容器结构的所实现的电容和性能的准确度受到制造过程的准确度影响，使得改进型制造方法可以提供可实现电容容限的进一步改进。
T形实施方式的一个示例性变化是不对称T形，其中T的主干未被安置在臂的中间。具有不对称T形的指状电极可以在横截面中使其侧向部分(T形的臂)完全叠置，只要垂直部分不延伸至在电容器结构的相对面上形成叠置侧向部分的金属化层即可。然而，与部分叠置的对称T形电极相比，对于完全叠置的不对称T形电极，控制电容可能更困难。与图6和图7中所示出的对称T形电极相似地，具有不对称T形的指状电极也可以部分地叠置。
图8示出在金属堆叠高度在标称值周围+-20％变化且其他参数保持恒定的示例性情况下，具有相同标称电容的VLPP电容器与现有技术VPP电容器之间的所估计的电容变化比较。电容估计基于式(2)和式(3)。假设VLPP结构是垂直距离(DV)的变化，并且假设VPP结构是电容器板的宽度W的变化。VPP结构的电容(800)大致线性地取决于垂直距离(DV)，而VLPP结构的电容(801)遍及限定垂直距离(DV)的所呈现的金属堆叠高度仅具有极小的电容变化。
因为用于估计的式(2)和式(3)并未考虑边缘场，所以图8中的标绘图并不确切，而是给出了如何通过改进的电容器指状物设计补偿金属堆叠高度变化的良好见解。
图9示出例如适合用于芯片天线元件中的电容性组件的第二示例性实施方式的示意性截面图，该电容性组件利用半导体制造过程的复数个后段过程(back-end-of-line，BEOL)金属化层而制造。该结构也包括复数个叉指正(+)负(-)电极指状物。在该示例中，存在四个金属化层(501，502，503，504)并且在金属化层之间存在导电通孔(510)阵列。在具有四个金属化层的该示例中，第一金属(501)层形成每隔一个电极指状物的侧向(水平)部分(600)，并且第四金属化层(504)形成另一组叉指电极指状物的侧向部分(600)。然而，只要金属化层使能够构造侧向结构和垂直结构两者，就可以使用任何数目个金属化层。形成电容器结构的相对的顶面和底面的金属化层形成电极指状物的侧向部分(600)。在该示例中，电极的垂直部分(601)由三个叠置的金属平板或杆体以及通孔(510)形成，该三个叠置的金属平板或杆体形成在中间金属化层(502，503)和不形成电极指状物的侧向部分(600)的顶部和底部金属化层(501，504)中的一者上，并且该通孔(510)将两个中间金属化层(502，503)以及顶部或底部金属化层(504或501)彼此耦合且耦合至侧向部分(600)中的各别一者。在该实施方式中，相邻的正负电极的侧向部分部分地叠置。在替选实施方式中，垂直部分仅包括中间金属化层(502，503)和通孔(510)，但在与形成电极指状物的侧向部分(600)的金属化层相对的顶面或底面金属化层(501，504)中的一者上没有平板或杆体。
尽管图9中的金属化层(501，502，503，504)的厚度呈现为大致相等，但金属化层的实际厚度可以变化。结构可以被认为是叉指电容器的组合，其中正负电极以交替方式布置并且相邻的正负电极两者具有垂直和侧向分开的电极板。由于垂直板和侧向板是同一电极指状物的部分，因此这些板可以被称为垂直部分和侧向部分。两个相邻的正负电极指状物的侧向部分在其之间具有垂直分开度或垂直距离(DV)，并且两个相邻的正负电极指状物的垂直部分在其之间具有侧向分开度或侧向距离(DL)。此电容器指状物结构也可以被称为垂直-侧向平行板(VLPP)电容器结构，并且该特定实施方式可以被称为倒L形VLPP电容器结构，叉指指状电极具有倒L形横截面，其中侧向部分(600)形成L形的支柱并且垂直部分(601)形成L形的主干并且正负L形电极指状物处于彼此倒置的位置。
图10示出图9中所说明的实际MOM L形VLPP结构的3D视图的横截面的说明性透视图。金属化层(501，502，503，504，505)中的至少一些可以具有彼此不同的厚度。已对这样的结构执行3D电磁模拟，该模拟示出这种结构可以极好地补偿金属化层厚度变化。
倒L形VLPP电容器结构致使主垂直和侧向通量形成在不同的实体位置上，并且L形电容器电极的边缘与在T形VLPP中相比彼此离得更远。这些特性进一步改进了对电容容限的控制，并且正电极与负电极之间的介电质的量增加也降低了破坏性放电的风险。在模拟中，倒L形VLPP的电容容限已被发现降至+-5％，其对于提供芯片天线的良好性能是足够的。
当在单件半导体上构建一些VLPP型电容器时，除了实现降低的绝对电容值的容限以外，同一IC上的电容器之间的电容匹配也是极高的。
在倒L形电容器实施方式的替选版本中，相邻电极的侧向部分可以甚至完全被叠置，只要电极的垂直部分不延伸至在电容器结构的相对面上形成叠置电极的侧向部分的金属化层即可。
下表1比较不同类型的平行板电容器的经模拟可实现的电容密度与电容容限。VPP指传统垂直平行板电容器，并且VPP-s指与传统VPP相比在垂直板之间具有增大的侧向距离的“稀疏”垂直平行板电容器，其用于改进容限但减小电容密度。T-VLPP指根据第一实施方式的T形VLPP电容器结构，并且L-VLPP指根据第二实施方式的倒L形VLPP电容器结构。将电容容限表达为与预期电容值的最大和最小偏差。
Figure BDA0003429565620000141
表1
尽管VLPP中的电极指状物之间的距离增加必定导致电容密度减低，但可以有利地制造根据所公开实施方式的VLPP电容器，其除了具有改进(减小)的电容变化以外，也具有适合于供在移动无线装置天线中使用的芯片天线的两个电容值以及与移动无线装置的例如槽孔天线的尺寸机械上良好配合的实体尺寸，其主要由所使用的RF载波频率的波长限定。当前，通过这样的结构可实现的典型电容值可以在100fF至5pF的范围内，但可实现电容值的范围取决于制造过程并且该范围将很可能随同制造技术发展而增加(或变化)。整个电容装置的实体尺寸与芯片天线外部的天线组件的实体尺寸的良好对应性也实现天线的主动组件之间的短互连，这进一步改进了性能。对优选适用电容器设计的选择取决于特定装置设计的电容密度及电容容限要求。
图11是本发明电容器结构的第三实施方式的示意性截面图。该结构基于图6的结构，具有电极指状物的T形横截面，但整个结构已相对于形成一组电极指状物的侧向部分(600b)(即一组电极指状物的T形的臂)的金属化层(504)而进一步成镜像。
在该示例中，存在若干对正电极指状物，其在电容器结构的两个相对面上具有其叠置的侧向部分(600a)，也即T形的臂，及其垂直部分(601a)，也即朝向彼此指向相反垂直方向的T形主干。在若干对正T形电极指状物的列之间，存在具有单一侧向部分(600b)和指向相反方向的两个垂直部分(601b)的负电极指状物。负电极指状物的侧向部分(600b)与正电极指状物的侧向部分(600a)部分叠置。
如果存在可用的高数目个金属化层(501，502，503，504，505，506，507)，则此种类的结构可以是有益的，这是由于其还可以增加在结构的给定区域上所实现的电容密度。优选地，镜像结构的两侧上的垂直距离(DV)与侧向距离(DL)两者相等。尽管说明示出了相对于负电极指状物的臂成镜像，但电容器结构可以替选地相对于形成正电极指状物的侧向部分(即，正电极指状物的T形的臂)的金属化层(504)成镜像。换言之，可以任一方式设定正负电极的极性。
如在先前所示出的实施方式中一样，在该实施方式中，金属化层(501，502，503，504，505，506，507)也可以具有彼此不同的标称厚度。优选地，金属化层的厚度被设计使得垂直距离与侧向距离(DV，DL)保持相等。
图12是本发明电容器结构的第四实施方式的示意性截面图。该结构基于图9的结构，具有电极指状物的倒L形横截面，但整个结构已相对于形成一组电极指状物的侧向部分(600b)(即一组电极指状物的L形的支柱)的金属化层(504)而进一步成镜像。
在该示例中，每个正电极指状物在电容器结构的两个相对面上具有两个叠置的侧向部分(600a)，即L形的支柱，以及将该两个侧向部分(600a)耦合在一起的垂直部分(601a)。负电极指状物具有单一侧向部分(600b)和指向相反方向的两个垂直部分(601b)。负电极指状物的侧向部分(600b)与相邻正电极指状物的侧向部分(600a)部分叠置。
如果存在可用的高数目个金属化层(501，502，503，504，505，506，507)，则此种类的结构可以是有益的，这是由于其可以进一步增加在结构的给定区域上所实现的电容密度。优选地，镜像结构的两侧上的垂直距离(DV)与侧向距离(DL)两者相等。尽管说明示出了相对于负电极指状物的臂成镜像，但电容器结构可以替选地相对于形成正电极指状物的侧向部分(即，正电极指状物的L形的支柱)的金属化层成镜像。
又在此实施方式中，金属化层(501，502，503，504，505，506，507)可以具有彼此不同的标称厚度。优选地，金属化层的厚度被设计使得垂直距离与侧向距离(DV，DL)保持相等。
图13示出从示例性芯片天线元件(310)实现的PCB接触侧的透视图，该芯片天线元件包括本领域中已知的晶圆级芯片尺度球状栅格阵列设计(WLCSP BGA)，包括根据本发明的优选实施方式的两个电容式装置。该芯片天线元件(310)包括复数个介电层(1111)和两对焊球接点(1112)。根据优选实施方式的电容器结构由设置在介电层内及之间的金属薄片和通孔构建。该芯片天线元件(310)还可以包括背面涂层。优选地，芯片天线元件(310)的尺寸被设计使得球状接点与天线设计的其余部分之间的互连可以保持为短的。
图14示出图13中所示出的元件的金属部件的仰视图，其中所有介电质被隐藏使得根据所公开实施方式的两个电容式装置(1200，1201)的叉指电极指状物(101，102)可见。电接点(1203)设置在电容器电极与焊球接点(1112)之间。
图15示出当使用现有技术水平陶瓷芯片天线时的天线S11参数变化。对使用十个不同芯片天线的天线执行测量指示频率和回程损耗两者皆有显著变化，其由S11曲线中的突降位置和深度示出。
图16示出通过根据优选实施方式的芯片天线所实现的天线的S11参数变化。同样地，在测量中使用了十个不同的芯片天线，其中天线设计在其他方面相似。测量结果指示性能的显著改进，这归因于与图15中所示出的显著变化相比，频率和回程损耗两者的变化减小。
在另外的实施方式中，芯片天线元件还可以包括出于调节及/或匹配目的的电路组件，诸如信号路径中呈并联及/或串联配置的可调整或可选择的反应组件。更具体地，芯片天线元件可以包括一或更多个可变电容器或电容器阵列或具有半导体开关或可调整电容器的内存组。另外，芯片天线元件可以包括一或更多个可变电感器或电感器阵列或具有可调整电感器的内存组。
图17示出本发明的附加实施方式，其中芯片天线还设置有用于调节天线的频率的调节电路(1700)。调节电路(1700)包括可变电容器CV(1701)，以及附加电抗元件L3(1703)和L4(1704)，如电路模型中所示出。天线设计的其他部件保持相似于图3a、图3b和图4中所示出的部件。为简单起见，电路等效模型中的电导元件GsL及GsR已用单一电导元件G2(1720)替换，并且电阻元件RpR及RpL已用单一电阻元件R1(1741)替换。通过调整可变电容器的电容值，可以调整天线的S参数。图18示出对S11参数的调整。图18中的S11参数曲线示出在示例性设计中运用不同可变电容器CV(1701)电容值所获得的S11参数。使用值CV＝1pF获得S11参数曲线1601，使用CV＝3pF获得曲线1603，使用CV＝6pF获得曲线1606，并且使用CV＝8pF获得曲线1608。
图19示出本发明的另一附加实施方式，其中芯片天线元件还设置有用于调节天线的频率的调节和匹配电路(1900)。该调节和匹配电路(1900)包括模型中所示出的两个可变电容器、调节电容器CV1(1701)和匹配电容器CV2(1702)，以及附加电抗元件L3(1703)、L4(1704)及L5(1705)。天线设计的其他部件保持相似于图3a、图3b和图4中所示出的部件。为简单起见，如在图17中，电路等效模型中的电抗元件GsL及GsR已用单一电抗元件G2(1720)替换，并且电阻元件RpR及RpL已用单一电抗元件R1(1741)替换。通过调整可变电容器的电容值，可以调整天线的S参数。图20示出对S11参数的调整。对可变调节电容器CV1(1701)的调整主要影响天线的操作频率且对可变匹配电容器CV2(1702)的调整主要影响天线的回程损耗。例如，图20中的S11参数曲线1801、1803及1808已通过设定匹配电容器值CV2＝1pF而获得，而使调节电容器CV1分别变化至值1pF、3pF及8pF。同样地，S11参数曲线1881、1883及1888已通过设定匹配电容器值CV2＝8pF而获得，而使调节电容器CV1分别变化至值1pF、3pF及8pF。
对于本领域技术人员明显的是，随着技术进步，可以各种方式实施本发明的基本构思。本发明及其实施方式因此不限于以上示例，而是其可在权利要求的范围内变化。

Claims (15)

1.一种使用半导体工艺实现的电容器结构，所述电容器结构包括由介电材料分开的复数个叉指正负电极指状物以及由所述介电材料分开的复数个经图案化的金属化层，
其特征在于，每个叉指电极指状物包括：
侧向部分，其形成在至少两个基本上平行的第一金属化层中的一者上，以及
垂直部分，其包括设置在驻存于所述第一金属化层之间的复数个第二金属化层上的复数个叠置的平板或杆体，其中，所述平板或杆体彼此电连接并且通过复数个导电通孔电连接至所述侧向部分，所述复数个导电通孔横穿将相邻金属化层分开的介电材料，并且
其中，两个相邻电极指状物的每一对至少部分叠置的侧向部分之间的垂直距离基本上等于两个相邻垂直部分之间的侧向距离。
2.根据权利要求1所述的电容器结构，其中，所述两个相邻电极指状物的侧向部分设置在所述第一金属化层中的不同金属化层上。
3.根据前述权利要求中任一项所述的电容器结构，其中，所述多于一个叠置的平板或杆体还包括设置在不包括所述同一电极指状物的所述垂直部分的所述第一金属化层上的平板或杆体。
4.根据前述权利要求中任一项所述的电容器结构，其中，两个叉指梳状物由在所述指状物的一个端部处彼此电耦合的所述复数个正电极指状物以及在所述指状物的相对端部处彼此电耦合的所述复数个负电极指状物形成。
5.根据前述权利要求中任一项所述的电容器结构，其中，两个叉指电极指状物的彼此耦合的垂直部分和侧向部分的横截面形成L形，其中，所述侧向部分形成所述L形的支柱并且所述垂直部分形成所述L形的主干，并且其中，延伸至彼此相反的侧向方向的两个相邻L形的支柱设置在所述电容器结构的所述第一金属化层中的不同金属化层上，并且其中，相邻L形的主干指向相反垂直方向。
6.根据权利要求5所述的电容器结构，其中，所述侧向距离与所述垂直距离在不同的相邻电极指状物之间限定。
7.根据权利要求5或6所述所述的电容器结构，其中，所述电容器结构包括三个第一金属化层，并且所述电容器结构相对于形成正或负叉指L形电极指状物的支柱的所述第一金属化层成镜像，使得所述正或负电极指状物中的每一者包括彼此叠置且设置在所述电容器结构的两个相对面上的两个侧向部分，以及将所述两个侧向部分耦合的垂直部分，并且所述正或负电极指状物中的每一者的相邻负或正电极指状物包括设置在在所述电容器结构的所述两个相对面之间设置的第一金属化层上的单一侧向部分，以及从所述单一侧向部分指向相反的垂直方向的两个垂直部分，其中，所述单一侧向部分至少部分地叠置在所述两个侧向部分之间。
8.根据权利要求1至4中任一项所述的电容器结构，其中，两个叉指电极指状物的彼此耦合的垂直部分和侧向部分的横截面形成T形，其中，所述侧向部分形成所述T形的臂并且所述垂直部分形成所述T形的主干，并且其中，指向相反垂直方向的相邻T形的主干和相邻T形的臂设置在所述电容器结构的不同的第一金属化层上。
9.根据权利要求8所述的电容器结构，其中，所述侧向距离与所述垂直距离在相同的相邻电极指状物之间限定。
10.根据权利要求8或9所述的电容器结构，其中，所述电容器结构包括三个第一金属化层，并且所述电容器结构相对于形成正或负叉指T形电极指状物的臂的所述第一金属化层成镜像，使得存在一对正或负T形电极指状物，其中所述一对正或负T形电极指状物的侧向部分彼此叠置并且设置在所述电容器结构的两个相对面上，并且所述一对正或负T形电极指状物的垂直部分朝向彼此指向相反的方向，并且所述一对正或负T形电极指状物的相邻负或正电极指状物包括设置在在所述电容器结构的所述两个相对面之间设置的第一金属化层上的单一侧向部分，以及从所述单一侧向部分指向相反的垂直方向的两个垂直部分，其中，所述单一侧向部分至少部分地叠置在所述两个侧向部分之间。
11.根据前述权利要求中任一项所述的电容器结构，其中，两个相邻电极指状物的任何部分之间的间距是在所述电容器结构的制造中所使用的制造过程的最小制造过程线宽的至少5倍，优选为至少10倍。
12.一种芯片天线装置，其包括至少一个、优选至少两个根据前述权利要求中任一项所述的电容器结构。
13.根据权利要求12所述的芯片天线装置，其中，所述芯片天线装置设置在晶圆级芯片尺度球状栅格阵列(WLCSP BGA)封装中。
14.根据权利要求12或13中任一项所述的芯片天线装置，其中，所述芯片天线装置还包括呈并联和/或串联配置的至少一个可调整电容器。
15.一种利用接地平面辐射的天线结构，其中，所述天线结构包括根据权利要求12至14中任一项所述的芯片天线。
CN201980097817.6A 2019-06-28 2019-06-28 电容器结构和芯片天线 Pending CN114175292A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/FI2019/050513 WO2020260747A1 (en) 2019-06-28 2019-06-28 A capacitor structure and a chip antenna

Publications (1)

Publication Number Publication Date
CN114175292A true CN114175292A (zh) 2022-03-11

Family

ID=67303478

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980097817.6A Pending CN114175292A (zh) 2019-06-28 2019-06-28 电容器结构和芯片天线
CN202080047047.7A Pending CN114097101A (zh) 2019-06-28 2020-06-22 电容器结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202080047047.7A Pending CN114097101A (zh) 2019-06-28 2020-06-22 电容器结构

Country Status (6)

Country Link
US (2) US11431081B2 (zh)
EP (2) EP3991218A1 (zh)
JP (2) JP7289379B2 (zh)
CN (2) CN114175292A (zh)
TW (2) TWI754973B (zh)
WO (2) WO2020260747A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809499A (zh) * 2021-08-17 2021-12-17 西安理工大学 一种基于tsv结构的集总参数分支线定向耦合器

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
JP4446525B2 (ja) * 1999-10-27 2010-04-07 株式会社ルネサステクノロジ 半導体装置
US6570210B1 (en) * 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS
US6690570B2 (en) 2000-09-14 2004-02-10 California Institute Of Technology Highly efficient capacitor structures with enhanced matching properties
US6542351B1 (en) 2001-06-28 2003-04-01 National Semiconductor Corp. Capacitor structure
US6737698B1 (en) 2002-03-11 2004-05-18 Silicon Laboratories, Inc. Shielded capacitor structure
JP4371799B2 (ja) * 2003-12-19 2009-11-25 株式会社リコー 容量素子
JP4343085B2 (ja) * 2004-10-26 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2007081044A (ja) * 2005-09-13 2007-03-29 Renesas Technology Corp 半導体装置
TWI271754B (en) * 2006-02-16 2007-01-21 Jmicron Technology Corp Three-dimensional capacitor structure
US7518850B2 (en) * 2006-05-18 2009-04-14 International Business Machines Corporation High yield, high density on-chip capacitor design
TW200807729A (en) 2006-06-02 2008-02-01 Kenet Inc Improved metal-insulator-metal capacitors
US8716778B2 (en) 2008-11-17 2014-05-06 Altera Corporation Metal-insulator-metal capacitors
US8021954B2 (en) * 2009-05-22 2011-09-20 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with hierarchical capacitor and method of manufacture thereof
US8971014B2 (en) * 2010-10-18 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Protection structure for metal-oxide-metal capacitor
CN103229298B (zh) * 2010-11-18 2016-03-02 斯兰纳私人集团有限公司 具有电容性隔离的单片集成电路
US9209240B2 (en) * 2012-10-16 2015-12-08 Sandisk Technologies Inc. Metal-oxide-metal capacitor structure
US20140203404A1 (en) * 2013-01-21 2014-07-24 Qualcomm Incorporated Spiral metal-on-metal (smom) capacitors, and related systems and methods
US8836079B2 (en) * 2013-01-24 2014-09-16 Qualcomm Incorporated Metal-on-metal (MoM) capacitors having laterally displaced layers, and related systems and methods
US9331013B2 (en) * 2013-03-14 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated capacitor
KR20150010353A (ko) * 2013-07-19 2015-01-28 삼성전자주식회사 커패시터 구조물
US9129981B2 (en) * 2013-11-26 2015-09-08 Freescale Semiconductor Inc. Methods for the production of microelectronic packages having radiofrequency stand-off layers
JP6869649B2 (ja) * 2016-06-13 2021-05-12 ラピスセミコンダクタ株式会社 半導体装置、通信システムおよび半導体装置の製造方法。
US11552030B2 (en) * 2018-07-31 2023-01-10 Intel Corporation High frequency capacitor with inductance cancellation

Also Published As

Publication number Publication date
JP7441866B2 (ja) 2024-03-01
TW202118074A (zh) 2021-05-01
WO2020260759A1 (en) 2020-12-30
US20220200131A1 (en) 2022-06-23
EP3991203C0 (en) 2024-02-28
EP3991218A1 (en) 2022-05-04
US11431081B2 (en) 2022-08-30
JP7289379B2 (ja) 2023-06-09
TWI742738B (zh) 2021-10-11
JP2022540566A (ja) 2022-09-16
US20220140070A1 (en) 2022-05-05
US11791376B2 (en) 2023-10-17
EP3991203B1 (en) 2024-02-28
TWI754973B (zh) 2022-02-11
EP3991203A1 (en) 2022-05-04
JP2022540565A (ja) 2022-09-16
TW202103332A (zh) 2021-01-16
CN114097101A (zh) 2022-02-25
WO2020260747A1 (en) 2020-12-30

Similar Documents

Publication Publication Date Title
JP3738577B2 (ja) アンテナ装置及び移動体通信機器
US6587327B1 (en) Integrated broadband ceramic capacitor array
US6970341B1 (en) Integrated broadband ceramic capacitor array
US8279121B2 (en) Antenna device and wireless communication apparatus
US7307829B1 (en) Integrated broadband ceramic capacitor array
KR101031052B1 (ko) 멀티밴드 안테나 컴포넌트
US8279133B2 (en) Antenna device
US20070126544A1 (en) Inductive component
US6452552B1 (en) Microstrip antenna
US9190721B2 (en) Antenna device
JPH11177334A (ja) チップアンテナ
US9225057B2 (en) Antenna apparatus and wireless communication device using same
WO2011086723A1 (ja) アンテナ及び無線通信装置
US8519815B1 (en) Multi-layered circuit structure
KR20050085045A (ko) 칩 안테나, 칩 안테나 유닛 및 그것들을 사용하는 무선통신 장치
US7075776B1 (en) Integrated broadband ceramic capacitor array
US7940226B2 (en) Surface-mount antenna and antenna device
KR101138682B1 (ko) 이상기 및 이를 구비한 반도체 장치
US11431081B2 (en) Capacitor structure and a chip antenna
TWI815365B (zh) 槽孔天線
US9474150B2 (en) Transmission line filter with tunable capacitor
JP7425554B2 (ja) アンテナ装置
US6798640B1 (en) Capacitor having plates with a pattern void of conductive material and method of making therfor
JP2011166416A (ja) アンテナ装置
JP5729559B2 (ja) アンテナ装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination