TW202118074A - 電容器結構 - Google Patents

電容器結構 Download PDF

Info

Publication number
TW202118074A
TW202118074A TW109121607A TW109121607A TW202118074A TW 202118074 A TW202118074 A TW 202118074A TW 109121607 A TW109121607 A TW 109121607A TW 109121607 A TW109121607 A TW 109121607A TW 202118074 A TW202118074 A TW 202118074A
Authority
TW
Taiwan
Prior art keywords
capacitor
electrodes
electrode
layer
layers
Prior art date
Application number
TW109121607A
Other languages
English (en)
Other versions
TWI754973B (zh
Inventor
馬克思 哈卡莫
湯米 佩卡 塔卡洛
彼得里 克蒂來寧
佩特里 海立厄
塔皮奧 庫伊里
Original Assignee
芬蘭商可爾Ｈｗ半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 芬蘭商可爾Ｈｗ半導體公司 filed Critical 芬蘭商可爾Ｈｗ半導體公司
Publication of TW202118074A publication Critical patent/TW202118074A/zh
Application granted granted Critical
Publication of TWI754973B publication Critical patent/TWI754973B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Waveguide Aerials (AREA)

Abstract

本發明係關於一種電容器結構，其經實施為包含複數個交替的介電層及金屬化層的層狀結構，及一種製造此類電容器結構之方法。 該電容器結構包含至少一個側向平行板電容器部分（LPP部分），及至少一個垂直平行板電容器部分（VPP部分），該至少一個側向平行板電容器部分（LPP部分）包含在由複數個該交替層之介電材料分離的兩個不同層上的兩個第一電極，該至少一個垂直平行板電容器部分（VPP部分）包含兩個第二電極，每一第二電極包含配置在複數個該金屬化層上的複數個疊加平板或條。該至少一個LPP部分與該至少一個VPP部分電耦接以形成該電容器結構。由於介電材料之一厚度變化所致的該至少一個LPP部分之一電容值變化係至少部分地藉由該至少一個VPP部分之一相反電容值變化來補償。

Description

電容器結構
本發明係關於一種電容器裝置結構及一種製造此結構之方法。
圖1a示出具有兩個側向定向的導體板的平行板電容器，該導體板具有導體板長度L，導體板寬度W且兩個板電極（100、102）之間的垂直距離為D。第一板電極（100）與第二板電極（102）之間的間隙填充有介電介質（101），該介電介質具有厚度為D及相對電容率∈r 且∈ 0 對於真空的電容率為恆定。平行板電容器的電容由以下公式給出：
Figure 02_image001
在半導體工業中，當絕緣體用作介電介質（101）時，通常藉由在兩個扁平金屬板之間置放一個或多個絕緣體材料層來製造此種電容器，且因此通常將其稱為金屬-絕緣體-金屬（MIM）電容器。此類型電容器可被稱為水平電容器或側向電容器，此係因為導體板沿水平方向延伸，該水平方向亦可被視為側向方向。
當板電極（100、102）的尺寸，特別其寬度（W）及長度（L）皆明顯大於距離（D）時，方程式（1）實質上為準確的，此係因為在此狀況下，電場可經假定在板之間的為恆定的，且實際上可忽略任何邊緣場。由於電容與尺寸W及L的成正比，而與D成反比，因此假設W、L及D的絕對容限處於相同的數量級，而W及L皆明顯大於D，從電容容限的觀點來看，最關鍵尺寸顯然為D。圖1b示出圖1a電容器的剖面。板電極（100、102）之間的電通量（103）主要位於板電極（100、102）之間。
若電容器板的寬度或長度與板之間的距離相比不大，則電容器邊緣周圍的邊緣場（104）對總電容有重大貢獻，且應予以考慮。圖2a中所示出的垂直平行板（VPP）電容器結構就為此狀況。與圖1a的結構相比，該結構以如下方式旋轉：電通量方向已旋轉了90度且在板之間水平延伸，而電容器板（200、202）沿垂直方向延伸。在此特定狀況下，不能認為電容器板的寬度W顯著地大於板（200、202）之間的距離D。對應於（1）的方程式（2）仍可以用於粗略估計電容。
Figure 02_image003
圖2b示出圖2a的電容器的剖面。在不完全垂直於板電極（200、202）的平行板電極（200、202）的邊緣處的邊緣電場（104）對總電容具有更顯著的影響。
取決於金屬板電極的形狀與板電極之間的距離，邊緣電容甚至可大於直接電容。在積體電路的典型互連線中，邊緣電容起主導作用，此係因為彼等線通常長而窄。
用於在半導體裝置結構上製造電容器的各種製造方法為已知的，但在諸多狀況下，電容器結構係使用高介電材料（換言之，具有高介電常數的材料，諸如陶瓷、玻璃或藍寶石）製成，以減小電容器的實體大小。此外，氧化矽可用作介電材料。對於高介電材料，我們係指相對電容率至少為4的材料。藉由使用高介電材料，電容器將具有較高電容密度，因此使得較小大小能夠達到所需的電容。因此，半導體裝置可既包含半導體層又包括具有交替的介電層及金屬化層的層狀結構，其中在配置在半導體裝置部分的頂部上的分層介電金屬化結構中包含至少一個電容器結構。在典型裝置中，半導體層位於介電層及金屬化層的下面，此可提供例如電路系統金屬化層中所需的佈線及無源組件包含由介電材料環繞的金屬化圖案。如本領域中已知的，可在半導體層與分層介電金屬化結構之間提供一個或多個中間層。中間層可例如包含多晶矽層及/或氧化矽層。 背景技術的描述
專利US6690570 B2揭示一種垂直平行板電容器，該電容器由指狀交叉的垂直板電極界定，該板電極由藉由導電通孔彼此耦接的導體層形成。
專利US6542351B1揭示一種電容器結構，該電容器結構在第一平面中包含一梳狀結構，其中電極指部以交替的方式在彼此之間延伸，且在至少一個實質上平行於第一平面的額外平面上界定額外電極組。藉由調整不同極性的電極指部在不同層上的置放，減小由於層間介電質厚度的改變所致的電容變化。
專利申請US20100123213 A1揭示一種在積體電路中之介電質堆疊中形成的電容器，該積體電路在交替金屬互連層中含有金屬線及金屬板。
專利US6969680B2揭示一種電容，該電容由基板上的導電帶層及在該帶結構上面及下面的導電板形成，以提供屏蔽。
當前技術水平的電容器具有相當大的容限，此例如係由於製造過程中層厚度變化所致。
電容器消耗的面積為一個主要設計限制。一種改良電容密度的已知方法為例如在上述當前技術水平中使用複數個指狀交叉的電極指部。然而，由於此類型的電容器裝置的製造過程變化，此類型的電容器的電容值容限較大。換言之，電容值的準確性相當差，此在製造用於需要準確電容器值的應用的批量生產裝置中引起挑戰。在無線電裝置中用於天線匹配的晶片天線及電容器為此類應用的典型實例。
在批量生產中，單獨選擇電容器在商業上為不可行的。一種已知解決方案為執行電容器的修整，此在某種程度上較有用，但需要時間及資源，且因此增加成本。因此，需要以成本高效的方式來控制大量電容器裝置中之電容值的變異數。
圖3說明具有N個電極指部的垂直電容器結構。每一電極指部與一個或兩個毗鄰電極指部形成電容板對，且藉由將所有毗鄰垂直定向電容器板對組合而達到垂直電容器結構的總電容。在圖3的實例中，例示性配置具有一起形成一個電極的奇數電極指部1、3、5、...以及一起形成另一電極的偶數電極指部2、4、6、...。任何兩個毗鄰電極指部之間的距離D可相等或其可變化。在典型的垂直電容器設計中，電極指部之間的距離D相等。然而，並不需要使距離相等，且現代仿真工具可輕鬆且準確地計算任何種類的電容器結構的標稱電容。
圖4a說明例示性垂直平行板電容器的金屬化圖案的俯視圖，其中正電極（200）及負電極（202）包含堆疊的指狀交叉金屬電極指部的圖案，該電極指部具有將疊加金屬化層連接在一起的複數個通孔。結構之間的介電材料未示出。圖4b示出相同結構的金屬部分沿著圖4a中所示出的切割線A-A的立體圖。此視圖示出複數個金屬化層（L1、L3、L5、L7、L9）以及在此等金屬化層上形成的平板或條之間的互連通孔（40）。此結構在原理上類似於先前提到的US6690570。例示性裝置的垂直堆疊包含兩個較厚的金屬化層（L7、L9）及三個較薄的金屬化層（L1、L3、L5）。
圖4b中所示出的層結構，其例如對於具有厚金屬選項的射頻積體電路線路後端（RFIC BEOL）金屬化為典型的，其中厚金屬層可用於例如形成低損耗RF線圈或傳輸線。亦存在多個較薄層（L1、L3、L5），用於半導體裝置的的不太關鍵的精細間距佈線及連接。不幸的是，鑒於製造容限，此類層結構不一定為最佳層結構，因為兩個厚的金屬化層（L7、L9）將可能在厚度變化中占主導地位，這有助於增加電容變化。此等特性導致此垂直平行板電容器類型不適用於例如需要精確電容器值的天線及/或天線介面。
一個目的為提供一種電容器結構，該電容器結構不太容易受由於多層結構的材料層的厚度變化所致的電容值變化的影響。本發明的目的藉由如技術方案1的表徵部分的電容器結構及如技術方案9的電子裝置來實現。該目的進一步藉由如技術方案10的製造電容器結構之方法以及如技術方案11的製造電子裝置之方法實現。
在從屬技術方案中揭示本發明的較佳具體實例。
本發明基於組合電容器結構的概念，該組合電容器結構具有垂直平行板電容器部分及側向平行板電容器部分兩者。在此組合電容器結構中，由於製造容限，特定而言由於電容器結構的介電層及/或金屬化層的厚度變化的改變所致的垂直及側向部分的電容改變有效地相互抵消。通常，可將金屬化層上的金屬圖案製成諸多形狀，但通常將窄線、平板或條或矩形板用於互連及電容器兩者，且介電材料環繞各別金屬化層上的金屬圖案。在以下描述中使用此等形狀，但不排除其他形狀。
根據第一態樣，提供一種電容器結構，其經實施為包含複數個交替的介電層及金屬化層的層狀結構。該電容器結構包含至少一個側向平行板電容器部分（LPP部分），及至少一個垂直平行板電容器部分（VPP部分），該至少一個側向平行板電容器部分（LPP部分）包含兩個第一電極，該兩個第一電極由兩個基本上平行的金屬化圖案形成在由複數個該交替層之介電材料分離的兩個不同層上，該至少一個垂直平行板電容器部分（VPP部分）包含兩個第二電極，每一第二電極包含配置在複數個該金屬化層上的複數個疊加平板或條。該至少一個LPP部分與該至少一個VPP部分電耦接以形成該電容器結構。由於在分離該兩個第一電極的該複數個交替層中之至少一者上的介電材料之一厚度變化所致的該至少一個LPP部分之電容值變化係至少部分地藉由由於該複數個交替層中之相同至少一者之相同厚度變化所致的至少一個VPP部分之相反電容值變化來補償，該厚度變化導致垂直維度上該兩個第一電極之間的距離與標稱值的差，此補償係歸因於相同厚度變化導致垂直維度上該兩個第二電極之寬度與標稱值的差。
根據第二態樣，該至少一個LPP部分及該至少一個VPP部分彼此並聯或串聯電耦接。
根據第三態樣，電容器結構包含至少兩個LPP部分及至少兩個VPP部分，其中至少一個LPP部分及至少一個VPP部分彼此並聯電耦接，且其中至少另一個LPP部分及至少另一個VPP部分彼此串聯電耦接。
根據第四態樣，該第二電極兩者包含複數個電極指部，每一電極指部由複數個疊加平板或條形成，兩個第二電極的電極指部與指狀交叉電極指部形成梳狀結構，其中毗鄰電極指部具有交替的極性，及/或該疊加平板或條藉由一個或多個穿過每一介電材料層的導電通孔彼此電連接，該每一介電材料層分離包含該疊加平板或條的兩個毗鄰金屬化層。
根據第五態樣，該兩個第一電極駐留在該電容器結構的金屬化層上，該金屬化層包含該第二電極的頂部及底部平板或條，該頂部及底部平板或條界定該第二電極在垂直維度上之寬度。
根據第六態樣，該兩個第一電極中之一者駐留在該電容器結構之一層上，該層在垂直維度上在該金屬化層上面，該金屬化層包含該第二電極的平板或條，該平板或條界定該第二電極在垂直維度上之寬度的上限，且該兩個第一電極中之另一者駐留在該電容器結構之一層上，該層包含該第二電極的平板或條，該平板或條界定該第二電極在垂直維度上之寬度的下限。替代地，該兩個第一電極中之一者駐留在該電容器結構之一層上，該層在垂直維度上在該金屬化層下面，該金屬化層包含該第二電極的平板或條，該平板或條界定該第二電極在垂直維度上之該寬度的下限，且該兩個第一電極中之另一者駐留在該電容器結構之一層上，該層包含該第二電極的平板或條，該平板或條界定該第二電極在垂直維度上之該寬度的上限。
根據第七態樣，該兩個第一電極中之一者駐留在該電容器結構之一層上，該層在垂直維度上在該電容器結構的該金屬化層上面，該金屬化層包含該第二電極的平板或條，該平板或條界定該第二電極在垂直維度上之寬度的上限，且該兩個第一電極中之另一者駐留在該電容器結構之一層上，該層在垂直維度上在該電容器結構的該金屬化層下面，該金屬化層包含該第二電極的平板或條，該平板或條界定該第二電極在垂直維度上之寬度的下限。
根據第八態樣，該兩個第一電極的毗鄰面之間的垂直距離由界定該兩個第二電極在垂直維度上之寬度的層的厚度界定。
根據另一態樣，提供一種電子裝置，該電子裝置包含半導體裝置結構，可選地在該半導體裝置結構之頂部上的一個或多個中間層，以及根據上述態樣中之任何一者的電容器結構，該電容器結構配置在該半導體裝置結構之頂部或該中間層之頂部上。
根據第一方法態樣，提供一種用於製造電容器結構之方法，其中該電容器結構為包含複數個交替的介電層及金屬化層的層狀結構。
該方法包含：在製造過程期間，藉由在電容器結構的兩個不同層上形成兩個基本上平行的金屬化圖案來產生包含兩個第一電極的至少一個側向平行板電容器部分（LPP部分），其中該兩個第一電極藉由複數個該交替層的介電材料分離，及藉由在複數個該金屬化層上形成複數個疊加平板或條來產生包含兩個第二電極的至少一個垂直平行板電容器部分（VPP部分），及電耦接該至少一個LPP部分與至少一個VPP部分以形成電容器結構。由於在分離該兩個第一電極的該複數個交替層中之至少一者上的介電材料之一厚度變化所致的該至少一個LPP部分之電容值變化係至少部分地藉由由於該複數個交替層中之相同至少一者之相同厚度變化所致的至少一個VPP部分之相反電容值變化來補償，該厚度變化導致垂直維度上該兩個第一電極之間的距離與標稱值的差，此補償係歸因於相同厚度變化導致垂直維度上該兩個第二電極之寬度與標稱值的差。
根據另一方法態樣，提供一種用於製造電子裝置之方法，該方法包含製造半導體裝置結構，視情況在半導體裝置結構之頂部製造一個或多個中間層，以及在半導體裝置結構之頂部或在該一個或多個中間層之頂部上，使用根據第一方法態樣之方法，製造根據第一至第八態樣中任一項之電容器結構。
可藉由具有不同金屬圖案的各種方式來實施本發明的概念。然而，必須的是，電容器結構具有以下兩者：a）電容隨電容器結構的層厚度而增加的部分，以及b）電容隨電容器結構的層厚度而減小的部分，且此等部分上之層厚度至少部分地，較佳地主要由相同的層界定。此使得能夠補償由於層厚度變化所致的電容器結構的總電容的變異數。理想地，此補償將覆蓋電容器結構的所有所使用層及所有部分，但在典型狀況下，補償方案中不可能包括所有層的變化。舉例而言，在用於產生電容器結構的製造過程中可能存在限制。然而，即使部分補償減小電容變化。
在電容器設計中考慮邊緣電容的影響，以使得電容器結構的電容的變異數保持在所要容限範圍內。現代設計工具可藉由例如準確模擬來考慮邊緣電容。
本發明具有改良根據本發明的電容器結構的電容容限的優點。換言之，具有本發明的電容器結構的電容器的電容值為準確的，而無需單獨選擇或修整。本發明的電容器結構有利地補償由於製造容限所致的層厚度變化對電容值的影響，從而減小了電容變化。
術語變化及改變係指物理量的值與其標稱值不同的情況。例如，由於製造容限導致的層厚度的變化或改變意味著最終產品中之層厚度與設計中用於達到相關聯物理量的所需特性的標稱值不同。相似地，由於各層的厚度變化所致的電容值變化或改變意味著，若所有層皆具有其在設計電容器時所使用的標稱厚度，則該電容值與將要達到的標稱值不同。
如所屬技術領域中已知的，金屬介電裝置典型地被製造成層。在層狀結構中，術語「側向」及「水平」通常用於指代沿著材料層延伸的結構或場，例如電場。可將側向結構配置在其他側向層之間，或其可沿著層狀結構的側向表面延伸。對應地，術語「垂直」用於指代在垂直於側向層的方向上延伸的結構或場。在層狀結構中，垂直結構包含配置在複數個疊加材料層處的部分，且因此垂直結構在複數個材料層上方延伸。垂直結構可垂直穿過複數個材料層中之至少一些或在其之間穿過，且在任何中間層上可存在如同通孔的連接部分。垂直結構可包含在不同材料層上的幾個疊加部分。因此，側向結構及垂直結構具有基本上90度的轉置。同樣地，側向場和垂直場具有基本上90度的轉置。
兩個毗鄰垂直結構可用於產生側向電容，其中可在兩個垂直結構之間產生側向電場。疊加在兩個不同的、垂直分離的層上的兩個側向金屬圖案產生垂直電容，其中在兩個側向金屬圖案之間可能產生垂直電場。為了實現本發明的益處，有利的是使層的數目最大化，此皆影響垂直平行板電容器部分的側向電容及側向平行板電容器部分的垂直電容。
術語側向平行板電容器部分（LPP部分）係指平行板電容器類型的電容器部分，且包含兩個側向平行板電極，且術語垂直平行板電容器部分（VPP部分）係指為平行板類型的電容器部分，且其可包含兩個垂直平行板電極或多於兩個指狀交叉的垂直平行板電極指部，其可簡稱為垂直電極指部。垂直平行板電極及垂直電極指部典型地包含複數個疊加金屬化平板或條，但甚至可形成在單個金屬化層上。
在下文中，將藉助於圖5至圖9來解釋具體實例的一些基本性質及原理。圖式未按比例繪製，且側向及垂直維度上使用的比例可能會有所不同。此外，儘管電容器結構的各層在垂直方向上經示出為具有大致相等的厚度，但具體實例不限於該結構中之任何特定數目的層，亦不限於具有相等厚層的結構，而是該原理適用於任何數目個複數個層及層厚度的任何組合，如通圖4b中所示出者。水平虛線表示介電層及金屬化層的極限。
圖5說明根據第一具體實例的具有VPP部分及LPP部分的電容器結構的剖面。電容器裝置包含複數個層（L0、L1、L2、...、L6）。儘管該實例示出七層，但任何數目個層皆適用。特定而言，可應用多於七個層。LPP部分的金屬化電極板（100、102）及VPP部分的電極的金屬化平板或條（200a至200c、202a至202c）配置在奇數層L1、L3及L5上，此等層可通常被稱為金屬化層。金屬圖案由金屬化層上之介電材料環繞。偶數編號的層L0、L2、L4、L6可被稱為介電層，此係因為此等層主要包含非導電介電材料，諸如玻璃、陶瓷、藍寶石或氧化物材料。
在第一具體實例中，VPP部分的疊加平板或條藉由一個或多個延伸穿過兩個金屬化層之間的中間介電層的金屬化通孔（40）彼此耦接。平板或條之間的通孔（40）的形狀、大小、數目及位置為設計選項。
在以下具體實例中，將分別使用參考符號LD及VD來指代電極之間的距離（D），參考符號LW及VW來指代電極的寬度（W），且參考符號LL及VL來指代LPP部分及VPP部分的長度。
在第一具體實例中，LPP部分的正板電極（100）與負板電極（102）之間的距離LD由板電極之間的三層（L2、L3、L4）的厚度界定。若此等中間層中之一者或多者比預期厚，則LPP部分的側板電極（100、102）之間的距離（LD）將增加，此將降低根據方程式（1）達到的電容。另一方面，此等中間層（L2至L4）中之一者或多者的厚度的相同增加亦增加VPP部分的寬度（VW），此有效地增加VPP部分的電極的面積，且因此增加VPP部分的電容值。
藉由適當地確定尺寸並組合LPP部分及VPP部分，電容值的此等改變至少補償彼此的主要份額。由於各層的厚度變化所致的電容值變化將影響兩個電容器部分的電容，但方向相反。LPP部分及VPP部分的標稱電容值可經設計滿足所需總電容值、可用面積以及考慮邊緣電容效應的要求。標稱電容值指代藉由兩個電容器部分的金屬化部分的標稱層厚度及標稱側向尺寸達到的電容值。
在第一具體實例中，LPP部分的電極所駐留的金屬化層L1及L5的厚度變化對LPP部分的電容沒有任何主要影響，但將對VPP部分的電容有影響。儘管不能補償層L1及L5的厚度變化的影響，但此配置能夠補償電容變化，此在一些應用中為足夠的。
為了利用補償效果，VPP部分及LPP部分應彼此電組合，以使得基於VPP部分及LPP部分兩者的電容來定義電容器結構的可達到的總電容值。為了使可達到的電容值最大化，因此使可達到的電容密度最大化，將兩個電容器部分並聯耦接為有益的。然而，若LPP部分及VPP部分串聯耦接，則應用補償電容改變的相同基本原理。
LPP部分的電極之間的層中的層厚度的改變Δt所致的電容改變可如下數學地表達。VPP部分的電容的改變ΔCvert 可用函數來表達：
Figure 02_image005
由於層厚度的相同改變Δt所致的LPP部分的電容的改變可用函數表達：
Figure 02_image007
當LPP部分及VPP部分並聯連接時，距離LD的改變Δt以及因此總電容上的寬度VW的改變的大致影響可因此用函數表達：
Figure 02_image009
此簡化方程式沒有考慮邊緣電容的任何改變。在串聯耦接電容器部分的狀況下，距離LD及寬度VW的改變Δt對總電容的組合影響可因此用函數表達：
Figure 02_image011
(6)
圖6說明根據第二具體實例的具有VPP部分及LPP部分的電容器結構的示意性剖面，該電容器結構與第一具體實例的不同之處在於，在VPP部分的平板或條（200a至200c、202a至202c）之間無任何通孔。VPP部分中之電場的大部分將發生在駐留於同一層上的毗鄰平板或條（即，200a與202a、200b與202b以及200c與202c）之間。LPP部分的電極之間的一個或多個中間層（L2至L4）的厚度改變會改變板電極（100、102）之間的距離（LD）將導致VPP部分的有效寬度（VW）發生類似改變，類似於第一具體實例。為了實施具有兩個電極的單個VPP部分，每一電極的條及平板（200a、200b、200c；202a、202b、202c）將相互電連接（未示出）。此相互連接可在平板或條的任何部分中建立，例如在一端處或其附近。儘管疊加的平板或條（200a、200b、200c；202a、202b、202c）在其大部分長度處藉由介電層電隔離，但其因此經電耦接以形成VPP部分的兩個電極，且因此可認為係垂直平行板電容器類型的變化，且因此可被稱為VPP部分。相互耦接的疊加平板或條（200a、200b、200c；202a、202b、202c）因此可被認為形成其中具有孔的垂直平面電極。每一疊加條或平板具有相同的電位，且在一個垂直平面的疊加平板條與毗鄰垂直平面處的平板或條之間形成電場。與第一具體實例相比，此類型或配置將具有更大的邊緣場效應。在此狀況下，VPP部分的電容基於毗鄰平板或條的相對面之間的兩個側向電場以及平板或條的顯露邊緣的邊緣場。在裝置的設計中可考慮邊緣電容的影響，以使得可實施層厚度的改變的補償。與邊緣電容有關的設計問題並非本發明的重點，且因此此處不進行詳細論述，但其以及考慮邊緣電容的電容器的設計方法為所屬技術領域中具有通常知識者眾所周知的。用此類型的電極達到的總電容要比用實心板電極達到的總電容稍小。
圖7說明根據第三具體實例的具有VPP部分及LPP部分的電容器結構的示意性剖面。與第一具體實例相比，VPP部分現在具有多於兩個的垂直電極指部，其可經配置為指狀交叉電極指部，例如呈如圖4a中所示出的具有交替極性的配置。儘管在此說明中示出四個垂直電極指部，但根據設計，可應用任何數目個垂直電極指部。如圖7以及圖4a及圖4b中所說明的指狀交叉VPP部分結構在此技術中通常被稱為VPP電容器，且在本申請案的上下文中被稱為垂直平行板電容器部分（VPP部分）。不同對的毗鄰電極指部之間的距離VD可相等，但其亦可根據設計而變化。為了實施單個VPP部分，電極指部可例如僅在一端處或在其附近相互連接。根據另一替代方案，亦可以實施第三具體實例，而在VPP部分的電極指部的平板或條之間無複數個通孔（40），如關於圖6所解釋。為了實實施單個VPP部分，將條及平板（200a、200b、200c；202a、202b、202c）電耦接以形成VPP部分的兩個電極。
圖8說明根據第四具體實例的具有VPP部分及LPP部分的電容器結構的簡化示意性剖面。在此具體實例中，若與第三具體實例相比，則VPP部分可基本上保持不改變，且根據設計可應用任何數目個垂直電極指部。如在第一及第二具體實例中所示出，此具體實例的設計選項亦包含梳狀配置的任何數目個指狀交叉垂直電極指部或僅兩個垂直板電極。LPP部分的一個板電極（100）配置在介電層L6上。在一些當前可用的專有製造過程中可使用此類型金屬圖案配置。此外，若製造過程能夠在主要介電層上形成此類金屬化結構，則配置在介電層上的LPP部分的電極的厚度可小於各別介電層的厚度。若各別金屬化層（L5）的厚度由於製造過程而變化，則此將影響LPP部分的板電極（100、102）之間的距離（LD）以及VPP部分的電極的寬度（VW）。因此，除了第一到第三具體實例中之補償方案中包括的層L2至L4的改變之外，層L5的厚度改變的影響亦將影響物理量度，且因此影響LPP電容器部分及VPP電容器部分兩者的電容值，但在相反方向上。因此，此具體實例在整體電容補償方案中包括額外層（L5），與先前提出的具體實例相比，其進一步改良補償能力。此具體實例的另一變型採用關於圖6的VPP部分所揭示的原理，而無耦接平板或條的複數個通孔（40）。
圖9說明根據第五具體實例的具有VPP部分及LPP部分的電容器結構的簡化示意性剖面。與第四具體實例相比，LPP部分的第二板電極（102）配置在底部介電層（L0）上。可在一些當前或將來的專有製造過程中實現此類型的金屬化圖案配置。若金屬化層L1的厚度由於製造過程而變化，則此將額外影響LPP部分的兩個板電極（100、102）之間的距離（LD）以及VPP部分的電極的寬度（VW）兩者。因此，除了層L2至L4的改變之外，層L1及L5兩者的厚度改變的影響現在亦將影響LPP部分及VPP部分兩者，但在相反方向上。因此，此具體實例包括所有可能層（L1至L5），當此等層的厚度由於製造容限而變化時，在此組態中該層可能對整體電容補償方案有影響。換言之，LPP部分的電極之間的距離LD等於VPP部分的電極的寬度VW，且由於一個或多個層的厚度的改變而所致的距離（LD）及寬度（VW）的任何改變亦相等。因此，在方程式（3）至（6）中，可在此狀況下假定Δt = ΔLD = ΔVW，換言之，Δt包括界定VPP部分的寬度VW的所有層的厚度變化。與第一至第四具體實例相比，由於LPP部分的兩個板電極（100、102）彼此進一步遠離，所以LPP部分的電容稍低。此改變可例如藉由稍微增加LPP部分的板電極（100、102）的側向面積來補償。
在圖5至圖9中所示出的所有具體實例中，LPP部分及VPP部分的電極較佳地側向配置在實質上不同的區域上，以使得其不相互重疊。替代地，LPP部分及VPP部分的側向維度可能會一些重疊，例如，藉由將LPP部分及VPP部分配置成L及/或T形狀，其中VPP部分的板電極形成T形狀或L形狀的桿且LPP部分的板電極形成臂或支腿，如在優先權申請案PCT/FI2019/050513中所揭示。在此狀況下，LPP部分及VPP部分有效地並聯電耦接。更進一步，LPP部分及VPP部分在側向維度上的重疊可例如使用修改的L形及/或T形來實施，其中桿未附接至臂或支腿。此配置允許LPP部分及VPP部分的並行及串行耦接兩者。
圖10示意性地說明複數個LPP部分及VPP部分之間的相互耦接。在此狀況下，電容器結構的總電容係藉由組合所有組合電容器部分來達到的，每一電容器部分為此等類型中之任一者，且其中每一VPP部分與LPP部分並聯或串聯耦接，且反之亦然。此實例包含兩個VPP部分（Cvert1、Cvert2）及兩個LPP部分（Clat1、Cvlat2），但可應用任何數目個VPP部分及LPP部分。
藉由在同一電容器結構中利用並聯及串聯耦接的LPP部分及VPP部分兩者，可進一步改良電容器結構的電容準確性，換言之，由於層厚度變化而所致的電容值的變異數的補償。當LPP部分及VPP部分串聯耦接時，藉由LPP部分及VPP部分的串聯耦接達到補償後的剩餘電容變化具有與藉由LPP部分及VPP部分並聯耦接達到補償後的剩餘電容變化相反的極性。藉由在同一電容器結構中利用並聯及串聯耦接使能補償，可因此進一步減少電容值的剩餘未補償變化。藉由使用單個一對LPP部分及VPP部分的並行或串行耦接，可藉由顯著降低電容值與標稱電容值的變化來增加電容值的準確性。藉由在同一電容器結構中包括串聯耦接及並聯耦接的LPP部分及VPP部分，可進一步增加電容值的所達到準確性。當所有影響LPP部分及VPP部分的電容值的層皆包括在補償方案中時，可達到最佳補償效果。補償方案中未包括的VPP部分的層可能為電容值變化的主要因素。當設計意欲具有準確的電容值的電容器結構時，亦需要考慮其他類型的製造容限，例如，金屬化圖案的側向尺寸的不準確性。可藉由選擇距離VD，換言之，毗鄰垂直板電極或電極指部之間的距離，來控制根據本發明的電容器結構的側向尺寸的不準確性的顯著份額。
圖11示出應用上文所說明的發明性補償原理的電容器結構的第一非限制性實施方案實例的俯視圖。LPP部分包含耦接至第一電觸點（60）的第一側板電極（100）及耦接至第二電觸點（62）的第二側板電極（102）。第一側板電極（100）及第二側板電極（102）實質上重疊。VPP部分包含耦接至第一電觸點（60）的第一垂直電極（200）及耦接至第二電觸點（62）的第二垂直電極（202）。VPP部分（200、202）包含指狀交叉梳狀結構。在此實例中，第二垂直電極（202）與第二電接觸之間的電接觸可經由與第二垂直電極（202）處於相同電位的第二側板電極（102）來實施。LPP部分（100、102）及VPP部分（200、202）因此並聯耦接。在此實例中，VPP部分（200、202）實施在形成在其他四邊形LPP部分（100、102）中之開口（210）中。因此，LPP部分（100、102）及VPP部分（200、202）的電極不側向重疊。
圖12說明應用上文所說明的發明性補償原理的電容器結構的第二非限制性實施方案實例的俯視圖。LPP部分包含耦接至第一電觸點（60）的第一側板電極（100）及耦接至第二電觸點（62）的第二側板電極（102）。在此視圖中隱藏在其他結構下方的第一側板電極（100）及第二側板電極（102）較佳地具有四邊形形狀。VPP部分包含耦接至第一電觸點（60）的第一垂直電極（200）及耦接至第二電觸點（62）的第二垂直電極（202）。VPP部分（200、202）包含指狀交叉梳狀結構，其中金屬化耦接結構（70、72）在各別電極（200、202）的電極指部之間提供連接。此等金屬化耦接結構（70、72）進一步將LPP部分（100、102）及VPP部分（200、202）的電極朝向第一電觸點（60）及第二電觸點（62）電耦接。在此實例中，LPP部分（100、102）及VPP部分（200、202）並聯耦接。VPP部分（200、202）及LPP部分（100、102）並排置放，使得LPP部分（100、102）及VPP部分（200、202）的板電極不側向重疊。舉例而言，可藉由重新設計金屬化耦接結構（70、72）及/或第一電觸點（60）及第二電觸點（62），來將圖12中所示出的電容器結構重新設計為VPP及LPP部分的串聯連接。
圖13a及圖13b說明應用上文所說明的發明性補償原理的電容器結構的第二非限制性實施方案實例的兩個不同的等角立體圖。第一垂直電極（200）的電極指部在電極指部的一端處彼此電耦接，且進一步經由配置在電極與第一電觸點（60）之間的金屬化耦接圖案（70）與第一電觸點（60）電耦接。第二垂直電極（202）的電極指部藉由一個或多個金屬化耦接圖案（72）彼此相互電耦接。此等視圖示出用於將第二垂直板電極（202）的電極指部與金屬化耦接圖案（72）耦接的通孔（42）。
在所有上述設計中，第一及第二電觸點的形狀及位置為設計選項。用於耦合到電容器結構下面的外部電路系統及/或半導體裝置的電接觸可例如設置在電容器結構上面及/或下面，及/或甚至設置在層狀結構的中間層處。
對於所屬技術領域中具有通常知識者顯而易見，隨著技術進步，可以各種方式來實施本發明的基本概念。因此，本發明及其具體實例不限於上述實例，而是可以在申請專利範圍的範圍內變化。
40:通孔/互連通孔/金屬化通孔 42:通孔 60:第一電觸點 62:第二電觸點 70:金屬化耦接結構/金屬化耦接圖案 72:金屬化耦接結構/金屬化耦接圖案 100:第一側板電極/側向平行板（LPP）部分/板電極/第一板電極 101:介電介質 102:第二側板電極/LPP部分/板電極/第二板電極 103:電通量 104:邊緣場/邊緣電場 200:垂直平行板（VPP）部分/電容器板/正電極/板/板電極 200a:金屬化平板或條 200b:金屬化平板或條 200c:金屬化平板或條 202:垂直平行板（VPP）部分/電容器板/板電極/負電極 202a:金屬化平板或條 202b:金屬化平板或條 202c:金屬化平板或條 210:開口
在下文中，將參考附圖結合較佳具體實例更詳細地描述本發明，其中 [圖1a]及[圖1b]說明側向平行板電容器。 [圖2a]及[圖2b]說明垂直平行板電容器。 [圖3]說明具有複數個垂直板電極的垂直電容器結構。 [圖4a]及[圖4b]說明垂直平行板電容器。 [圖5]說明根據第一具體實例的具有側向及豎直平行板電容器部分的裝置的剖面。 [圖6]說明根據第二具體實例的具有側向及豎直平行板電容器部分的裝置的剖面。 [圖7]說明根據第三具體實例的具有側向及豎直平行板電容器部分的裝置的剖面。 [圖8]說明根據第四具體實例的具有側向及豎直平行板電容器部分的裝置的剖面。 [圖9]說明根據第五具體實例的具有側向及豎直平行板電容器部分的裝置的剖面。 [圖10]示意性地說明複數個側向平行板電容器部分與垂直平行板電容器部分之間的相互耦接。 [圖11]說明第一非限制性實施方案實例的俯視圖。 [圖12]說明第二非限制性實施方案實例的俯視圖。 [圖13a]及[圖13b]說明第二非限制性實施方案實例的兩個不同的等角立體圖。
40:通孔/互連通孔/金屬化通孔
100:第一側板電極/側向平行板(LPP)部分/板電極/第一板電極
102:第二側板電極/LPP部分/板電極/第二板電極
200a:金屬化平板或條
200b:金屬化平板或條
200c:金屬化平板或條
202a:金屬化平板或條
202b:金屬化平板或條
202c:金屬化平板或條

Claims (11)

  1. 一種電容器結構，其經實施為包含複數個交替的介電層及金屬化層的層狀結構， 其特徵在於該電容器結構包含： 至少一個側向平行板電容器部分（LPP部分），其包含兩個第一電極，該兩個第一電極由兩個基本上平行的金屬化圖案形成在由複數個該交替層的介電材料分離的兩個不同層上，及 至少一個垂直平行板電容器部分（VPP部分），其包含兩個第二電極，每一第二電極包含配置在複數個該金屬化層上的複數個疊加平板或條， 其中該至少一個側向平行板電容器部分與該至少一個垂直平行板電容器部分電耦接以形成該電容器結構，且 其中由於在分離該兩個第一電極的該複數個交替層中之至少一者上的介電材料之厚度變化所致的該至少一個側向平行板電容器部分之電容值變化係至少部分地藉由由於該複數個交替層中之該相同至少一者之該相同厚度變化所致的該至少一個垂直平行板電容器部分之相反電容值變化來補償，該厚度變化導致垂直維度上該兩個第一電極之間的距離與標稱值的差異，此補償係歸因於該相同厚度變化導致垂直維度上該兩個第二電極之寬度與標稱值的差異。
  2. 如請求項1之電容器結構，其中該至少一個側向平行板電容器部分及該至少一個垂直平行板電容器部分彼此並聯或串聯電耦接。
  3. 如請求項1或2之電容器結構，其包含至少兩個側向平行板電容器部分及至少兩個垂直平行板電容器部分，其中至少一個側向平行板電容器部分及至少一個垂直平行板電容器部分彼此並聯電耦接，且其中至少另一個側向平行板電容器部分及至少另一個垂直平行板電容器部分彼此串聯電耦接。
  4. 如請求項1至3中任一項之電容器結構， 其中該第二電極兩者包含複數個電極指部，每一電極指部由複數個疊加平板或條形成，該兩個第二電極的該電極指部與指狀交叉電極指部形成梳狀結構，其中毗鄰電極指部具有交替的極性，及/或 其中該疊加平板或條藉由一個或多個導電通孔彼此電連接，該一個或多個導電通孔穿過每一介電材料層，該介電材料層將包含該疊加平板或條的兩個毗鄰金屬化層分離。
  5. 如請求項1至4中任一項之電容器結構，其中該兩個第一電極駐留在該電容器結構的金屬化層上，該金屬化層包含該第二電極的頂部及底部平板或條，該頂部及底部平板或條界定該第二電極在垂直維度上之寬度。
  6. 如請求項1至5中任一項之電容器結構，其中 該兩個第一電極中之一者駐留在該電容器結構之一層上，該層在垂直維度上在該金屬化層上面，該金屬化層包含該第二電極的平板或條，該平板或條界定該第二電極在垂直維度上之該寬度的上限，且該兩個第一電極中之另一者駐留在該電容器結構之一層上，該層包含該第二電極的平板或條，該平板或條界定該第二電極在垂直維度上之該寬度的下限，或 該兩個第一電極中之一者駐留在該電容器結構之一層上，該層在垂直維度上在該金屬化層下面，該金屬化層包含該第二電極的平板或條，該平板或條界定該第二電極在垂直維度上之該寬度的下限，且其中該兩個第一電極中之另一者駐留在該電容器結構之一層上，該層包含該第二電極的平板或條，該平板或條界定該第二電極在垂直維度上之該寬度的上限。
  7. 如請求項1至5中任一項之電容器結構，其中該兩個第一電極中之一者駐留在該電容器結構之一層上，該層在該電容器結構的該金屬化層上面，該金屬化層包含該第二電極的平板或條，該平板或條界定該第二電極在垂直維度上之該寬度的上限，且該兩個第一電極中之另一者駐留在該電容器結構之一層上，該層在該電容器結構的該金屬化層下面，該金屬化層包含該第二電極的平板或條，該平板或條界定該第二電極在垂直維度上之該寬度的下限。
  8. 如請求項7之電容器結構，其中該兩個第一電極的毗鄰面之間的垂直距離由界定該兩個第二電極在垂直維度上之寬度的層的厚度界定。
  9. 一種電子裝置，其包含半導體裝置結構、可選地在該半導體裝置結構之頂部上的一個或多個中間層以及如請求項1至8中任一項之電容器結構，該電容器結構配置在該半導體裝置結構之頂部上或該中間層之頂部上。
  10. 一種用於將電容器結構製造為包含複數個交替的介電層及金屬化層的層狀結構之方法， 其特徵在於該方法在製造過程中包含： 藉由在該電容器結構的兩個不同層上形成兩個基本上平行的金屬化圖案來產生包含兩個第一電極的至少一個側向平行板電容器部分（LPP部分），其中該兩個第一電極由複數個該交替層的介電材料分離，及 藉由在複數個該金屬化層上形成複數個疊加平板或條來產生包含兩個第二電極的至少一個垂直平行板電容器部分（VPP部分）， 將該至少一個側向平行板電容器部分與該至少一個垂直平行板電容器部分電耦接以形成該電容器結構， 其中由於在分離該兩個第一電極的該複數個交替層中之至少一者上的介電材料之厚度變化所致的該至少一個側向平行板電容器部分之電容值變化係至少部分地藉由由於該複數個交替層中之該相同至少一者之該相同厚度變化所致的該至少一個垂直平行板電容器部分之相反電容值變化來補償，該厚度變化導致垂直維度上該兩個第一電極之間的距離與標稱值的差異，此補償係歸因於該相同厚度變化導致垂直維度上該兩個第二電極之寬度與標稱值的差異。
  11. 一種用於製造電子裝置之方法，該方法包含： 製造半導體裝置結構； 視情況在該半導體裝置結構之頂部上製造一個或多個中間層； 其特徵在於該方法進一步包含： 使用如請求項10之方法在該半導體裝置結構之頂部上或在該一個或多個中間層之頂部上製造如請求項1至8中任一項之電容器結構。
TW109121607A 2019-06-28 2020-06-24 電容器結構 TWI754973B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/FI2019/050513 WO2020260747A1 (en) 2019-06-28 2019-06-28 A capacitor structure and a chip antenna
WOPCT/FI2019/050513 2019-06-28

Publications (2)

Publication Number Publication Date
TW202118074A true TW202118074A (zh) 2021-05-01
TWI754973B TWI754973B (zh) 2022-02-11

Family

ID=67303478

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109121607A TWI754973B (zh) 2019-06-28 2020-06-24 電容器結構
TW109121605A TWI742738B (zh) 2019-06-28 2020-06-24 電容器結構和晶片天線

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW109121605A TWI742738B (zh) 2019-06-28 2020-06-24 電容器結構和晶片天線

Country Status (6)

Country Link
US (2) US11791376B2 (zh)
EP (2) EP3991218A1 (zh)
JP (2) JP7289379B2 (zh)
CN (2) CN114175292A (zh)
TW (2) TWI754973B (zh)
WO (2) WO2020260747A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809499A (zh) * 2021-08-17 2021-12-17 西安理工大学 一种基于tsv结构的集总参数分支线定向耦合器

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
JP4446525B2 (ja) * 1999-10-27 2010-04-07 株式会社ルネサステクノロジ 半導体装置
US6570210B1 (en) * 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS
US6690570B2 (en) 2000-09-14 2004-02-10 California Institute Of Technology Highly efficient capacitor structures with enhanced matching properties
US6542351B1 (en) 2001-06-28 2003-04-01 National Semiconductor Corp. Capacitor structure
US6737698B1 (en) 2002-03-11 2004-05-18 Silicon Laboratories, Inc. Shielded capacitor structure
JP4371799B2 (ja) * 2003-12-19 2009-11-25 株式会社リコー 容量素子
JP4343085B2 (ja) * 2004-10-26 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2007081044A (ja) * 2005-09-13 2007-03-29 Renesas Technology Corp 半導体装置
TWI271754B (en) * 2006-02-16 2007-01-21 Jmicron Technology Corp Three-dimensional capacitor structure
US7518850B2 (en) * 2006-05-18 2009-04-14 International Business Machines Corporation High yield, high density on-chip capacitor design
US7439570B2 (en) 2006-06-02 2008-10-21 Kenet, Inc. Metal-insulator-metal capacitors
US8716778B2 (en) 2008-11-17 2014-05-06 Altera Corporation Metal-insulator-metal capacitors
US8021954B2 (en) * 2009-05-22 2011-09-20 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with hierarchical capacitor and method of manufacture thereof
US8971014B2 (en) * 2010-10-18 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Protection structure for metal-oxide-metal capacitor
WO2012065229A1 (en) * 2010-11-18 2012-05-24 The Silanna Group Pty Ltd Single-chip integrated circuit with capacitive isolation
US9209240B2 (en) * 2012-10-16 2015-12-08 Sandisk Technologies Inc. Metal-oxide-metal capacitor structure
US20140203404A1 (en) * 2013-01-21 2014-07-24 Qualcomm Incorporated Spiral metal-on-metal (smom) capacitors, and related systems and methods
US8836079B2 (en) * 2013-01-24 2014-09-16 Qualcomm Incorporated Metal-on-metal (MoM) capacitors having laterally displaced layers, and related systems and methods
US9331013B2 (en) * 2013-03-14 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated capacitor
KR20150010353A (ko) * 2013-07-19 2015-01-28 삼성전자주식회사 커패시터 구조물
US9129981B2 (en) * 2013-11-26 2015-09-08 Freescale Semiconductor Inc. Methods for the production of microelectronic packages having radiofrequency stand-off layers
JP6869649B2 (ja) * 2016-06-13 2021-05-12 ラピスセミコンダクタ株式会社 半導体装置、通信システムおよび半導体装置の製造方法。
US11552030B2 (en) * 2018-07-31 2023-01-10 Intel Corporation High frequency capacitor with inductance cancellation

Also Published As

Publication number Publication date
WO2020260747A1 (en) 2020-12-30
EP3991203B1 (en) 2024-02-28
CN114097101A (zh) 2022-02-25
US20220140070A1 (en) 2022-05-05
EP3991218A1 (en) 2022-05-04
EP3991203A1 (en) 2022-05-04
TWI754973B (zh) 2022-02-11
CN114175292A (zh) 2022-03-11
US20220200131A1 (en) 2022-06-23
JP7441866B2 (ja) 2024-03-01
WO2020260759A1 (en) 2020-12-30
US11791376B2 (en) 2023-10-17
JP2022540565A (ja) 2022-09-16
JP2022540566A (ja) 2022-09-16
US11431081B2 (en) 2022-08-30
TWI742738B (zh) 2021-10-11
EP3991203C0 (en) 2024-02-28
TW202103332A (zh) 2021-01-16
JP7289379B2 (ja) 2023-06-09

Similar Documents

Publication Publication Date Title
US8238116B2 (en) Land grid feedthrough low ESL technology
EP2162889B1 (en) Intertwined finger capacitors
WO2008044376A1 (fr) Dispositif électrique
US7768054B2 (en) Semiconductor component with integrated capacitance structure and method for fabrication thereof
US7961453B2 (en) Multilayer chip capacitor
CN107689299A (zh) 薄膜陶瓷电容器
KR20100033427A (ko) 용량 소자 및 반도체 장치
CN105702453A (zh) 层叠陶瓷电容器
US7557426B2 (en) Integrated capacitor structure
US20040031982A1 (en) Interdigitated integrated circuit capacitor
CN106575648A (zh) 集成电路中的电容器结构
CN109155308A (zh) 堆叠式传输线
TWI754973B (zh) 電容器結構
US7327011B2 (en) Multi-surfaced plate-to-plate capacitor and method of forming same
CN104022073B (zh) 微电子器件的制造方法
KR20010014709A (ko) 적층 커패시터 장치
CN100349348C (zh) 用于能量调节的偏移能量通道装置
US9837209B2 (en) Capacitor structure for wideband resonance suppression in power delivery networks
US20090161292A1 (en) Laminated ceramic capacitor
US20090219669A1 (en) Capacitor
TW550852B (en) On-chip multilayer metal shielded transmission line
TWI836789B (zh) 電容器結構和半導體裝置
CN111900251B (zh) Mom电容器及半导体元件
KR102627620B1 (ko) 캐패시터 및 이를 포함하는 회로기판
EP3680934A1 (en) Rc architectures, and methods of fabrication thereof