JP2022539450A - パッケージのためのコンポーネントアレンジメントを製造するための方法、コンポーネントアレンジメントを有するパッケージを製造するための方法、コンポーネントアレンジメント、およびパッケージ - Google Patents

パッケージのためのコンポーネントアレンジメントを製造するための方法、コンポーネントアレンジメントを有するパッケージを製造するための方法、コンポーネントアレンジメント、およびパッケージ Download PDF

Info

Publication number
JP2022539450A
JP2022539450A JP2021575462A JP2021575462A JP2022539450A JP 2022539450 A JP2022539450 A JP 2022539450A JP 2021575462 A JP2021575462 A JP 2021575462A JP 2021575462 A JP2021575462 A JP 2021575462A JP 2022539450 A JP2022539450 A JP 2022539450A
Authority
JP
Japan
Prior art keywords
wafer
optical
mounting
component
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021575462A
Other languages
English (en)
Inventor
マウス，ズィーモン
ハンセン，ウリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MSG LITHOGLAS AG
Original Assignee
MSG LITHOGLAS AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MSG LITHOGLAS AG filed Critical MSG LITHOGLAS AG
Publication of JP2022539450A publication Critical patent/JP2022539450A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/08—Mirrors
    • G02B5/0808—Mirrors having a single reflecting layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02255—Out-coupling of light using beam deflecting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H01S5/02326—Arrangements for relative positioning of laser diodes and optical components, e.g. grooves in the mount to fix optical fibres or lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0239—Combinations of electrical or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Optical Elements Other Than Lenses (AREA)

Abstract

本発明は、パッケージのためのコンポーネントアレンジメントを製造するための方法に関する。当該方法は、研磨されたウェハ表面を有する半導体材料のウェハを提供するステップと、異方性エッチングによって上記ウェハに開口を形成するステップであって、異方性エッチングされた表面が上記開口の領域内に製造されるステップと、異方性エッチングされた上記ウェハからコンポーネントを分離するステップであって、研磨された上記ウェハ表面の表面部分の領域内に形成された光学面と、異方性エッチングされた上記表面の領域内に形成されたマウント面と、を有する、分離された上記コンポーネントが製造されるステップと、上記マウント面を用いて分離された上記コンポーネントをキャリア基板の基板表面上にマウントするステップであって、異方性エッチングされた上記表面が上記基板表面に接合されることにより、上記光学面が傾斜した露出面として配置されるステップと、を含む。さらに、コンポーネントアレンジメント、および、コンポーネントアレンジメントを有するパッケージが提供される。

Description

発明の詳細な説明
本発明は、パッケージのためのコンポーネントアレンジメント（コンポーネント配置体）を製造するための方法、コンポーネントアレンジメントを有するパッケージを製造するための方法、コンポーネントアレンジメント、およびパッケージに関する。
［背景］
コンポーネントアレンジメントに関連して、コンポーネント（部品）または素子（例：発光または受光する光学素子）をハウジング内に配置することが知られている。コンポーネントアレンジメントは、パッケージの製造（すなわち、一般的には、接続点を含むコンポーネントアレンジメントを収容するケーシングまたはハウジングの形成）のために使用されうる。
このようなコンポーネントアレンジメントを製造するための方法は、例えば、ＷＯ２０１１／０３５７８３Ａ１によって知られている。素子が配置される設置スペース（取付スペース）をスペーサが囲むように、当該スペーサがキャリア基板（支持基板）上に配置される。スペーサ上にカバー基板を配置することにより、設置スペースが閉じられている。カバー基板は、半透明な出口開口を提供してよい。当該出口開口を介して（通じて）、光が出射（放出）または受容されうる。設置スペースに向かうように方向付けられたスペーサの壁面には、光反射ミラーコーティングを提供するために、金属コーティングが設けられてよい。
ＷＯ２０１６／０５５５２０Ａ１には、キャリアを含むハウジングを有するレーザ素子のためのパッケージを製造することが記載されている。当該パッケージは、底面と側壁とを有するキャビティを備える。キャビティは、底面から延在している。キャビティ内には、底面上にレーザチップが配置されている。当該レーザチップの光出射方向は、底面に平行に方向付けられている。キャビティ内には、底面と側壁との間のエッジに接触する反射素子も配置されている。反射素子の反射面は、キャビティの底面に対して４５°の角度を有する。また、光出射方向は、反射素子の反射面に対して４５°の角度を有する。
コンポーネントアレンジメントは、ＷＯ２０１７／１４９５７３Ａ１によっても、さらに知られている。
ＵＳ７１７７３３１Ｂ２では、いわゆるＴＯパッケージ内にレーザダイオードが形成（構築）されている。
［概要］
本発明の目的は、パッケージのためのコンポーネントアレンジメントを製造するための方法と、パッケージを製造するための方法とを提供するとともに、コンポーネントアレンジメントとパッケージとを提供することである。本方法では、より効率的な方法によって、かつ、光学特性に関して改善された品質によって、光学機能面が製造されうる。
この目的を解決するために、独立請求項１および１１に係る、パッケージのためのコンポーネントアレンジメントを製造するための方法、および、コンポーネントアレンジメントを有するパッケージを製造するための方法が提供されている。さらに、独立請求項１２に係るコンポーネントアレンジメントおよび独立請求項１３に係るパッケージが提供されている。各実施形態は、各従属サブクレームの主題である。
一態様によれば、パッケージのためのコンポーネントアレンジメントを製造するための方法が提供される。当該方法は、次の各ステップ（工程）：すなわち、
研磨されたウェハ表面を有する半導体材料のウェハを提供するステップと、異方性エッチングによって上記ウェハに開口を形成するステップであって、異方性エッチングされた表面が上記開口の領域内に製造されるステップと、異方性エッチングされた上記ウェハからコンポーネントを分離するステップであって、研磨された上記ウェハ表面の表面部分の領域内に形成された光学面（光学表面）と、異方性エッチングされた上記表面の領域内に形成されたマウント面（実装面，実装表面，取付面）とを有する、分離された上記コンポーネントが製造されるステップと、上記マウント面を用いて分離された上記コンポーネントをキャリア基板の基板表面上にマウントする（実装する，取り付ける）ステップであって、異方性エッチングされた上記表面が上記基板表面に接合されることにより、上記光学面が傾斜した露出面として配置されるステップと、を含んでいる。
さらに、上記コンポーネントアレンジメントを有するパッケージを製造するための方法が提供される。当該方法では、少なくとも分離されたコンポーネントが内部に収容されるハウジングコンポーネントによって、ハウジングが製造される。
さらなる態様によれば、コンポーネントアレンジメントが提供される。当該コンポーネントアレンジメントは、キャリア基板と、半導体材料によって作成されたウェハから分離されているとともに、上記キャリア基板上に配置されているコンポーネントと、を有している。上記コンポーネントは、異方性エッチングされた表面上にマウント面を有しており、かつ、上記マウント面を用いて上記キャリア基板の基板表面上にマウントされている。上記コンポーネントは、上記ウェハの研磨されたウェハ表面の表面部分内に形成された光学面を有している。上記光学面は、傾斜した露出面として配置されている。
さらに、上記コンポーネントアレンジメントを有するパッケージが提供される。当該パッケージでは、少なくとも上記コンポーネントが内部に収容されるハウジングコンポーネントによって、ハウジングが形成されている。
光学面は、入射光ビームに対して少なくとも部分的に、光反射性、光分散性、および／または光吸収性を有するように形成されてよい。また、光学面は、入射光を偏光（polarize，light-polarize）させるように形成されてもよい。
異方性エッチングは、ウェットケミカルエッチング（湿式化学エッチング）によって実行されてよく、例えば、苛性カリ（ＫＯＨ）を用いたエッチングによって実行されてよい。異方性エッチングのためのさらに有効なエッチング溶液は、例えば、（ｉ）テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）、または、（ｉｉ）エチレンジアミンと、ピロカテコールおよびピラジンの混和剤を伴う水との混合物（ＥＤＰ，エチレンジアミン－ピロカテコール）、特にシリコン（ケイ素）との組合せである。しかしながら、ドライエッチングが使用されてもよい。
異方性エッチング面（異方性エッチングされた面）の表面仕上げを改善するために、１つ以上の添加剤（例：塩）が、エッチング溶液に添加されてもよい。この場合、イソプロパノールなどのアルコール系添加剤（Alcohol-based additives）も使用されうる。また、添加物は、エッチングされる結晶面のエッチング速度（エッチングレート）の選択性を増加させうる。
研磨面（研磨された面）自体は、光学面を形成するために使用されてよい（すなわち、当該研磨面上に層材料を堆積または配置することなく使用されてよい）。
光学面は、光学機能面を有するように製造されてもよい。この場合、光学機能層は、研磨されたウェハ表面の光学特性が表面部分において変化するように、当該研磨されたウェハ表面の当該表面部分内に設けられる。光学機能層によって、光学機能面が研磨されたウェハ表面の領域内に形成される。当該光学機能層は、光学機能層を有しない表面部分（すなわち、研磨されたウェハ表面の状態）の光学特性に対して、当該表面部分の光学特性を特に変化させる。光学機能層により、表面部分に様々な（異なる）光学特性（特に、光反射、光吸収、および／または、光分散に関する挙動）を与えることができる。光学機能面は、入射光ビームに対して少なくとも部分的に、光反射性、光分散性、および／または、光吸収性を有するように形成されてもよい。研磨されたウェハ表面の領域内に光学機能面を製造することは、光学機能層が基板上（すなわち研磨されたウェハ表面上）に設けられるという利点を有する。当該ウェハ表面は、特にその平滑性に関して、所望の表面特性を有するウェハレベルにおいて再現可能な方法によって製造されうる。
光学機能層を有する光学機能面は、分離前に、ウェハレベルにおいて設けられてもよい。複数の個別の光学機能面が、研磨されたウェハ表面の領域内に、ウェハレベルにおいて製造されてもよい。次いで、分離時に、当該複数の個別の光学機能面は、分離されたコンポーネントに対する光学機能面として機能する。（１つ以上の）光学機能面をウェハレベルにおいて設けることの代替として、光学機能面は、分離後に製造されてもよい。
光学機能面は、マイクロ構造層（微細構造層）を有するように製造されてよい。マイクロ構造層を使用して、所望の光学特性を有する光学機能面または層を提供することができる。例えば、マイクロ構造層は、集束／膨張方式、および／または、分散方式によって、入射光ビームを反射するように意図されていてもよい。マイクロ構造層の領域内における少なくとも一部の領域内に、フレネルレンズが設けられてもよい。
光学機能層を形成するために、ガラスまたはプラスチックなどの層材料が、研磨されたウェハ表面に付与されてもよい。光学機能層のマイクロ構造化（マイクロストラクチャリング）は、次のグループの内の、１つ以上の方法による処理（プロセス）を含みうる：形成、エンボス加工、モールディング、エッチング、３Ｄプリンティング、およびプラズマ処理、例えば、コーティング材料内の１つ以上のレンズ（例：（１つ以上の）トラフ）の製造。代替的には、例えば、少なくとも１つのレンズを製造するために、研磨されたウェハ表面は、ウェハレベルにおいて（すなわち、光学機能層を設けることなく）処理されてよい。異なる実施形態では、次いで、製造されたマイクロ構造に、ミラーコーティングが施されてもよい。
光学機能層は、マルチレイヤシステム（多層系）として設けられてもよい。マルチレイヤシステムは、所望の光学特性の形成（実現）をさらに支援する。当該所望の光学特性は、研磨されたウェハ表面の表面部分の領域内に、光学機能層によって付与される。例えば、誘電体ミラー（ダイエレクトリックミラー）がこのように設けられてもよい。上述のまたは他のミラー層を用いて、例えば、アルミニウム、銀、銅、または金によって製造されたミラーとしての金属層を使用することが意図されてよい。
光学機能層は、例えば、ＩＲスペクトル領域（ＩＲとは、赤外（infrared）である）における適用のために、ビームスプリッティング機能（ビーム分割機能，ビーム分離機能）と共に実現されてもよい。
異方性エッチングされた表面は、研磨されたウェハ表面に対して約４５°の傾斜角（傾斜角度）を有するように製造されてよい。光学機能面は、キャリア基板の表面（および研磨されたウェハ表面）に対して約４５°の傾斜角を有しうる。適切に製造された結晶を使用することにより、例えば、シリコン結晶を１００方向に傾けることにより、ほぼ全ての傾斜角が正確に調整されうる。
シリコンによって作成されたウェハが設けられてよく、当該ウェハは異方性の方法によってエッチングされてよい。
マウント面は、当該マウント面の領域内に製造されたマウント機能層（実装機能層）を有するように形成されてもよい。
マウント機能層は、はんだ付け可能な金属コーティングを有するように製造されてよい。分離されたコンポーネントをキャリア基板の基材表面上にマウントする場合、当該コンポーネントは、はんだ付け可能な金属コーティングを使用してはんだ付けされる。マウント機能層は、接着層を有するように製造されてよい。
マウント機能層は、分離前に、ウェハレベルにおいて設けられてよい。異方性エッチングされた表面の領域内において、複数の個別のマウント機能層は、異なるコンポーネントのそれぞれのマウント機能層として分離後に機能するように、様々な（異なる）領域内に製造されてよい。当該それぞれのマウント機能層によれば、特定の分離されたコンポーネントをマウントすることが可能となる。マウント機能層が異方性エッチング表面の様々な部分内において製造される場合、これにより、特定の光学機能面を、分離後にコンポーネントに対して提供することが可能になる。この場合、当該光学機能面は、研磨されたウェハ表面に対して異なる傾斜角を有する。このことは、エッチング時に生じる異なる傾斜角を利用する。ウェハレベルにおいて（１つ以上の）マウント機能層を設けることの代替として、マウント機能層は、分離後に製造されてもよい。
パッケージのためのコンポーネントアレンジメントを製造するための方法に関連して、これまでに説明された各構成は、パッケージ、コンポーネントアレンジメント、およびパッケージを製造するための方法に関連して、対応して提供されてもよい。
コンポーネントアレンジメント内において、またはパッケージ内において、光学機能面は、光学素子（例：発光ダイオード）によって出射された光ビームを、当該光ビームが放出されるように方向変更または反射させる役割を果たしうる。対照的に、キャリア基板上における分離されたコンポーネント上の光学機能面は、外側からコンポーネントアレンジメントまたはパッケージに入射する光ビームを、発光素子または受光素子（例：感光性ダイオードまたはトランジスタ）に結合するために利用されてよい。光学機能面を有する分離素子がハウジング内に収容されているパッケージの場合には、ハウジングコンポーネントは、光ウィンドウ（光学窓）を有している。当該光ウィンドウを介して、光ビームが放出されうる、および／または、受容されうる。
提案技術を用いることにより、パッケージ内に設けられた設置スペース内において水平方向に進行する光ビームを、光学機能面に向かうように方向変更することができる。当該光学機能面は、垂直方向において約４５度傾いており、その逆も然りである。光学素子によって出射された光は、水平方向から垂直方向へと方向変更され、光ウィンドウを介して当該光が放出されうる。対照的に、光ウィンドウを介して垂直方向に入射する光は、光学機能面において水平方向に方向変更されうる。
パッケージ内の光学コンポーネントは、発光コンポーネントまたは受光コンポーネントとして形成されてよい。例として、当該光学コンポーネントは、発光ダイオードまたは受光フォトダイオード、例えば、アバランシェフォトダイオード、シリコンフォトマルチプライヤー（シリコン光電子増倍管）、またはレーザダイオードとして形成されてよい。発光コンポーネントは、方向付けられており、かつ、バンドルされた（束ねられた）形態によって光ビームを出射するように設計されてよい。例えば、当該発光コンポーネントは、任意に存在するビームダイバージェンス（ビーム広がり）を有する強度最大の中心発光を有する、ほぼ（実質的に）方向付けられたレーザ放射の形態によって光ビームを出射するように設計されてよい。
提案技術によれば、出射された光ビームの出力、または、受光（受信）されるべき光ビームの入力が、垂直方法に生じうるように、光学コンポーネントをパッケージの設置スペース内に配置することが可能となる。（キャリア基板の面を参照した場合における）垂直方向に光ビームを出射するためには、従来技術において意図されている構成とは異なり、光学コンポーネントを設置スペース内に直立させて配置する必要はない（例えば、ＵＳ７１７７３３１Ｂ２との比較）。提案技術を用いることにより、コンポーネントアレンジメントおよびパッケージの高さを低減することができ、かつ、マウントを容易化することができる。
コンタクト接続部（接点接続部）は、キャリア基板を貫通するスルー接続部を有していてもよい。外部コンタクトは、キャリア基板の下側に配置されてよい。設置スペースから横方向に延びるコンタクト接続部は、例えば、当該設置スペースに向かうように方向付けられたキャリア基板の表面上に設けられてよい。特に、キャリア基板とスペーサとの間に、横方向に引き出されたコンタクト接続部がそこを通って形成されるように、当該コンタクト接続部が当該表面上に設けられてよい。コンタクト接続部は、複数の個々のコンタクト接続部を含みうる。
光学素子は、キャリア基板上に配置されたサブマウント上に配置されてもよい。サブマウントは、シリコンカーバイド（炭化ケイ素）、窒化アルミニウム、酸化アルミニウム、またはシリコンによって形成されてよい。
パッケージを製造するために、当該パッケージは、パネルまたはウェハレベルにおいて使用されてもよい。
ウェハレベル処理を用いた製造の場合、４５°傾斜した光学機能面を有する単一または複数の素子を、ウェハレベルにおいて製造することができる。この利点は、多くの素子をウェハレベルにおいて同時に製造できることにある。次いで、例えば基板を切断することによって、個々の素子（例：ミラー素子）が剥離後に形成される。素子のエンクロージャ（封入）は、チップまたは素子（例：ミラー素子を有する光学素子）がプレマウントされた（事前にマウントされた）ボード上に個別のキャップを配置することによって、実現されうる。また、素子は、パネル内にプレマウントされていてもよい。すなわち、この場合、複数の素子が、キャリア基板上に既にマウントされている。次いで、個別のキャップまたはキャップアレイ（ウェハレベルにおいて製造されたキャップ基板に由来する複数のキャップ構造を有する分離パネル）を設けることによって、当該素子が収容される。
本文脈において使用されているウェハレベルパッケージングとは、ウェハ形態のカバー基板を用いて、ウェハ上の全てのコンポーネントをワンステップ（一段階）にてパッキング（「パッケージング」）することを指す。例えば、このことは、スルー接続された基板上（例：ウェハ形態のシリコン基板）上に素子が完全にプレマウントされており、次いで、キャップウェハをボンディングすることによって、全てのコンポーネント（例：ミラー素子を有する光学素子）が同時に収容される場合に、当てはまるであろう。次いで、コンパウンド（複合物，複合体）を後続して分離することによって、個々のパッケージが作成される。
パッケージに関連して、コンポーネントアレンジメントが内部に収容されるハウジングに関して、ハウジングの上側に対して、出口開口／入口開口の領域のほぼ中央において出射または入射する光が提供されてもよい。これにより、パッケージについて、ほぼ中央における発光／吸光が実現される。
カバー基板は、特に領域内において、または、出口開口および／または入口開口を形成するために、例えば、ホウケイ酸ガラス（例：ＳｃｈｏｔｔＡＧのＢｏｆｏｆｌｏａｔ３３またはＭｅｍｐａｘ）、石英ガラス、サファイアガラス、または他のガラス（例：ＳｃｈｏｔｔＡＧのＡＦ３２、Ｄ２６３Ｔ、ＢＫ７、もしくはＢ２７０、コーニングのＥａｇｌｅＸＧまたはＰｕｒｅｘ、ＨｏｙａのＳＤ２、またはＡｓａｈｉのＥＮ－Ａ１）によって構成されていてよい。カバー基板は、例えばＩＲ領域での適用のために、シリコンまたはゲルマニウムによって作成されていてもよい。カバー基板は、基板コーティング（例：反射防止コーティング）を有していてもよい。コーティングは、様々な波長領域（波長範囲）に応じて設計されてよく、片面に設けられてよいし、あるいは両面に設けられてもよい。フィルタコーティング、および／または、不透明なアパーチャ構造（開口構造）が、様々な波長領域に対して設けられてもよい。
さらに、一実施形態において、光学素子（例：カバー基板上のレンズ）が集積化されてもよい。例えば、ポリマー、ガラス状材料、シリコン、またはゲルマニウムによって作成された凸レンズが使用されてよい。マイクロ構造フレネルレンズを使用することも可能である。
光学素子の電気的コンタクトのために、１つ以上のスルー接続部が、キャリア基板内に設けられる。裏面コンタクトは、例えば、錫／銀フローはんだ付けによって、または、導電性接着剤を用いたマウントによって、ＳＭＤ設計における事後的なマウント（later mounting）を可能にする。
キャリア基板は、例えば、シリコン、セラミック（例：窒化アルミニウム）、シリコンカーバイド、酸化アルミニウム、ＬＴＴＣセラミック（Low Temperature Cofired Ceramics，低温同時焼成セラミック）、ＨＴＣＣセラミック（High Temperature Cofired Ceramics，高温同時焼成セラミック）、ガラス、またはＤＢＣ（Direct Bonded Copper，ダイレクトボンディング銅）の基板によって構成されていてよい。さらに、金属基板、例えば、銅、アルミニウム、または他の金属によって構成されたＩＭＳ（Insulated Metal Substrates，絶縁金属基板）が利用されてもよい。ＦＲ４などのプラスチックキャリア基板の使用も考慮されうる。キャリア基板は、３Ｄ構造セラミックであってもよい。それゆえ、この場合、スペーサは、キャップ内ではなく、キャリア基板内に形成されてもよい。ハウジングを閉じるために、セラミックキャビティ内に素子をマウントした後、プレートレットによって（例：ガラスプレートレットによって）、キャビティが閉じられてもよい。この場合、セラミックの上面およびプレートレットは、対応するはんだ付け可能な金属コーティングを有することが一般的である。しかしながら、特定の用途では、この場合において、接着剤が使用されてもよい。
光ウィンドウ／ガラスプレートレットは、ガラスはんだ付けまたはレーザ溶接処理によって、セラミック／ハウジングに接続されてもよい。光ウィンドウは、（Ｒ）レンズと共に、あるいは当該（Ｒ）レンズとして、設計されてよい。これにより、コリメート方式または分散方式によって、パッケージから電磁放射を出射させることができる。
キャップまたはハウジング（あるいは、光ウィンドウを３Ｄセラミック内に設ける場合）とパッケージ内のキャリア基板との接続は、例えば、はんだ接合（はんだボンディング）によって、好ましくは共晶接合（共晶ボンディング）によって実現されてよい。この目的のために、好ましくは共晶組成物を有する金属コンビネーション（金属の組み合わせ）（例：金および錫、銅および錫、金およびゲルマニウム、錫および銀、金およびインジウム、銅および銀、または金およびシリコン）が、キャリア基板またはハウジングキャップのスペーサの裏面に設けられる。当該金属コンビネーションは、はんだ付けプロセスにおいて共晶接続相を形成し、スペーサをキャリア基板に接続する。スペーサおよびキャリア基板には、はんだ付けプロセスのために、対応するベース金属コーティングが設けられる。例えば、共晶接合のための金属コンビネーションは、プリフォームとして提供されてよい。あるいは、金属コンビネーションは、ペーストとして適用されてもよいし、または、接合パートナーの１つに対して電気的に適用されてよい。
いわゆるアロイストップが、実際の接続相（例：薄い金属シート）の下方に配置されてもよい。例えば、白金またはニッケルの層、または、クロムとニッケルとの合金は、金と錫との共晶接合に適している。本明細書に記載されている接合層の金属コンビネーションは、はんだ付け可能なマウント機能層の実現にも適している。ミラーとボードとの接続は、上述の金属コンビネーションと共に、はんだ接合または共晶接合によって実現されてもよい。はんだ接合のために、錫／銀はんだ（例：ＳＡＣ３０５）が使用されてよい。
また、Ｒａ＜１ｎｍという非常に高い表面仕上げを利用することにより、ダイレクトボンディング法を採用することもできる。これは、ボンドパートナー（結合パートナー）の表面特性に関連して、疎水性または親水性の手法によって実行される、ダイレクトフュージョンボンド（直接的なフュージョンボンド）であってよい。２つのボンドパートナーは、最初に、ファンデルワールス結合によってプレ結合を介して接続される。後続するアニーリングステップにより、結合界面に共有結合が形成される。フュージョンボンドは、プラズマ活性化されてもよい。これにより、アニーリング時の温度負荷の大幅な低減が可能になる。さらなるダイレクトボンディング法として、アノードボンディング（陽極結合）が提供されうる。
記載されている方法の代替として、反応性ボンディングプロセスが利用されてもよい。反応性ボンディングでは、交互の層の金属スタック（金属積層体）が適用される。この金属スタックは、例えば、スパッタリングなどのデポジション方法（堆積方法，蒸着方法）によって、または、箔（ホイル）の形態にて、設けられてもよい。電気的パルスまたはレーザ誘起パルスは、２つのボンドパートナーを「溶接（溶着）（welding）」する、短期間の高熱反応を生じさせる。金属層は、２層周期であり、例えば、パラジウムおよびアルミニウム、または、酸化銅およびアルミニウムによって作成される。
さらに、例えば、金およびインジウム、金および錫、または、銅および錫という金属コンビネーションから、固液相互拡散ボンディング（solid-liquid interdiffusion bonding）も可能である。この方法では、アニーリングステップにおけるボンディングプロセスは、一方のボンディングパートナーの他方への拡散によって決定される。この場合、実際の接続相は、より高い温度に耐える。さらに、永続的な接続部は、（例えば）熱圧着によって、金を金と接合することによって、銅を銅と接合することによって、または、アルミニウムをアルミニウムと接合することによって、製造されてもよい。ガラスフリットボンディングが提供されてもよい。
透明基板の場合、接合面の表面仕上げが対応していれば、キャリア基板とスペーサとの接続にレーザ溶接法を利用することができる。エポキシ樹脂、シリコーン、または他の接着剤の使用も考慮されうる。
例えば、スペーサとカバー基板との接続には、ダイレクトボンディング法を用いることができる（例：キャップウェハを製造する場合）。上記方法は、例えば、アノードボンディングまたはフュージョンボンディングである。反応性ボンディングまたは接着性結合が利用されてもよい。さらに、本明細書において、固液相互拡散ボンディングまたは共晶はんだボンディングが使用されてもよい。レーザ溶接は、スペーサとカバー基板との接合にも適している。この場合、２つの基板は「オプティカルコンタクト（光学的接触）」状態にされ、その後、当該２つの基板はレーザによって溶接される。スペーサとカバー基板との接合にも、上述したスペーサとキャリア基板との全ての接合方法が用いられると考慮されてよい。
［実施形態の説明］
以下では、各図面を参照して、さらなる実施形態がより詳細に説明されている。各図面は以下の通りである：
図１は、ウェハの断面についての概略図である；
図２は、図１におけるウェハの断面に由来する概略図であり、ウェハレベルにおいて異方性の方法によって開口が今まさにエッチングされている図である；
図３は、図２におけるウェハの断面に由来する概略図であり、異方性エッチングされた表面の領域内にウェハレベルにおいてマウント機能層が製造されており、かつ、研磨されたウェハ表面の表面部分の領域内に光学機能面が製造されている図である；
図４は、図３におけるウェハからの分離によって製造された分離された素子である；
図５は、図４から分離された素子がキャリア基板上にマウントされている、パッケージの概略断面図である；
図６は、分離された素子に応じた様々な実施形態の概略図である；
図７は、光学素子を有するアレンジメントの概略図であり、当該光学素子の出射光が平坦面上において反射されている図である；
図８は、光学素子を有するアレンジメントの概略図であり、当該光学素子の出射光が平行ビームに変換されている図である；
図９は、分離された素子と光学素子とがサブマウントの凹部内に配置されている、パッケージの概略断面図である；
図１０は、分離された素子と光学素子とがサブマウント上に配置されている、パッケージの概略断面図である。
図１は、ウェハ１の断面についての概略図を示す。
図２は、図１におけるウェハの断面に由来する概略図を示す。図２では、図示されている実施形態ではスルー開口（貫通開口）として設計されている開口２，３が形成されるように、ウェハ１が異方性エッチングされている。
図２におけるウェハ１は、異方性エッチングされた表面４を有している。図３によれば、当該異方性エッチングされた表面に対して、特定のマウント機能層５が複数の領域内に設けられる。図示されている実施形態では、当該マウント機能層は、はんだ付け可能な金属コーティングによって形成されている。また、図３によれば、例えばマルチレイヤシステムとしての特定の光学機能層８を設けることによって、研磨されたウェハ表面領域内に６つの光学機能面７が製造されている。光学機能層８と共に、例えば誘電体ミラーが設けられてもよい。光学機能面７によって、研磨されたウェハ表面６の光学特性は、例えば光反射、光分散、および／または光吸収に関して、光学機能層８がない場合の状態と比較して変化する。例えば、光学機能面７内にフレネルレンズを設けるために、光学機能層８がマイクロ構造化されてもよい。研磨されたウェハ表面６が十分に平滑な基板を提供するので、当該微細構造化が可能である。
次いで、図４によれば、ウェハ１を分離することによって、素子またはコンポーネント９が製造される。
次いで、図５によれば、分離された素子９は、はんだ付けによって、キャリア基板１２の基板表面１１上のパッケージ１０内にマウントされてよい。マウント機能層５のはんだ付け可能な金属コーティングは、分離された素子９をキャリア基板１２上にマウントするために使用される。
図５によれば、光学機能面７は、基板表面１１に対して、例えば約４５°の傾斜角を有する露出面として配置されている。シングルピース（単一部品）設計またはマルチピース（複数部品）設計でありうるハウジングコンポーネント１３を用いて、設置スペース１４が提供される。当該設置スペース内には、分離された素子９と、光学素子１５（こちらも基板表面１１上にマウントされる）とが、例えばはんだ付けまたはボンディングによって配置される。マルチピース設計の場合、例えば、ハウジングコンポーネント１３は、スペーサ１３ａ，１３ｂと、カバーコンポーネントまたはカバー基板１３ｃとを有するように形成される。
光学機能面７に入射する光ビーム１６は、少なくとも部分的に反射される。このようにして、光学素子９によって出射された光ビームを、光ウィンドウ１７を介してパッケージ１０から分離（デカップリング）することができる。あるいは、当該光ウィンドウを介して光ビームを受容して（受け入れて）、当該光ビームを光学素子９へと送ることもできる。従って、当該光学素子は、例えば、発光ダイオードまたは感光性ダイオードであってよい。特に、誘電体ミラーを有する光学機能面７を形成することより、このような光の方向変更または誘導（案内）が可能となる。
図６は、様々な実施形態における分離されたコンポーネントまたは素子９の概略図を示す。図６の左側の設計では、上エッジ９ａは、機械加工によって、例えばソーイングによって製造されている。図６の中央図における上エッジ９ａは、エッチングによって製造されている。例えば、６４°の傾斜角が形成されている。図６の右側の設計では、上エッジ９ａは、角度４５°にてエッチングされている。このことは、例えば、両側から同時に異方性エッチングを行うことによって実現されうる。この目的のために、例えば、ＬＰＣＶＤ窒化物によって作成されたエッチングマスクが、両側において互いにアライメントするように構造化され、次いで、例えばＫＯＨによって基板がエッチングされる。
上エッジ９ａは、マウント面と並列にエンボス加工されてもよい。これにより、後程のアセンブリプロセスにおいてコンポーネント９を効率的にハンドリングすることが可能になる。この場合、当該コンポーネントは、規格化（標準化）されたピックアンドプレースマシンによって処理されうるためである。
また、図６の左側図および中央図に係るコンポーネント９の製造方法と、図６の右側図にすでに示されている製造方法を組み合わせることも考慮されうる。この場合、結果として得られるエッジ９ａは、マウント面と平行である部分を右側に有するとともに、当該マウント面に対して傾斜している部分（図６の左側図および中央図に示されている通り）を左側に有している。この場合、後程のボードへのマウント時に、コンポーネント９が正確に配置され、かつ、保持されるように、当該コンポーネント９のフォーカス（焦点）が肯定的な（正の）影響を受けるという利点が得られる。
図６に示されている実施形態に替えて、光学機能層８および／またはマウント機能層５が省略されてもよい。この場合、光学機能面７は、光学機能層８とは無関係となる（光学機能層８を有していない）。光学特性（例：反射率）は、研磨されたウェハ表面６の反射率に対応する場合がある。この場合、塗布される接着剤は、マウント時に代替的なマウント機能層５として機能しうる。
図７および図８は、光を出射する光学コンポーネント１５と分離されたコンポーネント９とを有するアレンジメントに応じた異なる設計を示している。光学コンポーネント１５によって出射された光は、ある開口角を有する光ビームが出射されるように、図７に係る平坦な光学機能面上において反射される。図８における設計では、ビームフォーミング（ビーム形成）によってパラレルビーム（平行ビーム）が出射されるように、トラフ（レンズ）を有する光学機能面７が形成されている。
図９および図１０は、分離された素子９および光学素子１５が、サブマウントとして設計されたキャリア基板１２上に配置されているパッケージの概略断面図を示す。光学素子１６は、スルー接続部３０によって接続されている。図９の設計では、キャリア基板１２は、凹部２０を有する。図１０における実施形態では、カバー基板１３ｃは、キャリア基板１２上にマウントされているスペーサ１３ａ，１３ｂによって、当該キャリア基板１２から離間させられている。図９の設計では、このようなスペーサは、キャリア基材（サブマウント）１２自身の横方向の部分１２ａ，１２ｂによって形成されている。当該横方向の部分は、凹部２０を横方向に制限している。
上述の説明、特許請求の範囲、および図面に開示されている各構成は、個別に、かつ、任意の組合せによっても、異なる実施形態を実施することに関連しうる。
ウェハの断面についての概略図である。 図１におけるウェハの断面に由来する概略図であり、ウェハレベルにおいて異方性の方法によって開口が今まさにエッチングされている図である。 図２におけるウェハの断面に由来する概略図であり、異方性エッチングされた表面の領域内にウェハレベルにおいてマウント機能層が製造されており、かつ、研磨されたウェハ表面の表面部分の領域内に光学機能面が製造されている図である。 図３におけるウェハからの分離によって製造された分離された素子である。 図４から分離された素子がキャリア基板上にマウントされている、パッケージの概略断面図である。 分離された素子に応じた様々な実施形態の概略図である。 光学素子を有するアレンジメントの概略図であり、当該光学素子の出射光が平坦面上において反射されている図である。 光学素子を有するアレンジメントの概略図であり、当該光学素子の出射光が平行ビームに変換されている図である。 分離された素子と光学素子とがサブマウントの凹部内に配置されている、パッケージの概略断面図である。 分離された素子と光学素子とがサブマウント上に配置されている、パッケージの概略断面図である。

Claims (13)

  1. パッケージのためのコンポーネントアレンジメントを製造するための方法であって、
    研磨されたウェハ表面を有する半導体材料のウェハを提供するステップと、
    異方性エッチングによって上記ウェハに開口を形成するステップであって、異方性エッチングされた表面が上記開口の領域内に製造されるステップと、
    異方性エッチングされた上記ウェハからコンポーネントを分離するステップであって、
    研磨された上記ウェハ表面の表面部分の領域内に形成された光学面と、
    異方性エッチングされた上記表面の領域内に形成されたマウント面と、
    を有する、分離された上記コンポーネントが製造されるステップと、
    上記マウント面を用いて分離された上記コンポーネントを支持基板の基板表面上にマウントするステップであって、異方性エッチングされた上記表面が上記基板表面に接合されることにより、上記光学面が傾斜した露出面として配置されるステップと、を有している、方法。
  2. 上記光学面は、光学機能面を有するように製造され、
    研磨された上記ウェハ表面の光学特性が上記表面部分において変化するように、研磨された上記ウェハ表面の上記表面部分内に光学機能層が設けられる、請求項１に記載の方法。
  3. 分離前に、上記光学機能面がウェハレベルにおいて設けられる、請求項２に記載の方法。
  4. 上記光学機能面は、マイクロ構造層を有するように製造される、請求項２または３に記載の方法。
  5. 上記光学機能層は、マルチレイヤシステムとして設けられる、請求項２から４のいずれか１項に記載の方法。
  6. 異方性エッチングされた上記表面が、研磨された上記ウェハ表面に対して約４５°の傾斜角を有するように製造される、請求項１から５のいずれか１項に記載の方法。
  7. シリコンによって作成されたウェハが提供され、当該ウェハが異方的にエッチングされる、請求項１から６のいずれか１項に記載の方法。
  8. 上記マウント面は、上記マウント面の領域内に製造されるマウント機能層を有するように形成される、請求項１から７のいずれか１項に記載の方法。
  9. 上記マウント機能層は、はんだ付け可能な金属コーティングを有するように製造される、請求項８に記載の方法。
  10. 分離前に、上記マウント機能層がウェハレベルにおいて設けられる、請求項８または９に記載の方法。
  11. 請求項１から１０のいずれか１項に記載の方法によって製造されたコンポーネントアレンジメントを有するパッケージを製造するための方法であって、
    少なくとも分離された上記コンポーネントが内部に収容されるハウジングコンポーネントによって、ハウジングが製造される、方法。
  12. コンポーネントアレンジメントであって、
    キャリア基板と、
    半導体材料によって作成されたウェハから分離されているとともに、上記キャリア基板上に配置されているコンポーネントと、を有しており、
    上記コンポーネントは、異方性エッチングされた表面上にマウント面を有しており、
    上記コンポーネントは、上記マウント面を用いて上記キャリア基板の基板表面上にマウントされており、
    上記コンポーネントは、上記ウェハの研磨されたウェハ表面の表面部分内に形成された光学面を有しており、
    上記光学面は、傾斜した露出面として配置されている、コンポーネントアレンジメント。
  13. 請求項１２に記載のコンポーネントアレンジメントを有するパッケージであって、
    少なくとも上記コンポーネントが内部に収容されるハウジングコンポーネントによって、ハウジングが形成されている、パッケージ。
JP2021575462A 2019-06-24 2020-06-22 パッケージのためのコンポーネントアレンジメントを製造するための方法、コンポーネントアレンジメントを有するパッケージを製造するための方法、コンポーネントアレンジメント、およびパッケージ Pending JP2022539450A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102019116920 2019-06-24
DE102019116920.8 2019-06-24
DE102019118797.4 2019-07-11
DE102019118797.4A DE102019118797B4 (de) 2019-06-24 2019-07-11 Verfahren zum Herstellen einer Bauteilanordnung für ein Package, Verfahren zum Herstellen eines Packages mit einer Bauteilanordnung, Bauteilanordnung und Package
PCT/DE2020/100529 WO2020259755A1 (de) 2019-06-24 2020-06-22 Verfahren zum herstellen einer bauteilanordnung für ein package, verfahren zum herstellen eines packages mit einer bauteilanordnung, bauteilanordnung und package

Publications (1)

Publication Number Publication Date
JP2022539450A true JP2022539450A (ja) 2022-09-09

Family

ID=73654362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021575462A Pending JP2022539450A (ja) 2019-06-24 2020-06-22 パッケージのためのコンポーネントアレンジメントを製造するための方法、コンポーネントアレンジメントを有するパッケージを製造するための方法、コンポーネントアレンジメント、およびパッケージ

Country Status (8)

Country Link
US (1) US20220415645A1 (ja)
EP (1) EP3987326A1 (ja)
JP (1) JP2022539450A (ja)
KR (1) KR20220024776A (ja)
CN (1) CN114008876A (ja)
DE (1) DE102019118797B4 (ja)
TW (1) TW202101619A (ja)
WO (1) WO2020259755A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022100008B4 (de) 2022-01-03 2024-01-18 Schott Ag Strukturierter Wafer und damit hergestelltes optoelektronisches Bauteil
TWI822634B (zh) * 2022-07-20 2023-11-11 強茂股份有限公司 晶圓級晶片尺寸封裝方法
DE102022121034A1 (de) * 2022-08-19 2024-02-22 Ams-Osram International Gmbh Strahlungsemittierendes bauteil und verfahren zur herstellung eines strahlungsemittierenden bauteils

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7177331B2 (en) 2004-11-30 2007-02-13 Arima Optoelectronics Corp. Laser diode module with a built-in high-frequency modulation IC
US7470622B2 (en) * 2005-06-17 2008-12-30 Hymite A/S Fabrication and use of polished silicon micro-mirrors
US7481545B2 (en) * 2005-10-13 2009-01-27 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Method of forming and mounting an angled reflector
US7538413B2 (en) * 2006-12-28 2009-05-26 Micron Technology, Inc. Semiconductor components having through interconnects
EP2135335A4 (en) 2007-03-19 2010-08-11 Jeong Soo Kim AUTOMATIC PARALLEL PLATE BEAM DIVIDER, ITS MANUFACTURING METHOD, AND LASER DIODE HOUSING STRUCTURE USING SAME
TW201108332A (en) * 2009-08-27 2011-03-01 Univ Nat Central Package base structure and related manufacturing method
DE102009042479A1 (de) 2009-09-24 2011-03-31 Msg Lithoglas Ag Verfahren zum Herstellen einer Anordnung mit einem Bauelement auf einem Trägersubstrat und Anordnung sowie Verfahren zum Herstellen eines Halbzeuges und Halbzeug
CN106170898A (zh) * 2013-11-07 2016-11-30 镁可微波技术有限公司 具有光束形状和光束方向修改的激光器
DE102014114618A1 (de) 2014-10-08 2016-04-14 Osram Opto Semiconductors Gmbh Laserbauelement und Verfahren zu seiner Herstellung
JP6217706B2 (ja) 2015-07-29 2017-10-25 日亜化学工業株式会社 光学部材の製造方法、半導体レーザ装置の製造方法及び半導体レーザ装置
JP6354704B2 (ja) 2015-08-25 2018-07-11 日亜化学工業株式会社 光学部材の製造方法、半導体レーザ装置の製造方法及び半導体レーザ装置
JP6743880B2 (ja) 2016-03-02 2020-08-19 ソニー株式会社 発光装置及び発光装置の製造方法
JP7007560B2 (ja) * 2017-09-28 2022-01-24 日亜化学工業株式会社 光源装置

Also Published As

Publication number Publication date
US20220415645A1 (en) 2022-12-29
WO2020259755A1 (de) 2020-12-30
TW202101619A (zh) 2021-01-01
DE102019118797A1 (de) 2020-12-24
EP3987326A1 (de) 2022-04-27
KR20220024776A (ko) 2022-03-03
DE102019118797B4 (de) 2023-01-12
CN114008876A (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
US20220310890A1 (en) Component arrangement, package and package arrangement, as well as production method
JP2022539450A (ja) パッケージのためのコンポーネントアレンジメントを製造するための方法、コンポーネントアレンジメントを有するパッケージを製造するための方法、コンポーネントアレンジメント、およびパッケージ
US7991251B2 (en) Optical module mounted with WDM filter
US9939593B2 (en) Light steering for silicon photonic devices
US8966748B2 (en) Method for manufacturing an arrangement with a component on a carrier substrate and a method for manufacturing a semi-finished product
US20050184304A1 (en) Large cavity wafer-level package for MEMS
US20130038876A1 (en) Variable wavelength interference filter, optical module, optical analysis device, and method for manufacturing variable wavelength interference filter
US8937757B2 (en) Optical deflector apparatus including optical deflector chip sandwhiched by two substrates
US20220329039A1 (en) Micromechanical optical component and manufacturing method
US20180019568A1 (en) Optical module and method for manufacturing the optical module
WO2020088541A1 (zh) 芯片的封装结构
JP2019067809A (ja) 光源装置
JP2023109876A (ja) 光源装置とその製造方法
US20170146793A1 (en) Microfabricated optical apparatus with integrated turning surface
US20200385264A1 (en) Generating a mems device with glass cover and mems device
JPH07134223A (ja) 光半導体装置の製造方法
US20050232547A1 (en) Active optical alignment and attachment thereto of an optical component with an optical element formed on a planar lightwave circuit
JP2019033125A (ja) 光源装置
Stenchly et al. Hermetic packaging concept for laser diodes on wafer level
JP2010014831A (ja) Ｗｄｍフィルタを実装した光モジュール
JP2000113486A (ja) 半導体レーザ装置
JP2000111775A (ja) フィルタチップ保持装置
JP2010060950A (ja) Ｗｄｍフィルタを実装した光モジュール及びその製造方法
JP2020098757A (ja) 赤外線発光装置
JP2019215441A (ja) 光モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230502

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240227

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240524