EP3987326A1 - Verfahren zum herstellen einer bauteilanordnung für ein package, verfahren zum herstellen eines packages mit einer bauteilanordnung, bauteilanordnung und package - Google Patents

Verfahren zum herstellen einer bauteilanordnung für ein package, verfahren zum herstellen eines packages mit einer bauteilanordnung, bauteilanordnung und package

Info

Publication number
EP3987326A1
EP3987326A1 EP20737085.9A EP20737085A EP3987326A1 EP 3987326 A1 EP3987326 A1 EP 3987326A1 EP 20737085 A EP20737085 A EP 20737085A EP 3987326 A1 EP3987326 A1 EP 3987326A1
Authority
EP
European Patent Office
Prior art keywords
component
wafer
optical
package
produced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP20737085.9A
Other languages
English (en)
French (fr)
Inventor
Simon Maus
Ulli Hansen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MSG Lithoglas GmbH
Original Assignee
MSG Lithoglas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MSG Lithoglas GmbH filed Critical MSG Lithoglas GmbH
Publication of EP3987326A1 publication Critical patent/EP3987326A1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/08—Mirrors
    • G02B5/0808—Mirrors having a single reflecting layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02255—Out-coupling of light using beam deflecting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H01S5/02326—Arrangements for relative positioning of laser diodes and optical components, e.g. grooves in the mount to fix optical fibres or lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0239—Combinations of electrical or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Definitions

  • Method for producing a component arrangement for a package Method for producing a package with a component arrangement, component arrangement and package
  • the invention relates to a method for producing a component arrangement for a package, a method for producing a package with a component arrangement, a component arrangement and package.
  • the component arrangement can be used to produce a package, that is to say generally a casing or the formation of a housing which accommodates the component arrangement including the connection points.
  • a method for producing such a component arrangement is known, for example, from document WO 201 1/035783 A1.
  • a spacer is arranged on a carrier substrate in such a way that the spacer surrounds an installation space in which a component is arranged.
  • the installation space is closed by placing a cover substrate on the spacer. With the cover substrate, a light-permeable exit opening can be provided through which light can be emitted or received.
  • Wall surfaces of the spacer facing the installation space can be provided with a metallization in order to provide a light-reflecting mirror coating.
  • Document WO 2016/055520 A1 describes the production of a package for a laser component with a housing which comprises a carrier which has a cavity with a bottom surface and a side wall. The cavity expands starting from the bottom surface.
  • a laser chip is arranged on the bottom surface, the direction of emission of which is oriented parallel to the bottom surface.
  • a reflective element is also arranged in the cavity, which element rests against an edge between the bottom surface and the side wall.
  • a reflective surface of the reflective element forms an angle of 45 degrees with the bottom surface of the cavity.
  • the direction of emission also includes an angle of 45 degrees with the reflective surface of the reflective element.
  • Component arrangement is also known from the document WO 2017/149573 A1.
  • the object of the invention is to provide a method for producing a component arrangement for a package and for producing a package as well as a component arrangement and a package in which an optical functional surface can be produced more efficiently and with improved quality with regard to the optical properties.
  • a method for producing a component arrangement for a package and a method for producing a package with a component arrangement according to independent claims 1 and 11 are created. Furthermore, a component arrangement according to independent claim 12 and a package according to independent claim 13 are provided. Refinements are the subject of the dependent subclaims.
  • a method for producing a component arrangement for a package comprising: providing a wafer made of a semiconductor material with a polished wafer surface, an anisotropically etched surface being produced in the region of the opening; Forming an opening in the wafer using an anisotropic etch; Separation of a component from the anisotropically etched wafer, the separated component having an optical surface which is formed in the region of a surface portion of the polished wafer surface, and a mounting surface is produced which is formed in the region of the anisotropically etched surface; and mounting the separated component on a substrate surface of a carrier substrate using the mounting surface so that the anisotropically etched surface is connected to the substrate surface, the optical surface being arranged as an inclined exposed surface.
  • a method for producing a package with such a component arrangement is provided, a housing being produced by means of a housing component in which at least the individual component is received.
  • a component arrangement is provided with a carrier substrate and a component arranged thereon, which component has been separated from a wafer made of a semiconductor material.
  • the component has a mounting surface on an anisotropically etched surface and is mounted on a substrate surface of the carrier substrate using the mounting surface.
  • the component has an optical surface which is cut in a surface section of a polished wafer surface of the wafer. The optical surface is arranged as an inclined exposed surface.
  • a package with such a component arrangement is also provided, a housing being formed by means of a housing component, in which at least the component is received.
  • the optical surface can be designed to be at least partially light-reflecting, light-scattering and / or light-absorbing in relation to incident light rays. In one embodiment, the optical surface can also be designed to polarize (light-polarize) incident light.
  • the anisotropic etching can be carried out by means of wet-chemical etching, for example with the aid of etching with potassium hydroxide (KOH).
  • KOH potassium hydroxide
  • Other usable etching solutions for anisotropic etching are, for example, tetramethylammonium hydroxide (TMAH) or a mixture of ethylenediamine and water with additions of pyrocatechol and pyrazine (EDP, ethylenediamine-pyrocatechol), especially in connection with silicon.
  • TMAH tetramethylammonium hydroxide
  • EDP ethylenediamine-pyrocatechol
  • dry etching can also be used.
  • one or more additives for example salts, can be added to the etching solution.
  • Alcohol-based additives can also be used here, for example isopropanol.
  • the additives can also increase the selectivity of the etching rates of the crystal planes to be etched.
  • the polished surface itself can be used to form the optical surface, that is to say without depositing or arranging layer material on it.
  • the optical surface can be produced with an optical functional surface, in which case an optical functional layer is deposited in the surface section of the polished wafer surface. is brought in such a way that the optical properties of the polished wafer surface are changed in the surface portion.
  • the optical functional layer with which the optical functional surface is formed in the area of the polished wafer surface, specifically changes the optical properties of the surface section compared to its optical properties without the optical functional layer, i.e. in the state of the polished wafer surface.
  • different optical properties can be provided in the surface section, in particular the behavior with regard to light reflection, light absorption and / or light scattering.
  • the optical functional surface can be designed to be at least partially light-reflecting, light-scattering and / or light-absorbing in relation to incident light rays.
  • the production of the optical functional surface in the area of the polished wafer surface has the advantage that the optical functional layer is applied to a substrate, namely the polished wafer surface, which can be reproduced at the wafer level with the desired surface properties, in particular with regard to its smoothness.
  • the optical functional surface with the optical functional layer can be applied at wafer level before the separation. At wafer level, several separate optical functional surfaces can be produced in the area of the polished wafer surface, which then serve as an optical functional surface for separate components when singled out. As an alternative to applying the optical functional surface (s) at the wafer level, the optical functional surface can be produced after the separation.
  • the optical functional surface can be produced with a microstructured layer.
  • the microstructured layer makes it possible to provide the optical functional surface or layer with the desired optical properties. For example, it can be provided that the microstructured layer reflects incident light beams in a focusing / expanding and / or scattering manner. In the area of the microstructured layer, Fresnel lenses can be provided at least in some areas.
  • a layer material such as glass or plastic can be applied to the polished wafer surface.
  • a micro-structuring of the optical functional layer can include processing using one or more methods from the following group: molding, embossing, molding, etching, 3D printing and plastering machining, for example to produce one or more lenses (for example trough (s)) in the layer material.
  • the polished wafer surface can be processed at the wafer level, that is to say without applying the optical functional layer, for example to produce at least one lens.
  • the microstructure produced can then be provided with a mirror coating in the various embodiments.
  • the optical functional layer can be applied as a multilayer system.
  • Multi-layer systems also support the formation of desired optical properties, which are provided in the area of the surface section of the polished wafer surface by means of the optical functional layer.
  • a dielectric mirror can be applied in this way.
  • the anisotropically etched surface can be produced with an inclination angle of about 45 degrees to the polished wafer surface.
  • the optical functional surface can have an angle of inclination of approximately 45 degrees to the surface of the carrier substrate (and to the polished wafer surface). With appropriately manufactured crystals - for example tilting for 100% orientation of a silicon crystal - almost any angle of inclination can be precisely adjusted.
  • the mounting surface can be formed with a mounting functional layer that is produced in the area of the mounting surface
  • the assembly functional layer can be produced with a solderable metallization. When the separated component is mounted on the substrate surface of the carrier substrate, it is then soldered on using the solderable metallization.
  • the assembly functional layer can be produced to have an adhesive layer.
  • the assembly functional layer can be applied at the wafer level before the separation. In the area of the anisotropically etched surfaces, several separate assembly functional layers can be produced in different areas, so that these then serve as the respective assembly functional layer for different components after separation, which makes it possible to assemble each individual component. If assembly functional layers are produced in different sections of the anisotropically etched surfaces, this makes it possible to provide components with the respective optical functional surface after the separation, in which the optical functional surface has different angles of inclination in relation to the polished wafer surface. This makes use of different angles of inclination that arise during etching. As an alternative to applying the assembly functional layer (s) at the wafer level, the assembly functional layer can be produced after the separation.
  • the optical functional surface can be used to deflect or reflect light rays emitted by an optical component, for example a light-emitting diode, out of the component arrangement or the package, so that the light rays are emitted.
  • the optical functional surface on the individual component on the carrier substrate can be used to couple light rays incident onto the component arrangement or the package onto a light-receiving or light-sensitive component, for example a light-sensitive diode or a light-sensitive transistor.
  • a housing component has an optical window through which light rays can be emitted and / or received.
  • the optical component in the package can be designed as a light-emitting or light-absorbing component, for example as a light-emitting diode or light-absorbing photodiode, for example an avalanche photodiode, Si photomultiplier or laser diode.
  • the light-emitting component can be designed to emit light beams in a directed and bundled form, for example in the form of essentially directed laser radiation with central emission of the intensity maximum with optionally available beam divergence (beam expansion).
  • the proposed technology makes it possible to arrange the optical component in the installation space of the package in such a way that the emitted light rays or the entry of the light rays to be received can take place in the vertical direction.
  • the optical component In order to emit light rays in a vertical direction (in relation to the surface of the carrier substrate), it is not necessary, in contrast to the prior art, to arrange the optical component in the installation space upright, as is provided in the prior art (see FIG Example US 7 177 331 B2).
  • the overall height of the construction part arrangement and the package can be reduced and assembly can be simplified.
  • Contact connections can have a plated through-hole through the carrier substrate, it being possible for external contacts to be arranged on the underside of the carrier substrate.
  • a contact connection led laterally out of the installation space can be provided, for example on the surface of the carrier substrate facing the installation space, in particular such that the laterally extended contact connection between carrier substrate and spacer is formed through it.
  • the contact connection can comprise several individual contact connections.
  • the optical component can be arranged on a submount which is arranged on the Trä gersubstrat.
  • the submount can be formed from silicon carbide, aluminum nitride, aluminum oxide or silicon, for example. To produce the package, it can be provided that the packaging is used for this purpose or at the wafer level.
  • a single or multiple elements with an optical functional surface inclined by 45 degrees can be manufactured at wafer level.
  • the advantage is that many elements can be produced at the same time at the wafer level.
  • the individual components for example mirror elements, are then created after singulation, for example by sawing the substrate.
  • the component can be housed by applying an isolated cap to a board on which a chip or component is preassembled, for example an optical component with a mirror element.
  • the components can also be pre-assembled in a panel, i.e. that several components are already mounted on a carrier substrate, which are then housed by applying individual caps or cap arrays (individual panels with several cap structures from a cap substrate produced in the wafer level).
  • Wafer-level packaging in the meaning used here refers to the packing of all components on a wafer in one step with a cover substrate in wafer form (“packaging”). For example, this can be the case if components are completely preassembled on a plated-through substrate, for example a silicon substrate in wafer form, and then all components are housed at the same time by bonding a cap wafer, for example an optical component with a mirror element. Individual packages are then created by subsequently separating the group.
  • the cover substrate in particular in the area or to form an outlet and / or inlet opening, can, for example, be made of borosilicate glass such as Bofofloat33 or Mempax from Schott AG, quartz glass, sapphire glass or other glasses such as AF32, D263T, BK7 or B270 from Schott AG; Eagle XG or Pyrex from Corning; SD2 from Hoya or EN-A1 from Asahi exist.
  • the cover substrate can also be made of silicon or germanium, for example for applications in the IR range.
  • the cover substrate can additionally have a substrate coating, for example an anti-reflection coating.
  • the coatings can be designed for different wavelength ranges and can be implemented on one or both sides. Filter coatings and / or opaque aperture structures for different wavelength ranges can also be provided.
  • optical elements can be integrated, for example lenses on the cover substrate.
  • convex lenses made of polymer, glass-like materials, silicon or germanium come into consideration here.
  • microstructured Fresnel lenses is also possible.
  • One or more plated-through holes for the electrical contact of the optical component are provided in the carrier substrate.
  • the contacts on the back enable later assembly in the SMD design, for example using tin / silver wave soldering or assembling with electrically conductive adhesives.
  • the carrier substrate can for example consist of silicon, ceramics such as aluminum nitride, silicon carbide, aluminum oxide, LTTC ceramic (Low Temperature Cofired Ceramics) or HTCC ceramic (High Temperature Cofired Ceramics), glass or DBC (Direct Bonded Copper) substrates.
  • ceramics such as aluminum nitride, silicon carbide, aluminum oxide, LTTC ceramic (Low Temperature Cofired Ceramics) or HTCC ceramic (High Temperature Cofired Ceramics), glass or DBC (Direct Bonded Copper) substrates.
  • metal substrates for example IMS (Insulated Metal Substrate) made of copper, aluminum or other metals, can be provided.
  • the use of plastic carrier substrates such as FR4 is also conceivable.
  • the carrier substrate can be a 3D structured ceramic. In this case, a spacer can not be formed in the cap, but in the carrier substrate.
  • a plate for example by means of a glass plate. It is common here for a ceramic top and the plate to have a correspondingly solderable metallization. For certain applications, however, the use of an adhesive can also be seen here.
  • the optical window can be designed with or as a® lens. This makes it possible to collimate or scatter electromagnetic radiation from the package.
  • a connection between the cap or housing (or when inserting an optical window into the 3-D ceramic) and the carrier substrate in the package can be made, for example, via a solder bond, preferably via a eutectic bond.
  • a metal combination in preferably eutectic composition is applied to the carrier substrate or the back of the spacer of a housing cap, for example gold and tin, copper and tin, gold and germanium, tin and silver, gold and indium, copper and silver or gold and silicon , which forms a eutectic connection phase in a soldering process and connects spacers with carrier substrate.
  • the spacer and carrier substrate are provided with a corresponding base metallization for the soldering process.
  • the metal combination for eutectic joining can be provided as a pre-form, for example. Alternatively, the metal combination can be applied to one of the joining partners as a paste or galvanically.
  • alloy stop under the actual connection phase.
  • layers of platinum or nickel or alloys of chromium and nickel are suitable for the eutectic joining of gold and tin.
  • the metal combinations of the joining layer described here are also suitable as a version for the solderable assembly functional layer.
  • the mirror and board can also be connected by means of a solder bond or a eutectic bond with the aforementioned metal combinations.
  • Tin / silver solders, for example SAC305 can be used for a solder bond.
  • a direct bonding process can also be used using very high surface qualities of Ra ⁇ 1 nm.
  • This can be a direct fusion bond, which is hydrophobic or hydrophilic based on the surface character of the bond partners.
  • the two bond partners are first connected to one another via a pre-bond using van der Waals bonds.
  • a subsequent tempering step then forms covalent bonds in the bond interface.
  • the fusion bond can also be made plasma-activated. This makes it possible to significantly reduce the temperature load during annealing.
  • Anodic bonding can be provided as a further direct bonding method.
  • a reactive bonding process can also be used. With a reactive bond, a metal stack made up of alternating layers is applied.
  • This metal stack can be provided, for example, by deposition processes such as sputtering or in the form of foils.
  • An electrical or laser-induced pulse leads to a short-term generation of a highly thermal reaction that "welds" the two bond partners together.
  • the metal layers are bilayer periods, for example made of palladium and aluminum or made of copper oxide and aluminum.
  • Solid-liquid interdiffusion bonding can also be used, for example made of metal combinations of gold and indium, gold and tin, or copper and tin.
  • the bonding process during a tempering step is determined by the diffusion of one bonding partner into the other.
  • the actual connection phase then withstands higher temperatures later.
  • permanent connections can be produced by joining, for example, gold with gold, copper with copper or also aluminum with aluminum by means of (for example) thermal compression bonding. Glass-frit bonding can also be provided.
  • a laser welding process can be used to connect the carrier substrate and spacer.
  • the use of epoxy resins, silicones or other adhesives is also conceivable.
  • a direct bonding process for example, can be used to connect the spacer and cover substrate (for example manufacturing a cap wafer). Such processes are, for example, the anodic bond or a fusion bond. Reactive bonding or an adhesive bond can also be used. Solid-liquid interdiffusion bonds or a eutectic solder bond are also possible here.
  • Laser welding is also suitable for joining the spacer and cover substrate. Here, two substrates are brought into “optical contact” and then welded with a laser. It is conceivable to use all of the above-mentioned joining methods for spacers and carrier substrate likewise for joining spacers and cover substrate. Description of exemplary embodiments
  • FIG. 1 shows a schematic illustration of a wafer in section
  • FIG. 2 shows a schematic representation of the wafer from FIG. 1 in section, in which openings are now anisotropically etched at wafer level;
  • FIG. 3 shows a schematic representation of the wafer from FIG. 2 in section, with an assembly functional layer being produced at wafer level in the region of anisotropically etched surfaces and optical functional surfaces in the region of surface sections of a polished wafer surface;
  • FIG. 4 shows a separated component element which was produced by separating from the wafer in FIG. 3;
  • FIG. 5 shows a schematic sectional illustration of a package in which the separated component from FIG. 4 is mounted on a carrier substrate;
  • FIG. 6 shows a schematic representation of different embodiments for a single component
  • FIG. 7 shows a schematic representation of an arrangement with an optical component whose emitted light is reflected on a flat surface
  • FIG. 8 shows a schematic representation of an arrangement with an optical component, the emitted light of which is converted into a parallel beam
  • FIG. 9 shows a schematic sectional illustration of a package in which an isolated component and an optical component are arranged in a recess of a submount.
  • Fig. 10 is a schematic sectional illustration of a package in which an isolated component and an optical component are arranged on a submount.
  • FIG. 1 shows a schematic illustration of a wafer 1 in section.
  • FIG. 2 shows a schematic illustration of the wafer 1 from FIG. 1 in section, the wafer
  • the wafer 1 in FIG. 2 has anisotropically etched surfaces 4, on which, as shown in FIG. 3, an assembly functional layer 5 is applied in each case, which is formed with a solderable metallization in the embodiment shown.
  • an optical functional view 8 for example, a dielectric mirror can be provided.
  • the optical properties of the polished wafer surface 6 are changed compared to the state without the optical functional layer 8, for example with regard to light reflection, light scattering and / or light absorption.
  • the optical functional layer 8 can be microstructured, for example to provide Fresnel lenses in the optical functional surface 7. Such a microstructuring is made possible, since the polished wafer surface 6 provides a sufficiently smooth substrate.
  • a component or component 9 is made by separating the wafer 1.
  • the separated component 9 can then be mounted according to FIG. 5 in a package 10 on a sub stratthesis 11 of a carrier substrate 12 by means of soldering, the solderable metallization of the assembly functional layer 5 being used to the separated compo element 9 on the carrier substrate 12 assemble.
  • the optical functional surface 7 is arranged as an exposed surface which has an angle of inclination with respect to the substrate surface 11, for example approximately 45 degrees.
  • a housing component 13 which can be made in one or more pieces, a building space 14 is provided in which the separated component 9 and an optical component 15, which is also mounted on the substrate surface 11, for example by means of soldering or bonding, is arranged .
  • the housing component 13 is formed, for example, with spacers 13a, 13b and a cover component or cover substrate 13c.
  • Light beams 16 incident on the optical functional surface 7 are at least partially reflected.
  • the formation of the optical functional surface 7 with a dielectric mirror enables such light deflection or guidance.
  • FIG. 6 shows a schematic representation of the separated component or element 9 in various embodiments.
  • an upper edge 9a has been produced, for example, by means of mechanical processing, for example sawing.
  • the upper edge 9a is produced by means of etching.
  • an inclination angle of 64 degrees is formed.
  • the upper edge 9a is etched at an angle of 45 degrees. This can be achieved, for example, by anisotropic etching from both sides at the same time.
  • an etching mask made of, for example, LPCVD nitride is structured on both sides aligned with one another and then the substrate is etched, for example in KOH.
  • the upper edge 9a is formed parallel to the mounting surface. This enables the component 9 to be effectively handled in a later assembly process, since in this case the component can be processed with standardized pick & place machines.
  • the optical functional layer 8 and / or the assembly functional layer 5 can be omitted.
  • the optical functional surface 7 is then free of the optical functional layer 8.
  • the optical properties for example the reflectivity, can correspond to those of the polished wafer surface 6.
  • An adhesive applied at this point in time can serve as an alternative assembly functional layer 5 during assembly.
  • 7 and 8 show different configurations for an arrangement with the optical component 15, which emits light, as well as the isolated component 9. The light emitted by the optical component 15 is reflected on a flat optical functional surface according to FIG. so that a light beam is emitted with an opening angle.
  • the optical functional surface 7 is formed with a depression (lens), so that a parallel beam is emitted by means of beam shaping.
  • FIG. 9 and 10 show schematic sectional illustrations of a package in which the individual component 9 and the optical component 15 are arranged on a carrier substrate 12 designed as a submount.
  • the optical component 16 is connected via vias 30.
  • the carrier substrate 12 has a recess 20.
  • the cover substrate 13c is spaced apart from the carrier substrate 12 by means of the spacers 13a, 13b which are mounted on the carrier substrate 12.
  • Such spacers are formed in the embodiment in FIG. 9 by means of lateral sections 12a, 12b of the carrier substrate (submount) itself 12, which laterally delimit the depression 20.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Elements Other Than Lenses (AREA)
  • Light Receiving Elements (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen einer Bauteilanordnung für ein Package, mit Bereitstellen eines Wafers (1) aus einem Halbleitermaterial mit einer polierten Waferoberfläche (6); Ausbilden einer Öffnung (2, 3) in dem Wafer (1) mittels anisotropen Ätzen, wobei hierbei eine anisotrop geätzten Oberfläche (4) im Bereich der Öffnung (2, 3) hergestellt wird; Vereinzeln eines Bauteils (9) von dem anisotrop geätzten Wafer, wobei das vereinzelte Bauteil (9) die folgenden Flächen aufweisend hergestellt wird: eine optische Fläche (7), die im Bereich eines Oberflächenabschnitts der polierten Waferoberfläche (6) gebildet ist, und eine Montagefläche (5), die im Bereich der anisotrop geätzten Oberfläche (4) gebildet ist; und Montieren des vereinzelten Bauteils (9) auf einer Substratoberfläche (11) eines Trägersubstrats (12) unter Verwendung der Montagefläche (5), so dass die anisotrop geätzte Oberfläche (4) mit der Substratoberfläche (11) verbunden wird, wobei hierbei die optische Fläche (7) als geneigte freiliegende Fläche angeordnet wird. Weiterhin ist eine Bauteilanordnung sowie ein Package mit einer Bauteilanordnung vorgesehen.

Description

Verfahren zum Herstellen einer Bauteilanordnung für ein Package, Verfahren zum Herstellen eines Packages mit einer Bauteilanordnung, Bauteilanordnung und Package
Die Erfindung betrifft ein Verfahren zum Herstellen einer Bauteilanordnung für ein Package, ein Verfahren zum Herstellen eines Packages mit einer Bauteilanordnung, einer Bauteilanordnung und Package.
Hintergrund
In Verbindung mit den Bauteilanordnungen ist es bekannt, Bauteile oder Bauelemente, bei spielsweise optische Bauelemente, die Licht abgeben oder empfangen, in einem Gehäuse an zuordnen. Die Bauteilanordnung kann verwendet werden, um ein Package herzustellen, also allgemein eine Ummantelung oder das Ausbilden eines Gehäuses, welches die Bauteilanord nung inklusive der Anschlussstellen aufnimmt.
Ein Verfahren zum Herstellen einer solchen Bauteilanordnung ist beispielsweise aus dem Do kument WO 201 1 / 035783 A1 bekannt. Auf einem Trägersubstrat wird ein Abstandshalter an geordnet derart, dass der Abstandshalter einen Bauraum umgibt, in dem ein Bauelement ange ordnet wird. Der Bauraum wird verschlossen in dem auf dem Abstandshalter ein Decksubstrat angeordnet wird. Mit dem Decksubstrat kann eine lichtdurchlässige Austrittsöffnung bereitge stellt sein, durch die hindurch Licht abgegeben oder empfangen werden kann. Dem Bauraum zugewandte Wandflächen des Abstandshalters können mit einer Metallisierung versehen sein, um eine lichtreflektierende Verspiegelung bereitzustellen.
Dokument WO 2016 / 055520 A1 beschreibt das Herstellen eines Packages für ein Laserbau element mit einem Gehäuse, das einen Träger umfasst, der eine Kavität mit einer Bodenfläche und einer Seitenwand aufweist. Die Kavität weitet sich ausgehend von der Bodenfläche auf. In der Kavität ist ein Laserchip an der Bodenfläche angeordnet, dessen Emissionsrichtung parallel zu der Bodenfläche orientiert ist. In der Kavität ist außerdem ein reflektierendes Element ange ordnet, das an einer Kante zwischen der Bodenfläche und der Seitenwand anliegt. Eine reflek tierende Oberfläche des reflektierenden Elements schließt mit der Bodenfläche der Kavität einen Winkel von 45Grad ein. Die Emissionsrichtung schließt mit der reflektierenden Oberfläche des reflektierenden Elements ebenfalls einen Winkel von 45 Grad ein. Bauteilanordnung ist weiterhin aus dem Dokument WO 2017 / 149573 A1 bekannt.
Im Dokument US 7 177 331 B2 ist eine Laserdiode in einem sogenannten TO-Gehäuse verbaut.
Zusammenfassung
Aufgabe der Erfindung ist es, ein Verfahren zum Herstellen einer Bauteilanordnung für ein Package und zum Herstellen eines Packages sowie eine Bauteilanordnung und ein Package anzugeben, bei denen eine optische Funktionsfläche effizienter und mit verbesserter Qualität hinsichtlich der optischen Eigenschaften hergestellt werden kann.
Zur Lösung der Aufgabe sind ein Verfahren zum Herstellen einer Bauteilanordnung für ein Package sowie ein Verfahren zum Herstellen eines Packages mit einer Bauteilanordnung nach den unabhängigen Ansprüchen 1 und 1 1 geschaffen. Weiterhin sind eine Bauteilanordnung nach dem unabhängigen Anspruch 12 sowie ein Package nach dem nebengeordneten An spruch 13 vorgesehen. Ausgestaltungen sind Gegenstand von abhängigen Unteransprüchen.
Nach einem Aspekt ist ein Verfahren zum Herstellen einer Bauteilanordnung für ein Package geschaffen, wobei das Verfahren Folgendes aufweist: Bereitstellen eines Wafers aus einem Halbleitermaterial mit einer polierten Waferoberfläche, wobei hierbei eine anisotrop geätzten Oberfläche im Bereich der Öffnung hergestellt wird; Ausbilden einer Öffnung in dem Wafer mit tels anisotropen Ätzen; Vereinzeln eines Bauteils von dem anisotrop geätzten Wafer, wobei das vereinzelte Bauteil eine optische Fläche, die im Bereich eines Oberflächenabschnitts der polier ten Waferoberfläche gebildet ist, und eine Montagefläche aufweisend hergestellt wird, die im Bereich der anisotrop geätzten Oberfläche gebildet ist; und Montieren des vereinzelten Bauteils auf einer Substratoberfläche eines Trägersubstrats unter Verwendung der Montagefläche, so dass die anisotrop geätzte Oberfläche mit der Substratoberfläche verbunden wird, wobei hierbei die optische Fläche als geneigte freiliegende Fläche angeordnet wird.
Weiterhin ist ein Verfahren zum Herstellen eines Packages mit einer solchen Bauteilanordnung vorgesehen, wobei mittels eines Gehäusebauteils ein Gehäuse hergestellt wird, in welchem zumindest das vereinzelte Bauteil aufgenommen ist. Nach einem weiteren Aspekt ist eine Bauteilanordnung mit einem Trägersubstrat und einem hierauf angeordneten Bauteil vorgesehen, welches aus einem Wafer aus einem Halbleitermate rial vereinzelt wurde. Das Bauteil weist auf einer anisotrop geätzten Oberfläche eine Montage fläche auf und ist unter Verwendung der Montagefläche auf einer Substratoberfläche des Trä gersubstrats montiert. Das Bauteil weist eine optische Fläche auf, die in einem Oberflächenab schnitt einer polierten Waferoberfläche des Wafers Die optische Fläche ist als geneigte freilie gende Fläche angeordnet.
Weiter ist ein Package mit einer solchen Bauteilanordnung vorgesehen, wobei mittels eines Ge häusebauteils ein Gehäuse gebildet ist, in welchem zumindest das Bauteil aufgenommen ist.
Die optische Fläche kann in Bezug einfallende Lichtstrahlen wenigstens teilweise lichtreflektie rend, lichtstreuend und / oder lichtabsorbierend ausgebildet sein. Auch kann die optische Fläche in einer Ausgestaltung einfallendes Licht polarisierend (lichtpolarisierend) ausgebildet sein.
Das anisotrope Ätzen kann mittels nasschemischen Ätzen ausgeführt werden, beispielsweise mit Hilfe von Ätzen mit Kalilauge (KOH). Weitere nutzbare Ätzlösungen für das anisotrope Ätzen sind zum Beispiel Tetramethylammoniumhydroxid (TMAH) oder eine Mischung aus Ethylendia min und Wasser mit Beimengungen von Brenzkatechin und Pyrazin (EDP, Ethylendiamin- Pyrokatechol), insbesondere in Verbindung mit Silizium. Aber auch ein Trockenätzen kann ge nutzt werden.
Zur Verbesserung einer Oberflächengüte der anisotrop geätzten Ebenen kann vorgesehen sein, ein oder mehrere Additive, zum Beispiel Salze, der Ätzlösung hinzuzusetzen. Auch kommen hier alkoholbasierte Additive in Frage, beispielweise Isopropanol. Die Zusätze können zudem die Selektivität der Ätzraten der zu ätzenden Kristallebenen erhöhen.
Zum Ausbilden der optischen Fläche kann die polierte Oberfläche selbst genutzt werden, also ohne hierauf Schichtmaterial abzuscheiden oder anzuordnen.
Die optische Fläche kann mit einer optischen Funktionsfläche hergestellt werden, wobei hierbei in dem Oberflächenabschnitt der polierten Waferoberfläche eine optische Funktionsschicht auf- gebracht wird, derart, dass die optischen Eigenschaften der polierten Waferoberfläche in dem Oberflächenabschnitt verändert werden. Die optische Funktionsschicht, mit der die optische Funktionsfläche im Bereich der polierten Waferoberfläche gebildet ist, verändert gezielt die opti schen Eigenschaften des Oberflächenabschnitts gegenüber dessen optischen Eigenschaften ohne die optische Funktionsschicht, also im Zustand der polierten Waferoberfläche. Mittels der optischen Funktionsschicht können unter-schiedliche optische Eigenschaften in dem Oberflä chenabschnitt bereitgestellt werden, insbesondere das Verhalten hinsichtlich Lichtreflexion, Lichtabsorption und / oder Lichtstreuung. Die optische Funktionsfläche kann in Bezug einfallen de Lichtstrahlen wenigstens teilweise lichtreflektierend, lichtstreuend und / oder lichtabsorbie rend ausgebildet sein. Das Herstellen der optischen Funktionsfläche im Bereich der polierten Waferoberfläche hat den Vorteil, dass hierbei die optische Funktionsschicht auf einem Unter grund aufgebracht wird, nämlich der polierten Waferoberfläche, welcher auf Wafer-Level repro duzierbar mit gewünschten Oberflächeneigenschaften herstellbar ist, insbesondere hinsichtlich seiner Glattheit.
Die optische Funktionsfläche mit der optischen Funktionsschicht kann auf Wafer-Level vor dem Vereinzeln aufgebracht werden. Es können auf Wafer-Level mehrere getrennte optische Funkti onsflächen im Bereich der polierten Waferoberfläche hergestellt werden, die dann beim Verein zeln als optische Funktionsfläche bei getrennten Bauteilen dienen. Alternativ zum Aufbringen der optischen Funktionsfläche(en) auf Wafer-Level kann die optische Funktionsfläche nach dem Vereinzeln hergestellt werden.
Die optische Funktionsfläche kann mit einer mikrostrukturierten Schicht hergestellt werden. Mit Hilfe der mikrostrukturierten Schicht ist es ermöglicht, die optische Funktionsfläche oder -Schicht mit gewünschten optischen Eigenschaften bereitzustellen. Beispielsweise kann vorgesehen sein, dass die mikrostrukturierte Schicht einfallende Lichtstrahlen fokussierend / aufweitend und / oder streuend reflektiert. Im Bereich der mikrostrukturierten Schicht können zumindest be reichsweise Fresnel-Linsen vorgesehen sein.
Zum Ausbilden der optischen Funktionsschicht kann ein Schichtmaterial wie zum Beispiel Glas oder Kunststoff auf die polierte Waferoberfläche aufgebracht werden. Eine Mikrostrukturierung der optischen Funktionsschicht kann eine Bearbeitung mittels eines oder mehrerer Verfahren aus der folgenden Gruppe umfassen: Abformen, Prägen, Molden, Ätzen, 3D-Drucken und Pias- mabearbeiten, zum Beispiel zum Herstellen einer oder mehrerer Linsen (zum Beispiel Mulde(n)) in dem Schichtmaterial. Alternativ kann die polierte Waferoberfläche im Wafer-Level bearbeitet werden, also ohne Aufbringen der optischen Funktionsschicht, zum Beispiel zum Herstellen mindestens einer Linse. Die hergestellte Mikrostruktur kann dann in den verschiedenen Ausfüh rungsformen mit einer Verspiegelung versehen werden.
Die optische Funktionsschicht kann als ein Mehrschichtsystem aufgebracht werden. Mehr schichtsysteme unterstützen weiter das Ausbilden gewünschter optischer Eigenschaften, die im Bereich des Oberflächenabschnitts der polierten Waferoberfläche mittels der optischen Funkti onsschicht bereitgestellt werden. Zum Beispiel kann so ein dielektrischer Spiegel aufgebracht werden. Bei solchen oder anderen Spiegelschichten kann vorgesehen sein, eine metallische Schicht als Spiegel zu nutzen, zum Beispiel aus Aluminium, Silber, Kupfer oder Gold.
Es kann vorgesehen sein, die optische Funktionsschicht mit einer strahlteilenden Funktion aus zuführen, beispielweise für Anwendungen im IR-Spektralbereich (IR - Infrarot).
Die anisotrop geätzte Oberfläche kann mit einem Neigungswinkel von etwa 45 Grad zur polier ten Waferoberfläche hergestellt werden. Die optische Funktionsfläche kann zur Oberfläche des Trägersubstrats (und zur polierten Waferoberfläche) einen Neigungswinkel von etwa 45 Grad aufweisen. Mit entsprechend hergestellten Kristallen - zum Beispiel Verkippung zur 100 Orientie rung eines Siliziumkristalls - sind beinahe beliebige Neigungswinkel präzise einstellbar.
Es kann vorgesehen sein, einer Wafer aus Silizium bereitzustellen und anisotrop zu ätzen.
Die Montagefläche kann mit einer Montagefunktionsschicht ausgebildet werden, die im Bereich der Montagefläche hergestellt wird
Die Montagefunktionsschicht kann eine lötbare Metallisierung aufweisend hergestellt werden. Beim Montieren des vereinzelten Bauteils auf der Substratoberfläche des Trägersubstrats wird dieses dann unter Nutzung der lötbaren Metallisierung aufgelötet. Die Montagefunktionsschicht kann eine Klebeschicht aufweisend hergestellt werden. Die Montagefunktionsschicht kann auf Wafer-Level vor dem Vereinzeln aufgebracht werden. Im Bereich der anisotrop geätzten Oberflächen können mehrere getrennte Montagefunktions schichten in unterschiedlichen Bereichen hergestellt werden, so dass diese dann nach dem Vereinzeln für verschiedene Bauteile als jeweilige Montagefunktionsschicht dienen, was es er möglicht, dass jeweils vereinzelte Bauteil zu montieren. Werden Montagefunktionsschichten in unterschiedlichen Abschnitten der anisotrop geätzten Oberflächen hergestellt, ermöglicht dies, Bauteile mit jeweiliger optischer Funktionsfläche nach dem Vereinzeln bereitzustellen, bei denen die optische Funktionsfläche unterschiedliche Neigungswinkel in Bezug auf die polierte Wafer oberfläche aufweist. Dies nutzt unterschiedliche Neigungswinkel aus, die beim Ätzen entstehen. Alternativ zum Aufbringen der Montagefunktionsschicht(en) auf Wafer-Level kann die Montage funktionsschicht nach dem Vereinzeln hergestellt werden.
Die vorangehend erläuterten Ausgestaltungen in Verbindung mit dem Verfahren zum Herstellen einer Bauteilanordnung für ein Package können im Zusammenhang mit dem Verfahren zum Herstellen eines Packages, der Bauteilanordnung und dem Package entsprechend vorgesehen sein.
Bei der Bauteilanordnung oder dem Package kann die optische Funktionsfläche dazu dienen, Lichtstrahlen, die von einem optischen Bauelement, zum Beispiel einer lichtemittierenden Diode, abgegeben werden, aus der Bauteilanordnung oder dem Package heraus umzulenken oder zu reflektieren, so dass die Lichtstrahlen abgegeben werden. Umgekehrt kann die optische Funkti onsfläche an dem vereinzelten Bauteil auf dem Trägersubstrat genutzt werden, um von außen auf die Bauteilanordnung oder das Package einfallende Lichtstrahlen auf ein lichtempfangendes oder -empfindliches Bauelement einzukoppeln, zum Beispiel eine lichtempfindliche Diode oder einen lichtempfindlichen Transistor. Im Fall des Packages, bei dem das vereinzelnde Bauele ment mit der optischen Funktionsfläche in einem Gehäuse aufgenommen ist, weist ein Gehäu sebauteil ein optisches Fenster auf, durch welches hindurch Lichtstrahlen abgegeben und / oder empfangen werden können.
Mit Hilfe der vorgeschlagenen Technologie ist es ermöglicht, in dem im Package bereitgestellten Bauraum in horizontaler Richtung verlaufende Lichtstrahlen an der etwa 45 Grad geneigten op tischen Funktionsfläche umzulenken in die vertikale Richtung, und umgekehrt. Von dem opti schen Bauelement abgegebenes Licht kann so aus der horizontalen Richtung in die vertikale Richtung umgelenkt werden, um die Lichtstrahlen durch ein optisches Fenster hindurch abzuge ben. Umgekehrt kann in vertikaler Richtung durch das optische Fenster einfallendes Licht an der optischen Funktionsfläche in die horizontale Richtung umgelenkt werden.
Das optische Bauteil im Package kann als lichtimitierendes oder lichtabsorbierendes Bauteil ausgebildet sein, beispielsweise als lichtimitierende Diode oder lichtabsorbierende Fotodiode, zum Beispiel Avalanche-Photodiode, Si-Photomultiplier oder Laserdiode. Das lichtemittierende Bauteil kann Lichtstrahlen in gerichteter und gebündelter Form abgebend ausgeführt sein, zum Beispiel in Form von im Wesentlichen gerichteter Laserstrahlung mit zentrischer Abgabe des Intensitätsmaximums mit wahlweise vorhandener Strahlendivergenz (Strahlenaufweitung).
Die vorgeschlagene Technologie ermöglicht es, das optische Bauelement in dem Bauraum des Packages derart anzuordnen, dass der Austritt der abgegebenen Lichtstrahlen oder der Eintritt der zu empfangenen Lichtstrahlen in vertikaler Richtung erfolgen kann. Um Lichtstrahlen in ver tikaler Richtung (in Bezug auf die Oberfläche des Trägersubstrats) abzugeben, ist es im Unter schied zum Stand der Technik nicht notwendig, das optische Bauelement in dem Bauraum auf rechtstehend anzuordnen, wie dies im Stand der Technik vorgesehen ist (vergleiche zum Bei spiel US 7 177 331 B2). Mit Hilfe der vorgeschlagenen Technologie kann die Bauhöhe der Bau teilanordnung und des Packages reduziert und die Montage vereinfacht werden.
Kontaktverbindungen können eine Durchkontaktierung durch das Trägersubstrat hindurch auf weisen, wobei außenliegende Kontakte auf der Unterseite des Trägersubstrats angeordnet sein können. Es kann eine seitlich aus dem Bauraum heraus geführte Kontaktverbindung vorgese hen sein, beispielsweise auf der dem Bauraum zugewandten Oberfläche des Trägersubstrats, insbesondere derart, dass die seitlich herausgeführte Kontaktverbindung zwischen Trägersub strat und Abstandshalter hindurch gebildet sind. Die Kontaktverbindung kann mehrere einzelne Kontaktverbindungen umfassen.
Das optische Bauelement kann auf einem Submount angeordnet sein, welches auf dem Trä gersubstrat angeordnet ist. Der Submount kann beispielsweise aus Siliziumcarbit, Aluminium nitrid, Aluminiumoxid oder Silizium gebildet sein. Zum Herstellen des Packages kann vorgesehen sein, hierfür das Packaging im Nutzen oder im Wafer-Level zu verwenden.
Beim Herstellen unter Verwendung von Wafer-Level Prozessen können ein einzelnes oder meh rere Elemente mit einer um 45 Grad geneigten optischen Funktionsfläche im Wafer-Level her gestellt werden. Vorteil ist, dass im Wafer-Level viele Elemente gleichzeitig hergestellt werden können. Die einzelnen Bauelemente, zum Beispiel Spiegelelemente, entstehen dann nach Ver einzelung, zum Beispiel durch Sägen des Substrats. Die Häusung des Bauelements kann erfol gen, indem eine vereinzelte Kappe auf einem Board aufgebracht wird, auf dem ein Chip oder Bauelement vormontiert ist, beispielweise ein optisches Bauelement mit einem Spiegelelement. Die Bauelemente können auch in einem Nutzen vormontiert sein, d.h. , dass auf einem Trä gersubstrat bereits mehrere Bauelemente montiert sind, die dann durch das Aufbringen von Einzelkappen oder Kappenarrays (vereinzelter Nutzen mit mehreren Kappenstrukturen aus ei nem im Wafer-Level hergestellten Kappensubstrat) gehäust werden.
Wafer-Level-Packaging in der hier verwendeten Bedeutung bezieht sich dann darauf, alle Bau teile auf einem Wafer in einem Schritt mit einem Decksubstrat in Waferform zu packen („ packa - gen“). Zum Beispiel kann das der Fall sein, wenn auf einem durchkontaktierten Substrat, zum Beispiel einem Siliziumsubstrat in Waferform, Bauelemente komplett vormontiert sind und dann mittels Aufbonden eines Kappen-Wafers alle Bauteile zugleich gehäust werden, beispielweise ein optisches Bauelement mit einem Spiegelelement. Einzelne Packages entstehen dann durch anschließendes Vereinzeln des Verbunds.
In Verbindung mit dem Package kann vorgesehen sein, dass in Bezug auf das Gehäuse, in wel chem die Bauteilanordnung aufgenommen ist, mit Blick auf eine Gehäuseoberseite im Wesentli chen im Bereich der Austrittsöffnung / Eintrittsöffnung Licht mittig austritt oder eintritt. Hierdurch ist für das Package eine im Wesentlichen mittige Lichtemission / Lichtabsorption realisiert.
Das Decksubstrat, insbesondere im Bereich oder zum Ausbilden einer Austritts- und / oder Ein trittsöffnung, kann zum Beispiel aus Borosilikatglas wie Bofofloat33 oder Mempax der Schott AG, Quarzglas, Saphirglas oder auch anderen Gläsern wie AF32, D263T, BK7 oder B270 der Schott AG; Eagle XG oder Pyrex von Corning; SD2 von Hoya oder auchEN-A1 von Asahi be stehen. Das Decksubstrat kann aber auch aus Silizium oder Germanium gebildet sein, zum Bei- spiel bei Anwendungen im IR-Bereich. Das Decksubstrat kann zusätzlich eine Substratbeschich tung aufweisen, zum Beispiel eine Antireflexions-Beschichtung. Die Beschichtungen können für verschiedene Wellenlängenbereiche ausgelegt und einseitig oder beidseitig ausgeführt sein. Es können auch Filterbeschichtungen und / oder für verschiedene Wellenlängenbereiche blickdich te Aperturstrukturen vorgesehen sein.
Des Weiteren kann in einer Ausführungsform die Integration von optischen Elementen vor gesehen sein, zum Beispiel, Linsen auf dem Decksubstrat. Hier kommen beispielweise konvexe Linsen aus Polymer, glasartigen Materialien, Silizium oder Germanium in Frage. Auch ist der Einsatz von mikrostrukturierten Fresnel-Linsen möglich.
Im Trägersubstrat sind eine oder mehrere Durchkontaktierungen für den elektrischen Kontakt des optischen Bauelements vorgesehen. Die rückseitigen Kontakte ermöglichen die spätere Montage in der SMD-Bauweise, zum Beispiel durch Zinn / Silber Schwalllöten oder das Montie ren mit elektrisch leitfähigen Klebern.
Das Trägersubstrat kann beispielsweise aus Silizium, Keramiken wie zum Beispiel Aluminium nitrid, Siliziumcarbid, Aluminiumoxid, LTTC-Keramik (Low Temperature Cofired Ceramics) oder HTCC-Keramik (High Temperature Cofired Ceramics), Glas oder DBC (Direct Bonded Copper) Substraten bestehen. Des Weiteren kann der Einsatz von Metallsubstraten, zum Beispiel IMS (Insulated Metal Substrate) aus Kupfer, Aluminium oder anderen Metallen vorgesehen sein. Auch die Verwendung von Trägersubstraten aus Kunststoffen wie beispielsweise FR4 ist denk bar. Das Trägersubstrat kann eine 3D-strukturierte Keramik sein. In diesem Fall kann ein Ab standshalter also nicht in der Kappe, sondern im Trägersubstrat gebildet sein. Um das Gehäuse zu schließen, kann dann nach der Montage der Bauelemente in der Keramikkavität diese mittels eines Plättchens verschlossen werden, zum Beispiel mittels eines Glasplättchens. Hierbei ist es üblich, dass eine Keramikoberseite und das Plättchen eine entsprechend lötbare Metallisierung aufweisen. Für bestimmte Anwendungen kann aber auch hier der Einsatz eines Klebstoffes vor gesehen sein.
Es kann vorgesehen sein, ein optisches Fenster / Glasplättchen mittels Glaslot oder mit einem Laserschweißprozess mit der Keramik / dem Gehäuse zu verbinden. Das optische Fenster kann mit oder als eine® Linse ausgestaltet sein. Hierdurch ist es ermöglicht, elektromagnetische Strahlung kollimiert oder streuend aus dem Package austreten zu lassen.
Eine Verbindung von Kappe oder Gehäuse (oder beim Einsetzen eines optischen Fensters in die 3D-Keramik) und Trägersubstrat beim Package kann zum Beispiel über einen Lotbond be vorzugt über einen eutektischen Bond erfolgen. Hierzu ist auf dem Trägersubstrat oder der Rückseite des Abstandshalters einer Gehäusekappe eine Metallkombination in bevorzugt eutek tischer Zusammensetzung aufgebracht, zum Beispiel Gold und Zinn, Kupfer und Zinn, Gold und Germanium, Zinn und Silber, Gold und Indium, Kupfer und Silber oder Gold und Silizium, die in einem Lötprozess eine eutektische Verbindungsphase bildet und Abstandshalter mit Trägersub strat verbindet. Abstandshalter und Trägersubstrat werden für den Lötprozess mit einer entspre chenden Grundmetallisierung versehen. Die Metallkombination für das eutektische Fügen kann beispielsweise als Pre-Form bereitgestellt werden. Alternativ kann die Metallkombination als Paste oder galvanisch auf einen der Fügepartner aufgebracht werden.
Es kann vorgesehen sein, zum Beispiel bei dünnen Metalllagen, unter der eigentlichen Ver bindungsphase einen sogenannten Legierungsstopp anzuordnen. So eignen sich hierfür bei spielsweise für das eutektische Fügen von Gold und Zinn Schichten aus Platin oder Nickel oder auch Legierungen aus Chrom und Nickel. Die hier beschriebenen Metallkombinationen der Fü geschicht eignen sich auch als Ausführung für die lötbare Montagefunktionsschicht. Eine Ver bindung von Spiegel und Board kann ebenfalls mittels Lotbond oder eines eutektischen Bonds mit den zuvor erwähnten Metallkombinationen erfolgen. Für einen Lotbond kommen zum Bei spiel Zinn / Silber-Lote in Frage, beispielsweise SAC305.
Unter Ausnutzung sehr hoher Oberflächengüten von Ra < 1 nm kann auch ein direktes Bond verfahren zum Einsatz kommen. Dies kann ein direkter Fusionbond sein, der bezogen auf den Oberflächencharakter der Bondpartner hydrophob oder hydrophil ausgeführt ist. Die beiden Bondpartner werden zunächst über einen Pre-Bond durch van-der-Waals-Bindungen miteinan der verbunden. Durch einen anschließenden Temperschritt bilden sich dann im Bondinterface kovalente Bindungen aus. Der Fusionbond kann auch plasmaaktiviert ausgeführt sein. Damit ist es möglich, die Temperaturbelastung beim Tempern deutlich zu reduzieren. Als weiteres direk tes Bondverfahren kann ein anodisches Bonden vorgesehen sein. Alternativ zu den beschriebenen Verfahren ist auch ein reaktiver Bondprozess nutzbar. Bei ei nem reaktiven Bond wird ein Metallstapel aus wechselnden Schichten aufgebracht. Dieser Me tallstapel kann durch zum Beispiel Abscheideverfahren wie Sputtern oder in Form von Folien bereitgestellt sein. Ein elektrischer oder ein laserinduzierter Puls führt kurzfristig zu Erzeugung einer hochthermischen Reaktion, die die beiden Bondpartner miteinander„verschweißt“. Bei den Metallschichten handelt es sich um Bilayer-Perioden, zum Beispiel aus Palladium und Alumini um oder aus Kupferoxid und Aluminium.
Des Weiteren kommt solid-liquid Interdiffusions-Bonden in Frage, zum Beispiel aus Metallkom binationen von Gold und Indium, Gold und Zinn oder auch Kupfer und Zinn. Bei diesem Verfah ren ist der Bondprozess während eines Temperschritts durch die Diffusion des einen Bondpart ners in den anderen bestimmt. Die eigentliche Verbindungsphase widersteht dann später höhe ren Temperaturen. Ferner können dauerhafte Verbindungen mittels Fügen von beispielsweise Gold mit Gold, Kupfer mit Kupfer oder auch Aluminium mit Aluminium mittels (beispielsweise) Thermo-Kompressionsbonden hergestellt werden. Es kann auch Glas-Frit-Bonden vorgesehen sein.
Im Falle von transparenten Substraten kann bei entsprechender Oberflächengüte der Fügeflä chen ein Laser-Welding-Verfahren zur Verbindung von Trägersubstrat und Abstandshalter ein gesetzt werden. Denkbar ist auch die Verwendung von Epoxidharzen, Silikonen oder anderen Klebstoffen.
Für die Verbindung von Abstandshalter und Decksubstrat (zum Beispiel Herstellung eines Kap penwafers) kann zum Beispiel ein direktes Bondverfahren zum Einsatz kommen. Solche Verfah ren sind zum Beispiel der anodische Bond oder ein Fusionbond. Auch kann reaktives Bonden oder ein Klebebond zum Einsatz kommen. Des Weiteren kommt auch hier solid-liquid Interdiffu sions-Bonden oder ein eutektischer Lötbond in Frage. Für das Fügen von Abstandshalter und Decksubstrat ist zudem das Laser-Welding geeignet. Hierbei werden zwei Substrate in einen „optischen Kontakt“ gebracht und dann mit einem Laser verschweißt. Es ist denkbar, alle zuvor genannten Fügeverfahren für Abstandshalter und Trägersubstrat ebenfalls für die Fügung von Abstandshalter und Decksubstrat zu nutzen. Beschreibung von Ausführungsbeispielen
Im Folgenden werden weitere Ausführungsbeispiele unter Bezugnahme auf Figuren einer
Zeichnung näher erläutert. Hierbei zeigen:
Fig. 1 eine schematische Darstellung eines Wafers im Schnitt;
Fig. 2 eine schematische Darstellung des Wafers aus Fig. 1 im Schnitt, bei dem nun auf Wafer-Level Öffnungen anisotrop geätzt sind;
Fig. 3 eine schematische Darstellung des Wafers aus Fig. 2 im Schnitt, wobei auf Wafer-Level im Bereich anisotrop geätzter Oberflächen eine Montagefunktionsschicht und im Be reich von Oberflächenabschnitten einer polierten Waferoberfläche optische Funktions flächen hergestellt sind;
Fig. 4 ein vereinzeltes Bauteilelement, welches mittels Vereinzeln aus dem Wafer in Fig. 3 hergestellt wurde;
Fig. 5 eine schematische Schnittdarstellung eines Packages, bei dem das vereinzelte Bau element aus Fig. 4 auf einem Trägersubstrat montiert ist;
Fig. 6 eine schematische Darstellung unterschiedlicher Ausführungsformen für ein vereinzel tes Bautelement;
Fig. 7 eine schematische Darstellung einer Anordnung mit einem optischen Bauteil, dessen abgegebenes Licht an einer ebenen Fläche reflektiert wird,
Fig. 8 eine schematische Darstellung einer Anordnung mit einem optischen Bauteil, dessen abgegebenes Licht in einem parallelen Strahl gewandelt wird;
Fig. 9 eine schematische Schnittdarstellung eines Packages, bei dem ein vereinzeltes Bau element und ein optisches Bauteil in einer Vertiefung eines Submounts angeordnet sind; und
Fig. 10 eine schematische Schnittdarstellung eines Packages, bei dem ein vereinzeltes Bau element sowie ein optisches Bauteil auf einem Submount angeordnet sind.
Fig. 1 zeigt eine schematische Darstellung eines Wafers 1 im Schnitt.
Fig. 2 zeigt eine schematische Darstellung des Wafers 1 aus Fig. 1 im Schnitt, wobei der Wafer
1 anisotrop geätzt ist, so dass Öffnungen 2, 3 gebildet sind, die in der gezeigten Ausführungs form als Durchbrüche ausgeführt sind. Der Wafer 1 in Fig. 2 verfügt über anisotrop geätzte Oberflächen 4, auf die gemäß Fig. 3 in Be reichen jeweils eine Montagefunktionsschicht 5 aufgebracht wird, die bei der gezeigten Ausfüh rungsform mit einer lötbaren Metallisierung gebildet ist. Gemäß Fig. 3 ist weiterhin vorgesehen, im Bereich einer polierten Waferoberfläche 6 optische Funktionsflächen 7 herzustellen, indem jeweils eine optische Funktionsschicht 8 aufgebracht wird, beispielsweise als Mehrschichtsys tem. Mit der optischen Funktionssicht 8 kann beispielsweise ein dielektrischer Spiegel bereitge stellt sein. Mittels der optischen Funktionsfläche 7 werden die optischen Eigenschaften der po lierten Waferoberfläche 6 gegenüber dem Zustand ohne die optische Funktionsschicht 8 geän dert, beispielsweise hinsichtlich der Lichtreflexion, Lichtstreuung und / oder Lichtabsorption. Die optische Funktionsschicht 8 kann mikrostrukturiert sein, beispielsweise zum Bereitstellen von Fresnel-Linsen in der optischen Funktionsfläche 7. Eine solche Mikrostrukturierung ist ermög licht, da die polierte Waferoberfläche 6 einen ausreichend glatten Untergrund bereitstellt.
Sodann wird gemäß Fig. 4 ein Bauelement oder Bauteil 9 mittels Vereinzeln des Wafers 1 her gestellt.
Das vereinzelte Bauelement 9 kann dann gemäß Fig. 5 in einem Package 10 auf einer Sub stratoberfläche 1 1 eines Trägersubstrats 12 mittels Löten montiert werden, wobei hierbei die lötbare Metallisierung der Montagefunktionsschicht 5 genutzt wird, um das vereinzelte Bauele ment 9 auf dem Trägersubstrat 12 zu montieren.
Die optische Funktionsfläche 7 ist gemäß Fig. 5 als freiliegende Fläche angeordnet, die gegen über der Substratoberfläche 1 1 einen Neigungswinkel aufweist, beispielsweise etwa 45 Grad. Mit einem Gehäusebauteil 13, welches ein- oder mehrstückig ausgeführt sein kann, ist ein Bau raum 14 bereitgestellt, in welchem das vereinzelte Bauelement 9 sowie ein optisches Bauteil 15, welches ebenfalls auf der Substratoberfläche 1 1 montiert ist, beispielsweise mittels Löten oder Bonden, angeordnet. Im Fall einer Mehrstückigkeit ist das Gehäusebauteil 13 zum Beispiel mit Abstandshaltern 13a, 13b sowie einem Deckelbauteil oder Decksubstrat 13c gebildet.
Auf die optische Funktionsfläche 7 einfallende Lichtstrahlen 16 werden wenigstens teilweise reflektiert. Auf diese Weise ist es ermöglicht, von dem optischen Bauelement 9 abgegebene Lichtstrahlen aus dem Package 10 durch ein optisches Fenster 17 auszukoppeln oder hierdurch Lichtstrahlen zu empfangen, um diese auf das optische Bauelement 9 zu geben, welches daher zum Beispiel eine lichtemittierende oder eine lichtempfindliche Diode sein kann. Insbesondere das Ausbilden der optischen Funktionsfläche 7 mit einem dielektrischen Spiegel ermöglicht eine solche Lichtumlenkung oder -leitung.
Fig. 6 zeigt eine schematische Darstellung des vereinzelten Bauteils oder -elemets 9 in verschiedenen Ausführungsformen. Bei der Ausgestaltung auf der linken Seite in Fig. 6 wurde eine obere Kante 9a zum Beispiel mittels mechanischer Bearbeitung hergestellt, zum Beispiel Sägen. Bei der mittleren Darstellung in Fig. 6 ist die obere Kante 9a mittels Ätzen hergestellt. Zum Beispiel ist ein Neigungswinkel von 64 Grad ausgebildet. Bei der Ausgestaltung auf der rechten Seite in Fig. 6 ist die obere Kante 9a mit einem Winkel von 45 Grad geätzt. Dies kann zum Beispiel dadurch erreicht werden, dass gleichzeitig von beiden Seiten anisotrop geätzt wird. Hierfür wird eine Ätzmaskierung aus zum Beispiel LPCVD-Nitrid beidseitig zueinander ausgerichtet strukturiert und anschließend das Substrat geätzt, zum Beispiel in KOH.
Es kann vorgesehen sein, dass die obere Kante 9a parallel zur Montagefläche ausgeprägt ist. Hierdurch ist es in einem späteren Assemblierungsprozess ermöglicht, das Bauteil 9 effektiv zu handhaben, da in diesem Fall das Bauteil mit standardisierten Pick&Place Maschinen verarbeitet werden kann.
Es ist auch denkbar, die Herstellungsmethode des Bauteils 9 nach der linken und der mittleren Darstellung in Fig. 6 mit der zuvor für die rechte Darstellung in Fig. 6 beschrieben Herstellung zu kombinieren. Die hieraus resultierende Kante 9a weist dann auf ihrer rechten Seite einen Abschnitt, der parallel zur Montagefläche verläuft, und an der linken Seite einen Abschnitt auf, der hierzu geneigt ist, wie es in der linken und der mittleren Darstellung der Fig. 6 gezeigt ist. Dies hat den Vorteil, dass der Schwerpunkt des Bauteils 9 positiv dahingehend beeinflusst wird, dass das Bauteil 9 bei seiner späteren Montage auf einem Board exakt positioniert und gehalten werden kann.
Alternativ zu gezeigten Ausführungen in Fig. 6 können die optische Funktionsschicht 8 und / oder die Montagefunktionsschicht 5 entfallen. Die optische Funktionsfläche 7 ist dann frei von der optischen Funktionsschicht 8. Die optischen Eigenschaften, zum Beispiel das Reflexionsvermögen, können der der polierten Waferoberfläche 6 entsprechen. Als alternative Montagefunktionsschicht 5 kann beim Montieren ein zu diesem Zeitpunkt aufgebrachter Klebstoff dienen. Fig. 7 und 8 zeigen unterschiedliche Ausgestaltungen für eine Anordnung mit dem optischen Bauteil 15, welches Licht emittiert, sowie dem vereinzelten Bauelement 9. Das von dem opti schen Bauteil 15 abgegebene Licht wird gemäß Fig. 7 an einer ebenen optischen Funktionsflä- che reflektiert, so dass ein Lichtstrahl mit einem Öffnungswinkel abgegeben wird. Bei der Aus gestaltung in Fig. 8 ist die optische Funktionsfläche 7 mit einer Mulde (Linse) gebildet, so dass mittels Strahlformung ein Parallelstrahl abgegeben wird.
Die Fig. 9 und 10 zeigen schematische Schnittdarstellungen eines Packages, bei dem das ver- einzelte Bautelement 9 sowie das optische Bauelement 15 auf einem als Submount ausgebilde ten Trägersubstrat 12 angeordnet sind. Das optische Bauelement 16 ist über Durchkontaktie rungen 30 angeschlossen. Bei der Ausgestaltung in Fig, 9 weist das Trägersubstrat 12 eine Ver tiefung 20 auf. In der Ausführungsform in Fig. 10 ist das Decksubstrat 13c mittels der Abstands halter 13a, 13b von dem Trägersubstrat 12 beabstandet, die auf dem Trägersubstrat 12 montiert sind. Derartige Abstandshalter sind bei der Ausgestaltung in Fig. 9 mittels seitlicher Abschnitte 12a, 12b des Trägersubstrats (Submount) selbst 12 gebildet, welche die Vertiefung 20 seitlich begrenzen.
Die in der vorstehenden Beschreibung, den Ansprüchen sowie der Zeichnung offenbarten Merk- male können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der ver schiedenen Ausführungen von Bedeutung sein.

Claims

Ansprüche
1. Verfahren zum Herstellen einer Bauteilanordnung für ein Package, mit:
- Bereitstellen eines Wafers aus einem Halbleitermaterial mit einer polierten Waferoberflä che;
- Ausbilden einer Öffnung in dem Wafer mittels anisotropen Ätzen, wobei hierbei eine anisotrop geätzte Oberfläche im Bereich der Öffnung hergestellt wird;
- Vereinzeln eines Bauteils von dem anisotrop geätzten Wafer, wobei das vereinzelte Bau teil die folgenden Flächen aufweisend hergestellt wird:
- eine optische Fläche, die im Bereich eines Oberflächenabschnitts der polierten Waferoberfläche gebildet ist, und
- eine Montagefläche, die im Bereich der anisotrop geätzten Oberfläche gebildet ist; und
- Montieren des vereinzelten Bauteils auf einer Substratoberfläche eines Trägersubstrats unter Verwendung der Montagefläche, so dass die anisotrop geätzte Oberfläche mit der Substratoberfläche verbunden wird, wobei hierbei die optische Fläche als geneigte frei liegende Fläche angeordnet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die optische Fläche mit einer optischen Funktionsfläche hergestellt wird, wobei hierbei in dem Oberflächenabschnitt der polierten Waferoberfläche eine optische Funktionsschicht aufgebracht wird, derart, dass die optischen Eigenschaften der polierten Waferoberfläche in dem Oberflächenabschnitt verän dert werden.
3. Verfahren nach Anspruch 2 dadurch gekennzeichnet, dass die optische Funktionsflä che auf Wafer-Level vor dem Vereinzeln aufgebracht wird.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die optische Funktionsfläche mit einer mikrostrukturierten Schicht hergestellt wird.
5. Verfahren nach mindestens einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die optische Funktionsschicht als ein Mehrschichtsystem aufgebracht wird.
6. Verfahren nach mindestens einem der vorangehenden Ansprüche, dadurch gekenn zeichnet, dass die anisotrop geätzte Oberfläche mit einem Neigungswinkel von etwa 45 Grad zur polierten Waferoberfläche hergestellt wird.
7. Verfahren nach mindestens einem der vorangehenden Ansprüche, dadurch gekenn zeichnet, dass ein Wafer aus Silizium bereitgestellt und anisotrop geätzt wird.
8. Verfahren nach mindestens einem der vorangehenden Ansprüche, dadurch gekenn zeichnet, dass die Montagefläche mit einer Montagefunktionsschicht ausgebildet wird, die im Bereich der Montagefläche hergestellt wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Montagefunktions schicht eine lötbare Metallisierung aufweisend hergestellt wird.
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die Montagefunktions schicht auf Wafer-Level vor dem Vereinzeln aufgebracht wird.
11. Verfahren zum Herstellen eines Packages mit einer Bauteilanordnung, die gemäß einem Verfahren nach mindestens einem der vorangehenden Ansprüche hergestellt ist, wobei mit tels eines Gehäusebauteils ein Gehäuse hergestellt wird, in welchem zumindest das ver einzelte Bauteil aufgenommen ist.
12. Bauteilanordnung, mit
- einem Trägersubstrat und
- einem hierauf angeordneten Bauteil, welches aus einem Wafer aus einem Halbleiterma terial vereinzelt wurde, wobei
- das Bauteil auf einer anisotrop geätzten Oberfläche eine Montagefläche aufweist;
- das Bauteil unter Verwendung der Montagefläche auf einer Substratoberfläche des Trägersubstrats montiert ist;
- das Bauteil eine optische Fläche aufweist, die in einem Oberflächenabschnitt einer polierten Waferoberfläche des Wafers gebildet ist; und
- die optische Fläche als geneigte freiliegende Fläche angeordnet ist.
13. Package, mit einer Bauteilanordnung nach Anspruch 12, wobei mittels eines Gehäusebau teils ein Gehäuse gebildet ist, in welchem zumindest das Bauteil aufgenommen ist.
EP20737085.9A 2019-06-24 2020-06-22 Verfahren zum herstellen einer bauteilanordnung für ein package, verfahren zum herstellen eines packages mit einer bauteilanordnung, bauteilanordnung und package Pending EP3987326A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019116920 2019-06-24
DE102019118797.4A DE102019118797B4 (de) 2019-06-24 2019-07-11 Verfahren zum Herstellen einer Bauteilanordnung für ein Package, Verfahren zum Herstellen eines Packages mit einer Bauteilanordnung, Bauteilanordnung und Package
PCT/DE2020/100529 WO2020259755A1 (de) 2019-06-24 2020-06-22 Verfahren zum herstellen einer bauteilanordnung für ein package, verfahren zum herstellen eines packages mit einer bauteilanordnung, bauteilanordnung und package

Publications (1)

Publication Number Publication Date
EP3987326A1 true EP3987326A1 (de) 2022-04-27

Family

ID=73654362

Family Applications (1)

Application Number Title Priority Date Filing Date
EP20737085.9A Pending EP3987326A1 (de) 2019-06-24 2020-06-22 Verfahren zum herstellen einer bauteilanordnung für ein package, verfahren zum herstellen eines packages mit einer bauteilanordnung, bauteilanordnung und package

Country Status (8)

Country Link
US (1) US20220415645A1 (de)
EP (1) EP3987326A1 (de)
JP (1) JP2022539450A (de)
KR (1) KR20220024776A (de)
CN (1) CN114008876A (de)
DE (1) DE102019118797B4 (de)
TW (1) TW202101619A (de)
WO (1) WO2020259755A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022100008B4 (de) 2022-01-03 2024-01-18 Schott Ag Strukturierter Wafer und damit hergestelltes optoelektronisches Bauteil
TWI822634B (zh) * 2022-07-20 2023-11-11 強茂股份有限公司 晶圓級晶片尺寸封裝方法
DE102022121034A1 (de) * 2022-08-19 2024-02-22 Ams-Osram International Gmbh Strahlungsemittierendes bauteil und verfahren zur herstellung eines strahlungsemittierenden bauteils

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7177331B2 (en) 2004-11-30 2007-02-13 Arima Optoelectronics Corp. Laser diode module with a built-in high-frequency modulation IC
US7470622B2 (en) * 2005-06-17 2008-12-30 Hymite A/S Fabrication and use of polished silicon micro-mirrors
US7481545B2 (en) * 2005-10-13 2009-01-27 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Method of forming and mounting an angled reflector
US7538413B2 (en) * 2006-12-28 2009-05-26 Micron Technology, Inc. Semiconductor components having through interconnects
CN101689746B (zh) * 2007-03-19 2012-02-29 金定洙 一种自立式平行板分束器及其制作方法
TW201108332A (en) * 2009-08-27 2011-03-01 Univ Nat Central Package base structure and related manufacturing method
DE102009042479A1 (de) 2009-09-24 2011-03-31 Msg Lithoglas Ag Verfahren zum Herstellen einer Anordnung mit einem Bauelement auf einem Trägersubstrat und Anordnung sowie Verfahren zum Herstellen eines Halbzeuges und Halbzeug
EP3066727A4 (de) * 2013-11-07 2017-05-17 MACOM Technology Solutions Holdings, Inc. Laser mit strahlform- und strahlrichtungsänderung
DE102014114618A1 (de) 2014-10-08 2016-04-14 Osram Opto Semiconductors Gmbh Laserbauelement und Verfahren zu seiner Herstellung
JP6217706B2 (ja) * 2015-07-29 2017-10-25 日亜化学工業株式会社 光学部材の製造方法、半導体レーザ装置の製造方法及び半導体レーザ装置
JP6354704B2 (ja) * 2015-08-25 2018-07-11 日亜化学工業株式会社 光学部材の製造方法、半導体レーザ装置の製造方法及び半導体レーザ装置
WO2017149573A1 (ja) 2016-03-02 2017-09-08 ソニー株式会社 発光装置及び発光装置の製造方法
JP7007560B2 (ja) * 2017-09-28 2022-01-24 日亜化学工業株式会社 光源装置

Also Published As

Publication number Publication date
WO2020259755A1 (de) 2020-12-30
CN114008876A (zh) 2022-02-01
DE102019118797B4 (de) 2023-01-12
JP2022539450A (ja) 2022-09-09
DE102019118797A1 (de) 2020-12-24
TW202101619A (zh) 2021-01-01
US20220415645A1 (en) 2022-12-29
KR20220024776A (ko) 2022-03-03

Similar Documents

Publication Publication Date Title
EP3750217A1 (de) Bauteilanordnung, package und package-anordnung sowie verfahren zum herstellen
EP3987326A1 (de) Verfahren zum herstellen einer bauteilanordnung für ein package, verfahren zum herstellen eines packages mit einer bauteilanordnung, bauteilanordnung und package
EP2481091B1 (de) Herstellungsverfahren eines gehäuses mit einem bauelement in einem hohlraum und entsprechendes gehäuse sowie verfahren zum herstellen eines halbzeuges und halbzeug
EP3078089B1 (de) Verfahren zur herstellung eines deckelsubstrats und gehäustes strahlungsemittierendes bauelement
DE19527026C2 (de) Optoelektronischer Wandler und Herstellverfahren
WO2003019617A2 (de) Verfahren zur herstellung von elektronischen bauelementen
EP0731509A1 (de) Optoelektronischer Wandler und Herstellverfahren
WO2002005357A1 (de) Led-modul, verfahren zu dessen herstellung und dessen verwendung
DE102004025775A1 (de) Oberflächenemissionslasergehäuse, das ein integriertes optisches Element und einen integrierten Ausrichtungspfosten aufweist
DE112015004631B4 (de) Laserbauelement und Verfahren zu seiner Herstellung
DE102004045950A1 (de) Gehäuse für ein optoelektronisches Bauelement, optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
EP2377172A1 (de) Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil
WO2019076890A1 (de) Licht emittierendes bauelement
WO2021063561A1 (de) Mikromechanisch-optisches bauteil und herstellungsverfahren
WO2020244964A1 (de) Halbleiterlaservorrichtung und optoelektronisches strahlumlenkelement für eine halbleiterlaservorrichtung
DE10321257B4 (de) Optische oder optoelektronische Anordnung mit mindestens einem auf einem Metallträger angeordneten optoelektronischen Bauelement
DE102019208373A1 (de) Herstellen eines MEMS-Bauelements mit Glasabdeckung und MEMS-Bauelement
DE102021206477B4 (de) Hermetisch verkappte, optische Projektionsanordnung und Verfahren zum Herstellen derselben
DE202024101448U1 (de) Optoelektronische bzw. elektro-optische Anordnung mit transparenter Kappe
DE102012022634B3 (de) Bauelement zur Ein- und/oder Auskopplung elektromagnetischer Strahlung in und/oder aus einer Lichtleitfaser sowie Verfahren zu seiner Herstellung
DE102021203650A1 (de) Verfahren zur Herstellung eines Deckelsubstrats mit optisch aktiven Fensterbereichen, Verfahren zur Herstellung eines hermetisch gehäusten, optoelektronischen Bauelements und hermetisch gehäustes, optoelektronisches Bauelement
JPS6395693A (ja) 半導体レ−ザ装置
DE10360212A1 (de) Gassensor

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20220121

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS