JP2022520744A - テクスチャリングされたシリコン半導体処理チャンバ構成部品 - Google Patents

テクスチャリングされたシリコン半導体処理チャンバ構成部品 Download PDF

Info

Publication number
JP2022520744A
JP2022520744A JP2021545294A JP2021545294A JP2022520744A JP 2022520744 A JP2022520744 A JP 2022520744A JP 2021545294 A JP2021545294 A JP 2021545294A JP 2021545294 A JP2021545294 A JP 2021545294A JP 2022520744 A JP2022520744 A JP 2022520744A
Authority
JP
Japan
Prior art keywords
component
textured
hillock
silicon
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021545294A
Other languages
English (en)
Inventor
シュー・リン
スリニバサン・サティシュ
コーシー・ロビン
ヤセリ・アミール・エイ.
タン・ジャスティン
チャン・ジエ
ウェツェル・デヴィッド・ジョセフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Silfex Inc
Original Assignee
Lam Research Corp
Silfex Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp, Silfex Inc filed Critical Lam Research Corp
Publication of JP2022520744A publication Critical patent/JP2022520744A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32623Mechanical discharge control means
    • H01J37/32642Focus rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32458Vessel
    • H01J37/32477Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3244Gas supply means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32458Vessel
    • H01J37/32467Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32532Electrodes
    • H01J37/3255Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Plasma Technology (AREA)

Abstract

【課題】【解決手段】表面上にヒロック状またはピラミッド状の構造を有する半導体処理チャンバのテクスチャシリコン構成部品、および、かかるシリコン構成部品をテクスチャリングする方法についてである。シリコン構成部品は、その表面積を増加させてポリマ付着を向上させるために、化学的手段を用いてヒロック状構造を形成するように選択的にテクスチャリングされうる。【選択図】図3

Description

[関連出願]
本願は、2019年2月6日出願の米国仮出願第62/801,804号、2019年4月18日出願の米国仮出願第62/835,907号、および2019年8月13日出願の米国仮出願第62/866,100号に対する優先権、ならびにこれらの利益を主張し、これらの全ては、全ての目的のために参照により本明細書に援用される。
本開示は、半導体ウエハのプラズマ処理のためのプラズマ処理チャンバに関する。本開示は特に、半導体処理チャンバ内でシリコン部品をテクスチャリングするために異方性エッチングを用いる方法に関する。
プラズマ処理は、半導体デバイスの形成に用いられる。プラズマ処理の間に、プラズマ処理チャンバの構成部品は、プラズマに浸食される可能性がある。いくつかのプラズマ処理チャンバは、全シリコン構成部品を有する。高アスペクト比フィーチャを有するウエハの半導体処理は、厚いパッシベーション層の堆積を必要とする。そのため、かかるプロセスは、重合体ポリマの堆積およびエッチングプロセスである。その結果、処理チャンバの構成部品上にポリマが堆積されるが、ポリマの厚さが増加するにつれてポリマの付着は弱くなるため、ポリマはチャンバ構成部品にうまく付着しない。この付着不良はポリマの剥がれをもたらし、アーキングと同様に汚染も引き起こす。
ポリマの付着は、ポリマが付着しようとする表面の粗さで向上することが知られている。しかし、シリコンは非常に脆い材料であるため、シリコン部品は機械的手段を用いて粗化できない。機械的手段を用いるシリコンの粗化は、シリコンの表面下の損傷をもたらし、処理チャンバ内で剥がれおよび粒子の問題を引き起こしうる。通常、その後に酸エッチングが実施されて、そのような表面下の損傷は除去される。しかし、かかる酸エッチングは、機械的手段で形成されたあらゆる粗さを事実上、押し流す、または除去する、または平坦化する。よって、ポリマの付着を向上させるために、非機械的手段を用いてシリコン表面をテクスチャリングできることが望ましいだろう。
一実施形態により、半導体処理チャンバの構成部品が提供される。この構成部品は、シリコン含有材料で形成され、複数のヒロック状構造を含むテクスチャ外面を有する。
別の実施形態により、半導体処理チャンバでの使用に適した構成部品が提供される。この構成部品は、表面積を有するテクスチャ表面を含む多結晶シリコン体を備える。テクスチャ表面は、隆起部またはくぼみ部を有する領域を含む。
別の実施形態により、半導体処理チャンバのシリコン構成部品をテクスチャリングするための方法が提供される。外面を有するシリコン構成部品が提供される。外面は、その上にヒロック状構造を形成するようにテクスチャリングされる。
さらに別の実施形態により、半導体処理チャンバでの使用向けの多結晶シリコン構成部品を製造するための方法が提供される。表面を有する多結晶シリコン体が提供される。多結晶シリコン体の表面は、表面積を有するテクスチャ表面を形成するようにテクスチャリングされる。テクスチャ表面は、隆起部またはくぼみ部を有する領域を含み、隆起部またはくぼみ部は、少なくとも500nmの高さを有する。
本開示は、添付の図面の図において限定のためではなく例示のために表され、類似の参照番号は類似の要素を意味する。
一実施形態によるプラズマ処理チャンバの概略図。
半導体処理チャンバのシリコン構成部品上のヒロック状ピラミッド構造。
半導体処理チャンバのシリコン構成部品上の逆ヒロック状ピラミッド構造の側断面図。
半導体処理チャンバのシリコン含有構成部品をテクスチャリングするための方法の一実施形態の高レベルフローチャート。
別の実施形態による、半導体処理チャンバのシリコン含有構成部品をテクスチャリングするための方法の高レベルフローチャート。
半導体処理チャンバのシリコン含有構成部品をテクスチャリングするための方法の別の実施形態の高レベルフローチャート。
さらに別の実施形態による、半導体処理チャンバのシリコン含有構成部品をテクスチャリングするための方法の高レベルフローチャート。
一実施形態による多結晶シリコン体のテクスチャ表面の拡大図。
多結晶シリコン体の表面をテクスチャリングするための方法の一実施形態の高レベルフローチャート。
ここで本開示は、添付の図面に示されるように、そのいくつかの好ましい実施形態を参照して詳細に説明される。以下の説明では、本開示の十分な理解を提供するために、いくつかの特定の詳細が記載される。しかし、当業者には、本開示がこれら特定の詳細の一部または全てなしで実施されてよいことは明らかだろう。他の例では、本開示を必要以上に分かりにくくしないように、周知のプロセス工程および/または構造は詳細には説明されていない。
図1は、半導体ウエハを処理するために用いられうるプラズマ処理リアクタ100の実施形態の概略図である。1つ以上の実施形態では、プラズマ処理チャンバ100は、チャンバ壁152に囲まれたエッチングチャンバ149の内部に、ガス流入口を設けるガス分配プレート106および静電チャック(ESC)108を備える。エッチングチャンバ149の内部では、ウエハ支持体であるESC108の上にウエハ103が設置される。エッジリング109は、ESC108を取り囲む。ESC源148は、ESC108にバイアスを提供してよい。ガス源110は、ガス分配プレート106を通じてエッチングチャンバ149に接続される。本実施形態では、ガス源は、酸素含有成分源114、フッ素含有成分源116、および1つ以上の他のガス源118を備える。ESC温度コントローラ150は、ESC108に接続される。
高周波(RF)源130は、本実施形態ではESC108およびガス分配プレート106である、下部電極および/または上部電極にRF電力を提供する。例示的な実施形態では、400キロヘルツ(kHz)、60メガヘルツ(MHz)、2MHz、13.56MHz、および/または27MHzの電源が、RF源130およびESC源148を構成する。本実施形態では、上部電極は接地されている。本実施形態では、各周波数に1つの発生器が設けられる。他の実施形態では、発生器は別々のRF源であってよい、または、別々のRF発生器が異なる電極に接続されてよい。例えば上部電極は、異なるRF源に接続された内部電極および外部電極を有してよい。他の実施形態では、RF源および電極の他の配置が用いられてよい。他の実施形態では、電極は誘導コイルであってよい。
コントローラ135は、RF源130、ESC源148、排気ポンプ120、およびガス源110に制御可能に接続される。高フローライナ104は、エッチングチャンバ149内のライナであり、ガス源からのガスを閉じ込め、ガス源110から排気ポンプ120に流れる制御されたガス流を可能にするスロット102を有する。
上記のように、高アスペクト比の半導体プロセスは、重合体ポリマの堆積およびエッチングプロセスを含みうる。いくつかのプラズマ処理チャンバは、全シリコン構成部品を有し、かかるシリコンチャンバ構成部品は通常、研削/ラッピング/研磨の表面仕上げで製造され、最終混酸エッチング(MAE)プロセスで損傷の深さが除去される。しかし、これらの表面仕上げは十分な高周波粗さフィーチャを有さないため、重合体ポリマ堆積プロセスはチャンバ面へのポリマ付着不良に関する問題を有し、その結果、ポリマの剥がれおよび粒子発生が生じるため、表面を平坦化するためのエッチングは実際には逆効果である。上記のように、かかるポリマの剥がれは、望ましくないアーキングおよび汚染も引き起こす。物理的手段を用いる単結晶シリコン面のテクスチャリングは、これらの物理的手段によって生じた損傷の深さがMAEプロセスによって除去される必要があり、MAEプロセスは付着に必要なテクスチャを押し流してしまう可能性があるために難しい。
シリコンチャンバ表面へのポリマ付着は、付着のための表面積が増加して離層をより難しくするため、表面粗さの増加によって向上する。しかし上記のように、シリコンはその極めて脆弱な性質から、機械的に粗化またはテクスチャリングできない。よって、シリコン表面をテクスチャリングするための化学的手段がより現実的である。
処理チャンバ100の一実施形態により、上部電極106(シャワーヘッド)は、単結晶(1-0-0結晶方位)シリコンで形成され、本明細書に記載の方法を用いて、表面上に図2Aに示されたようなヒロック状構造200を有するようにテクスチャリングされうる。同様に、高フローライナ104およびエッジリング109などの他のチャンバ構成部品もシリコン含有材料で形成され、本明細書に記載の方法を用いてテクスチャリングされうる。他の実施形態では、1-0-0結晶方位を有するシリコン材料で形成されたチャンバ構成部品は、本明細書に記載の方法を用いてテクスチャリングされる。理論上は、他の結晶方位(1-1-1を除く)を有するシリコンは、本明細書に記載の方法を用いてテクスチャリングされうることが理解されるだろう。
一実施形態により、単結晶シリコンの異方性エッチングは、プラズマ処理チャンバ100の構成部品のシリコン表面をテクスチャリングして表面積を増加させるために、均一なピラミッド状またはヒロック状構造を形成するのに用いられうる。この構造は一般に、4面構造である。ヒロックまたはピラミッドの形状、ヒロックまたはピラミッドの高さ(ピーク部から谷底部)、およびヒロックまたはピラミッドの反射率が、テクスチャリングに用いられる化学物質および他の処理条件を適合させることにより選択可能な点において、テクスチャリングは調整可能である。結果として生じたテクスチャは、化学的エッチングに用いられる特定の化学物質およびプロセス条件だけでなく、化学物質への暴露時間にも関係し、依存する。
表面反射率は、表面に反射した入射光の割合として測定され、通常、正反射率および拡散反射率の両方の測定値を含むことが理解されるだろう。表面反射率は通常、積分球に結合された分光光度計を用いて測定される。本明細書に記載の実施形態により、ヒロックまたはピラミッドの平均反射率は通常、400~800nmの光で約5~30%の範囲である。
いくつかの実施形態により、本明細書に記載のテクスチャリングプロセスは、約50~100℃の温度範囲で実施される。特定の実施形態では、シリコンチャンバ部品は、IPAの沸点に近い約80℃の温度でテクスチャリングされる。いくつかの実施形態では、テクスチャリングプロセスの間にIPAは補充される必要があることが分かるだろう。特定のIPA系化学物質により、テクスチャリングプロセスは、KOH(1~10重量%)およびIPA(1~19重量%)を用いて1~60分間に約50~100℃の温度範囲で実施される。あるいは、以下により詳細に説明されるように、シリコンチャンバ部品をテクスチャリングするために非IPA系化学物質も用いられうる。上記のパラメータは、プラズマ半導体処理チャンバ(カリフォルニア州フレモントのラム・リサーチ・コーポレーションにより製造されたFlex(登録商標)製品ファミリなど)のシリコン構成部品のためのテクスチャリングプロセスに基づいている。
テクスチャリングは、チャンバ100内のエッジリング109、ガス分配プレート106、および高フローライナ104などのシリコン部品を、選択的にパターニングまたは選択的にエッチングするために用いられうる。かかる選択的パターニングまたは選択的エッチングは、マスクを用いて実行されうる。例えば、異なる高さ、または異なる密度、または異なる表面粗さを有するヒロックを形成するために、異なる領域がパターニングされ、マスキングされうる。いくつかの実施形態では、テクスチャ表面は、さらなるテクスチャを形成するためにマスクとして用いられうる。
プラズマ処理チャンバ100の1つの特定の実施形態では、上部電極(シャワーヘッド)106は単結晶シリコンで形成され、付着を局所的に向上させるために、その中央部分に増加した表面粗さを有するように選択的にテクスチャリングされる。場合によってこれは、このプロセスならびにその後のポリマ堆積およびエッチングにおける不均一性により、付着の選択性を与えうる。他の実施形態では、シリコン構成部品はエッジリングまたは高フローライナであり、構成部品は選択的にテクスチャリングされてよい、またはされなくてよい。
ヒロックのピーク部から谷底部までの平均高さは、約500ナノメータから20ミクロンの範囲でありうる。いくつかの実施形態では、ヒロックの高さは、ヒロックの平均高さよりも最大で20%低くてよい、または高くてよい。いくつかの実施形態により、ヒロック状またはピラミッド状構造の高さは、堆積したポリマの付着を向上させるために、ポリマの厚さと実質的に同じである。単結晶シリコンに加えて、ポリシリコン、多結晶シリコン、ドープシリコン、および酸化シリコン(SiO2)も、本明細書に記載の方法を用いてテクスチャリングされうる。
水酸化カリウム(KOH)および水酸化ナトリウム(NaOH)系化学物質は、ピラミッド状またはヒロック状構造を形成するように、シリコンチャンバ部品を好ましくは高温でテクスチャリングするために用いられうる。ピラミッド状またはヒロック状構造は、シリコン表面の高周波粗さの増加をもたらしてポリマ付着の向上を助け、それによって剥がれを低減または排除する。結果として生じたシリコン構成部品のテクスチャ外面は、約0.2~2ミクロンの範囲の表面粗さを有しうる。いくつかの実施形態により、チャンバ部品の表面積は、本明細書に記載の実施形態によるテクスチャリング後は、最大で1000%増加する。
シリコンのエッチングにKOHのみを使用することは、等方性エッチングをもたらし、ヒロック状構造を伴う所望のテクスチャをもたらさないことが分かるだろう。KOHにおける有機アルコールまたは界面活性剤などの添加剤の存在は、シリコン表面に実質的に均一なピラミッドまたはヒロックを形成するために用いられうる。特定の実施形態によると、この添加剤はイソプロピルアルコール(IPA)である。そのため、いくつかの実施形態により、ピラミッド状またはヒロック状構造を形成するためにKOH+IPA溶液が用いられうる。しかし、IPAは揮発性物質でありうる。よって他の実施形態では、テクスチャ表面を形成するために、代わりに脱イオン水、界面活性剤、および他のIPAフリー添加剤を含む他の添加剤が用いられうる。
図3を参照すると、半導体処理チャンバのシリコン構成部品をテクスチャリングするための方法300の実施形態が説明されている。方法300は、工程310において、半導体処理チャンバのシリコン構成部品を提供することで開始する。シリコン構成部品は外面を有する。いくつかの実施形態により、シリコン構成部品は、単結晶シリコンで形成される。他の実施形態では、シリコン構成部品は、ポリシリコンまたはドープシリコンである。工程320では、シリコン構成部品は、その外面上にヒロック状構造を形成するように化学的にエッチングされる。一実施形態により、シリコン構成部品は、シリコン表面を異方的にエッチングするためにKOH系化学物質を用いて化学的にエッチングされる。別の実施形態では、シリコン構成部品は、シリコン表面を異方的にエッチングするためにNaOH系化学物質を用いて化学的にエッチングされる。
工程330では、必要に応じてさらに向上したポリマ付着を可能にするために、シリコン構成部品の外面上に酸化物層が形成されうる。酸化物層の厚さは、約10nm~100ミクロンの範囲であることが好ましい。一実施形態により、外層は、酸化物層を形成するためにin-situで熱酸化される。別の実施形態により、付着を向上させるために表面上に酸化シリコン(SiO2)層が形成される。SiO2は、同じくin-situで、化学蒸着(CVD)によって堆積されうる。別の実施形態では、酸化物層を形成するために、CVDまたはプラズマ強化CVD(PECVD)によってSiCl4+O2プラズマまたはO2プラズマが堆積されうる。さらに他の実施形態では、さらなるポリマの付着を促すために、他のポリマが堆積されて外層上に層を形成しうる。
工程340では、半導体ウエハを処理するために半導体処理チャンバを使用した結果としてヒロック状構造が腐食した後に、シリコン構成部品の外面が改修されうる。例えば、ピラミッドまたはヒロックの高さが500ナノメータ未満になった場合は、表面積を増加させて構成部品の寿命を延ばすために改修プロセスが実施されてよい。いくつかの実施形態では、シリコン構成部品の外面は、外面を化学的に再エッチングすることにより改修される。他の実施形態では、シリコン構成部品の外面は、テンプレートアシスト法により改修される、または、既存の腐食したヒロック状テクスチャシリコン表面をエッチングマスクテンプレートとして用いて、シリコン構成部品の表面モフォロジを調整または再生することにより改修される。工程350では、工程330と同様に、必要に応じてさらに向上したポリマ付着を可能にするために、改修されたシリコン構成部品の外面上に酸化物層が形成されうる。いくつかの実施形態では、330および350の酸化物層形成工程は省かれうる。
図4は、半導体処理チャンバのシリコン構成部品を選択的にテクスチャリングするための方法400の別の実施形態のフローチャートである。工程410では、半導体チャンバのシリコン含有構成部品が提供される。次にシリコン含有構成部品の外面は、表面積を増加させるために構成部品の少なくとも一部において選択的にテクスチャリングされる。シリコン構成部品の外面は、工程420において外面を最初にパターニングしてからマスキングすることにより選択的にテクスチャリングされ、続いて工程430において化学的または機械的にエッチングされて、シリコン構成部品の外面上にヒロック状構造が選択的に形成される。
別の実施形態により、シリコン表面の表面積を増加させてポリマ付着を向上させるために、プラズマ処理チャンバ100のシリコン表面上に、ピラミッド状またはヒロック状構造ではなく、逆ヒロック状または逆ピラミッド構造が形成されうる。図2Bに示されるように、これらの逆ピラミッド210は、反転しているだけでピラミッド状またはヒロック状構造と同じである。いくつかの実施形態により、逆ピラミッド210は、フォトリソグラフィレーザプロセスなどを含む技術を用いて形成されうる。
シリコン表面上のかかる逆ピラミッドをテクスチャリングするより簡単な方法は、好ましくは約50℃で約15分間、Cu(NO32/HF/H22/H2O混合物における結晶シリコンのマスクレスCuナノ粒子(NP)アシスト異方性エッチングの使用を含む。本実施形態により、テクスチャリング後に逆ピラミッドは、残ったCu-NPを除去するために、少なくとも約20分間、超音波槽内で濃硫酸を用いて洗浄されうる。上記のパラメータは、プラズマ半導体処理チャンバ(カリフォルニア州フレモントのラム・リサーチ・コーポレーションにより製造されたFlex(登録商標)の製品ファミリなど)のシリコン構成部品のためのテクスチャリングプロセスに基づいている。
テクスチャリングは、チャンバ100内のエッジリング109、ガス分配プレート106、および高フローライナ104などのシリコン部品を、選択的にパターニングまたは選択的にエッチングするために用いられうる。かかる選択的パターニングまたは選択的エッチングは、マスクを用いて実行されうる。例えば、異なる高さ、または異なる密度、または異なる表面粗さを有する逆ヒロックを形成するために、異なる領域がパターニングされ、マスキングされうる。いくつかの実施形態では、テクスチャ自体がマスクとして用いられて、さらなるテクスチャを形成できる。
プラズマ処理チャンバ100の1つの特定の実施形態では、上部電極(シャワーヘッド)106は単結晶シリコンで形成され、局所的に付着を制御するために、その中央部分に増加した表面粗さを有するように選択的にテクスチャリングされる。場合によってこれは、このプロセスならびにその後のポリマ堆積およびエッチングにおける不均一性により、付着の選択性を与えうる。他の実施形態では、シリコン構成部品はエッジリングまたは高フローライナであり、構成部品は選択的にテクスチャリングされてよい、またはされなくてよい。
ヒロックまたはピラミッドの形状、ヒロックまたはピラミッドの高さ(ピーク部から谷底部)、およびヒロックまたはピラミッドの反射率が、テクスチャリングに用いられる化学物質および他の処理条件を適合させることにより選択されうる点において、逆ピラミッド構造のテクスチャリングは調整可能である。逆ピラミッドのモフォロジは、エッチング時間、エッチング温度、およびCu(NO32/HF/H22/H2O混合物の濃度を調整することにより制御されうる。いくつかの実施形態により、逆ピラミッド構造を形成するためのテクスチャリングプロセスは、約40~70℃の温度範囲で実施される。
一実施形態により、Cu(NO32/HF/H22/H2O混合物を用いるテクスチャリングの前に、1-0-0結晶方位を有する結晶シリコンは、アセトンでリンスされて有機汚染物質を除去し、次に脱イオン水を用いてリンスされうる。
図5を参照すると、半導体処理チャンバのシリコン構成部品をテクスチャリングするための方法500の実施形態が説明されている。方法500は、工程510において半導体処理チャンバのシリコン構成部品を提供することで開始する。シリコン構成部品は外面を有する。いくつかの実施形態により、シリコン構成部品は、単結晶シリコンで形成される。他の実施形態では、シリコン構成部品は、ポリシリコンまたはドープシリコンである。工程520では、結晶シリコン構成部品は、アセトンでリンスされて有機汚染物質を除去し、次に工程530において脱イオン水でリンスされる。
工程540では、シリコン構成部品は、その外面上に逆ヒロック状構造を形成するように化学的にエッチングされる。一実施形態により、シリコン構成部品は、マスクレスCuナノ粒子(NP)を用いて化学的にエッチングされて、シリコン表面が異方的にエッチングされる。Cu(NO32/HF/H22/H2O混合物は、好ましくは約50℃の温度で約15分間、シリコン表面をテクスチャリングするのに用いられうる。
工程550では、必要に応じて、さらに向上したポリマ付着を可能にするために、シリコン構成部品の外面上に酸化物層が形成されうる。酸化物層の厚さは、約10nm~100ミクロンの範囲であることが好ましい。一実施形態により、外層は、酸化物層を形成するためにin-situで熱酸化されうる。別の実施形態により、付着を向上させるために表面上に酸化シリコン(SiO2)層が形成される。SiO2は、同じくin-situで、化学蒸着(CVD)により堆積されうる。別の実施形態では、酸化物層を形成するために、CVDまたはプラズマ強化CVD(PECVD)によってSiCl4+O2プラズマまたはO2プラズマが堆積されうる。さらに他の実施形態では、さらなるポリマ付着を促すために、他のポリマが堆積されて外面上に層が形成されうる。
工程560では、半導体ウエハを処理するために半導体処理チャンバを用いた結果として逆ヒロック状構造が浸食した後に、シリコン構成部品の外面が改修されうる。例えば、逆ピラミッドまたは逆ヒロックの高さが500ナノメータ未満になった場合は、表面積を増加させて構成部品の寿命を延ばすために改修プロセスが実施されてよい。いくつかの実施形態では、シリコン構成部品の外面は、外面を化学的に再エッチングすることにより改修される。他の実施形態では、シリコン構成部品の外面は、テンプレートアシスト法により改修される、または、既存の腐食した逆ヒロック状テクスチャシリコン表面をエッチングマスクテンプレートとして用いて、シリコン構成部品の表面モフォロジを調整または再生することにより改修される。
工程570では、工程550と同様に、必要に応じてさらに向上したポリマ付着を可能にするために、改修されたシリコン構成部品の外面上に酸化物層が形成されうる。いくつかの実施形態では、570の酸化物層形成工程は省かれうる。
図6は、半導体処理チャンバのシリコン構成部品を選択的にテクスチャリングするための方法600の別の実施形態のフローチャートである。工程610では、半導体チャンバのシリコン含有構成部品が提供される。次にシリコン含有構成部品の外面は、表面積を増加させるために構成部品の少なくとも一部において選択的にテクスチャリングされる。シリコン構成部品の外面は、工程620において外面をまずパターニングしてからマスキングすることにより選択的にテクスチャリングされ、続いて工程630において化学的または機械的にエッチングされて、シリコン構成部品の外面上に逆ヒロック状構造が選択的に形成されうる。
別の実施形態により、半導体チャンバ100の上部外部電極116および高フローライナ104は、多結晶シリコンから形成される。多結晶シリコン体は鋳造されている。鋳造多結晶シリコン体は、隆起部を含むヒロック状構造を形成するようにテクスチャリングされた外面を有する。本実施形態では、隆起部は少なくとも500nmの高さを有し、隆起領域は、多結晶シリコン体の全テクスチャ表面積の少なくとも90%に形成される。様々な実施形態では、多結晶シリコン体のテクスチャ表面は、多結晶シリコン体の全表面である。
一実施形態では、MAEプロセスは、硝酸、フッ化水素酸、および酢酸の混合物をそれぞれ4:1:6のモル比で用いる。シリコン体の表面はエッチングのために混酸に曝され、テクスチャ表面が形成される。
図7は、シリコン体のテクスチャ表面704の拡大図である。シリコン体のテクスチャ表面704は、第1の結晶粒708および第2の結晶粒712を有する。破線716で示された粒界は、第1の結晶粒708と第2の結晶粒712との間にある。テクスチャリングは、図7に示されるように、第1の結晶粒708の粒表面のテクスチャを第2の結晶粒712の粒表面のテクスチャと異なるようにする。理論に束縛されるものではないが、異なる結晶粒708および712は、異なる方位を有する。エッチングは、結晶方位に応じて異方的である。そのため、異なる結晶粒708および712は、異なるテクスチャを有する。しかし、本実施形態におけるテクスチャリングは、隆起部を含むヒロック状構造のテクスチャ表面を有する異なる粒表面をもたらす。本実施形態では、隆起部は少なくとも500nmの高さを有し、隆起領域は、多結晶シリコン体のテクスチャ表面の少なくとも90%の領域に形成される。そのため、異なる粒表面のテクスチャは異なっても、異なる粒構造の特定の特性は、例えば閾値内の隆起高さおよび面積率を有することにより均一である。
いくつかの実施形態により、本明細書に記載のテクスチャリングプロセスは、約5~80℃の温度範囲で実施される。他の実施形態では、温度範囲は約25~100℃である。テクスチャリングは、エッジリング109、ガス分配プレート106、上部外部電極116、および高フローライナ104など、半導体処理チャンバ100内での使用に適した多結晶シリコン部品に用いられうる。いくつかの実施形態では、テクスチャリングは60~100秒間実施されてよい。
ヒロックのピーク部から谷底部までの平均高さは、約500ナノメータから20ミクロンの範囲でありうる。いくつかの実施形態では、ヒロックの高さは、ヒロックの平均高さよりも最大で20%低くてよい、または高くてよい。いくつかの実施形態により、ヒロック状構造の高さは、堆積ポリマの付着の向上を助けるために、ポリマ厚さと実質的に同じである。
いくつかの実施形態により、チャンバ部品の表面積は、本明細書に記載の実施形態によるテクスチャリング後は、最大で1000%増加する。
図8を参照すると、半導体処理チャンバ100内での使用に適した多結晶シリコン構成部品体をテクスチャリングするための方法の実施形態が説明されている。この方法は、半導体処理チャンバの多結晶シリコン構成部品体を提供すること(工程804)で開始する。本実施形態では、多結晶シリコン構成部品体は、鋳造により形成された上部外部電極116である。多結晶シリコン構成部品体は外面を有する。多結晶シリコン構成部品体は、その外面上に隆起部またはくぼみ部を形成するように化学的にエッチングされる(工程808)。これらの隆起部またはくぼみ部はヒロック状構造であり、くぼみ部は逆ヒロック状構造である。一実施形態により、多結晶シリコン構成部品体は、硝酸、フッ化水素酸、および酢酸がそれぞれ4:1:6のモル比の混酸を用いて化学的にエッチングされる。多結晶シリコン構成部品は、半導体処理チャンバ100内で用いられる(工程812)。半導体処理チャンバ100での使用は、ヒロック状構造を侵食させる。例えば、ヒロックの高さは、500ナノメータよりも低くなる可能性がある。また、多結晶シリコン構成部品体の外面の一部に、堆積物が堆積する可能性がある。使用された多結晶シリコン構成部品体の外面は、表面積を増加させて構成部品の寿命を延ばすために改修される(工程816)。本実施形態では、シリコン構成部品の外面は、多結晶シリコン構成部品体の表面を研磨することにより改修される。研磨は、使用中に表面上に堆積した汚染物質を除去し、多結晶シリコン構成部品体の表面を滑らかにする。研磨は、多結晶シリコン構成部品体の0.5~2mmの表面を除去してよい。次に多結晶シリコン構成部品体は、新しい隆起部またはくぼみ部(例えば、ヒロック状構造)を形成するために、上記のエッチングレシピを用いることにより化学的に再エッチングされる(工程820)。その後、多結晶シリコン構成部品は、半導体処理チャンバ100内で再び使用されうる。
別の実施形態により、ヒロック状構造は、隆起部を形成するのではなく、くぼみ部またはディボットを形成する。様々な実施形態では、異なる比率のMAEが用いられてよい。他の実施形態は、硝酸、フッ化水素酸、および酢酸が4:1:6のモル比の混酸を用いるMAEプロセスの代わりに、他の比率の硝酸、フッ化水素酸、および酢酸の混酸を用いるMAEを有してよく、酢酸のモル濃度は、フッ化水素酸のモル濃度の少なくとも2倍であり、硝酸のモル濃度よりも大きい。隆起部またはくぼみ部が特定範囲内の高さおよび面積を有する点で、意外にも、かかるエッチングプロセスが粒界にわたって均一なテクスチャを提供することが見出された。テクスチャは異なる多結晶粒によって異なるが、閾値内で均一である。他の実施形態では、テクスチャリングによって提供された隆起部またはくぼみ部が特定範囲内になるように、粒界にわたって均一なテクスチャを提供するために他の異方性エッチングプロセスが用いられてよい。
様々な実施形態では、多結晶シリコン構成部品体は鋳造されている。かかる鋳造は、シリコンを単結晶構造に形成するのではなく、シリコンを融解させ、シリコンを型に注入し、シリコンを冷却してバルク多結晶シリコン体を形成することにより実施されてよい。
本発明のいくつかの実施形態のみが詳細に説明されたが、本発明はその精神または範囲を逸脱することなく多くの他の形態で実施されてよいことを認識されたい。前記の全てを考慮すると、本実施形態は制限的でなく例示的であり、本発明は本明細書に記載の詳細に限定されないが、添付の特許請求の範囲およびその同等物の範囲内で変更されてよいことが明らかだろう。

Claims (37)

  1. 半導体処理チャンバの構成部品であって、
    前記構成部品は、シリコンを含む材料で形成され、複数のヒロック状構造を含むテクスチャ外面を備える、構成部品。
  2. 請求項1に記載の構成部品であって、
    前記構成部品は、電極、エッジリング、およびライナの少なくとも1つである、構成部品。
  3. 請求項1に記載の構成部品であって、
    前記材料は、単結晶シリコン、ドープシリコン、ポリシリコン、および多結晶シリコンの1つである、構成部品。
  4. 請求項1に記載の構成部品であって、
    前記複数のヒロック状構造の平均高さは、約500ナノメータから20ミクロンの範囲である、構成部品。
  5. 請求項1に記載の構成部品であって、
    前記テクスチャ外面は、約0.2~2ミクロンの範囲の表面粗さを有する、構成部品。
  6. 請求項1に記載の構成部品であって、
    前記複数のヒロック状構造の平均反射率は、400~800nmの光で約5~30%の範囲である、構成部品。
  7. 請求項1に記載の構成部品であって、
    前記複数のヒロック状構造は、逆ヒロック状構造である、構成部品。
  8. 半導体処理チャンバ内での使用に適した構成部品であって、
    表面積を有するテクスチャ表面を含む多結晶シリコン体を備え、
    前記テクスチャ表面は、複数の隆起部またはへこみ部を有する領域を含む、構成部品。
  9. 請求項8に記載の構成部品であって、
    前記テクスチャ表面は、第1の粒表面および第2の粒表面を含む複数の粒表面を備え、前記第1の粒表面は、前記第2の粒表面のテクスチャとは異なるテクスチャを有する、構成部品。
  10. 請求項8に記載の構成部品であって、
    前記多結晶シリコン体は、鋳造多結晶シリコン体である、構成部品。
  11. 請求項8に記載の構成部品であって、
    前記多結晶シリコン体は、バルク多結晶シリコン体である、構成部品。
  12. 請求項8に記載の構成部品であって、
    前記構成部品は、電極、エッジリング、およびライナの少なくとも1つである、構成部品。
  13. 請求項8に記載の構成部品であって、
    前記複数の隆起部またはくぼみ部の平均高さは、約500ナノメータから20ミクロンの範囲である、構成部品。
  14. 請求項8に記載の構成部品であって、
    前記複数の隆起部またはくぼみ部を有する前記領域は、前記テクスチャ表面の全表面積の少なくとも90%に形成される、構成部品。
  15. 半導体処理チャンバのシリコン構成部品をテクスチャリングするための方法であって、
    外面を有する前記シリコン構成部品を提供する工程と、
    前記外面上に複数のヒロック状構造を形成するために、前記外面をテクスチャリングする工程と、
    を含む、方法。
  16. 請求項15に記載の方法であって、
    前記シリコン構成部品は、選択的にテクスチャリングされる、方法。
  17. 請求項15に記載の方法であって、
    テクスチャリングは、前記外面を化学的にエッチングすることにより実現される、方法。
  18. 請求項17に記載の方法であって、
    化学的エッチングは、水酸化カリウムを含む溶液を用いて実施される、方法。
  19. 請求項17に記載の方法であって、
    化学的エッチングは、水酸化ナトリウムを含む溶液を用いて実施される、方法。
  20. 請求項17に記載の方法であって、
    化学的エッチングは、硝酸、酢酸、およびフッ化水素酸を含む酸混合物を用いて実施される、方法。
  21. 請求項15に記載の方法であって、
    前記シリコン構成部品は、単結晶シリコン、ドープシリコン、ポリシリコン、および多結晶シリコンの1つを含む、方法。
  22. 請求項15に記載の方法であって、
    前記複数のヒロック状構造は、約500ナノメータから20ミクロンの範囲の第1の平均高さを有する、方法。
  23. 請求項22に記載の方法であって、さらに、
    前記複数のヒロック状構造が浸食して第2の平均高さを有した後に前記外面を改修する工程を含み、
    改修は、前記複数のヒロック状構造の1つ以上を再生して第3の平均高さを有するように前記外面を再エッチングする工程を含み、前記第2の平均高さは、前記第1の平均高さおよび前記第3の平均高さよりも低い、方法。
  24. 請求項15に記載の方法であって、さらに、
    前記外面をテクスチャリングした後に、前記外面上に酸化物層を形成する工程を含む、方法。
  25. 請求項15に記載の方法であって、
    テクスチャリングは、ソフトマスクまたはハードマスクを用いてパターニングし、次に前記外面をエッチングすることにより実現される、方法。
  26. 請求項15に記載の方法であって、
    テクスチャリングは、さらなるテクスチャを形成するためにマスクとして用いられうるテクスチャ表面を形成する、方法。
  27. 請求項15に記載の方法であって、
    前記複数のヒロック状構造は、逆ヒロック状構造である、方法。
  28. 請求項27に記載の方法であって、
    テクスチャリングは、前記外面を化学的にエッチングすることにより実現され、
    化学的エッチングは、Cu(NO32/HF/H22/H2Oを含む溶液を用いて実施される、方法。
  29. 半導体処理チャンバで用いるための多結晶シリコン構成部品を製造するための方法であって、
    表面を有する多結晶シリコン体を提供する工程と、
    表面積を有するテクスチャ表面を形成するために前記多結晶シリコン体の前記表面をテクスチャリングする工程であって、前記テクスチャ表面は、複数の隆起部またはくぼみ部を有する領域を含み、前記複数の隆起部またはくぼみ部は、少なくとも500nmの高さを有する、工程と、
    を含む、方法。
  30. 請求項29に記載の方法であって、
    テクスチャリングは、前記表面を異方的にエッチングする工程を含む、方法。
  31. 請求項29に記載の方法であって、
    前記表面の異方的エッチングは、前記表面を混酸に曝す工程を含む、方法。
  32. 請求項29に記載の方法であって、
    前記多結晶シリコン体の提供は、前記多結晶シリコン体を鋳造する工程を含む、方法。
  33. 請求項29に記載の方法であって、
    前記多結晶シリコン体の提供は、用いられた多結晶シリコン体を研磨する工程を含む、方法。
  34. 請求項29に記載の方法であって、
    テクスチャリングは、前記表面を、硝酸、フッ化水素酸、および酢酸の混合物に曝す工程を含む、方法。
  35. 請求項34に記載の方法であって、
    前記フッ化水素酸は一定のモル濃度を有し、前記酢酸は一定のモル濃度を有し、前記酢酸の前記モル濃度は、前記フッ化水素酸の前記モル濃度の少なくとも2倍である、方法。
  36. 請求項34に記載の方法であって、
    前記硝酸は一定のモル濃度を有し、前記酢酸は一定のモル濃度を有し、前記酢酸の前記モル濃度は、前記硝酸の前記モル濃度よりも大きい、方法。
  37. 請求項29に記載の方法であって、
    前記複数の隆起部またはくぼみ部を有する前記領域は、前記表面積の全域の少なくとも90%に形成される、方法。
JP2021545294A 2019-02-06 2020-02-05 テクスチャリングされたシリコン半導体処理チャンバ構成部品 Pending JP2022520744A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201962801804P 2019-02-06 2019-02-06
US62/801,804 2019-02-06
US201962835907P 2019-04-18 2019-04-18
US62/835,907 2019-04-18
US201962886100P 2019-08-13 2019-08-13
US62/886,100 2019-08-13
PCT/US2020/016710 WO2020163427A1 (en) 2019-02-06 2020-02-05 Textured silicon semiconductor processing chamber components

Publications (1)

Publication Number Publication Date
JP2022520744A true JP2022520744A (ja) 2022-04-01

Family

ID=71947163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021545294A Pending JP2022520744A (ja) 2019-02-06 2020-02-05 テクスチャリングされたシリコン半導体処理チャンバ構成部品

Country Status (7)

Country Link
US (1) US20220093370A1 (ja)
JP (1) JP2022520744A (ja)
KR (1) KR20210113692A (ja)
CN (1) CN113661559A (ja)
SG (1) SG11202108622PA (ja)
TW (1) TW202105504A (ja)
WO (1) WO2020163427A1 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5054874B2 (ja) * 1999-12-02 2012-10-24 ティーガル コーポレイション リアクタ内でプラチナエッチングを行う方法
US7618769B2 (en) * 2004-06-07 2009-11-17 Applied Materials, Inc. Textured chamber surface
FR2960562B1 (fr) * 2010-05-31 2012-05-25 Saint Gobain Cristaux Et Detecteurs Monocristal texture
US20120258280A1 (en) * 2011-04-11 2012-10-11 Applied Materials, Inc. Extended life textured chamber components and method for fabricating same
US8893702B2 (en) * 2013-02-20 2014-11-25 Lam Research Corporation Ductile mode machining methods for hard and brittle components of plasma processing apparatuses
US9437397B2 (en) * 2013-06-27 2016-09-06 Varian Semiconductor Equipment Associates, Inc. Textured silicon liners in substrate processing systems
TWI648427B (zh) * 2013-07-17 2019-01-21 應用材料股份有限公司 用於交叉流動類型的熱cvd腔室之改良的氣體活化的結構
US10544519B2 (en) * 2017-08-25 2020-01-28 Aixtron Se Method and apparatus for surface preparation prior to epitaxial deposition

Also Published As

Publication number Publication date
CN113661559A (zh) 2021-11-16
US20220093370A1 (en) 2022-03-24
SG11202108622PA (en) 2021-09-29
TW202105504A (zh) 2021-02-01
WO2020163427A1 (en) 2020-08-13
KR20210113692A (ko) 2021-09-16

Similar Documents

Publication Publication Date Title
US6391788B1 (en) Two etchant etch method
TWI386995B (zh) 自矽表面移除不可見矽及不可見碳化矽之方法及用於電漿處理裝置之碳化矽電極
US7776719B2 (en) Method for manufacturing bonded wafer
WO2006073622A2 (en) Low-pressure removal of photoresist and etch residue
JP2005531157A5 (ja)
JPH0758079A (ja) キセノンを用いたプラズマエッチング
JP2014090192A (ja) 通常の低k誘電性材料および/または多孔質の低k誘電性材料の存在下でのレジスト剥離のための方法
US9576773B2 (en) Method for etching deep, high-aspect ratio features into glass, fused silica, and quartz materials
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
JP2022520744A (ja) テクスチャリングされたシリコン半導体処理チャンバ構成部品
WO2015172505A1 (zh) 一种离子注入的方法
JPH05283374A (ja) ドライエッチング方法
US7795151B2 (en) Methods of forming a trench having side surfaces including a uniform slope
JP4475581B2 (ja) シリカガラス治具の製造方法
KR100420559B1 (ko) 파티클 발생의 억제가 가능한 반도체 장치의 제조방법
US20020192969A1 (en) Method for etching silicon trenches
JP3854017B2 (ja) プラズマ処理装置およびプラズマ処理方法
WO2017049881A1 (zh) 加工多晶硅表面的方法以及加工基板表面的方法
US20080060932A1 (en) Pumping line device of dry etching apparatus
JP2003068709A (ja) ドライエッチング方法
TWI757320B (zh) 矽構件之調節方法
KR100677039B1 (ko) 건식 식각 방법
KR20060078705A (ko) 반도체 소자의 제조 방법
KR20010015678A (ko) 집적회로 도전체를 패터닝하는 방법
KR20070006326A (ko) 반도체 디바이스 제조를 위한 건식 식각 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231114

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240604