TW202105504A - 具有紋理的矽半導體處理腔室元件 - Google Patents
具有紋理的矽半導體處理腔室元件 Download PDFInfo
- Publication number
- TW202105504A TW202105504A TW109103496A TW109103496A TW202105504A TW 202105504 A TW202105504 A TW 202105504A TW 109103496 A TW109103496 A TW 109103496A TW 109103496 A TW109103496 A TW 109103496A TW 202105504 A TW202105504 A TW 202105504A
- Authority
- TW
- Taiwan
- Prior art keywords
- processing chamber
- semiconductor processing
- silicon
- texturing
- polycrystalline silicon
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 122
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 122
- 239000010703 silicon Substances 0.000 title claims abstract description 122
- 238000012545 processing Methods 0.000 title claims abstract description 95
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 238000000034 method Methods 0.000 claims abstract description 69
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 61
- 238000005530 etching Methods 0.000 claims description 41
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 36
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 19
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 18
- 239000013078 crystal Substances 0.000 claims description 16
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 11
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 10
- 229910017604 nitric acid Inorganic materials 0.000 claims description 10
- 239000002253 acid Substances 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 7
- 230000003746 surface roughness Effects 0.000 claims description 7
- 238000003486 chemical etching Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 238000005266 casting Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 abstract description 32
- 239000000126 substance Substances 0.000 abstract description 13
- 239000007789 gas Substances 0.000 description 23
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 20
- 235000019587 texture Nutrition 0.000 description 15
- 238000009826 distribution Methods 0.000 description 12
- 235000012431 wafers Nutrition 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 239000000654 additive Substances 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 4
- 238000010297 mechanical methods and process Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 235000019592 roughness Nutrition 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000356 contaminant Substances 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 239000008367 deionised water Substances 0.000 description 3
- 229910021641 deionized water Inorganic materials 0.000 description 3
- 239000002105 nanoparticle Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000053 physical method Methods 0.000 description 2
- 238000009419 refurbishment Methods 0.000 description 2
- 239000004094 surface-active agent Substances 0.000 description 2
- 150000007513 acids Chemical class 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004901 spalling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32458—Vessel
- H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32623—Mechanical discharge control means
- H01J37/32642—Focus rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/3244—Gas supply means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32458—Vessel
- H01J37/32467—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32532—Electrodes
- H01J37/3255—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/334—Etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Plasma Technology (AREA)
Abstract
半導體處理腔室的具有紋理的矽元件在其表面上具有丘形或錐形結構,以及用於將這種矽元件進行紋理化的方法。該矽元件可使用化學方法來進行選擇性紋理化以形成丘形結構,使矽元件的表面積增加從而改善聚合物的附著性。
Description
本揭露係關於用於對半導體晶圓進行電漿處理的電漿處理腔室。更具體而言,本揭露關於使用非等向性蝕刻以將半導體處理腔室內之矽部件進行紋理化的方法。
[相關申請案的交互參照]
本申請案是主張於2019年2月6日提交之美國臨時專利申請案第62/801,804號、於2019年4月18日提交之美國臨時專利申請案第62/835,907號、以及於2019年8月13日提交之美國臨時專利申請案第62/866,100號的優先權,其所有內容皆在此以參照的方法引入。
電漿處理是被用來形成半導體裝置。在電漿處理期間,電漿處理腔室的元件可能會被電漿所腐蝕。一些電漿處理腔室具有全部矽元件。晶圓(其具有高深寬比的特徵部)的半導體處理需要沉積厚的鈍化層。這種處理因此是大量的聚合物沉積與蝕刻處理。於是,由於聚合物的附著性是隨著聚合物厚度的增加而變差,造成聚合物雖然沉積在處理腔室的元件上但聚合物無法很好地附著至腔室的元件。這種不良的附著性會導致聚合物剝落而引起電弧作用及汙染。
目前已知聚合物的附著性會依據該聚合物試圖附著的表面之粗糙度而有所改善。然而,由於矽是十分易碎的材料,因此無法使用機械方法來使矽元件粗糙化。使用機械方法來使矽粗糙化會導致矽的表面下損傷,而可能會導致處理腔室內的剝落與微粒問題。通常,會接著進行酸蝕刻以去除這種表面下損傷。然而,這種酸蝕刻實際上會洗去或移除或抹平由機械方法所產生的任何粗糙度。因此,期望能使用非機械方法來使矽的表面紋理化,以改善聚合物的附著性。
根據一實施例,提供半導體處理腔室的元件。該元件是由包含矽的材料所形成,且該元件具有包括複數丘形結構的紋理化外表面。
根據另一實施例,提供適用於半導體處理腔室內的元件。該元件包括多結晶矽(multi-crystalline silicon)本體,該多結晶矽本體包括具有表面積的紋理化表面。該紋理化表面包括具有凸部、或凹部的區域。
根據另一實施例,提供用於將半導體處理腔室的矽元件進行紋理化的方法。提供具有外表面的矽元件。將該外表面紋理化以在外表面上產生丘形結構。
根據又另一實施例,提供一種用於製造在半導體處理腔室內所使用之多結晶矽元件的方法。提供具有表面的多結晶矽本體。將該多結晶矽本體的表面紋理化以形成具有表面積的紋理化表面。該紋理化表面包括具有凸部、或凹部的區域,且該凸部、或凹部具有至少500 nm的高度。
現在將參照附圖中所繪出本揭露的一些較佳實施例來對本揭露進行更詳細的描述。在以下的敘述中,闡述許多細節以提供對本揭露的透徹理解。然而,對於本領域中具有通常知識者將顯而易見的是,本揭露可在不具一些或所有這些具體細節的情況下實施。在其他情況下,並未詳細描述已知的處理步驟和/或結構以避免不必要地模糊本揭露。
圖1是半導體處理腔室100之實施例的示意圖,該半導體處理腔室100可用於處理半導體晶圓。在一或更多實施例中,半導體處理腔室100包括位於蝕刻腔室149內且由腔室壁152所包圍的氣體分配板106 (其提供氣體入口)及靜電吸盤(electrostatic chuck, ESC)108。在蝕刻腔室149內,晶圓103是放置在作為晶圓支撐件的ESC 108上。邊緣環109環繞著ESC 108。ESC源148可將偏壓提供至ESC 108。氣體源110是透過氣體分配板106而連接至蝕刻腔室149。在本實施例中,氣體源包括含氧成分源114、含氟成分源116、以及一或更多其他氣體源118。ESC溫度控制器150連接ESC 108。
射頻(RF)源130將RF功率提供至下部電極和/或上部電極,在本實施例中,下部電極與上部電極為ESC 108與氣體分配板106。在示例性實施例中,RF源130與ESC源148是由400千赫(kHz)、60兆赫(MHz)、2 MHz、13.56 MHz、和/或27 MHz的功率源所建構。在本實施例中,上部電極是接地的。在本實施例中提供一產生器而得到每一頻率。在其他實施例中,該等產生器可為分離的RF源、或分離的RF產生器可連接至不同的電極。舉例來說,上部電極可具有連接至不同RF源的內電極與外電極。在其他實施例中可使用RF源與電極的其他配置。在其他實施例中,電極可為感應線圈。
控制器135是可控制地連接至RF源130、ESC源148、排氣幫浦120、以及氣體源110。高流量套筒104是位於蝕刻腔室149內的套筒,其對來自氣體源的氣體進行限制並且具有狹縫102,該狹縫102允許受到控制的氣流從氣體源110流至排氣幫浦120。
如上所述,高深寬比的半導體製程可能涉及大量的聚合物沉積與蝕刻處理。一些電漿處理腔室具有全部矽元件,且這種矽的腔室元件通常被製造而具有磨平的/研磨的/拋光的表面加工,伴隨著最終的混合酸蝕刻(mixed acid etching, MAE)處理以將損壞的深度去除。然而,這些使表面抹平的蝕刻實際上是適得其反的,原因在於這些表面加工不具有足夠高頻的粗糙度特性,因此在聚合物大量的沉積處理中會存在關於聚合物在腔室表面上之不良附著性的問題,從而導致聚合物剝落以及微粒的產生。如上所述,這種聚合物剝落亦導致非期望的電弧現象與污染。使用物理方法對單晶矽表面進行紋理化是具有挑戰性的,原因在於由這些物理方法所造成的損傷深度可能需要透過MAE處理來去除,而如此將會把附著性所需的紋理給清洗掉。
聚合物在矽腔室表面上的附著性隨著表面粗糙度的增加而改善,原因在於附著的表面積增加導致脫層變得更加困難。然而,如上所述,由於矽十分易碎的性質,因此不能將矽機械地粗糙化、或紋理化。因此,使矽表面紋理化的化學方法是更加實用的。
根據半導體處理腔室100的實施例,氣體分配板106(噴淋頭)是由單晶矽(1-0-0晶體定向)所形成,並可使用本文所述的方法進行紋理化以在表面上具有丘形結構200(如圖2A所顯示)。類似地,其他腔室元件(像是高流量套筒104及邊緣環109)亦由包含矽的材料所形成,且可使用本文所述的方法進行紋理化。在其他實施例中,由具有1-0-0晶體定向的矽材料所形成的腔室元件是使用本文所述的方法進行紋理化。應當理解,理論上具有其他晶體定向(除1-1-1之外)的矽可使用本文所述的方法進行紋理化。
根據一實施例,單晶矽的非等向性蝕刻可用於產生均勻的錐形、或丘形結構,使半導體處理腔室100內的元件之矽表面紋理化以增加表面積。這些結構通常是四面結構。由於透過調整紋理化所用的化學品及其他處理條件可對小丘或錐體的形狀、小丘或錐體的高度(峰部到谷部)、以及小丘或錐體的反射率進行選擇,因此該紋理化是可調整的。所得之紋理是關於且取決於化學蝕刻所使用的特定化學品及處理條件、以及暴露於該化學品的時間。
應當理解,表面的反射率是以入射光從表面反射的百分比來進行測量,且通常包括鏡面反射率及漫反射率兩者的測量。通常是使用耦接至積分球的分光光度計來進行測量。根據本文所述的實施例,對於介在400至800 nm之間的光,小丘或錐體的平均反射率通常是在約5至30%的範圍內。
根據一些實施例,本文所述的紋理化處理是在約50°C至100°C的溫度範圍內進行。在特定實施例中,矽的腔室部件是在約80°C的溫度下進行紋理化,該溫度接近IPA的沸點。應當注意,在一些實施例中,於紋理化處理期間需要補充IPA。根據基於IPA的特定化學品,紋理化處理是在約50°C至100°C的溫度範圍內,利用KOH(1至10 wt%)及IPA(1至19 wt%)進行1至60分鐘。替代性地,非基於IPA的化學品亦可用於對矽的腔室部件進行紋理化,其將於以下更詳細提及。上方所給出的參數是基於電漿半導體處理腔室之矽元件的紋理化處理,所述處理腔室例如是由Lam Research Corporation of Fremont, California所製造的Flex®系列產品。
紋理化可用於對半導體處理腔室100內的矽部件(例如,邊緣環109、氣體分配板106、與高流量套筒104)進行選擇性圖案化或優先性蝕刻。這種選擇性圖案化或優先性蝕刻可透過使用遮罩來實現。舉例來說,可對不同區域進行圖案化及遮蔽以產生具有不同高度、或不同密度、或不同表面粗糙度的小丘。在一些實施例中,紋理化的表面可作為遮罩使用以產生進一步的紋理化。
在半導體處理腔室100的一特定實施例中,氣體分配板106(噴淋頭)是由單晶矽所形成並進行選擇性紋理化,以在其中心部分具有增加的表面粗糙度進而局部地改善附著性。在一些情況下,由於該處理及後續聚合物沉積與蝕刻中的非均勻性,這可能會給予附著的選擇性。在其他實施例中,矽元件是邊緣環或高流量套筒,且所述元件可能會或可能不會進行選擇性紋理化。
從小丘峰部至谷部的平均高度可介於約500奈米至20微米的範圍內。在一些實施例中,小丘的高度可比小丘的平均高度低於或高於多達20%。根據一些實施例,丘形或錐形結構的高度實質上與聚合物的厚度類似,以改善沉積後聚合物的附著性。除了單晶矽之外,多晶矽(polysilicon)、多結晶矽(multi-crystalline silicon)、摻雜矽、及矽氧化物(SiO2
)亦可使用本文所述的方法進行紋理化。
基於氫氧化鉀(KOH)及氫氧化鈉(NaOH)的化學品可用於對矽的腔室部件進行紋理化,較佳是在高溫下進行,以形成錐形或丘形結構。錐形或丘形結構造成矽表面的高頻粗糙度增加,有助於改善聚合物的附著性從而減少或消除剝落的現象。所得到紋理化的矽元件外表面可具有介於約0.2至2微米範圍內的表面粗糙度。根據一些實施例,在按照本文所述實施例的紋理化之後,腔室部件的表面積增加多達1000%。
將注意的是, 單獨使用KOH進行矽的蝕刻會造成等向性蝕刻,並且不會形成所期望具有丘形結構的紋理。在KOH中,添加劑(例如有機醇、或表面活性劑)的存在可用於在矽表面上生成實質均勻的錐體或小丘。根據特定實施例,該添加劑為異丙醇(IPA)。因此,根據一些實施例,KOH加IPA的溶液可用於生成錐形或丘形結構。然而,IPA可為揮發性材料。因此,在其他實施例中,可替代使用其他添加劑(包括去離子水、表面活性劑、及其他不含IPA的添加劑)來生成紋理化的表面。
請參照圖3,描述用於將半導體處理腔室之矽元件進行紋理化的方法300之實施例。方法300開始於步驟310,提供半導體處理腔室的矽元件。該矽元件具有外表面。根據一些實施例,該矽元件是由單晶矽所形成。在其他實施例中,該矽元件是多晶矽或摻雜矽。在步驟320中,將矽元件進行化學蝕刻以在矽元件的外表面上生成丘形結構。根據一實施例,矽元件是使用基於KOH的化學品而進行化學蝕刻,以對矽表面進行非等向性蝕刻。在另一實施例中,矽元件是使用基於NaOH的化學品而進行化學蝕刻,以對矽表面進行非等向性蝕刻。
如果需要,在步驟330中可在矽元件的外表面上形成氧化物層,以允許更佳的聚合物附著性。氧化物層的厚度較佳是介於約10 nm至100微米的範圍內。根據一實施例,可將外層進行原位熱氧化而形成該氧化物層。根據另一實施例,是在表面上形成矽氧化物(SiO2
)層以改善附著性。亦可藉由化學氣相沉積(CVD)使SiO2
進行原位沉積。在替代性實施例中,可藉由CVD或電漿增強CVD(PECVD)使SiCl4
+O2
或者O2
電漿進行沉積以形成該氧化物層。在又一實施例中,可沉積其他聚合物以形成外表面上的一層,以進一步促進聚合物的附著性。
在步驟340中,在為了處理半導體晶圓而使用半導體處理腔室而導致丘形結構腐蝕之後,可將矽元件的外表面翻新。舉例來說,若錐體或小丘的高度變得低於500奈米,則可執行翻新處理以增加表面積並延長元件的壽命。在一些實施例中,是藉由對外表面進行化學性的再蝕刻而使矽元件的外表面翻新。在其他實施例中,矽元件的外表面是透過模板輔助的方式來進行翻新,或透過使用現有已腐蝕的丘形紋理矽表面作為蝕刻遮罩模板來進行翻新,以對矽元件的表面形態進行調整或再生。如果需要,在步驟350中可類似於步驟330在翻新後的矽元件外表面上形成氧化物層,以允許更佳的聚合物附著性。在一些實施例中,可省略步驟330與350的氧化物層形成步驟。
圖4是用於對半導體處理腔室的矽元件進行選擇性紋理化的方法400之另一實施例的流程圖。在步驟410中,提供半導體腔室的含矽元件。接著在該元件的至少一部分中對該含矽元件的外表面進行選擇性紋理化以增加表面積。首先可在步驟420中藉由對矽元件的外表面進行圖案化及遮蔽而使該外表面選擇性紋理化,隨後於步驟430中進行化學或機械蝕刻以在該矽元件的外表面上選擇性形成丘形結構。
根據另一實施例,代替錐形或丘形結構,可在半導體處理腔室100的矽表面上生成反向丘形或反向錐體結構以增加矽表面的表面積,以改善聚合物的附著性。如圖2B所顯示,這些反向錐體210是類似於錐形或丘形結構,不過他們是反向的。根據一些實施例,反向錐體210可透過使用涉及光刻雷射等等的技術來生成。
在矽表面上紋理化出這種反向錐體的較簡易方法是涉及在Cu(NO3
)2
/HF/H2
O2
/H2
O的混合物中使用結晶矽的無遮罩Cu奈米粒子(NP)輔助非等向性蝕刻,較佳是在約50°C下進行約15分鐘。根據此實施例,在紋理化之後可接著使用濃硝酸在超音波浴中將反向錐體清洗至少約20分鐘,以去除剩餘的Cu-NP。上方所給出的參數是基於電漿半導體處理腔室之矽元件的紋理化處理,所述處理腔室例如是由Lam Research Corporation of Fremont, California所製造的Flex®系列產品。
紋理化可用於對半導體處理腔室100內的矽部件(例如,邊緣環109、氣體分配板106、與高流量套筒104)進行選擇性圖案化或優先性蝕刻。這種選擇性圖案化或優先性蝕刻可透過使用遮罩來實現。舉例來說,可對不同區域進行圖案化及遮蔽以產生具有不同高度、或不同密度、或不同表面粗糙度的反向小丘。在一些實施例中,自身的紋理化可作為遮罩使用以產生進一步的紋理化。
在半導體處理腔室100的一特定實施例中,氣體分配板106(噴淋頭)是由單晶矽所形成,並進行選擇性紋理化以在其中心部分具有增加的表面粗糙度,以局部性控制附著性。在一些情況下,由於該處理及後續聚合物沉積與蝕刻中的非均勻性,這可能會給予附著的選擇性。在其他實施例中,矽元件是邊緣環或高流量套筒,且所述元件可能會或可能不會進行選擇性紋理化。
由於透過調整紋理化所用的化學品及其他處理條件可對小丘或錐體的形狀、小丘或錐體的高度(峰部到谷部)、以及小丘或錐體的反射率進行選擇,因此反向錐體結構的紋理化也是可調整的。反向錐體的表面形態可藉由調整蝕刻時間、蝕刻溫度、以及Cu(NO3
)2
/HF/H2
O2
/H2
O的混合物濃度來進行控制。根據一些實施例,用於生成反向錐體結構的紋理化處理是在約40°C至70°C的範圍內進行。
根據一實施例,在使用Cu(NO3
)2
/HF/H2
O2
/H2
O的混合物進行紋理化之前,可將具有1-0-0晶體定向的結晶矽在丙酮中進行清洗,以移除有機汙染物且隨後使用去離子水進行清洗。
請參照圖5,描述用於對半導體處理腔室的矽元件進行紋理化的方法500之一實施例。該方法500開始於步驟510,提供半導體處理腔室的矽元件。該矽元件具有外表面。根據一些實施例,該矽元件是由單晶矽所形成。在其他實施例中,該矽元件是多晶矽或摻雜矽。在步驟520中,結晶矽元件可在丙酮中進行清洗以移除有機汙染物,隨後於步驟530中再以去離子水進行清洗。
在步驟540中,對矽元件進行化學蝕刻以在該矽元件的外表面上生成反向的丘形結構。根據一實施例,該矽元件是使用無遮罩的Cu奈米粒子(NP)進行化學蝕刻,以對矽表面進行非等向性蝕刻。可使用Cu(NO3
)2
/HF/H2
O2
/H2
O的混合物將矽表面紋理化,較佳是在約50°C的溫度下進行約15分鐘。
如果需要,在步驟550中可在矽元件的外表面上形成氧化物層,以允許更佳的聚合物附著性。氧化物層的厚度較佳是介於約10 nm至100微米的範圍內。根據一實施例,可將外層進行原位熱氧化而形成該氧化物層。根據另一實施例,是在表面上形成矽氧化物(SiO2
)層以改善附著性。亦可藉由化學氣相沉積(CVD)使SiO2
進行原位沉積。在替代性實施例中,可藉由CVD或電漿增強CVD(PECVD)使SiCl4
+O2
或者O2
電漿進行沉積以形成該氧化物層。在又一實施例中,可沉積其他聚合物以形成外表面上的一層,以進一步促進聚合物的附著性。
在步驟560中,在為了處理半導體晶圓而使用半導體處理腔室而導致反向丘形結構腐蝕之後,可將矽元件的外表面翻新。舉例來說,若反向錐體或反向小丘的高度變得低於500奈米,則可執行翻新處理以增加表面積並延長元件的壽命。在一些實施例中,是藉由對外表面進行化學性的再蝕刻而使矽元件的外表面翻新。在其他實施例中,矽元件的外表面是透過模板輔助的方式來進行翻新,或透過使用現有已腐蝕的反向丘形紋理矽表面作為蝕刻遮罩模板來進行翻新,以對矽元件的表面形態進行調整或再生。
如果需要,在步驟570中可類似於步驟550在翻新後的矽元件外表面上形成氧化物層,以允許更佳的聚合物附著性。在一些實施例中,可省略步驟570的氧化物形成步驟。
圖6是用於對半導體處理腔室的矽元件進行選擇性紋理化的方法600之另一實施例的流程圖。在步驟610中,提供半導體腔室的含矽元件。接著在該元件的至少一部分中對該含矽元件的外表面進行選擇性紋理化以增加表面積。首先可在步驟620中藉由對矽元件的外表面進行圖案化及遮蔽而使該外表面選擇性紋理化,隨後於步驟630中進行化學或機械蝕刻以在該矽元件的外表面上選擇性形成反向的丘形結構。
根據另一實施例,半導體處理腔室100的氣體分配板106及高流量套筒104是由多結晶矽所形成。將多結晶矽本體進行鑄造。鑄造後的多結晶矽本體具有外表面,該外表面是被紋理化以形成包括凸部的丘形結構。在此實施例中,凸部具有至少500 nm的高度,其中凸部的面積是形成在多結晶矽本體的紋理化表面之整個面積的至少90%上。在多種實施例中,多結晶矽本體的紋理化表面是該多結晶矽本體的整個表面。
在一實施例中,MAE處理使用硝酸、氫氟酸、及醋酸的混合物,其莫耳數比分別為4:1:6。將矽本體的表面暴露於混合酸中以進行蝕刻,並生成紋理化表面。
圖7是矽本體之紋理化表面704的放大影像。該矽本體之紋理化表面704具有第一晶粒708及第二晶粒712。虛線716所指出的晶粒邊界是介於第一晶粒708與第二晶粒712之間。如圖7所顯示,紋理化使得第一晶粒708的晶粒表面之紋理不同於第二晶粒712的晶粒表面之紋理。不受到理論之束縛,不同晶粒708、712具有不同的定向(orientation)。取決於晶體的定向,蝕刻是非等向性的。因此,不同晶粒708、712具有不同紋理。然而,本實施例中的紋理化造成不同晶粒表面具有丘形結構(包括凸部)的紋理化表面。在本實施例中,凸部具有至少500 nm的高度,其中凸部的面積是形成在多結晶矽本體的紋理化表面之面積的至少90%上。因此,儘管不同晶粒表面的紋理是相異的,但該不同晶粒結構的某些特性是一致的,例如使凸部高度及面積百分比介於閾值範圍內。
根據一些實施例,本文所述的紋理化處理是在約5°C至80°C的溫度範圍內進行。在其他實施例中,該溫度範圍是約25°C至100°C。紋理化可供半導體處理腔室100內適用的多結晶矽部件(例如,邊緣環109、氣體分配板106、上外部電極、與高流量套筒104)所使用。在一些實施例中,紋理化可進行60秒至100秒。
從小丘峰部至谷部的平均高度可介於約500奈米至20微米的範圍內。在一些實施例中,小丘的高度可比小丘的平均高度低於或高於多達20%。根據一些實施例,丘形結構的高度可實質上與聚合物的厚度類似,以協助改善沉積後聚合物的附著性。
根據一些實施例,在根據本文所述實施例的紋理化之後,腔室部件的表面積增加多達1000%。
請參照圖8,描述用於對半導體處理腔室100中適用的多結晶矽元件本體進行紋理化的方法之一實施例。該方法始於提供半導體處理腔室的多結晶矽元件本體(步驟804)。在本實施例中,該多結晶矽元件本體是透過鑄造而形成的氣體分配板106。該多結晶矽元件本體具有外表面。對該多結晶矽元件本體進行化學蝕刻,以在該多結晶矽元件本體的外表面上生成凸部或凹部(步驟808)。這些凸部或凹部可為丘形結構,其中凹部為反向的丘形結構。根據一實施例,是使用硝酸、氫氟酸、及醋酸的混合酸(莫耳數比分別為4:1:6)來對該多結晶矽元件本體進行化學蝕刻。將該多結晶矽元件本體使用於半導體處理腔室100中(步驟812)。在半導體處理腔室100中的使用造成丘形結構腐蝕。舉例來說,小丘的高度可能變得少於500奈米。另外,沉積物可能會堆疊在多結晶矽元件本體的部分外表面上。將使用後多結晶矽元件本體之外表面進行翻新,以增加表面積並且延長元件的壽命(步驟816)。在本實施例中,是利用對多結晶矽元件本體之表面進行拋光來將矽元件的外表面翻新。拋光會將使用期間沉積在表面上的汙染物去除,並使多結晶矽元件本體的表面變得光滑。拋光可將介於0.5 mm至2 mm之間的多結晶矽元件本體之表面去除。接著,使用上述的蝕刻配方來對多結晶矽元件本體之表面進行化學再蝕刻以生成新的凸部或凹部(例如,丘形結構)(步驟820)。隨後,可將多結晶矽元件再次使用於半導體處理腔室100內。
根據另一實施例,代替形成凸部的丘形結構,該丘形結構形成凹部或草皮部(divots)。在多種實施例中,可使用不同比例的MAE。代替使用硝酸、氫氟酸、及醋酸的混合酸(莫耳數比為4:1:6)之MAE處理,其他實施例可使用硝酸、氫氟酸、及醋酸在其他比例下的混合酸的MAE,其中醋酸的體積莫耳濃度(molarity)至少是氫氟酸之體積莫耳濃度的兩倍,且醋酸的體積莫耳濃度大於硝酸的體積莫耳濃度。出乎意料地發現,這種蝕刻處理將會提供橫跨晶粒邊界的均勻紋理,因為凸部與凹部具有特定範圍內的高度及面積。對於不同的多結晶晶粒而言,雖紋理化是不同的,但是仍均勻在閾值內。在其他實施例中,可使用其他非等向性蝕刻處理來提供橫跨晶粒邊界的均勻紋理,使得該紋理化所提供的凸部或凹部是在指定的範圍內。
在多種實施例中,是將多結晶矽元件本體進行鑄造。這種鑄造可透過將矽熔化、將矽倒入模具中、以及將矽冷卻以形成整體的(bulk)多結晶矽本體來執行,而並非將矽形成單晶結構。
儘管僅詳細敘述本發明的幾個實施例,但應當理解在不背離本發明的精神或範圍的情況下,本發明可由許多其他形式來進行實施。基於前述所有內容,顯而易見的是所呈現的實施例是說明性而非限制性的,且本發明並不限於本文所給出的細節,而是可在隨附申請專利範圍的範圍及均等物中進行修改。
100:半導體處理腔室
102:狹縫
103:晶圓
104:高流量套筒
106:氣體分配板
108:靜電吸盤(ESC)
109:邊緣環
110:氣體源
114:含氧成分源
116:含氟成分源
118:其他氣體源
120:排氣幫浦
130:射頻(RF)源
135:控制器
148:ESC源
149:蝕刻腔室
150:ESC溫度控制器
152:腔室壁
200:丘形結構
210:反向錐體
300:方法
310, 320, 330, 340, 350:步驟
400:方法
410, 420, 430:步驟
500:方法
510, 520, 530, 540, 550, 560, 570:步驟
600:方法
610, 620, 630:步驟
704:紋理化表面
708:第一晶粒
712:第二晶粒
716:虛線
804, 808, 812, 816, 820:步驟
在附圖的圖式中,本揭露是以示例的方式而並非以限制的方式進行繪示,其中相同的元件符號指的是相似的元件,且其中:
圖1是根據一實施例中電漿處理腔室的示意圖。
圖2A顯示位於半導體處理腔室之矽元件上的丘形錐體結構。
圖2B是半導體處理腔室之矽元件上的反向丘形錐體結構之側視橫剖面圖。
圖3是用於將半導體處理腔室之含矽元件進行紋理化的方法之一實施例的高階流程圖。
圖4是根據另一實施例中用於將半導體處理腔室之含矽元件進行紋理化的方法之高階流程圖。
圖5是用於將半導體處理腔室之含矽元件進行紋理化的方法之另一實施例的高階流程圖。
圖6是根據又另一實施例中用於將半導體處理腔室之含矽元件進行紋理化的方法之高階流程圖。
圖7是根據一實施例中多結晶矽本體之紋理化表面的放大影像。
圖8是用於將多結晶矽本體的表面進行紋理化的方法之一實施例的高階流程圖。
300:方法
310,320,330,340,350:步驟
Claims (37)
- 一種半導體處理腔室的元件,該元件由包括矽的一材料所形成,且該元件包括一紋理化外表面,該紋理化外表面包括複數丘形結構。
- 如請求項1所述之半導體處理腔室的元件,其中該元件是電極、邊緣環、及套筒的至少一者。
- 如請求項1所述之半導體處理腔室的元件,其中該材料是單晶矽、摻雜矽、多晶矽(polysilicon)、及多結晶矽(multi-crystalline silicon)的一者。
- 如請求項1所述之半導體處理腔室的元件,其中該複數丘形結構的平均高度是在約500奈米至20微米的範圍內。
- 如請求項1所述之半導體處理腔室的元件,其中該紋理化外表面具有在約0.2至2微米的範圍內的表面粗糙度。
- 如請求項1所述之半導體處理腔室的元件,其中對介於400至800奈米之間的光而言,該複數丘形結構的平均反射率是在約5至30%的範圍內。
- 如請求項1所述之半導體處理腔室的元件,其中該複數丘形結構是反向的丘形結構。
- 一種適用於半導體處理腔室內的元件,包括一多結晶矽本體,該多結晶矽本體包括具有表面積的一紋理化表面,其中該紋理化表面包括具有複數凸部或凹部的區域。
- 如請求項8所述之適用於半導體處理腔室內的元件,其中該紋理化表面包括複數晶粒表面,該等晶粒表面包括一第一晶粒表面及一第二晶粒表面,其中該第一晶粒表面具有與該第二晶粒表面不同的紋理。
- 如請求項8所述之適用於半導體處理腔室內的元件,其中該多結晶矽本體是一鑄造的多結晶矽本體。
- 如請求項8所述之適用於半導體處理腔室內的元件,其中該多結晶矽本體是一整體的多結晶矽本體。
- 如請求項8所述之適用於半導體處理腔室內的元件,其中該元件是電極、邊緣環、及套筒的至少一者。
- 如請求項8所述之適用於半導體處理腔室內的元件,其中該複數凸部或凹部的平均高度是在約500奈米至20微米的範圍內。
- 如請求項8所述之適用於半導體處理腔室內的元件,其中具有該複數凸部或凹部的該區域是形成在該紋理化表面之整個表面積的至少90%上。
- 一種用於將半導體處理腔室的矽元件進行紋理化的方法,該方法包括: 提供具有一外表面的該矽元件;以及 將該外表面進行紋理化,以在該外表面上生成複數丘形結構。
- 如請求項15所述之用於將半導體處理腔室的矽元件進行紋理化的方法,其中該矽元件是被選擇性紋理化。
- 如請求項15所述之用於將半導體處理腔室的矽元件進行紋理化的方法,其中是藉由對該外表面進行化學蝕刻而實現紋理化。
- 如請求項17所述之用於將半導體處理腔室的矽元件進行紋理化的方法,其中是使用包括氫氧化鉀的溶液來執行化學蝕刻。
- 如請求項17所述之用於將半導體處理腔室的矽元件進行紋理化的方法,其中是使用包括氫氧化鈉的溶液來執行化學蝕刻。
- 如請求項17所述之用於將半導體處理腔室的矽元件進行紋理化的方法,其中是使用包括硝酸、醋酸、及氫氟酸的酸混合物來執行化學蝕刻。
- 如請求項15所述之用於將半導體處理腔室的矽元件進行紋理化的方法,其中該矽元件包括單晶矽、摻雜矽、多晶矽、及多結晶矽的其中一者。
- 如請求項15所述之用於將半導體處理腔室的矽元件進行紋理化的方法,其中該複數丘形結構具有範圍在約500奈米至20微米的範圍內的第一平均高度。
- 如請求項22所述之用於將半導體處理腔室的矽元件進行紋理化的方法,更包括在該複數丘形結構已腐蝕且具有第二平均高度之後將該外表面進行翻新,其中翻新的步驟包括對該外表面進行再蝕刻,以將該複數丘形結構的一或更多者再生而具有第三平均高度,其中該第二平均高度少於該第一平均高度及該第三平均高度。
- 如請求項15所述之用於將半導體處理腔室的矽元件進行紋理化的方法,更包括在將該外表面進行紋理化的步驟之後,於該外表面上形成氧化物層。
- 如請求項15所述之用於將半導體處理腔室的矽元件進行紋理化的方法,其中是藉由使用軟或硬遮罩來進行圖案化,隨後對該外表面進行蝕刻來實現紋理化。
- 如請求項15所述之用於將半導體處理腔室的矽元件進行紋理化的方法,其中紋理化的步驟生成一紋理化表面,該紋理化表面可作為遮罩使用以產生進一步的紋理化。
- 如請求項15所述之用於將半導體處理腔室的矽元件進行紋理化的方法,其中該複數丘形結構是反向的丘形結構。
- 如請求項27所述之用於將半導體處理腔室的矽元件進行紋理化的方法,其中是透過將該外表面進行化學蝕刻來實現紋理化,其中是使用包括Cu(NO3 )2 /HF/H2 O2 /H2 O的溶液來執行化學蝕刻。
- 一種用於製造在半導體處理腔室內使用之多結晶矽元件的方法,該方法包括: 提供具有一表面的一多結晶矽本體;以及 將該多結晶矽本體的該表面進行紋理化以形成具有一表面積的一紋理化表面,其中該紋理化表面包括具有複數凸部或凹部的區域,其中該複數凸部或凹部具有至少500 nm的高度。
- 如請求項29所述之用於製造在半導體處理腔室內使用之多結晶矽元件的方法,其中紋理化的步驟包括將該表面進行非等向性蝕刻。
- 如請求項30所述之用於製造在半導體處理腔室內使用之多結晶矽元件的方法,其中將該表面進行非等向性蝕刻的步驟包括將該表面暴露至混合酸。
- 如請求項29所述之用於製造在半導體處理腔室內使用之多結晶矽元件的方法,其中提供該多結晶矽本體的步驟包括對該多結晶矽本體進行鑄造。
- 如請求項29所述之用於製造在半導體處理腔室內使用之多結晶矽元件的方法,其中提供該多結晶矽本體的步驟包括將一使用後之多結晶矽本體進行拋光。
- 如請求項29所述之用於製造在半導體處理腔室內使用之多結晶矽元件的方法,其中紋理化的步驟包括將該表面暴露至硝酸、氫氟酸、及醋酸的混合物。
- 如請求項34所述之用於製造在半導體處理腔室內使用之多結晶矽元件的方法,其中該氫氟酸具有一體積莫耳濃度(molarity),而該醋酸具有一體積莫耳濃度,其中該醋酸之該體積莫耳濃度是該氫氟酸之該體積莫耳濃度的至少兩倍。
- 如請求項34所述之用於製造在半導體處理腔室內使用之多結晶矽元件的方法,其中該硝酸具有一體積莫耳濃度,而該醋酸具有一體積莫耳濃度,其中該醋酸之該體積莫耳濃度大於該硝酸之該體積莫耳濃度。
- 如請求項29所述之用於製造在半導體處理腔室內使用之多結晶矽元件的方法,其中具有該複數凸部或凹部的該區域是形成在該表面積之整個面積的至少90%上。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962801804P | 2019-02-06 | 2019-02-06 | |
US62/801,804 | 2019-02-06 | ||
US201962835907P | 2019-04-18 | 2019-04-18 | |
US62/835,907 | 2019-04-18 | ||
US201962886100P | 2019-08-13 | 2019-08-13 | |
US62/886,100 | 2019-08-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202105504A true TW202105504A (zh) | 2021-02-01 |
Family
ID=71947163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109103496A TW202105504A (zh) | 2019-02-06 | 2020-02-05 | 具有紋理的矽半導體處理腔室元件 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20220093370A1 (zh) |
JP (1) | JP2022520744A (zh) |
KR (1) | KR20210113692A (zh) |
CN (1) | CN113661559A (zh) |
SG (1) | SG11202108622PA (zh) |
TW (1) | TW202105504A (zh) |
WO (1) | WO2020163427A1 (zh) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001040540A1 (en) * | 1999-12-02 | 2001-06-07 | Tegal Corporation | Improved reactor with heated and textured electrodes and surfaces |
US7618769B2 (en) * | 2004-06-07 | 2009-11-17 | Applied Materials, Inc. | Textured chamber surface |
FR2960562B1 (fr) * | 2010-05-31 | 2012-05-25 | Saint Gobain Cristaux Et Detecteurs | Monocristal texture |
US20120258280A1 (en) * | 2011-04-11 | 2012-10-11 | Applied Materials, Inc. | Extended life textured chamber components and method for fabricating same |
US8893702B2 (en) * | 2013-02-20 | 2014-11-25 | Lam Research Corporation | Ductile mode machining methods for hard and brittle components of plasma processing apparatuses |
US9437397B2 (en) * | 2013-06-27 | 2016-09-06 | Varian Semiconductor Equipment Associates, Inc. | Textured silicon liners in substrate processing systems |
TWI648427B (zh) * | 2013-07-17 | 2019-01-21 | 應用材料股份有限公司 | 用於交叉流動類型的熱cvd腔室之改良的氣體活化的結構 |
US10544519B2 (en) * | 2017-08-25 | 2020-01-28 | Aixtron Se | Method and apparatus for surface preparation prior to epitaxial deposition |
-
2020
- 2020-02-05 US US17/426,965 patent/US20220093370A1/en active Pending
- 2020-02-05 CN CN202080013217.XA patent/CN113661559A/zh active Pending
- 2020-02-05 TW TW109103496A patent/TW202105504A/zh unknown
- 2020-02-05 WO PCT/US2020/016710 patent/WO2020163427A1/en active Application Filing
- 2020-02-05 JP JP2021545294A patent/JP2022520744A/ja active Pending
- 2020-02-05 SG SG11202108622PA patent/SG11202108622PA/en unknown
- 2020-02-05 KR KR1020217028256A patent/KR20210113692A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
US20220093370A1 (en) | 2022-03-24 |
JP2022520744A (ja) | 2022-04-01 |
SG11202108622PA (en) | 2021-09-29 |
CN113661559A (zh) | 2021-11-16 |
KR20210113692A (ko) | 2021-09-16 |
WO2020163427A1 (en) | 2020-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7343543B2 (ja) | 高アスペクト比の構造体のための除去方法 | |
JP4638499B2 (ja) | インクジェットプリンタヘッド集積回路を製造する方法 | |
JP5642001B2 (ja) | プラズマエッチング方法 | |
US10020208B2 (en) | Methods and apparatus for cleaning semiconductor wafers | |
JP2001526462A (ja) | シリコンに高アスペクト比のトレンチを形成するための新規なエッチング方法 | |
JP2014090192A (ja) | 通常の低k誘電性材料および/または多孔質の低k誘電性材料の存在下でのレジスト剥離のための方法 | |
WO2010111826A1 (en) | Methods and apparatus for cleaning semiconductor wafers | |
US20040025911A1 (en) | Apparatus for cleaning a semiconductor substrate by vibrating cleaning solution supplied onto the substrate | |
KR100265289B1 (ko) | 플라즈마식각장치의 캐소우드 제조방법 및 이에 따라 제조되는 캐소우드 | |
US20150034592A1 (en) | Method for etching deep, high-aspect ratio features into glass, fused silica, and quartz materials | |
JPH11204494A (ja) | 多孔質領域の除去方法及び半導体基体の製造方法 | |
JP2004304029A (ja) | プラズマ処理方法 | |
TW202105504A (zh) | 具有紋理的矽半導體處理腔室元件 | |
CN108682626A (zh) | 一种含铝材料的icp刻蚀方法 | |
CN108063087B (zh) | 一种角度可控的SiC衬底缓坡刻蚀方法 | |
JPH05283374A (ja) | ドライエッチング方法 | |
JP4150266B2 (ja) | プラズマ処理用シャワープレート及びその製造方法 | |
TW201729286A (zh) | 蝕刻方法 | |
JP4399310B2 (ja) | ドライエッチング方法並びにマイクロレンズアレイ及びその作製方法 | |
JP7258915B2 (ja) | 半導体ウエハの洗浄に用いられる方法及び装置 | |
JP3854017B2 (ja) | プラズマ処理装置およびプラズマ処理方法 | |
TWI757320B (zh) | 矽構件之調節方法 | |
WO2004051724A1 (ja) | 半導体を製造する工程で使用するシリカガラス治具およびその製造方法 | |
WO2017049881A1 (zh) | 加工多晶硅表面的方法以及加工基板表面的方法 | |
JP2004006581A (ja) | プラズマ処理用シャワープレート及びその製造方法 |