JP2022171419A - 半導体スイッチング素子の駆動装置およびその駆動方法、電力変換装置 - Google Patents

半導体スイッチング素子の駆動装置およびその駆動方法、電力変換装置 Download PDF

Info

Publication number
JP2022171419A
JP2022171419A JP2021078041A JP2021078041A JP2022171419A JP 2022171419 A JP2022171419 A JP 2022171419A JP 2021078041 A JP2021078041 A JP 2021078041A JP 2021078041 A JP2021078041 A JP 2021078041A JP 2022171419 A JP2022171419 A JP 2022171419A
Authority
JP
Japan
Prior art keywords
switching element
semiconductor switching
voltage
gate
holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021078041A
Other languages
English (en)
Inventor
弘 鈴木
Hiroshi Suzuki
真一郎 和田
Shinichiro Wada
昌宏 土肥
Masahiro Doi
嘉章 水橋
Yoshiaki Mizuhashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Astemo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Astemo Ltd filed Critical Hitachi Astemo Ltd
Priority to JP2021078041A priority Critical patent/JP2022171419A/ja
Priority to DE112022001261.7T priority patent/DE112022001261T5/de
Priority to PCT/JP2022/007762 priority patent/WO2022230337A1/ja
Priority to CN202280030659.4A priority patent/CN117203884A/zh
Publication of JP2022171419A publication Critical patent/JP2022171419A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】スイッチング素子のターンオフ時のサージ電圧を低減することができなかった。【解決手段】電圧駆動型の半導体スイッチング素子を駆動するゲート駆動回路と、前記半導体スイッチング素子に印加されるゲート電圧を、前記半導体スイッチング素子の閾値電圧よりも大きく、前記半導体スイッチング素子のミラー電圧よりも小さい、所定の保持電圧に保持するゲート電圧保持回路とを備え、前記ゲート電圧保持回路は、前記半導体スイッチング素子のターンオフ時における前記半導体スイッチング素子の主端子間電圧の立ち上がり後、前記主端子間電圧が極大値となる前に、前記ゲート電圧を前記保持電圧に保持する動作を開始する半導体スイッチング素子の駆動装置。【選択図】図２

Description

本発明は、半導体スイッチング素子の駆動装置およびその駆動方法、電力変換装置に関する。
半導体スイッチング素子は、例えばインバータ回路を構成し、スイッチング動作を行わせることにより電力変換装置として用いられる。このような半導体スイッチング素子は、スイッチング動作のターンオン・ターンオフに伴って、スイッチング損失が発生する。半導体スイッチング素子のターンオフ時においては、ゲート駆動速度が増加するほどスイッチングに要する時間が短くなるため、スイッチング損失は減少するが、主端子間電圧のサージ電圧は増加する。また、半導体スイッチング素子がターンオフするときに、電圧または電流が激しく増減を繰り返すリンギングが生じる。リンギングが生じると電磁ノイズが増加する。このため、半導体スイッチング素子や半導体スイッチング素子に繋がる回路に対する絶縁性の確保の観点からも、半導体スイッチング素子のリンギングのみならず、サージ電圧も低減することが要求される。
特許文献１には、半導体スイッチング素子の主端子間電圧がピーク値となったタイミング以降に、ゲート電圧を閾値より大きい値に制御し、スイッチング素子のターンオフ時のリンギング振動を減衰する装置が開示されている。
特開２０１７‐７０１６４号公報
特許文献１の装置では、スイッチング素子のターンオフ時のサージ電圧を低減することができなかった。
本発明による半導体スイッチング素子の駆動装置は、電圧駆動型の半導体スイッチング素子を駆動するゲート駆動回路と、前記半導体スイッチング素子に印加されるゲート電圧を、前記半導体スイッチング素子の閾値電圧よりも大きく、前記半導体スイッチング素子のミラー電圧よりも小さい、所定の保持電圧に保持するゲート電圧保持回路とを備え、前記ゲート電圧保持回路は、前記半導体スイッチング素子のターンオフ時における前記半導体スイッチング素子の主端子間電圧の立ち上がり後、前記主端子間電圧が極大値となる前に、前記ゲート電圧を前記保持電圧に保持する動作を開始する。
本発明による半導体スイッチング素子の駆動方法は、電圧駆動型の半導体スイッチング素子の駆動方法であって、前記半導体スイッチング素子のターンオフ時における前記半導体スイッチング素子の主端子間電圧の立ち上がり後、前記主端子間電圧が極大値となる前に、前記半導体素子に印加されるゲート電圧を、前記半導体スイッチング素子の閾値電圧よりも大きく、前記半導体スイッチング素子のミラー電圧よりも小さい、所定の保持電圧に保持する動作を開始する。
本発明によれば、スイッチング素子のターンオフ時のサージ電圧を低減することができる。
電力変換装置を用いた電動機制御システムの全体構成図を示す。 第１の実施形態に係るゲート駆動装置の回路図である。 比較例に係るゲート駆動装置の回路図である。 （Ａ）（Ｂ）（Ｃ）（Ｄ）（Ｅ）（Ｆ）（Ｇ）半導体スイッチング素子のターンオフ時の波形の一例を示す図である。 （Ａ）（Ｂ）（Ｃ）（Ｄ）（Ｅ）（Ｆ）（Ｇ）半導体スイッチング素子のターンオフ時の波形の別例１を示す図である。 （Ａ）（Ｂ）（Ｃ）（Ｄ）（Ｅ）（Ｆ）（Ｇ）半導体スイッチング素子のターンオフ時の波形の別例２を示す図である。 第１の実施形態の変形例に係るゲート駆動装置の回路図である。 第２の実施形態に係るゲート駆動装置の回路図である。 半導体スイッチング素子のミラー電圧、閾値電圧の電流依存を示す図である。 半導体スイッチング素子のミラー電圧、閾値電圧の温度依存を示す図である。 第２の実施形態の変形例に係るゲート駆動装置の回路図である。
以下、本発明の実施形態として、第１の実施形態および第２の実施形態について、図面を参照して説明する。本実施形態では、半導体スイッチング素子は、例えばインバータ回路を構成し、スイッチング動作を行わせることにより電力変換装置として用いる。電力変換装置は、供給された直流電力を基に交流電流を出力して、電気自動車やハイブリッド自動車の電動機を駆動する。第１の実施形態および第２の実施形態において、参照番号が同一のものは、同一の構成あるいは類似の機能を備えた構成を示している。
［第１の実施形態］
図１は、電力変換装置１０００を用いた電動機制御システムの全体構成図を示す。
電力変換装置１０００は、バッテリ１００より供給された直流電力を基に交流電流を出力して、電動機３００を駆動する。
電力変換装置１０００は、インバータ回路２００、指令論理部４００を備えている。バッテリ１００及びインバータ回路２００の正極接続線と負極接続線の間には、平滑コンデンサ１１０が設けられている。
インバータ回路２００は、上・下アームよりなる半導体スイッチング素子１０１の直列回路をＵＶＷ相の三相分備えている。上・下アームのそれぞれの半導体スイッチング素子１０１は、例えば、ＭＯＳＦＥＴで構成されている。各相の上アームのＭＯＳＦＥＴの高電位側端子には、平滑コンデンサ１１０の第１端（正極接続線）に接続されている。各相の上アームのＭＯＳＦＥＴの低電位端子側には、各相の下アームのＭＯＳＦＥＴの高電位側端子が接続されている。各相の下アームのＭＯＳＦＥＴの低電圧端子側には、平滑コンデンサ１１０の第２端（負極接続線）に接続されている。
各相において、上アームのＭＯＳＦＥＴの低電位側端子と、下アームのＭＯＳＦＥＴの高電位側端子との接続点は、電動機３００の巻線３１０の一端に接続されている。各相の巻線３１０の他端は、中性点に接続されている。電動機３００は、例えば永久磁石界磁型の同期電動機である。
半導体スイッチング素子１０１としてはＭＯＳＦＥＴに限らず、ＩＧＢＴなどの電圧駆動型の半導体スイッチング素子１０１であればよい。また、半導体スイッチング素子１０１を構成する半導体は、シリコン（Ｓｉ）でもよいし、ワイドギャップ半導体（炭化シリコン（ＳｉＣ）や窒化ガリウム（ＧａＮ）など）でもよい。
半導体スイッチング素子１０１がＭＯＳＦＥＴである場合は、例えば、ＳｉＣ‐ＭＯＳＦＥＴである。このため、ＭＯＳＦＥＴにおいて、高電位側端子はドレインであり、低電位側端子はソースである。各ＭＯＳＦＥＴには、還流ダイオード（フリーホイールダイオード）１０２が逆並列に接続されている。還流ダイオード１０２としては、ｐｎ接合ダイオード、ショットキーバリアダイオード、ｐｎ接合とショットキー接合を併用するダイオードなど、各種のダイオードを用いることができる。なお、半導体スイッチング素子１０１がＳｉＣ‐ＭＯＳＦＥＴの場合、還流ダイオード１０２はＳｉＣ‐ＭＯＳＦＥＴのボディダイオードで代替してもよい。以下の説明では、半導体スイッチング素子１０１がＭＯＳＦＥＴである場合を例に説明する。
指令論理部４００は、半導体スイッチング素子１０１の駆動指令信号Ｐとして、オン状態を指示するオン指令、又はオフ状態を指示するオフ指令をゲート駆動装置５００へ出力する。これにより、指令論理部４００は、電動機３００の制御量をその指令値に制御すべく、各相において、上アームの半導体スイッチング素子１０１と下アームの半導体スイッチング素子１０１とを交互にオン状態にする。制御量は、例えば電動機３００のトルクである。
ゲート駆動装置５００は、各半導体スイッチング素子１０１に対応してそれぞれ設けられ、指令論理部４００からの駆動指令信号Ｐを取得し、取得した駆動指令信号Ｐに基づいて、半導体スイッチング素子１０１をオン状態又はオフ状態にする。
図２は、第１の実施形態に係るゲート駆動装置５００の回路図である。
図２においては、図１に示すインバータ回路２００におけるＵ相の下アームに係る半導体スイッチング素子１０１とそのゲート駆動装置５００を図示している。その他、Ｕ相の上アーム、Ｖ相およびＷ相の上・下アームの各半導体スイッチング素子１０１とそのゲート駆動装置５００も同様の構成である。以下においては、Ｕ相の下アームの半導体スイッチング素子１０１とそのゲート駆動装置５００の構成および動作について説明するが、他の半導体スイッチング素子１０１とそのゲート駆動装置５００の構成および動作も同様である。
ゲート駆動装置５００は、正側電源４、第１のＭＯＳＦＥＴ５、オン側ゲート抵抗６、バッファ回路７、負側電源８、ゲート電圧保持回路９より構成される。
ゲート電圧保持回路９は、オフ側ゲート抵抗１０、第２のＭＯＳＦＥＴ１１、ゲート電圧引き上げＭＯＳＦＥＴ１２、ゲート電圧引き上げ抵抗１３、ホールド回路１４より構成される。
ゲート駆動装置５００の出力部１は、半導体スイッチング素子１０１のゲート端子Ｇに接続する。ゲート駆動装置５００の基準電位２は、半導体スイッチング素子１０１のソース端子Ｓに接続する。また、ゲート駆動装置５００の入力部３には、指令論理部４００が接続する。
正側電源４には、第１のＭＯＳＦＥＴ５のソースとゲート電圧引き上げＭＯＳＦＥＴ１２のソースとが接続する。第１のＭＯＳＦＥＴ５のドレインはオン側ゲート抵抗６の一端に、第２のＭＯＳＦＥＴ１１のドレインはオフ側ゲート抵抗１０の一端にそれぞれ接続している。オン側ゲート抵抗６の他端とオフ側ゲート抵抗１０の他端は、ともにゲート駆動装置５００の出力部１に接続している。
第２のＭＯＳＦＥＴ１１のソースは、負側電源８に接続している。第１のＭＯＳＦＥＴ５のゲートと第２のＭＯＳＦＥＴ１１のゲートは、ともにバッファ回路７の出力部に接続しており、バッファ回路７の入力部には、ゲート駆動装置５００の入力部３が接続している。
ゲート電圧引き上げＭＯＳＦＥＴ１２のドレインは、ゲート電圧引き上げ抵抗１３を介してゲート駆動装置５００の出力部１に接続している。ホールド回路１４の出力部Ｒは、ゲート電圧引き上げＭＯＳＦＥＴ１２のゲートに接続しており、ホールド回路１４の入力部Ｑは、検出回路１５に接続している。
検出回路１５は、コンデンサ１６、抵抗１７、コンパレータ１８より構成される。コンデンサ１６と抵抗１７とで構成される微分回路において、コンデンサ１６の一端がＭＯＳＦＥＴのドレイン端子Ｄに、抵抗１７の一端が半導体スイッチング素子１０１のソース端子Ｓにそれぞれ接続している。コンデンサ１６の他端と抵抗１７の他端は、ともにコンパレータ１８の第１の入力端子に接続しており、コンパレータ１８の第２の入力端子は、参照電圧Ｖｒｅｆの電圧源に接続している。コンパレータ１８の出力端子は、ゲート電圧保持回路９の中のホールド回路１４の入力部Ｑに接続している。
指令論理部４００から駆動指令信号Ｐはゲート駆動装置５００に入力する。ゲート駆動装置５００は、駆動指令信号Ｐが入力している間、第１のＭＯＳＦＥＴ５をオン、第２のＭＯＳＦＥＴ１１をオフするようにバッファ回路７を動作させる。これにより、正側電源４からオン側ゲート抵抗６を介して半導体スイッチング素子１０１のゲートに向かって電流（ゲート電流）を流す。このとき、半導体スイッチング素子１０１のゲート－ソース間（Ｇ－Ｓ端子間）の容量が充電されて半導体スイッチング素子１０１の閾値電圧を超える電圧（例えば＋１８Ｖ）が印加され、半導体スイッチング素子１０１をオンさせて半導体スイッチング素子１０１に電流を流す（ターンオン）。ターンオンのスイッチング速度は、オン側ゲート抵抗６の抵抗値（Ｒｏｎ）を調整することで制御される。
また、ゲート駆動装置５００は、指令論理部４００から駆動指令信号Ｐが入力していない間は、第１のＭＯＳＦＥＴ５をオフ、第２のＭＯＳＦＥＴ１１をオンするようにバッファ回路７を動作させる。これにより、半導体スイッチング素子１０１のゲートからオフ側ゲート抵抗１０を介して負側電源８に向かってゲート電流を流す。このとき、半導体スイッチング素子１０１のＧ－Ｓ端子間の容量が放電されて半導体スイッチング素子１０１の閾値電圧を下回る電圧（例えば－５Ｖ）が印加されて、半導体スイッチング素子１０１をオフさせて半導体スイッチング素子１０１の電流を遮断する（ターンオフ）。ターンオフのスイッチング速度は、オフ側ゲート抵抗１０の抵抗値（Ｒｏｆｆ）を調整することで制御される。なお、負側電源８の電位は必ずしもマイナスでなくともよく、例えば基準電位（０Ｖ）でもよい。
このように、指令論理部４００からの駆動指令信号Ｐにより、電圧駆動型の半導体スイッチング素子１０１を駆動するためのゲート駆動回路は、第１のＭＯＳＦＥＴ５、オン側ゲート抵抗６および第２のＭＯＳＦＥＴ１１、オフ側ゲート抵抗１０によって構成される。
詳細は後述するが、検出回路１５は、半導体スイッチング素子１０１のターンオフ時において、半導体スイッチング素子１０１のドレイン－ソース間電圧（ＶＤＳ）の立ち上がりをコンパレータ１８の参照電圧Ｖｒｅｆと比較して検出する。ドレイン－ソース間電圧（ＶＤＳ）の立ち上がりを検出すると、ホールド回路１４の入力部Ｑに検出信号を出力する。ゲート電圧保持回路９は、検出回路１５から検出信号が入力された後、すなわち半導体スイッチング素子１０１のターンオフ時における半導体スイッチング素子１０１のドレイン－ソース間電圧（ＶＤＳ）である主端子間電圧の立ち上がり後、主端子間電圧が極大値となる前に所定の保持電圧に保持する動作を開始する。すなわち、ゲート電圧保持回路９が動作を開始すると、ゲート電圧引き上げＭＯＳＦＥＴ１２をオンする。これにより、半導体スイッチング素子１０１に印加されるゲート電圧を、半導体スイッチング素子１０１の閾値電圧よりも大きく、半導体スイッチング素子１０１のミラー電圧よりも小さい、所定の保持電圧Ｖｋｅｅｐに保持する。
図３は、比較例に係るゲート駆動装置５００の回路図である。
比較例に係るゲート駆動装置５００は、図２に示した本実施形態に係るゲート駆動装置５００の回路図からゲート電圧保持回路９および検出回路１５を取り除いた構成である。この比較例は、本実施形態との比較のために、本実施形態を適用しないゲート駆動装置５００を示したものである。図２に示した本実施形態と同一の構成には同一の参照番号を付してその説明を簡略にする。
指令論理部４００から駆動指令信号Ｐがゲート駆動装置５００へ入力されると、第１のＭＯＳＦＥＴ５がオン、第２のＭＯＳＦＥＴ１１がオフする。そして、半導体スイッチング素子１０１をオンさせて半導体スイッチング素子１０１に電流を流す（ターンオン）。
また、指令論理部４００から駆動指令信号Ｐが入力していない間は、第１のＭＯＳＦＥＴ５がオフ、第２のＭＯＳＦＥＴ１１がオンする。そして、半導体スイッチング素子１０１をオフさせて半導体スイッチング素子１０１の電流を遮断する（ターンオフ）。
図４（Ａ）、図４（Ｂ）、図４（Ｃ）、図４（Ｄ）、図４（Ｅ）、図４（Ｆ）、図４（Ｇ）は、半導体スイッチング素子１０１のターンオフ時の波形の一例を示す図である。図４（Ｂ）、図４（Ｃ）、図４（Ｄ）、図４（Ｅ）の各図の実線は、比較例である図３のゲート駆動装置５００における波形を示す。また、これら各図の破線は、本実施形態である図２のゲート駆動装置５００における波形であり、主に比較例との差分を示す。
図４（Ａ）は、指令論理部４００からのゲートオフ指令Ｐを、図４（Ｂ）は、半導体スイッチング素子１０１のゲート電流を、図４（Ｃ）は、半導体スイッチング素子１０１のゲートソース間電圧を、図４（Ｄ）は、半導体スイッチング素子１０１のドレイン電流を示す。図４（Ｅ）は、半導体スイッチング素子１０１のドレインソース間電圧を、図４（Ｆ）は、検出回路１５内の出力信号(VOUT)を、図４（Ｇ）は、ゲート電圧引き上げＭＯＳＦＥＴ１２へのオン指令（Ｒ）を示す。なお、図４（Ｄ）と図４（Ｅ）は途中で交差し、互いの位置が入れ替わっている。
以下に、図４（Ａ）、図４（Ｂ）、図４（Ｃ）、図４（Ｄ）、図４（Ｅ）、図４（Ｆ）、図４（Ｇ）に示す半導体スイッチング素子１０１のターンオフについて、図２等を参照して説明する。
図４（Ａ）に示すように、時刻ｔ０において、指令論理部４００から半導体スイッチング素子１０１をオフするゲートオフ指令Ｐが入力する。すると、図４（Ｃ）に示すように、半導体スイッチング素子１０１のゲート－ソース間電圧（ＶＧＳ）が減少する。時刻ｔ１から、半導体スイッチング素子１０１はＶＧＳが一定となるミラー期間に入る。これとともに、図４（Ｅ）に示すように、ドレイン－ソース間電圧（ＶＤＳ）(以下、ドレイン－ソース間電圧を主端子間電圧と称する場合がある)が上昇し始める。
ＶＤＳが上昇すると、図４（Ｆ）に示すように、検出回路１５内において、ＶＤＳの微分波形に相当する電圧（ＶＯＵＴ）が出力する。ＶＤＳの上昇に伴ってＶＯＵＴが増加し、時刻ｔ２において、コンパレータ１８において、ＶＯＵＴ＞Ｖｒｅｆとなると、検出回路１５は、半導体スイッチング素子１０１のターンオフを検出し、検出信号Ｑをホールド回路１４に出力する。
図４（Ｇ）に示すように、ホールド回路１４は、一定の回路遅延ｄの経過後の時刻ｔ３において、ゲート電圧引き上げＭＯＳＦＥＴ１２のオン指令Ｒを出力する。これにより、ゲート電圧引き上げＭＯＳＦＥＴ１２をオフからオンに切り替えるとともに、オン状態を一定時間Ｔ（ホールド時間Ｔ）だけ保持する。また、時刻ｔ３において、ゲート電圧引き上げＭＯＳＦＥＴ１２がオン状態に移行したとき、第１のＭＯＳＦＥＴ５はオフ状態、第２のＭＯＳＦＥＴ１１はオン状態になっている。
このため、ゲート駆動装置５００の出力部１の電位は、正側電源４（電圧：Ｖｐ）と負側電源８（電圧：Ｖｍ）の間の電圧を、ゲート電圧引き上げ抵抗１３（抵抗値：Ｒｌｉｆｔ）とオフ側ゲート抵抗１０（抵抗値：Ｒｏｆｆ）で分圧した値にほぼ一致する。すなわち、ゲート電圧引き上げＭＯＳＦＥＴ１２のオン指令Ｒが出力されている時刻ｔ３～ｔ５の期間は、ゲート駆動装置５００の出力電圧（出力部１と基準電位２の間の電圧）は、次式（１）で示す保持電圧Ｖｋｅｅｐに保持される。
Ｖｋｅｅｐ＝(Ｖｐ－Ｖｍ)＊Ｒｏｆｆ／(Ｒｌｉｆｔ＋Ｒｏｆｆ)＋Ｖｍ・・・(１)
すなわち、時刻ｔ３～ｔ５の期間、ゲート電圧保持回路９が動作することにより、ゲート駆動装置５００の出力電圧の絶対値は、｜Ｖｍ｜から｜Ｖｋｅｅｐ｜に減少する（｜Ｖｍ｜＞｜Ｖｋｅｅｐ｜）。
これにより、図４（Ｂ）の破線で示すように、半導体スイッチング素子１０１のＧ－Ｓ端子間の容量を放電するゲート電流（ＩＧ）の絶対値は、時刻ｔ３から減少する。したがって、半導体スイッチング素子１０１をオフさせて半導体スイッチング素子１０１の電流を遮断する速度も時刻ｔ３以降で遅くなる。そして、図４（Ｅ）の破線で示すように、半導体スイッチング素子１０１のドレイン－ソース間電圧（ＶＤＳ）の上昇速度（ｄｖ／ｄｔ）も時刻ｔ３以降に低下することで、ＶＤＳのサージ電圧（Ｖｓｕｒｇｅ）を実線で示す比較例と比較して低減することができる。
このように、サージ電圧を低減するためには、ｄｖ／ｄｔを低下させることが必要になるため、ゲート電流の絶対値を減少させるタイミング（時刻ｔ３）は、ＶＤＳが極大値に達するタイミング（時刻ｔ４）よりも早いことが必要である。すなわち、ゲート電圧引き上げＭＯＳＦＥＴ１２がオンしてゲート電圧保持回路９が動作を開始する時刻ｔ３は、ＶＤＳが極大値に達する時刻ｔ４に先行している必要がある。
本実施形態のように、検出回路１５を用いてＶＤＳの上昇（立ち上がり）を検出する場合は、半導体スイッチング素子１０１がミラー期間に入ってＶＤＳが上昇を開始する時刻ｔ１以降に、ＶＤＳの立ち上がりを検出する。また、ＶＤＳの立ち上がりの検出タイミング（時刻ｔ２）は、コンパレータ１８の参照電圧Ｖｒｅｆを調整することで、設定できる。これにより、ゲート電圧保持回路９が動作を開始する時刻ｔ３をＶＤＳが極大値に達する時刻ｔ４に先行するように設定する。
一般に、半導体スイッチング素子１０１のターンオフ時においてＶＤＳは連続的かつ滑らかに上昇するため、ＶＤＳの波形から主端子間電圧の立ち上がりを一意に検出することは困難である。本実施形態では、検出回路１５内の出力電圧ＶＯＵＴが半導体スイッチング素子１０１のＶＤＳの上昇に伴って増加する現象を利用して、コンパレータ１８においてＶＯＵＴ＞Ｖｒｅｆを検出することで主端子間電圧の立ち上がりを検出している。したがって、図４（Ｅ）に示した主端子間電圧ＶＤＳの立ち上がりの検出時刻ｔ２は、必ずしも図中の「変曲点Ａ」のタイミングに限定されるものではない。具体的には、半導体スイッチング素子１０１がミラー期間に入りＶＤＳが上昇し始める時刻ｔ１から、半導体スイッチング素子１０１の主端子間電圧の変化率ｄｖ/ｄｔが最大となって、図４（Ｆ）に示す検出回路１５の出力信号ＶＯＵＴが最大となる時刻ｔ３までの期間内の任意の時点で、主端子間電圧ＶＤＳの立ち上がりを検出すればよい。
また、ＶＤＳが極大値に達するタイミングよりも早いタイミングでゲート電圧保持回路９の動作を開始する必要があると述べたが、必ずしも時刻ｔ３でゲート電圧保持回路９を動作させることに限定されるものではない。すなわち、主端子間電圧ＶＤＳの立ち上がりの検出時刻ｔ２以降であってＶＤＳが極大値に達する時刻ｔ４までの期間内の任意の時刻において、ゲート電圧保持回路９が動作を開始する時刻を適宜設定すればよい。図４（Ｇ）はその一例で示すものである。
図４（Ｂ）の破線に示すように、時刻ｔ３にてゲート電圧保持回路９が動作を開始することにより、ゲート電流（ＩＧ）の絶対値が減少する。また、図４（Ｇ）に示すように、時刻ｔ３にてゲート電圧保持回路９が動作を開始することにより、ゲート電圧引き上げＭＯＳＦＥＴ１２のオン指令（Ｒ）がハイになる。ただし、図４（Ｃ）に示すように、時刻ｔ３においては、ゲート電圧保持回路９が動作を開始しても、半導体スイッチング素子１０１のゲート－ソース間電圧（ＶＧＳ）はミラー電圧（Ｖｍｉｌｌｅｒ）のまま一定になる。すなわち、時刻ｔ３～ｔ５までの期間、ゲート駆動装置５００の出力電圧は式（１）で示すＶｋｅｅｐに保持されるが、半導体スイッチング素子１０１のＶＧＳは、図４（Ｃ）の破線で示すように、ミラー期間が終了する時刻ＢまではＶｍｉｌｌｅｒのまま一定である。
ミラー期間が終了する時刻Ｂ以降では、時刻ｔ５まで半導体スイッチング素子１０１のＶＧＳはＶｍｉｌｌｅｒではなくＶｋｅｅｐに保持される。これは、ミラー期間中の半導体スイッチング素子１０１のＶＧＳは、外部からのゲート制御電圧（ゲート駆動装置５００の出力電圧）には依存せずに、半導体スイッチング素子１０１自身の特性で決まる次式(２)のミラー電圧に保持されるためである。
Ｖｍｉｌｌｅｒ＝Ｖｔｈ＋ＩＤ／ｇｍ・・・(２)
ここでＶｔｈはＭＯＳＦＥＴである半導体スイッチング素子１０１の閾値電圧、ＩＤは半導体スイッチング素子１０１を流れるドレイン電流、ｇｍは半導体スイッチング素子１０１の伝達コンダクタンスである。
図４（Ｃ）に示すように、ミラー期間が終了した時刻Ｂから時刻ｔ５までの間、ゲート－ソース間電圧（ＶＧＳ）はＶｋｅｅｐに保持されている。このときＶｋｅｅｐは、半導体スイッチング素子１０１のミラー電圧Ｖｍｉｌｌｅｒよりも小さく、半導体スイッチング素子１０１の閾値電圧Ｖｔｈよりも大きい値に保持されている。ＶＧＳをＶｔｈよりも大きいＶｋｅｅｐに一定時間持ち上げる（保持する）ことにより、半導体スイッチング素子１０１には次式(３)に示す電流（テール電流：Ｉｔａｉｌ）が流れる。
Ｉｔａｉｌ＝ｇｍ＊（Ｖｋｅｅｐ－Ｖｔｈ）・・・(３)
これにより、半導体スイッチング素子１０１のターンオフ時においてＶＤＳが極大値になる時刻ｔ４以降に、半導体スイッチング素子１０１の内部に、図４（Ｄ）の破線で示すようなテール電流（Ｉｔａｉｌ）が流れ、半導体スイッチング素子１０１に損失が発生する。これによりインバータ回路２００を構成する回路内の寄生インダクタンスや寄生容量に蓄積されたエネルギーが消費され、リンギング振動を効果的に減衰させることができる。式(３)から明らかなように、Ｖｋｅｅｐの値を調整することによりテール電流（Ｉｔａｉｌ）の大きさも制御でき、リンギング振動の減衰度合を制御することも可能である。
ここで、本実施形態を適用しない比較例を参照して、リンギングについて述べる。ゲート型スイッチング素子がターンオフすると、ゲート型スイッチング素子の主端子間の電圧が急激に上昇するとともに、ゲート型スイッチング素子の主端子間に流れる電流（主電流）が急激に低下する。すると、ゲート型スイッチング素子が介装されている配線に存在する寄生インダクタによって起電力が生じる。この起電力によって、主端子間電圧は、図４（Ｅ）の実線で示すように、ターンオフ直後にピーク値まで上昇し、その後、増減を繰り返す。また、主端子間電圧の増減に連動して、図４（Ｄ）の実線で示すように、主電流も増減を繰り返す。このように、ゲート型スイッチング素子がターンオフするときには、そのゲート型スイッチング素子にリンギングが生じる。
図５（Ａ）、図５（Ｂ）、図５（Ｃ）、図５（Ｄ）、図５（Ｅ）、図５（Ｆ）、図５（Ｇ）は、半導体スイッチング素子１０１のターンオフ時の波形の別例１を示す図である。図５（Ｂ）、図５（Ｃ）、図５（Ｄ）、図５（Ｅ）の各図の実線は、比較例である図３のゲート駆動装置５００における波形を示す。また、これら各図の破線は、本実施形態である図２のゲート駆動装置５００における波形であり、主に比較例との差分を示す。
図５（Ａ）は、指令論理部４００からのゲートオフ指令Ｐを、図５（Ｂ）は、半導体スイッチング素子１０１のゲート電流を、図５（Ｃ）は、半導体スイッチング素子１０１のゲートソース間電圧を、図５（Ｄ）は、半導体スイッチング素子１０１のドレイン電流を示す。図５（Ｅ）は、半導体スイッチング素子１０１のドレインソース間電圧を、図５（Ｆ）は、検出回路１５内の出力信号(VOUT)を、図５（Ｇ）は、ゲート電圧引き上げＭＯＳＦＥＴ１２へのオン指令（Ｒ）を示す。
図４（Ａ）、図４（Ｂ）、図４（Ｃ）、図４（Ｄ）、図４（Ｅ）、図４（Ｆ）、図４（Ｇ）と比較して、図５（Ｃ）、図５（Ｄ）が図４（Ｃ）、図４（Ｄ）とは異なる。
図５（Ｃ）に示すように、半導体スイッチング素子１０１のゲートソース間電圧が時刻Ｂから時刻ｔ５において緩やかに変化する場合がある。例えば、図２に示したゲート駆動装置５００の出力部１とＭＯＳＦＥＴのゲート端子Ｇとの間には、配線インダクタンスや寄生抵抗といったインピーダンス成分が存在する。このため、ゲート駆動装置５００の出力電圧を、図４（Ｃ）の破線で示すように階段状に変化させても、半導体スイッチング素子１０１のＶＧＳは図５（Ｃ）の破線で示すように緩やかに変化する場合がある。
別例１では、ＶＧＳが図５（Ｃ）の破線で示すように緩やかに変化する場合を示すもので、ゲート駆動装置５００の動作と波形との関係は、図４（Ａ）、図４（Ｂ）、図４（Ｃ）、図４（Ｄ）、図４（Ｅ）、図４（Ｆ）、図４（Ｇ）を参照して既に説明した内容と同様である。
図５（Ｃ）の破線で示すように、半導体スイッチング素子１０１のゲートソース間電圧は、図４（Ｃ）と比較して、時刻Ｂから時刻ｔ５までの間にＶｍｉｌｌｅｒからＶｋｅｅｐへと緩やかにＶＧＳが減少する。このため、図５（Ｄ）の破線に示すように、テール電流（Ｉｔａｉｌ）が相対的に大きく流れることになり、より効果的に半導体スイッチング素子１０１のリンギング振動を制御できる効果がある。
図６（Ａ）、図６（Ｂ）、図６（Ｃ）、図６（Ｄ）、図６（Ｅ）、図６（Ｆ）、図６（Ｇ）は、半導体スイッチング素子１０１のターンオフ時の波形の別例２を示す図である。図６（Ｂ）、図６（Ｃ）、図６（Ｄ）、図６（Ｅ）の各図の実線は、比較例である図３のゲート駆動装置５００における波形を示す。また、これら各図の破線は、本実施形態である図２のゲート駆動装置５００における波形であり、主に比較例との差分を示す。
図６（Ａ）は、指令論理部４００からのゲートオフ指令Ｐを、図６（Ｂ）は、半導体スイッチング素子１０１のゲート電流を、図６（Ｃ）は、半導体スイッチング素子１０１のゲートソース間電圧を、図６（Ｄ）は、半導体スイッチング素子１０１のドレイン電流を示す。図６（Ｅ）は、半導体スイッチング素子１０１のドレインソース間電圧を、図６（Ｆ）は、検出回路１５内の出力信号(VOUT)を、図６（Ｇ）は、ゲート電圧引き上げＭＯＳＦＥＴ１２へのオン指令（Ｒ）を示す。
図４（Ａ）、図４（Ｂ）、図４（Ｃ）、図４（Ｄ）、図４（Ｅ）、図４（Ｆ）、図４（Ｇ）と比較して、図６（Ｅ）が図４（Ｅ）とは異なる。
この別例２では、ゲート電圧保持回路９が動作を開始する時刻ｔ３より前のゲート駆動速度を、図４の一例や図５の別例１に比べて高速化している点が異なる。ゲート駆動速度の高速化は、例えば図２に示すゲート駆動装置５００のオフ側ゲート抵抗１０の抵抗値（Ｒｏｆｆ）を低減することによって実現する。Ｒｏｆｆを低減することにより、図６（Ｅ）の破線で示すように、時刻ｔ３より前で半導体スイッチング素子１０１のドレイン－ソース間電圧（ＶＤＳ）の上昇速度（ｄｖ／ｄｔ）が増加する。
これにより、ＶＤＳとドレイン電流（ＩＤ）の積の時間積分で決まるターンオフ損失（Ｅｏｆｆ）を図４の一例や図５の別例１の場合に比べて低減することができる。一方、時刻ｔ３以降ではゲート電圧保持回路９が動作するため、図４の一例や図５の別例１の場合と同様に、サージ電圧やリンギング振動の抑制効果が得られる。
一般に、車載向けインバータのような半導体スイッチング素子のスイッチング動作を利用した電力変換装置では、スイッチング動作の高周波化により、回路に用いるインダクタやコンデンサなどの受動素子を小さくすることができ、装置の小型化を図ることが可能となるため、高周波スイッチング化が進められてきた。また、半導体スイッチング素子として多数キャリアデバイスであるＳｉＣ‐ＭＯＳＦＥＴは、Ｓｉ-ＩＧＢＴのように少数キャリアに起因するターンオフ時のテール電流が発生しないためスイッチング損失を低減でき、高周波スイッチングに好適である。また、ワイドバンドギャップ半導体であるＳｉＣの動作限界温度はＳｉよりも高く、熱抵抗が大きい小型のヒートシンクでの冷却も可能となる。このように、ＳｉＣ‐ＭＯＳＦＥＴは、電力変換回路全体の小型化に寄与でき、Ｓｉ-ＩＧＢＴと駆動方式に互換性があるため、車載向けインバータへのＳｉＣ‐ＭＯＳＦＥＴの適用は今後ますます進むと考えられる。
しかしながら、ＳｉＣ‐ＭＯＳＦＥＴはスイッチング損失が小さいとはいえ、高周波スイッチング化が進むほど電力損失全体に占めるスイッチング損失の割合が増大するため、スイッチング損失のさらなる低減が重要である。また、高速スイッチング化によりスイッチング時のｄｖ/ｄｔが大きくなると、サージ電圧やリンギング振動により半導体スイッチング素子から発生する電磁ノイズ(ＥＭＩ)が大きくなる。さらに、車載向けインバータの小型化が進むにつれて、半導体スイッチング素子の周囲の電子機器が電磁ノイズから受ける影響もより大きくなる。このように、スイッチング損失の抑制とノイズの低減とはトレードオフの関係にあるため、車載向けインバータにとって両者を最適化できる駆動装置が望ましい。
本実施形態によれば、ゲート駆動装置５００は、半導体スイッチング素子１０１のターンオフ損失を抑制しつつ、リンギング振動とサージ電圧との両方とも低減することができる。したがって、サージ電圧、スイッチング損失（発熱）が低減され、半導体スイッチング素子１０１より発生する電磁ノイズも減少するので、半導体スイッチング素子１０１により構成されるインバータ回路２００の小型化や電動機３００等の絶縁性の確保や電磁ノイズの抑制が可能になり、電動機３００を車両に搭載した場合は、電気自動車やハイブリッド自動車の制御システムの高効率化や高信頼化に寄与することができる。
なお、図２に示す検出回路１５は、半導体スイッチング素子１０１のターンオフ時におけるＶＤＳの立ち上がり後で、ＶＤＳが極大値となる前に、半導体スイッチング素子１０１に印加されるゲート電圧を上述の保持電圧Ｖｋｅｅｐに保持することを実現するための一手段である。図２に示す検出回路１５に限定されるものではなく、例えば、以下に述べる変形例に記載の構成としてもよい。
図７は、第１の実施形態の変形例に係るゲート駆動装置５００の回路図である。
図７に示すように、検出回路１５の代わりにタイマー回路１９を用いる。タイマー回路１９には、指令論理部４００からゲートオフ指令Ｐが入力され、ゲートオフ指令Ｐが入力されてから所定時間が経過した後に検出信号Ｑをホールド回路１４へ出力する。図２に示すゲート駆動装置５００と同一の個所には同一の符号を付してその説明を簡略に行う。
図４の波形を参照して説明すると、時刻ｔ０において、図４（Ａ）に示すように、指令論理部４００から半導体スイッチング素子１０１をオフするためのゲートオフ指令Ｐが出力される。タイマー回路１９は所定時間の経過後に、例えば図４に示す時刻ｔ２で、検出信号Ｑをホールド回路１４へ出力する。図４（Ｇ）に示すように、ホールド回路１４は、一定の回路遅延ｄの経過後の時刻ｔ３において、ゲート電圧引き上げＭＯＳＦＥＴ１２のオン指令Ｒを出力する。すなわち、タイマー回路１９によって、半導体スイッチング素子１０１のターンオフ時におけるＶＤＳの立ち上がり後で、ＶＤＳが極大値となる前に、半導体スイッチング素子１０１に印加されるゲート電圧を上述のＶｋｅｅｐに保持することを実現する。
［第２の実施形態］
図８は、第２の実施形態に係るゲート駆動装置５００’の回路図である。
図８においては、図１に示すインバータ回路２００におけるＵ相の下アームに係る半導体スイッチング素子１０１とそのゲート駆動装置５００’を図示している。その他、Ｕ相の上アーム、Ｖ相およびＷ相の上・下アームの各半導体スイッチング素子１０１とそのゲート駆動装置５００’も同様の構成である。以下においては、Ｕ相の下アームの半導体スイッチング素子１０１とそのゲート駆動装置５００’の構成および動作について説明するが、他の半導体スイッチング素子１０１とそのゲート駆動装置５００’の構成および動作も同様である。
第２の実施形態のゲート駆動装置５００’は、図２に示す第１の実施形態のゲート駆動装置５００に対し、ゲート電圧保持回路９の中に第２のオフ側ゲート抵抗２０、出力段ＭＯＳＦＥＴ２１、切替スイッチ２２が追加されている。また、第２の実施形態では、保持電圧制御部６００が追加されている。それ以外の構成は、図２に示した第１の実施形態と同様である。図２と同一の個所には同一の符号を付してその説明を簡略に行う。
図８に示すように、出力段ＭＯＳＦＥＴ２１のソースは、負側電源８に接続している。出力段ＭＯＳＦＥＴ２１のドレインは、第２のオフ側ゲート抵抗２０を介してゲート駆動装置５００’の出力部１に接続している。出力段ＭＯＳＦＥＴ２１のゲートは、切替スイッチ２２を介して第２のＭＯＳＦＥＴ１１のゲートに接続している。保持電圧制御部６００には、半導体スイッチング素子１０１の温度（Ｔｊ）ならびに半導体スイッチング素子１０１を流れる電流（ＩＤ）またはインバータ回路２００の出力電流（ＩＤ）のセンシング値が入力され、保持電圧制御部６００の出力部は、切替スイッチ２２に接続している。半導体スイッチング素子１０１の温度（Ｔｊ）は、半導体スイッチング素子１０１の近傍に設置された図示省略したサーミスタなどの温度センサより取得する。半導体スイッチング素子１０１を流れる電流（ＩＤ）またはインバータ回路２００の出力電流（ＩＤ）は、図示省略した電流センサより取得する。
保持電圧制御部６００は、入力されるＴｊまたはＩＤの値に基づいて、制御信号Ｓを切替スイッチ２２に送信する。切替スイッチ２２は、制御信号Ｓを受信した場合は、切替スイッチ２２を短絡し、第２のＭＯＳＦＥＴ１１のゲートと出力段ＭＯＳＦＥＴ２１のゲートが両方ともバッファ回路７の出力部に接続した状態になる。また、切替スイッチ２２は、制御信号Ｓを受信しない場合は、切替スイッチ２２を開放し、第２のＭＯＳＦＥＴ１１のゲートのみがバッファ回路７の出力部に接続した状態になる。
保持電圧制御部６００が制御信号Ｓを送信して切替スイッチ２２が短絡した場合、半導体スイッチング素子１０１のターンオフ時において、第２のＭＯＳＦＥＴ１１と出力段ＭＯＳＦＥＴ２１とが両方ともオン状態になる。したがって、ゲート電圧保持回路９が動作を開始したとき、ゲート駆動装置５００’の出力電圧（図８の出力部１と基準電位２の間の電圧）は、次式(４)で示す保持電圧Ｖｋｅｅｐ１に保持される。
Ｖｋｅｅｐ１＝(Ｖｐ－Ｖｍ)＊Ｒｏｆｆｓ／(Ｒｌｉｆｔ＋Ｒｏｆｆｓ)＋Ｖｍ・・(４)
ここで、Ｒｏｆｆｓはオフ側ゲート抵抗１０（Ｒｏｆｆ）と第２のオフ側ゲート抵抗２０（Ｒｏｆｆ１）とを並列にした合成抵抗であり、Ｒｏｆｆｓ＜Ｒｏｆｆである。
保持電圧制御部６００が制御信号Ｓを送信ぜず切替スイッチ２２が開放された場合、ＭＯＳＦＥＴのターンオフ時において、第２のＭＯＳＦＥＴ１１のみがオン状態になる。したがって、ゲート電圧保持回路９が動作を開始したとき、ゲート駆動装置５００’の出力電圧は、第１の実施形態で説明した式（１）で示す保持電圧Ｖｋｅｅｐに保持される。
半導体スイッチング素子１０１のゲート抵抗による分圧比の違いにより、切替スイッチ２２が短絡した場合のＶｋｅｅｐ１は切替スイッチ２２が開放された場合のＶｋｅｅｐよりも小さくなる（Ｖｋｅｅｐ１＜Ｖｋｅｅｐ）。すなわち、保持電圧制御部６００に入力されるＴｊまたはＩＤのセンシング値に応じて切替スイッチ２２を開閉することによって、ゲート電圧保持回路９の動作時の保持電圧Ｖｋｅｅｐを半導体スイッチング素子１０１の動作条件（温度、電流）に応じて変更することができる。
図９は、半導体スイッチング素子１０１のミラー電圧（Ｖｍｉｌｌｅｒ）、閾値電圧（Ｖｔｈ）の電流に対する依存性を示す図である。横軸は半導体スイッチング素子１０１に流れる電流ＩＤであり、縦軸はミラー電圧（Ｖｍｉｌｌｅｒ）、閾値電圧（Ｖｔｈ）などの電圧である。
第１の実施形態において説明した式(２)に示すように、Ｖｍｉｌｌｅｒは半導体スイッチング素子１０１を流れる電流ＩＤが大きいほど大きくなる。一方で、一般にＶｔｈの電流依存性は小さい。第１の実施形態では、ゲート電圧保持回路９の動作時の保持電圧Ｖｋｅｅｐは電流ＩＤが変化しても変わらないため、図９の破線ａに示すようになる。このとき、図９から明らかなように、ＶｋｅｅｐとＶｔｈの差である差電圧（Ｖｋｅｅｐ－Ｖｔｈ）も略一定になる。したがって、第１の実施形態において説明した式(３)より、ターンオフ時においてＶＤＳが極大値になる時刻ｔ４以降（図４（Ｄ）参照）の時刻Ｂで半導体スイッチング素子１０１内部に流れるテール電流（Ｉｔａｉｌ）も、略一定になる。一般に、半導体スイッチング素子１０１のターンオフ時のリンギング振動の振幅は、半導体スイッチング素子１０１を流れる電流ＩＤが大きいほど大きくなるため、半導体スイッチング素子１０１を流れる電流ＩＤが大きい時は、Ｉｔａｉｌも増大させた方がリンギング振動の抑制効果が大きくなる。
そこで、第２の実施形態では、図９の実線ｂで示すように、ＩＤがある電流Ｉｃを超える場合は、切替スイッチ２２を開放してＶｋｅｅｐを増加、すなわち差電圧（Ｖｋｅｅｐ－Ｖｔｈ）を上昇させることによってＩｔａｉｌを増大させる。ＩＤがＩｃ以下の場合は、切替スイッチ２２を短絡してＶｋｅｅｐを減少、すなわち差電圧（Ｖｋｅｅｐ－Ｖｔｈ）を低減させることによってＩｔａｉｌも減少させる。
これにより、リンギング振動が激しくなる大電流時にＩｔａｉｌを増大させてリンギング振動の抑制効果を大きくし、それ以外の動作領域ではＩｔａｉｌを必要以上に増大させないことにより、スイッチング損失の過剰な増加を招かないようにすることができる。
図１０は、半導体スイッチング素子１０１のミラー電圧（Ｖｍｉｌｌｅｒ）、閾値電圧（Ｖｔｈ）の温度に対する依存性を示す図である。横軸は半導体スイッチング素子１０１の温度Ｔｊであり、縦軸はミラー電圧（Ｖｍｉｌｌｅｒ）、閾値電圧（Ｖｔｈ）などの電圧である。
一般に、Ｖｔｈは温度Ｔｊが高いほど小さくなる。また、第１の実施形態において説明した式(２)に示すように、Ｖｔｈの低下にともなってＶｍｉｌｌｅｒも低減する。したがって、半導体スイッチング素子１０１の温度Ｔｊの上昇にともなって、ＶｍｉｌｌｅｒもＶｔｈも減少する。第１の実施形態では、ゲート電圧保持回路９の動作時の保持電圧Ｖｋｅｅｐは温度Ｔｊが変化しても変わらないため、図１０の破線ｃに示すようになる。このとき、ＶｋｅｅｐとＶｔｈの差電圧（Ｖｋｅｅｐ－Ｖｔｈ）は、図１０から明らかなように温度が高くなるほど増加する。したがって、第１の実施形態において説明した式(３)より、ターンオフ時においてＶＤＳが極大値になる時刻ｔ４（図４（Ｄ）参照）以降に、半導体スイッチング素子１０１内部に流れるテール電流（Ｉｔａｉｌ）は温度が高くなるほど増加する。半導体スイッチング素子１０１の高温時にテール電流（Ｉｔａｉｌ）が増大すると、スイッチング損失の過剰な増加を招き、半導体スイッチング素子１０１の発熱量や内部温度が増大する可能性が考えられる。
そこで、第２の実施形態では、図１０の実線ｄに示すように、半導体スイッチング素子１０１の温度Ｔｊがある温度Ｔｃを超える場合は、切替スイッチ２２を短絡してＶｋｅｅｐを減少、すなわち差電圧（Ｖｋｅｅｐ－Ｖｔｈ）を低減させることによってＩｔａｉｌも減少させる。ＴｊがＴｃ以下の場合は、切替スイッチ２２を開放してＶｋｅｅｐを増加、すなわち差電圧（Ｖｋｅｅｐ－Ｖｔｈ）を上昇させることによってＩｔａｉｌも増大させる。
これにより、半導体スイッチング素子１０１のスイッチング損失の増大や内部温度の上昇を招きやすい高温動作時では、Ｉｔａｉｌを減少させてスイッチング損失の過剰な増加を招かないようにし、それ以外の動作領域ではＩｔａｉｌを適切な範囲内で増大させることにより、十分なリンギング抑制効果を得ることができる。
本実施形態によれば、第１の実施形態で述べた効果に加えて、半導体スイッチング素子１０１の動作環境（温度や電流）が変動した場合でも、サージ電圧、スイッチング損失（発熱）が低減され、半導体スイッチング素子１０１より発生する電磁ノイズも減少するので、動作環境の変動に対する制御の堅牢性を増すことができる。
なお、図８に示したゲート駆動装置５００’では、第２のオフ側ゲート抵抗２０、出力段ＭＯＳＦＥＴ２１、切替スイッチ２２からなる部品群を、ゲート電圧保持回路９に１組だけ追加した例を示したが、本実施形態はこれに限るものではなく、この部品群を複数組並列に追加してもよい。部品群の並列数を増やして、各部品群の切替スイッチの開閉の組み合わせを、半導体スイッチング素子１０１の動作環境（温度や電流）に応じて、保持電圧制御部６００から制御する。これにより、保持電圧Ｖｋｅｅｐの値を動作環境（温度や電流）に応じてより細かく変更することができる。具体的には、図９や図１０に示したような電流や温度に応じたＶｋｅｅｐの切替制御を、１段階ではなく、複数の制御値[Ｉｃ、Ｔｃ]を設定することにより多段階で制御することができる。また、電流と温度など複数の動作環境を組み合わせて、Ｖｋｅｅｐの切替制御を行うこともできる。
また、図８に示したゲート駆動装置５００’では、ゲート電圧保持回路９にオフ側ゲート抵抗２０、出力段ＭＯＳＦＥＴ２１、切替スイッチ２２からなる部品群を第２のＭＯＳＦＥＴ１１側と並列に設けたが、以下に説明する変形例のように構成してもよい。
図１１は、第２の実施形態の変形例に係るゲート駆動装置５００”の回路図である。
図１１に示す変形例に係るゲート駆動装置５００”は、図８に示すゲート駆動装置５００’と比較して、ゲート電圧保持回路９の中に第２のオン側ゲート抵抗２３、出力段ＭＯＳＦＥＴ２４、切替スイッチ２５が追加されている。さらに、図８に示した第２のオフ側ゲート抵抗２０、出力段ＭＯＳＦＥＴ２１、切替スイッチ２２が削除されている。それ以外の構成は、図８に示した第２の実施形態と同様である。図８、図２と同一の個所には同一の符号を付してその説明を簡略に行う。
図１１に示すように、出力段ＭＯＳＦＥＴ２４のソースは、正側電源４に接続している。出力段ＭＯＳＦＥＴ２４のドレインは、第２のオン側ゲート抵抗２３と切替スイッチ２５を介してゲート駆動装置５００”の出力部１に接続している。出力段ＭＯＳＦＥＴ２４のゲートは、ゲート電圧引き上げＭＯＳＦＥＴ１２のゲートとともにホールド回路１４の出力部Ｒに接続している。保持電圧制御部６００には、半導体スイッチング素子１０１の温度（Ｔｊ）ならびに半導体スイッチング素子１０１を流れる電流（ＩＤ）またはインバータ回路２００の出力電流（ＩＤ）のセンシング値が入力され、保持電圧制御部６００の出力部は、切替スイッチ２５に接続している。
保持電圧制御部６００は、入力されるＴｊまたはＩＤの値に基づいて、制御信号Ｓを切替スイッチ２５に送信する。切替スイッチ２５は、制御信号Ｓを受信した場合は、切替スイッチ２５を短絡し、ゲート電圧引き上げＭＯＳＦＥＴ１２と出力段ＭＯＳＦＥＴ２４とが両方ともゲート駆動装置５００”の出力部１に接続した状態になる。したがって、ゲート電圧保持回路９が動作したとき、ゲート駆動装置５００”の出力電圧（出力部１と基準電位２の間の電圧）は、次式(５)に示す保持電圧Ｖｋｅｅｐ２に保持される。
Ｖｋｅｅｐ２＝(Ｖｐ－Ｖｍ)＊Ｒｏｆｆ／(Ｒｏｎｓ＋Ｒｏｆｆ)＋Ｖｍ・・(５)
ここで、Ｒｏｎｓはゲート電圧引き上げ抵抗１３（Ｒｌｉｆｔ）と第２のオン側ゲート抵抗２３（Ｒｏｎ１）とを並列化した合成抵抗であり、Ｒｏｎｓ＜Ｒｌｉｆｔである。
また、切替スイッチ２５は、制御信号Ｓを受信しない場合は、切替スイッチ２５を開放し、ゲート電圧引き上げＭＯＳＦＥＴ１２のみがゲート駆動装置５００”の出力部１に接続した状態になる。したがって、ゲート電圧保持回路９が動作したとき、ゲート駆動装置５００”の出力電圧は、第１の実施形態で説明した式（１）で示す保持電圧Ｖｋｅｅｐに保持される。
式（１）と式(５)より、ゲート抵抗による分圧比の違いにより、切替スイッチ２５が短絡した場合のＶｋｅｅｐ２は切替スイッチ２５が解放した場合のＶｋｅｅｐよりも大きくなる（Ｖｋｅｅｐ２＞Ｖｋｅｅｐ）。すなわち、保持電圧制御部６００に入力されるＴｊまたはＩＤのセンシング値に応じて切替スイッチ２５を開閉することによって、ゲート電圧保持回路９の動作時の保持電圧Ｖｋｅｅｐを半導体スイッチング素子１０１の動作環境（温度、電流）に応じて変更することができる。半導体スイッチング素子１０１の動作環境の変化に対する切替スイッチ２５の制御は、図９や図１０等を参照して説明した内容と同様である。
以上説明した実施形態によれば、次の作用効果が得られる。
（１）半導体スイッチング素子１０１の駆動装置は、電圧駆動型の半導体スイッチング素子１０１を駆動するゲート駆動回路と、半導体スイッチング素子１０１に印加されるゲート電圧を、半導体スイッチング素子１０１の閾値電圧Ｖｔｈよりも大きく、半導体スイッチング素子１０１のミラー電圧Ｖｍｉｌｌｅｒよりも小さい、所定の保持電圧Ｖｋｅｅｐに保持するゲート電圧保持回路９とを備え、ゲート電圧保持回路９は、半導体スイッチング素子１０１のターンオフ時における半導体スイッチング素子１０１の主端子間電圧の立ち上がり後、主端子間電圧が極大値となる前に、ゲート電圧を保持電圧Ｖｋｅｅｐに保持する動作を開始する。これにより、スイッチング素子のターンオフ時のサージ電圧を低減することができる。
（２）半導体スイッチング素子１０１の駆動方法は、電圧駆動型の半導体スイッチング素子１０１の駆動方法であって、半導体スイッチング素子１０１のターンオフ時における半導体スイッチング素子１０１の主端子間電圧の立ち上がり後、主端子間電圧が極大値となる前に、半導体素子に印加されるゲート電圧を、半導体スイッチング素子１０１の閾値電圧よりも大きく、半導体スイッチング素子１０１のミラー電圧よりも小さい、所定の保持電圧に保持する動作を開始する。これにより、スイッチング素子のターンオフ時のサージ電圧を低減することができる。
（変形例）
本発明は、以上説明した第１および第２の実施形態を次のように変形して実施することができる。
（１）第１および第２の実施形態では、三相のインバータ回路２００を例に説明したが、これに限らず、上下一対のアームを備える電力変換装置に適用できる。また、上下一対のアームは、アーム単体もしくは複数のアームがケース内に格納され、電極端子がケース外に引き出されてなるパワー半導体モジュールによって構成されてもよい。そして、パワー半導体モジュール内に、ゲート駆動装置５００、５００’、５００”が格納（内蔵）されていてもよい。
本発明は、上述の実施形態に限定されるものではなく、本発明の特徴を損なわない限り、本発明の技術思想の範囲内で考えられるその他の形態についても、本発明の範囲内に含まれる。また、上述の実施形態と複数の変形例を組み合わせた構成としてもよく、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、各実施形態の構成の一部について、他の構成の追加・削除・置き換えをすることが可能である。
１・・・ゲート駆動装置の出力部、２・・・基準電位、３・・・ゲート駆動装置の入力部、４・・・正側電源、５・・・第１のＭＯＳＦＥＴ、６・・・オン側ゲート抵抗、７・・・バッファ回路、８・・・負側電源、９・・・ゲート電圧保持回路、１０・・・オフ側ゲート抵抗、１１・・・第２のＭＯＳＦＥＴ、１２・・・ゲート電圧引き上げＭＯＳＦＥＴ、１３・・・ゲート電圧引き上げ抵抗、１４・・・ホールド回路、１５・・・検出回路、１６・・・コンデンサ、１７・・・抵抗、１８・・・コンパレータ、１９・・・タイマー回路、２０・・・第２のオフ側ゲート抵抗、２１、２４・・・出力段ＭＯＳＦＥＴ、２２、２５・・・切替スイッチ、２３・・・第２のオン側ゲート抵抗、１００・・・バッテリ、１０１・・・電圧駆動型の半導体スイッチング素子（例えば、ＳｉＣ－ＭＯＳＦＥＴ）、１０２・・・還流ダイオード、１１０・・・平滑コンデンサ、２００・・・インバータ回路、３００・・・電動機、３１０・・・電動機の巻線、４００・・・指令論理部、５００、５００’、５００”・・・ゲート駆動装置、６００・・・保持電圧制御部。

Claims (9)

  1. 電圧駆動型の半導体スイッチング素子を駆動するゲート駆動回路と、
    前記半導体スイッチング素子に印加されるゲート電圧を、前記半導体スイッチング素子の閾値電圧よりも大きく、前記半導体スイッチング素子のミラー電圧よりも小さい、所定の保持電圧に保持するゲート電圧保持回路とを備え、
    前記ゲート電圧保持回路は、前記半導体スイッチング素子のターンオフ時における前記半導体スイッチング素子の主端子間電圧の立ち上がり後、前記主端子間電圧が極大値となる前に、前記ゲート電圧を前記保持電圧に保持する動作を開始する半導体スイッチング素子の駆動装置。
  2. 請求項１に記載の半導体スイッチング素子の駆動装置において、
    前記半導体スイッチング素子のターンオフ状態を検出する検出回路を備え、
    前記ゲート電圧保持回路は、前記検出回路の検出信号により前記動作を開始する半導体スイッチング素子の駆動装置。
  3. 請求項１に記載の半導体スイッチング素子の駆動装置において、
    前記半導体スイッチング素子へのゲートオフ指令から所定時間が経過したことを計測するタイマー回路を備え、
    前記ゲート電圧保持回路は、前記タイマー回路による前記所定時間の経過後に前記動作を開始する半導体スイッチング素子の駆動装置。
  4. 請求項１から請求項３までのいずれか一項に記載の半導体スイッチング素子の駆動装置において、
    前記ゲート電圧保持回路は、前記半導体スイッチング素子の温度、および／または前記半導体スイッチング素子に流れる電流値に基づいて、前記保持電圧を変更する半導体スイッチング素子の駆動装置。
  5. 請求項４に記載の半導体スイッチング素子の駆動装置において、
    前記ゲート電圧保持回路は、前記半導体スイッチング素子の温度が第１の温度のときの前記ゲート電圧を、前記半導体スイッチング素子の温度が前記第１の温度よりも高い第２の温度のときの前記ゲート電圧よりも高い前記保持電圧に設定する半導体スイッチング素子の駆動装置。
  6. 請求項４に記載の半導体スイッチング素子の駆動装置において、
    前記ゲート電圧保持回路は、前記半導体スイッチング素子の電流値が第１の電流値のときの前記ゲート電圧を、前記半導体スイッチング素子の電流値が前記第１の電流値よりも大きい第２の電流値のときの前記ゲート電圧よりも低い前記保持電圧に設定する半導体スイッチング素子の駆動装置。
  7. 請求項１から請求項３までのいずれか一項に記載の半導体スイッチング素子の駆動装置と、
    前記半導体スイッチング素子で構成されるインバータ回路とを備えた電力変換装置。
  8. 電圧駆動型の半導体スイッチング素子の駆動方法であって、
    前記半導体スイッチング素子のターンオフ時における前記半導体スイッチング素子の主端子間電圧の立ち上がり後、前記主端子間電圧が極大値となる前に、前記半導体素子に印加されるゲート電圧を、前記半導体スイッチング素子の閾値電圧よりも大きく、前記半導体スイッチング素子のミラー電圧よりも小さい、所定の保持電圧に保持する動作を開始する半導体スイッチング素子の駆動方法。
  9. 請求項８に記載の半導体スイッチング素子の駆動方法において、
    前記半導体スイッチング素子の温度、および／または前記半導体スイッチング素子に流れる電流値に基づいて、前記保持電圧を変更する半導体スイッチング素子の駆動方法。
JP2021078041A 2021-04-30 2021-04-30 半導体スイッチング素子の駆動装置およびその駆動方法、電力変換装置 Pending JP2022171419A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021078041A JP2022171419A (ja) 2021-04-30 2021-04-30 半導体スイッチング素子の駆動装置およびその駆動方法、電力変換装置
DE112022001261.7T DE112022001261T5 (de) 2021-04-30 2022-02-24 Ansteuereinrichtung für Halbleiterschaltelement, Ansteuerverfahren dafür und Leistungswandlungseinrichtung
PCT/JP2022/007762 WO2022230337A1 (ja) 2021-04-30 2022-02-24 半導体スイッチング素子の駆動装置およびその駆動方法、電力変換装置
CN202280030659.4A CN117203884A (zh) 2021-04-30 2022-02-24 半导体开关元件的驱动装置及其驱动方法、功率转换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021078041A JP2022171419A (ja) 2021-04-30 2021-04-30 半導体スイッチング素子の駆動装置およびその駆動方法、電力変換装置

Publications (1)

Publication Number Publication Date
JP2022171419A true JP2022171419A (ja) 2022-11-11

Family

ID=83846862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021078041A Pending JP2022171419A (ja) 2021-04-30 2021-04-30 半導体スイッチング素子の駆動装置およびその駆動方法、電力変換装置

Country Status (4)

Country Link
JP (1) JP2022171419A (ja)
CN (1) CN117203884A (ja)
DE (1) DE112022001261T5 (ja)
WO (1) WO2022230337A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008155917A1 (ja) * 2007-06-19 2008-12-24 Panasonic Corporation スイッチング素子駆動回路
JP5163436B2 (ja) * 2008-11-12 2013-03-13 トヨタ自動車株式会社 半導体駆動装置
JP5029678B2 (ja) * 2009-12-07 2012-09-19 株式会社デンソー スイッチング素子の駆動装置
DE112012007247B4 (de) * 2012-12-21 2022-11-10 Mitsubishi Electric Corporation Ansteuerschaltung für ein Schaltelement, Leistungsmodul und Kraftfahrzeug
JP5920316B2 (ja) * 2013-11-07 2016-05-18 株式会社デンソー スイッチング素子の駆動装置
JP6350479B2 (ja) 2015-10-02 2018-07-04 トヨタ自動車株式会社 ゲート電圧制御装置

Also Published As

Publication number Publication date
CN117203884A (zh) 2023-12-08
DE112022001261T5 (de) 2023-12-14
WO2022230337A1 (ja) 2022-11-03

Similar Documents

Publication Publication Date Title
US8351231B2 (en) Power conversion device
JP5289565B2 (ja) ゲート駆動回路
JP5476028B2 (ja) パワー半導体スイッチング素子のゲート駆動回路及びインバータ回路
JP4343897B2 (ja) 電力変換装置
JP5333485B2 (ja) 電力変換装置
US7274243B2 (en) Adaptive gate drive for switching devices of inverter
JP3598933B2 (ja) 電力変換装置
JP4445036B2 (ja) 電力変換器
KR101298437B1 (ko) 직류 전원 장치
CN108736703B (zh) 最小化宽带隙半导体器件中的振铃
US8716986B2 (en) Power conversion circuit
WO2014161080A1 (en) Commutation cell and compensation circuit therefor
WO2013115000A1 (ja) 半導体スイッチング素子の駆動回路並びにそれを用いた電力変換回路
US10511301B2 (en) Gate drive circuit, power conversion apparatus, and railway vehicle
JP2009011013A (ja) 電力変換装置
EP3029821A1 (en) Semiconductor device and power conversion device
Tiwari et al. Comparative evaluation of a commercially available 1.2 kV SiC MOSFET module and a 1.2 kV Si IGBT module
US11095284B2 (en) Minimizing ringing in wide band gap semiconductor devices
JP2017051049A (ja) 半導体素子の駆動装置
WO2022230337A1 (ja) 半導体スイッチング素子の駆動装置およびその駆動方法、電力変換装置
JP6650356B2 (ja) 電力変換装置
WO2024018612A1 (ja) 半導体装置および電力変換装置
WO2012013982A2 (en) Quasi-resonant braking load
JP7371393B2 (ja) 駆動装置、半導体装置及びゲート駆動方法
JP2010183712A (ja) 電力変換器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240219