JP2022170510A - 接続不良検出回路 - Google Patents

Abstract

【課題】 発生する電圧がダイオード素子の順方向電圧に達しない小さな電圧であっても、電路接続部の接続不良を検知できる接続不良検出回路を提供する。【解決手段】 交流の電源１０が接続された電路Ｌの途中に設けられた電路接続部２は、電源側電路が接続される電源側端子２ａと、負荷側電路が接続される負荷側端子２ｂとが連結されて成り、両者の間に電位差が発生したら、それを検出する電位差検出回路４と、電位差検出回路４が電位差を検出したら、接続不良発生信号を出力する出力回路５とを有し、電位差検出回路４は、第１トランジスタＴ１、及び第２トランジスタＴ２を使用したカレントミラー回路で構成され、第２トランジスタＴ２のエミッタが負荷側端子２ｂに接続され、第１トランジスタＴ１のエミッタが電源側端子２ａに接続されている。【選択図】 図１

Description

本発明は、端子部等の電路接続部の接続不良を検出する接続不良検出回路に関する。

電源を供給する電線や導体バー等を接続する電路接続部では、ネジの緩み、プラグの緩み等により接続不良が発生することがある。配電機器や電力機器等の比較的大電流を通電する電路においてこのような接続不良が発生すると、接触抵抗の増大により発熱して接続部が劣化するし、更にはアーク放電が発生して最悪火災に至る場合がある。
そのため、これを回避するために接続不良の発生を検出する回路がある。例えば、特許文献１に開示された技術は、端子間の電位差でオン動作するようフォトカプラを配置して、このフォトカプラのオン動作により接続不良を検知させた。

特開２００９－１４５０８３号公報

しかしながら、上記特許文献１の技術は、端子間に発生する電位差がフォトカプラ等のダイオード素子の順方向電圧に依存する構成であるため、この順方向電圧に達しなければ検知できなかった。

そこで、本発明はこのような問題点に鑑み、発生する電圧がダイオード素子の順方向電圧に達しない小さな電圧であっても、電路接続部の接続不良を検知できる接続不良検出回路を提供することを目的としている。

上記課題を解決する為に、請求項１の発明は、電路に設けられた電路接続部の接続不良を検出する接続不良検出回路であって、電路接続部は、電源側電路が接続される電源側端子と、負荷側電路が接続される負荷側端子とが連結されて成り、電源側端子と負荷側端子との間に電位差が発生したら、それを検出する電位差検出回路と、電位差検出回路が電位差を検出したら、接続不良発生信号を出力する出力回路とを有することを特徴とする。
この構成によれば、出力回路が接続不良発生と判断する閾値は、ダイオード等の一定の駆動電圧が必要な素子を使用して設定されないため、電路接続部に発生した電位差がダイオードの順方向電圧より小さくても、それを検出して接続不良発生信号を出力させることが可能である。よって、接続不良の検出を高感度に実施できる。

請求項２の発明は、請求項１に記載の構成において、電路に接続された電源が単相交流電源であって、電路は２本或いは３本の電線で構成され、任意の1本の電線の電路接続部の接続不良を検出する電位差検出回路及び出力回路の電源が、他の全ての電線から入手した交流電源であることを特徴とする。
この構成によれば、電位差検出回路及び出力回路を駆動する電源は、直流電源を必要としないため、電源回路を別途設ける必要がない。

請求項３の発明は、請求項１に記載の構成において、電路に接続された電源が三相交流電源であって、電路は３本或いは４本の電線で構成され、任意の１本の電線の電路接続部の接続不良を検出する電位差検出回路及び出力回路の電源が、他の全ての電線から入手した交流電源であることを特徴
とする。
この構成によれば、電位差検出回路及び出力回路を駆動する電源は、直流電源を必要としないため、電源回路を別途設ける必要がない。

請求項４の発明は、請求項１乃至３の何れかに記載の構成において、電位差検出回路は、ＮＰＮトランジスタから成る第１及び第２の２つのトランジスタを使用したカレントミラー回路で構成され、第２トランジスタのエミッタが負荷側端子に接続されると共に、第１トランジスタのエミッタが電源側端子に接続されていることを特徴とする。
この構成によれば、カレントミラー回路を構成する２つのトランジスタのエミッタ電圧差で接続不良を検出するため、簡易な回路で且つ高感度で検出できる。

請求項５の発明は、請求項４に記載の構成において、カレントンミラー回路は、第２トランジスタに代えてダイオードが使用され、ダイオードのカソードが負荷側端子に接続されていることを特徴とする。
この構成によれば、電位差検出回路を簡易な回路で構成できる。

請求項６の発明は、請求項４又は５に記載の構成において、出力回路は、ＰＮＰトランジスタを有し、そのベースがカレントミラー回路の第１トランジスタのコレクタに接続され、ＰＮＰトランジスタのコレクタが接続不良発生信号の出力部であることを特徴とする。
この構成によれば、出力回路は１つのトランジスタで構成されるため、簡易な回路で構成できる。

本発明によれば、出力回路が接続不良発生と判断する閾値は、ダイオード等の一定の駆動電圧が必要な素子を使用して設定されないため、電路接続部に発生した電位差がダイオードの順方向電圧より小さくても、それを検出して接続不良発生信号を出力させることが可能である。よって、接続不良の検出を高感度に実施できる。

本発明に係る接続不良検出回路の一例を示す回路図であり、単相電路に設けた構成を示している。 接続不良検出回路の他の例を示す回路図である。 三相電路に設けた接続不良検出回路の回路図である。

以下、本発明を具体化した実施の形態を、図面を参照して詳細に説明する。図１は本発明に係る電路接続部の接続不良検出回路の一例を示す回路図であり、単相電路に設けた構成を示している。
検出対象の電路Ｌは、例えば交流１００Ｖの単相の商用電力から成る電源１０の電力を負荷１１に供給する２本の電線（第１電線Ｌ１、第２電線Ｌ２）から成る単相２線式配線路であり、この電路Ｌ上に設けられた電路接続部２に接続不良が発生したらそれを検出するよう構成されている。

電路接続部２は電源側電路接続された電源側端子２ａと、負荷側電路が接続された負荷側端子２ｂとを有し、２線からなる電路Ｌのそれぞれの電線Ｌ１，Ｌ２に電源側端子２ａと負荷側端子２ｂが設けられている。
この電源側端子２ａと負荷側端子２ｂとは、正常な状態では接触抵抗が無いか殆ど無い状態で連結されているが、接続不良が発生すると、この端子間の接触抵抗が増大して電路電流に比例する電圧降下が発生する。図１に示すｒはこの接触抵抗を示している。
尚、図１に示す複数の矢印Ａは、接続不良検出回路１が動作する際の電流の流れを示し、交流である電源１０の一方の極性となる半波の中で動作する。また、Ｒ１～Ｒ５は抵抗素子である。また、電路接続部２は、具体的にネジ締めの端子部、速結端子、プラグとコンセントの接続部等である。

接続不良検出回路１は、電位差検出回路４と、出力回路５とで構成され、ここでは第２電線Ｌ２の電路接続部２の接続不良を検出する構成を示している。尚、第１電線Ｌ１の電路接続部２の接続不良を検出する接続不良検出回路も別途設けられているが、ここでは省略している。
電位差検出回路４は、電路接続部２の接触抵抗ｒに起因して発生する電位差を検出する回路であり、基準電圧として電源側端子２ａの電圧が入力される第１端子部４ａと、負荷側端子２ｂの電圧が入力される第２端子部４ｂと、信号（電位差検出信号）を出力する第３端子部４ｃと、電源１０に接続される第４端子部４ｄとを有している。

出力回路５は、電位差検出回路４が出力する電位差検出信号が入力される（第３端子部４ｃと接続される）第５端子部５ａと、基準電圧を入力する第６端子部５ｂと、信号（接続不良発生信号）を出力する第７端子部５ｃと、電源１０に接続される第８端子部５ｄとを有している。

そして、この接続不良検出回路１を駆動するための電源は、電源線Ｌ４が接続不良を検出する第２電線Ｌ２とは対を成す反対側の第１電線Ｌ１に接続されて、反対側から供給される。電源線Ｌ４に設けられたダイオードＤ１は逆流防止のためのものである。

電位差検出回路４は、具体的に第１トランジスタＴ１と第２トランジスタＴ２とで構成されたカレントミラー回路を備えている。両トランジスタＴ１，Ｔ２ともＮＰＮトランジスタであり、例えばモノリシック・デュアルタイプのものが使用され、同一特性になるよう構成されている。そして、第１トランジスタＴ１のエミッタが第１端子部４ａに接続され、コレクタが第３端子部４ｃに接続されている。また、第２トランジスタＴ２のエミッタが第２端子部４ｂに接続されている。両トランジスタＴ１，Ｔ２のコレクタは、それぞれ抵抗素子Ｒ１，Ｒ２を介して第４端子部４ｄに接続されている。
尚、第２トランジスタＴ２のコレクタは共通するベースに接続されている。

出力回路５は、ＰＮＰトランジスタからなる第３トランジスタＴ３を備えて構成され、そのベースが第５端子部５ａに接続され、コレクタが第６端子部５ｂに接続され、エミッタが第８端子部５ｄに接続されている。そして、コレクタに第７端子部５ｃが設けられている。尚、第６端子部５ｂと第７端子部５ｃとの間に配置された抵抗素子Ｒ５は負荷抵抗として作用する。

このように構成された接続不良検出回路１の動作は以下のようである。電路接続部２に接触抵抗ｒが無いか非常に小さい正常な接続状態では、第１トランジスタＴ１及び第２トランジスタＴ２のエミッタ電位はほぼ同一であるため、オン状態の両トランジスタＴ１，Ｔ２にはほぼ同一の電流が流れる。この状態では、第３トランジスタＴ３はオンしないよう抵抗素子Ｒ１，Ｒ２は設定されている。この結果、第３トランジスタＴ３はオンせず、異常発生信号は出力されない。

ところが、電路接続部２に接続不良が発生して接触抵抗ｒが大きくなると、電源側端子２ａと負荷側端子２ｂの間に電圧降下が生ずる。この結果、電源側端子２ａを基準にすると、第１トランジスタＴ１のエミッタ電位に対して、第２トランジスタＴ２のエミッタ電位が上昇する。すると、第２トランジスタＴ２のベース電位が上昇するため、連結されている第１トランジスタＴ１のベース電位が上昇し、第１トランジスタＴ１のコレクタ電流が増加する。
この電流増加の結果、抵抗素子Ｒ１の電圧降下が大きくなり、第３トランジスタＴ３のベース電位が低下し、第３トランジスタＴ３がオンする。
こうして、第７端子部５ｃの電位が上昇して、接続不良発生信号が出力される。

このように、出力回路５が接続不良発生と判断する閾値はダイオード等の一定の駆動電圧が必要な素子を使用して設定されないため、電路接続部２に発生した電位差がダイオードの順方向電圧より小さくてもそれを検出して接続不良発生信号を出力させることが可能である。よって、接続不良の検出を高感度に実施できる。
また、電位差検出回路４及び出力回路５を駆動する電源は、反対極の電線から入手した交流電源であるため、直流電源を必要とせず電源回路を別途設ける必要がない。
更に、カレントミラー回路を構成する２つのトランジスタＴ１，Ｔ２のエミッタ電圧差で接続不良を検出するため、簡易な回路で且つ高感度で検出できる。
加えて、出力回路５は１つのトランジスタＴ３で構成されるため、簡易な回路で構成できる。

尚、接続不良検出回路１を駆動するための電源は、単相２線式の場合は、上述したように接続不良を検出する電線と反対側の電線から供されるが、単相３線式の場合は３本の電線を有する為、接続不良検出回路１の電源は、接続不良を検出する電線以外の他の２線の双方からダイオードを介して供給される。

図２は、接続不良検出回路１の変形例を示している。上記図１では、電位差検出回路４を２つのトランジスタＴ１，Ｔ２を使用したカレントミラー回路で構成しているが、図２では第２トランジスタＴ２に代えてダイオードＤ２を使用した回路を示している。ダイオードＤ２のカソードが負荷側端子２ｂに接続されている。
このように第２トランジスタＴ２はダイオードＤ２に変更しても良く、電位差検出回路４を簡易な回路にできる。尚、抵抗素子Ｒ６は、抵抗素子Ｒ２に代わる素子である。

尚、上記実施形態は、第１電線Ｌ１が正極の場合を説明しているが、電源１０は交流であるため、正極と負極が交互に発生する。よって、第１電線Ｌ１が負極の場合は、図示しない第１電線Ｌ１側に設けた接続不良検出回路が起動することになる。
また、上記接続不良検出回路１は、圧設した端子、半田等による溶接した電路接続部に対しても接続不良検出に適用できるものである。

また上記実施形態は、検出対象の電路が、単相２線から成る電路Ｌの場合を説明したが、多相の電路に対しても上記接続不良検出回路１は良子に適用でき、例えば三相電路の場合を図３に示している。
図３は三相３電源２０を備えた３線式電路に設けた接続不良検出回路１の回路図を示している。この場合、電路Ｌが３本の電線Ｌ１～Ｌ３で構成されているため、接続不良検出回路１の駆動電源を、接続不良を検出する電線（ここでは、第２電線Ｌ２）以外の２本の電線（ここでは、第１電線Ｌ１及び第３電線Ｌ３）からダイオードＤ１，Ｄ３を介して入手する。このように構成することで、接続不良検出回路１を良好に動作させることができる。更に、三相４線式電路の場合は、接続不良を検出する電線以外の３本の電線からダイオードを介して接続不良検出回路１に対して交流電源が供給される。

１・・接続不良検出回路、２・・電路接続部、２ａ・・電源側端子、２ｂ・・負荷側端子、４・・電位差検出回路、５・・出力回路、１０・・電源（単相交流電源）、１１・・負荷、２０・・三相電源（三相交流電源）、Ｔ１・・第１トランジスタ、Ｔ２・・第２トランジスタ、Ｔ３・・第３トランジスタ（ＰＮＰトランジスタ）、ｒ・・接触抵抗、Ｌ・・電路、Ｌ１・・第１電線（電線）、Ｌ２・・第２電線（電線）、Ｌ３・・第３電線（電線）。

Claims (6)

1. 電路に設けられた電路接続部の接続不良を検出する接続不良検出回路であって、
   前記電路接続部は、電源側電路が接続される電源側端子と、負荷側電路が接続される負荷側端子とが連結されて成り、
   前記電源側端子と前記負荷側端子との間に電位差が発生したら、それを検出する電位差検出回路と、
   前記電位差検出回路が電位差を検出したら、接続不良発生信号を出力する出力回路とを有することを特徴とする接続不良検出回路。
2. 前記電路に接続された電源が単相交流電源であって、前記電路は２本或いは３本の電線で構成され、
   任意の1本の前記電線の前記電路接続部の接続不良を検出する前記電位差検出回路及び前記出力回路の電源が、他の全ての前記電線から入手した交流電源であることを特徴とする請求項１記載の接続不良検出回路。
3. 前記電路に接続された電源が三相交流電源であって、前記電路は３本或いは４本の電線で構成され、
   任意の１本の前記電線の前記電路接続部の接続不良を検出する前記電位差検出回路及び前記出力回路の電源が、他の全ての前記電線から入手した交流電源であることを特徴とする請求項１記載の接続不良検出回路。
4. 前記電位差検出回路は、ＮＰＮトランジスタから成る第１及び第２の２つのトランジスタを使用したカレントミラー回路で構成され、前記第２トランジスタのエミッタが前記負荷側端子に接続されると共に、前記第１トランジスタのエミッタが前記電源側端子に接続されていることを特徴とする請求項１乃至３の何れかに記載の接続不良検出回路。
5. 前記カレントンミラー回路は、第２トランジスタに代えてダイオードが使用され、前記ダイオードのカソードが前記負荷側端子に接続されていることを特徴とする請求項４記載の接続不良検出回路。
6. 前記出力回路は、ＰＮＰトランジスタを有し、そのベースが前記カレントミラー回路の前記第１トランジスタのコレクタに接続され、前記ＰＮＰトランジスタのコレクタが接続不良発生信号の出力部であることを特徴とする請求項４又は５記載の接続不良検出回路。

Images