JP2018160764A - 信号伝送回路 - Google Patents
信号伝送回路 Download PDFInfo
- Publication number
- JP2018160764A JP2018160764A JP2017056340A JP2017056340A JP2018160764A JP 2018160764 A JP2018160764 A JP 2018160764A JP 2017056340 A JP2017056340 A JP 2017056340A JP 2017056340 A JP2017056340 A JP 2017056340A JP 2018160764 A JP2018160764 A JP 2018160764A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- resistor
- substrate
- circuit
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inverter Devices (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Description
図1に示すように、本実施形態の系統連系制御装置は、発電装置1と、開閉器15a,15bと、制御装置16と、検出器18と、信号伝送回路50とを具備している。発電装置1は、電源10と、電力変換器11とを備えており、電力変換器11は、コンバータ12と、コンデンサ13と、インバータ14とを備えている。また、検出器18は、直流電圧検出器18aと、系統電圧検出器18bとを備えている。
電源10は、例えば、燃料電池を用いることができる。燃料電池は、燃料と酸化剤ガスとによって発電する分散電源であり、例えば、公知の固体酸化物形燃料電池(SOFC:Solid Oxide Fuel Cell)などの種々の燃料電池を用いることができる。また、電源10は、燃料電池以外の分散電源(例えば、太陽光発電装置)を用いることもできる。電源10として上述した分散電源を用いる場合、電源10は、直流電力を出力する。
電力変換器11は、電源10から出力された電力を交流電力に変換して系統電源20に接続されている負荷30に出力する。本実施形態では、電力変換器11は、電源10から出力された直流電力を昇圧し、昇圧された直流電力を交流電力に変換して、負荷30に出力する。
コンバータ12は、電源10から出力された直流電力を昇圧して、インバータ14に出力する。コンバータ12は、入力側端子12a,12bおよび出力側端子12c,12dを備えている。電源10の出力側端子10aと、コンバータ12の入力側端子12aとの間には、電路17aが形成されている。また、電源10の出力側端子10bと、コンバータ12の入力側端子12bとの間には、電路17bが形成されている。電源10から出力された直流電力は、電路17a,17bを介してコンバータ12に入力される。そして、コンバータ12によって昇圧された直流電力は、出力側端子12c,12dから出力される。電路17a,17bは、例えば、公知の電力用ケーブルを用いることができる。このことは、後述する電路についても同様である。
インバータ14は、コンバータ12によって昇圧された直流電力を交流電力に変換して系統電源20に接続されている負荷30に出力する。インバータ14は、入力側端子14a,14bおよび出力側端子14c,14dを備えている。インバータ14の出力側端子14cと、系統電源20の電力系統22との間には、電路21aが形成されている。また、インバータ14の出力側端子14dと、系統電源20の電力系統22との間には、電路21bが形成されている。系統電源20の接続端子20a,20bは、電力系統22に接続されている。これにより、インバータ14から出力された交流電力は、電路21a,21bを介して負荷30に出力される。また、系統電源20の交流電力は、系統電源20の電力系統22、電路21a,21bを介して負荷30に供給可能になっている。なお、系統電源20として、例えば、電力会社が保有する配電線網から供給される商用の交流電源が挙げられる。また、負荷30は、電力を駆動源とする負荷であり、例えば、家庭用電気機器(家電製品など)、産業用電気機器(ロボットなど)などが挙げられる。
インバータ14は、異常検知回路40が設けられている。異常検知回路40は、インバータ14に流れる電流(例えば過電流)に異常があるか否かを検知する回路である。異常検知回路40の検知結果は、制御装置16に送信される。
信号伝送回路50は、異常検知回路40からの検知結果(ハイ信号およびロー信号)をCPU16aの入力ポート16a1に伝送する回路である。異常検知回路40からの検知結果は、正常である場合には、例えばハイ信号で表し、異常である場合には、ロー信号で表すことができる。なお、異常検知回路40からの検知結果は、正常である場合には、例えばロー信号で表し、異常である場合には、ハイ信号で表すこともできる。
ハイ・ロー信号発生回路51は、CPU16aの入力ポート16a1に出力させるハイ信号およびロー信号を発生させる回路であって、電源55とグランド56との間に直列に配設された第1抵抗器57およびスイッチ58、ならびに第1抵抗器57とスイッチ58との間に設けられて発生させたハイ信号およびロー信号を出力する出力ポート59を備えている。
電源55およびグランド56は、第1基板61に設けられており、CPU16aにも電源電圧が供給されている。制御装置16および駆動回路16fも第1基板61に設けられている。
リード線51a2は、第1基板側端子61aと着脱可能に接続されるコンタクト51a2aに一端が接続され、第2基板側端子62aと着脱可能に接続されるコンタクト51a2bに他端が接続されている。
第2基板62の導電パターン部51a3は、一端が第2基板側端子62aに接続され、他端が第2基板側端子62bに接続されている。
なお、導電パターン部51a3には、第1抵抗器57とフォトカプラ58との間に出力ポート59が設けられている。
第1基板61の導電パターン部51a5は、一端が第1基板側端子61bに接続され他端がグランド56に接続されている。
信号ライン52は、CPU16aの入力ポート16a1とハイ・ロー信号発生回路51の出力ポート59とを接続する電線(電路)である。信号ライン52は、第1基板61の第1導電パターン部52a、リード線52b、および、第2基板62の第2導電パターン部52cから構成されている。
並列ライン53は、スイッチ58に対して並列に設けられている電線(電路)であって、一端が信号ライン52の第1接続点52a1に接続されているとともに他端がハイ・ロー信号発生回路51のスイッチ58とグランド56(または電源55)との間の部位である第2接続点51a5aに接続されている。
第2抵抗器54は、並列ライン53に設けられている抵抗器であって、第1抵抗器57の抵抗値より大きい抵抗値である。
第1基板61は、弱電回路である、制御装置16、各駆動回路16e,16f,16g、各検出器18a,18bが主として設けられている基板である。第2基板62は、第1基板61と別の基板であり、強電回路である、コンバータ12、インバータ14、開閉器15a,15bが主として設けられている基板である。第1基板61と第2基板62とは、上記したリード線51a2,52b,51a4を含むケーブル(ハーネス)によって電気的に接続されている。
開閉器15a,15bは、図1に示すように、系統電源20の電力系統22に対して発電装置1を並列または解列する。開閉器15a,15bは、発電装置1の電力変換器11と、系統電源20の電力系統22とを接続する複数(本実施形態では、2つ)の電路21a,21bにそれぞれ設けられている。具体的には、開閉器15aは、インバータ14と負荷30との間の電路21aに設けられており、開閉器15bは、インバータ14と負荷30との間の電路21bに設けられている。開閉器15a,15bは、例えば、公知の常開型の開閉器を用いることができる。開閉器15a,15bは、電力系統22から発電装置1を解列するときに、発電装置1を電路21a,21bから機械的に切り離すことができ、かつ、電気的にも完全な絶縁状態を保持することができる。
検出器18は、直流電圧検出器18aおよび系統電圧検出器18bを備えている。直流電圧検出器18aは、既述したとおりであり、重複した説明を省略する。系統電圧検出器18bは、系統電圧Vs(図1に示す電路21aと電路21bとの間の電圧)を検出する。系統電圧検出器18bは、公知の電圧検出器を用いることができる。検出器18の各検出値は、制御装置16に送信される。
図2に示すように、制御装置16は、公知のCPU(:Central Processing Unit(中央演算装置))16aを備えている。制御装置16は、種々の演算処理を行うことができ、外部機器との間で、入出力信号の授受を行うことができる。CPU16aは、ハイ信号およびロー信号を入力する入力ポート16a1を有する。
(電流異常なし・断線等なし)
インバータ14に電流異常がなく、信号ライン52に断線等がない場合には、インバータ14に流れる電流が判定電流(基準電圧に相当する)より小さいので、コンパレータ42の出力ポート42cからはロー信号が出力される。すなわち、異常検知回路40は異常を検知しない。このとき、フォトカプラ58は、スイッチとしてはオフ状態である。
インバータ14に電流異常があり、信号ライン52に断線等がない場合には、インバータ14に流れる電流が判定電流(基準電圧に相当する)より大きいので、コンパレータ42の出力ポート42cからはハイ信号が出力される。すなわち、異常検知回路40は異常を検知する。このとき、フォトカプラ58は、スイッチとしてはオン状態である。
インバータ14に電流異常がなく、信号ライン52に断線等がある場合には、インバータ14に流れる電流が判定電流(基準電圧に相当する)より小さいので、コンパレータ42の出力ポート42cからはロー信号が出力される。すなわち、異常検知回路40は異常を検知しない。このとき、フォトカプラ58は、スイッチとしてはオフ状態である。
これによれば、CPU16aの入力ポート16a1に接続されている信号ライン52が、第1基板61と第2基板62とを接続するリード線52bを含む構成となった場合、第1基板61とリード線52bとの接続部位すなわち第1基板側端子61cと第1コンタクト52b1との接触部位、および/または第2基板62とリード線52bとの接続部位すなわち第2基板側端子62cと第2コンタクト52b2との接触部位において、接触不良が発生した場合、この異常を確実に検出することができる。
これによれば、第2接続点51a5aは、フォトカプラ58とグランド56との間の部位となる。その結果、CPU16aの入力ポート16a1に接続されている信号ライン52が断線した場合、CPU16aの入力ポート16a1は、並列ライン53すなわち第2抵抗器54を介してグランド56に接続(プルダウン)をすることが可能となる。
なお、上述した実施形態において、ハイ・ロー信号発生回路51において、第1抵抗器57およびフォトカプラ58は、電源55からグランド56に向けてこの順番で配設されている。これに代えて、図3に示すように、第1抵抗器57およびフォトカプラ58を、電源55から電流制限抵抗93を介してグランド56に向けてフォトカプラ58および第1抵抗器57の順番で配設するようにしてもよい。
この場合、図3に示すように、並列ライン53は、信号ライン52の第1接続点52a1とハイ・ロー信号発生回路51のフォトカプラ58と電源55との間の部位である第2接続点51a1aとの間に設けられている。
インバータ14に電流異常がなく、信号ライン52に断線等がない場合には、インバータ14に流れる電流が判定電流(基準電圧に相当する)より小さいので、コンパレータ42の出力ポート42cからはロー信号が出力される。すなわち、異常検知回路40は異常を検知しない。このとき、フォトカプラ58は、スイッチとしてはオフ状態である。
インバータ14に電流異常があり、信号ライン52に断線等がない場合には、インバータ14に流れる電流が判定電流(基準電圧に相当する)より大きいので、コンパレータ42の出力ポート42cからはハイ信号が出力される。すなわち、異常検知回路40は異常を検知する。このとき、フォトカプラ58は、スイッチとしてはオン状態である。
インバータ14に電流異常がなく、信号ライン52に断線等がある場合には、インバータ14に流れる電流が判定電流(基準電圧に相当する)より小さいので、コンパレータ42の出力ポート42cからはロー信号が出力される。すなわち、異常検知回路40は異常を検知しない。このとき、フォトカプラ58は、スイッチとしてはオフ状態である。
一方、信号ライン52に断線等がある場合には、CPU16aの入力ポート16a1は、インバータ52a2および並列ライン53(第2抵抗器54)を介して電源55に接続されることとなる。
このように、第2接続点51a1aは、フォトカプラ58と電源55との間の部位となる。その結果、CPU16aの入力ポート16a1に接続されている信号ライン52が断線した場合、CPU16aの入力ポート16a1は、並列ライン53すなわち第2抵抗器54を介して電源55に接続(プルアップ)をすることが可能となる。
また、上述した実施形態において、スイッチをフォトカプラ58に代えてトランジスタやFETなどのスイッチング素子158に置き換えるようにしてもよい。
この場合、図4に示すように、スイッチング素子158は、異常検知回路40すなわちコンパレータ42からの信号を受けてフォトカプラ58と同様に開閉するように構成されるのが好ましい。
このように構成された第2変形例においても、上述した実施形態と同様な作用効果を得ることができる。
また、上述した第1変形例において、スイッチをフォトカプラ58に代えてトランジスタやFETなどのスイッチング素子158に置き換えるようにしてもよい。
この場合、図5に示すように、スイッチング素子158は、異常検知回路40すなわちコンパレータ42からの信号を受けてフォトカプラ58と同様に開閉するように構成されるのが好ましい。
このように構成された第3変形例においても、上述した第1変形例と同様な作用効果を得ることができる。
また、本発明に係る信号伝送回路は、上述した第1基板61と第2基板62とを接続するリード線52bを含む構成だけでなく、上述した第1基板61と第2基板62とが一体となった1つの基板からなりリード線52bを含まない構成にも適用することができる。
この場合、信号ライン52は導電パターンのみで構成されるが、この信号ライン52の断線等した場合、CPU16aの入力ポート16a1は、並列ライン53すなわち第2抵抗器54を介してグランド56(または電源55)に接続(プルダウン(またはプルアップ))をすることが可能となる。よって、CPU16a(マイクロプロセッサ、マイコン)の入力ポート16a1に接続されている信号ライン52が断線等した場合に、部品点数の増大、コスト増大を招くことなく、この断線に起因する異常を確実に検出することができる。ひいては、制御装置16はインバータ14を確実に停止することができるので、フェールセーフの観点から有効である。
Claims (4)
- ハイ信号およびロー信号を入力する入力ポートを有するCPUと、
前記CPUの前記入力ポートに出力させる前記ハイ信号およびロー信号を発生させる回路であって、電源とグランドとの間に直列に配設された第1抵抗器およびスイッチ、ならびに前記第1抵抗器と前記スイッチとの間に設けられて発生させた前記ハイ信号およびロー信号を出力する出力ポートを備えたハイ・ロー信号発生回路と、
前記CPUの前記入力ポートと前記ハイ・ロー信号発生回路の前記出力ポートとを接続する電線である信号ラインと、
前記スイッチに対して並列に設けられている電線であって、前記電線の一端が前記信号ラインの第1接続点に接続されているとともに前記電線の他端が前記ハイ・ロー信号発生回路の前記スイッチと前記電源または前記グランドとの間の部位である第2接続点に接続されている並列ラインと、
前記並列ラインに設けられている抵抗器であって、前記第1抵抗器の抵抗値より大きい抵抗値である第2抵抗器と、を備えている信号伝送回路。 - 前記CPUが設けられている第1基板と、
前記ハイ・ロー信号発生回路が設けられている前記第1基板と異なる第2基板と、を備え、
前記信号ラインは、
前記第1基板の導電パターンで構成されかつ一端が前記CPUの前記入力ポートに接続されている第1導電パターン部と、
前記第1基板に設けられかつ前記第1導電パターン部と接続されている第1基板側端子と、
前記第2基板の導電パターンで構成されかつ一端が前記ハイ・ロー信号発生回路の前記出力ポートに接続されている第2導電パターン部と、
前記第2基板に設けられかつ前記第2導電パターン部と接続されている第2基板側端子と、
リード線と、
前記リード線の一端に接続され前記第1基板側端子と着脱可能に接続される第1コンタクトと、
前記リード線の他端に接続され前記第2基板側端子と着脱可能に接続される第2コンタクトと、から構成されている請求項1記載の信号伝送回路。 - 前記ハイ・ロー信号発生回路において、前記第1抵抗器および前記スイッチは、前記電源から前記グランドに向けてこの順番で配設されている請求項1または請求項2記載の信号伝送回路。
- 前記ハイ・ロー信号発生回路において、前記第1抵抗器および前記スイッチは、前記電源から前記グランドに向けて前記スイッチおよび前記第1抵抗器の順番で配設されている請求項1または請求項2記載の信号伝送回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017056340A JP2018160764A (ja) | 2017-03-22 | 2017-03-22 | 信号伝送回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017056340A JP2018160764A (ja) | 2017-03-22 | 2017-03-22 | 信号伝送回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018160764A true JP2018160764A (ja) | 2018-10-11 |
Family
ID=63795769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017056340A Pending JP2018160764A (ja) | 2017-03-22 | 2017-03-22 | 信号伝送回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018160764A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06289037A (ja) * | 1993-04-06 | 1994-10-18 | Sumitomo Electric Ind Ltd | 回転センサの故障検出装置 |
JPH1125826A (ja) * | 1997-06-27 | 1999-01-29 | Saginomiya Seisakusho Inc | 圧力スイッチ |
JP2001008484A (ja) * | 1999-06-18 | 2001-01-12 | Shibaura Densan Kk | モータの回転パルス出力回路 |
JP2014211382A (ja) * | 2013-04-19 | 2014-11-13 | 株式会社ハイレックスコーポレーション | センサ装置 |
WO2015147062A1 (ja) * | 2014-03-27 | 2015-10-01 | シチズンファインテックミヨタ株式会社 | 圧力検出装置の断線検知回路 |
-
2017
- 2017-03-22 JP JP2017056340A patent/JP2018160764A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06289037A (ja) * | 1993-04-06 | 1994-10-18 | Sumitomo Electric Ind Ltd | 回転センサの故障検出装置 |
JPH1125826A (ja) * | 1997-06-27 | 1999-01-29 | Saginomiya Seisakusho Inc | 圧力スイッチ |
JP2001008484A (ja) * | 1999-06-18 | 2001-01-12 | Shibaura Densan Kk | モータの回転パルス出力回路 |
JP2014211382A (ja) * | 2013-04-19 | 2014-11-13 | 株式会社ハイレックスコーポレーション | センサ装置 |
WO2015147062A1 (ja) * | 2014-03-27 | 2015-10-01 | シチズンファインテックミヨタ株式会社 | 圧力検出装置の断線検知回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7411802B2 (en) | Method of converting a direct current voltage from a source of direct current voltage, more specifically from a photovoltaic source of direct current voltage, into a alternating current voltage | |
US7583109B2 (en) | Apparatus and methods for monitoring parallel-connected power switching devices responsive to drive circuit parameters | |
JP2014073055A (ja) | 電子回路 | |
CN100590957C (zh) | 逆变器 | |
US11368101B2 (en) | Power conversion system | |
US9780681B2 (en) | Power conversion system including plurality of power converters connected in parallel to load | |
JP2006238546A (ja) | インバータ温度検出装置 | |
JPWO2018043367A1 (ja) | 電力変換システム | |
JP7014565B2 (ja) | 二次電池監視装置及び故障診断方法 | |
JP2018007377A (ja) | 電力変換システム | |
JP6428753B2 (ja) | 電力変換装置の制御システム | |
JP2008187874A (ja) | 三相交流電源の欠相検出装置 | |
CN101207334A (zh) | 开关电源装置 | |
JP2018160764A (ja) | 信号伝送回路 | |
JP6907452B2 (ja) | 電力変換装置および故障診断方法 | |
CN103201638A (zh) | 电源装置 | |
JP4791938B2 (ja) | 電力変換装置 | |
JP6508833B2 (ja) | 電力変換装置及びその制御方法 | |
JP7153878B2 (ja) | 電力変換装置 | |
JP6344086B2 (ja) | 制御装置 | |
JP5225170B2 (ja) | 保護制御装置 | |
JP2015216787A (ja) | 電力変換装置、およびこれを備える電力変換システム | |
JPH09107681A (ja) | 直流無停電電源装置 | |
CN117439396B (zh) | 逐波限流保护系统 | |
JP2018007366A (ja) | 系統連系制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201124 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210219 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210720 |