JP2022139954A - 配線基板、半導体パッケージおよび配線基板の製造方法 - Google Patents

配線基板、半導体パッケージおよび配線基板の製造方法 Download PDF

Info

Publication number
JP2022139954A
JP2022139954A JP2021040554A JP2021040554A JP2022139954A JP 2022139954 A JP2022139954 A JP 2022139954A JP 2021040554 A JP2021040554 A JP 2021040554A JP 2021040554 A JP2021040554 A JP 2021040554A JP 2022139954 A JP2022139954 A JP 2022139954A
Authority
JP
Japan
Prior art keywords
wiring
wiring board
semiconductor package
layer
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021040554A
Other languages
English (en)
Inventor
基司 瀬戸
Motoji Seto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021040554A priority Critical patent/JP2022139954A/ja
Priority to US17/459,349 priority patent/US20220293502A1/en
Priority to TW110146760A priority patent/TWI821820B/zh
Priority to CN202210020243.6A priority patent/CN115084077A/zh
Publication of JP2022139954A publication Critical patent/JP2022139954A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49877—Carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】配線材料の溶出を抑制することができる配線基板および半導体パッケージを提供する。【解決手段】本実施形態による配線基板は、複数の配線層を備える。絶縁層は、複数の配線層の間に設けられている。炭素を含む第１膜が配線層の少なくとも一部を被覆する。【選択図】図１Ｂ

Description

本実施形態は配線基板、半導体パッケージおよび配線基板の製造方法に関する。
電気製品の配線ボードや様々な半導体パッケージには、配線基板が用いられている。電気製品や半導体パッケージが様々な環境のもとで使用されると、配線基板に用いられている金属が溶出する場合がある。
米国特許第８９５１４０１号 米国特許第８５４５６８８号 特許第４７５６１３２号
配線材料の溶出を抑制することができる配線基板および半導体パッケージを提供する。
本実施形態による配線基板は、複数の配線層を備える。絶縁層は、複数の配線層の間に設けられている。炭素を含む第１膜が配線層の少なくとも一部を被覆する。
第１実施形態による半導体パッケージの構成例を示す断面図。 配線基板の一部分の構成例を示す拡大断面図。 第１実施形態による配線基板の製造方法の一例を示す断面図。 第１実施形態による配線基板の製造方法の一例を示す平面図。 図２Ａに続く、配線基板の製造方法の一例を示す断面図。 図２Ｂに続く、配線基板の製造方法の一例を示す平面図。 図３Ａに続く、配線基板の製造方法の一例を示す断面図。 図３Ｂに続く、配線基板の製造方法の一例を示す平面図。 図４Ａに続く、配線基板の製造方法の一例を示す断面図。 図４Ｂに続く、配線基板の製造方法の一例を示す平面図。 図５Ａに続く、配線基板の製造方法の一例を示す断面図。 図５Ｂに続く、配線基板の製造方法の一例を示す平面図。 図６Ａに続く、配線基板の製造方法の一例を示す断面図。 図６Ｂに続く、配線基板の製造方法の一例を示す平面図。 図７Ａに続く、配線基板の製造方法の一例を示す断面図。 図７Ｂに続く、配線基板の製造方法の一例を示す平面図。 第２実施形態による配線ボードの構成例を示す平面図。 信頼性試験装置の構成例を示す概略外観図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１Ａは、第１実施形態による半導体パッケージ１の構成例を示す模式断面図である。本実施形態による半導体パッケージ１は、配線基板１０と、半導体チップＣ１と、金属ワイヤ４０と、樹脂層２０、６０と、金属バンプ８０とを備えている。
配線基板１０は、絶縁層１１と、配線層１２～１４と、ソルダレジスト１６とを備える。絶縁層１１の第１面１１ａには、配線層１２が設けられている。第１面１１ａとは反対側の第２面１１ｂには、配線層１３が設けられている。絶縁層１１は、配線層１２と配線層１３との間に設けられている。絶縁層１１には、貫通孔１５が設けられていてもよい。この場合、配線層１２と１３は、貫通孔１５内に設けられた配線層１４を介して電気的に接続されていてもよい。絶縁層１１には、例えば、ガラスエポキシ樹脂等の絶縁性材料を用いている。配線層１２～１４には、例えば、銅等の低抵抗金属材料が用いられる。
配線基板１０の第１面１１ａ上には、複数の半導体チップＣ１が積層されている。複数の半導体チップＣ１は、配線基板１０のソルダレジスト１６または他の半導体チップＣ１上にＤＡＦ（Die Attach Film）等の接着材を用いて接着されている。半導体チップＣ１のパッド（図示せず）と配線層１２との間には、金属ワイヤ４０がボンディングされており、それらの間を電気的に接続する。
半導体チップＣ１および金属ワイヤ４０は、樹脂層６０によって被覆されている。樹脂層６０には、絶縁性樹脂材料が用いられる。
配線基板１０の第２面１１ｂ側には、金属バンプ８０が設けられている。金属バンプ８０は、配線層１３に電気的に接続されている。金属バンプ８０は、図示しない他の基板や装置と配線層１３とを電気的に接続するために設けられている。金属バンプ８０には、例えば、はんだ等の低抵抗金属材料が用いられる。
図１Ｂは、配線基板１０の一部分の構成例を示す拡大断面図である。配線基板１０は、配線層１２～１４内に設けられた炭素膜１８を備えている。第１膜としての炭素膜１８は、配線層１２～１４の少なくとも一部を被覆している。炭素膜１８は、バリア膜として機能し、配線層１２～１４を構成する材料（例えば、銅等の金属材料）が拡散することを抑制することができる。炭素膜１８は、プロセス上可能な限り配線層１２～１４の全体を被覆していることが好ましい。炭素膜１８は、例えば、炭素を含有する材料膜であり、めっき法により形成され得る。
炭素は、イオン化傾向が、配線層１２～１４に用いられる銅等の金属より高い。また、炭素は、ＴｉＮ、ＴａＮ、金、プラチナ等のような貴金属に比べて安価であり、配線に用いても配線基板のコストをさほど上昇させない。さらに、炭素は、メッキ技術により成膜可能となり、耐水性および導電性も良好である。従って、炭素膜１８で配線層１２～１４を被覆することによって、配線層１２～１４の導電性を阻害せずに、それらの拡散を抑制することができる。また、水分が炭素膜１８を通過することを抑制することができる。これにより、配線層１２～１４が腐食することを抑制することができる。
図２Ａ～図８Ｂは、第１実施形態による配線基板１０の製造方法の一例を示す断面図または平面図である。尚、図２Ａ～図８Ａは断面を示し、図２Ｂ～図８Ｂは平面を示す。
まず、図２Ａおよび図２Ｂに示すように、コアとなる絶縁層１１の第１面１１ａおよび第２面１１ｂ上に、材料膜１２＿１、１３＿１をそれぞれ成膜する。材料膜１２＿１、１３＿１には、例えば、銅等の金属材料が用いられる。材料膜１２＿１、１３＿１は、スパッタ法、めっき法等を用いて形成され得る。材料膜１２＿１、１３＿１の厚みは、例えば、１０μｍである。材料膜１２＿１、１３＿１は、それぞれ配線層１２、１３の一部となる。
次に、図３Ａおよび図３Ｂに示すように、必要に応じて、貫通孔１５が絶縁層１１および材料膜１２＿１、１３＿１に形成される。貫通孔１５は、絶縁層１１の第１面１１ａと第２面１１ｂとの間を貫通するように形成される。貫通孔１５は、リソグラフィ技術およびエッチング技術を用いて形成してもよく、レーザ加工法を用いて形成してもよい。
次に、図４Ａおよび図４Ｂに示すように、めっき法を用いて炭素材料を絶縁層１１に成膜する。炭素膜１８は、第１面１１ａ上の材料膜１２＿１、第２面１１ｂ上の材料膜１３＿１および貫通孔１５の内面に成膜される。炭素膜１８の厚みは、例えば、１μｍである。ここで、炭素膜１８は、材料膜１２＿１、１３＿１の表面を被覆する。上述の通り、炭素膜１８は、銅等の金属よりもイオン化傾向が高く、耐水性および導電性に優れている。従って、炭素膜１８は、材料膜１２＿１、１３＿１の溶出や腐食を抑制することができ、かつ、導電性も阻害しない。
次に、図５Ａおよび図５Ｂに示すように、スパッタ法、めっき法等を用いて、材料膜１２＿２、１３＿２が、第１面１１ａ、第２面１１ｂ、貫通孔１５の内壁に設けられた炭素膜１８上に形成される。材料膜１２＿２、１３＿２には、材料膜１２＿１、１３＿１と同様に、例えば、銅等の金属材料が用いられる。材料膜１２＿２、１３＿２は、スパッタ法、めっき法等を用いて形成され得る。材料膜１２＿２、１３＿２の厚みは、例えば、５μｍである。材料膜１２＿２、１３＿２は、材料膜１２＿１、１３＿１と同様に、それぞれ配線層１２、１３の材料となる。材料膜１２＿１、１３＿１と材料膜１２＿２、１３＿２との間には、炭素膜１８が設けられているが、炭素膜１８は導電性を有するので、材料膜１２＿１、１３＿１と材料膜１２＿２、１３＿２との間の導電性は阻害されない。即ち、材料膜１２＿１、１２＿２は一体の配線層１２として機能可能である。また、材料膜１３＿１、１３＿２も一体の配線層１３として機能可能である。以下、材料膜１２＿１、１２＿２は配線層１２とも呼び、材料膜１３＿１、１３＿２は配線層１３とも呼ぶ。
次に、図６Ａおよび図６Ｂに示すように、リソグラフィ技術およびエッチング技術を用いて、配線層１２、１３を所望の配線パターンに加工する。このとき、配線層１２、１３とともに炭素膜１８も同様の配線パターンに加工される。
次に、図７Ａおよび図７Ｂに示すように、絶縁層１１の第１面１１ａおよび第２面１１ｂの上方および貫通孔１５内にソルダレジスト１６を形成する。リソグラフィ技術およびエッチング技術を用いて、ソルダレジスト１６を加工する。これにより、ソルダレジスト１６は、配線層１２、１３のうちコンタクト領域を露出させ、その他の領域を被覆するように形成される。
次に、図８Ａおよび図８Ｂに示すように、スパッタ法またはめっき法等を用いて、ソルダレジスト１６から露出された配線層１２、１３のコンタクト領域に、コンタクト膜１９を形成する。コンタクト膜１９には、例えば、金またはニッケル等の低抵抗金属材料が用いられる。
これにより、配線基板１０が完成する。
図１Ａに示すように、配線基板１０を半導体パッケージ１に用いる場合、配線基板１０の配線層１２およびソルダレジスト１６上に半導体チップＣ１を、樹脂層２０を用いて接着する。半導体チップＣ１上に他の半導体チップＣ１を樹脂層２０を用いて接着する。半導体チップＣ１は、例えば、メモリチップである。複数の半導体チップＣ１は、例えば、他の半導体チップのパッドに重複しないようにずれて配置されている。
次に、ワイヤボンディング法を用いて、半導体チップＣ１のパッドと配線基板１０における配線層１２のコンタクト膜１９との間を金属ワイヤ４０で接続する。
次に、樹脂層６０で半導体チップＣ１および金属ワイヤ４０等の配線基板１０上の構造全体を被覆する。これにより、樹脂層６０で半導体チップＣ１および金属ワイヤ４０を封止し保護する。これにより、図１に示す半導体パッケージ１が完成する。
本実施形態による配線基板１０は、配線層１２、１３の少なくとも一部分が炭素膜１８によって被覆されている。炭素膜１８は、銅等の金属よりもイオン化傾向が高く、耐水性および導電性に優れている。従って、炭素膜１８は、配線層１２、１３の溶出や腐食を抑制することができ、かつ、導電性も阻害しない。また、炭素膜１８は、ＴｉＮ、ＴａＮ、金、プラチナ等の貴金属と比べ安価である。従って、配線基板１０のコストをさほど増大させない。
尚、本実施形態では、炭素膜１８は、配線層１２、１３の一部である材料膜１２＿１、１３＿１を被覆している。しかし、炭素膜１８は、材料膜１２＿１、１３＿１に代えて、または、これらに加えて、材料膜１２＿２、１３＿２を被覆してもよい。これにより、配線層１２、１３の導電性を阻害することなく、配線層１２、１３の溶出や腐食をさらに抑制することができる。
（第２実施形態）
図９は、第２実施形態による配線ボード１００の構成例を示す平面図である。配線ボード１００は、例えば、ＨＡＳＴ（Highly Accelerated Steam and Temperature）等の被試験デバイス（ＤＵＴ（Device Under Test））の信頼性テストに用いられる信頼性試験装置のマザーボードである。信頼性試験装置の全体構成については、図１０を参照して後述する。信頼性試験では、信頼性試験装置のユーザーが、少なくとも１つのＤＵＴを配線ボード１００に搭載し、配線ボード１００上の該ＤＵＴに対して温度、湿度等の周囲の雰囲気の条件を設定する。そして、信頼性試験装置は、設定された雰囲気中におけるＤＵＴの特性を測定する。これにより、ＤＵＴの信頼性を評価することができる。ＤＵＴは、例えば、図１Ａに示すような半導体パッケージ１でよい。
このような信頼性試験に用いられる配線ボード１００は、試験を受けるＤＵＴと同様の雰囲気中に置かれる。従って、配線ボード１００自体の配線層の材料の溶出および劣化等も問題となる。そこで、第２実施形態では、配線ボード１００に第１実施形態の配線基板１０と同様の構成を適用する。
配線ボード１００は、配線基板１１０と、ソケット１２０と、コネクタ１３０と、配線部１４０と、ボードコネクタ１５０と、ボード端子１６０とを備えている。配線基板１１０は、縮尺は異なるものの、図１Ｂを参照して説明した配線基板１０と基本的に同一構成でよい。従って、図１Ｂに示すように、炭素膜１８が配線層１２～１４の少なくとも一部を被覆している。炭素膜１８は、配線層１２～１４を構成する銅等の金属が拡散することを抑制する。炭素膜１８は、例えば、炭素を含有する材料膜であり、めっき法により形成され得る。
搭載部としてのソケット１２０は、ソルダレジスト１６上に設けられ、ＤＵＴを所定位置に固定するために、ＤＵＴの外形とほぼ同じ、あるいは、若干大きな枠状または椀状の形状を有する。ソケット１２０には、例えば、樹脂等の絶縁性材料が用いられる。ＤＵＴをソケット１２０に嵌めることによって、配線基板１１０にＤＵＴを搭載することができる。また、ＤＵＴをソケット１２０に嵌めることによって、配線ボード１００に対するＤＵＴの相対位置を固定し、ＤＵＴの特性の測定を可能にする。
コネクタ１３０は、ソケット１２０の底部に設けられ、図１Ｂの配線層１２、１３に電気的に接続されている。コネクタ１３０は、ＤＵＴの端子に対応して設けられている。ＤＵＴがソケット１２０に装着されると、ＤＵＴの端子（例えば、図１のバンプ８０）が、対応するコネクタ１３０に電気的に接続される。
配線部１４０は、コネクタ１３０とボードコネクタ１５０の間に過剰な電流が流れないように、コネクタ１３０とボードコネクタ１５０の間に直列接続された抵抗素子である。
。
ボードコネクタ１５０は、配線ボード１００を図１０に示す信頼性試験装置２００内に装着したときに、信頼性試験装置２００の端子または外部装置（例えば、コンピュータ）と配線ボード１００に搭載されているＤＵＴを電気的に接続するためのコネクタである。外部装置は、ＤＵＴの電気的特性を測定する。ボードコネクタ１５０は、配線層１２～１４のいずれかに電気的に接続され、外部からの制御信号や電力をＤＵＴに供給し、あるいは、ＤＵＴからの信号を外部へ出力することができる。
ボード端子１６０も、配線ボード１００を信頼性試験装置２００内に装着したときに、信頼性試験装置２００の端子または外部装置と配線ボード１００に搭載されているＤＵＴを電気的に接続するための電極である。様々な雰囲気中のチャンバ２１０内において、測定端子としてのボードコネクタ１５０およびボード端子１６０は、ＤＵＴの電気的特性を測定する外部装置にＤＵＴを電気的に接続することができる。
図１０は、信頼性試験装置２００の構成例を示す概略外観図である。信頼性試験装置２００は、チャンバ２１０と、蓋部２２０とを備える。チャンバ２１０は、本体に設けられており、内部に配線ボード１００を収容可能となっている。チャンバ２１０は、複数の配線ボード１００を収容可能であってもよい。蓋部２２０は、チャンバ２１０の開口部を開閉することができるように構成されている。蓋部２２０を閉じると、チャンバ２１０の内部は密閉される。図示しないが、信頼性試験装置２００は、ヒータ、冷却器、加湿器等を備えており、配線ボード１００の周囲の雰囲気の温度や湿度等の条件を変更することができる。これにより、信頼性試験装置２００は、高温多湿雰囲気中における配線ボード１００の信頼性試験（ＨＡＳＴ）を実行することができる。
次に、配線ボード１００の製造方法について説明する。
配線基板１１０の製造方法は、基本的に第１実施形態の配線基板１０の製造方法と同じでよいので、ここではその説明を省略する。
配線基板１１０のソルダレジスト（図１Ｂの１６）上に、ソケット１２０を取り付ける。次に、配線層１２、１３に電気的に接続されるコネクタ１３０をソケット１２０に設ける。次に、ＤＵＴの電気的特性を測定する外部装置にＤＵＴを電気的に接続するために、配線基板１１０上にボードコネクタ１５０およびボード端子１６０を設ける。このようにして、配線ボード１００が完成する。
第２実施形態による配線ボード１００は、第１実施形態による配線基板１０と同様に、配線層１２、１３（図１Ｂ参照）の少なくとも一部分が炭素膜１８によって被覆されている。従って、配線ボード１００の配線層１２、１３の溶出や腐食を抑制することができ、かつ、導電性も阻害しない。また、炭素膜１８は比較的安価であるので、配線ボード１００のコストをさほど増大させない。
尚、第２実施形態でも、炭素膜１８は、材料膜１２＿１、１３＿１に代えて、または、これらに加えて、材料膜１２＿２、１３＿２を被覆してもよい。これにより、配線層１２、１３の導電性を阻害することなく、配線層１２、１３の溶出や腐食をさらに抑制することができる。
例えば、第２実施形態による配線ボード１００を用いて、図１Ａに示すＢＧＡ（Ball Grid Array）の半導体パッケージ１の試験を実行した。このとき、チャンバ２１０内の温度は、約１１０度に設定し、湿度は、約８５％に設定した。
もし、配線ボード１００が炭素膜１８を有しない場合、配線ボード１００は、約１０００時間のＨＡＳＴによって交換が必要となっていた。
一方、本実施形態による配線ボード１００のように炭素膜１８を有する場合、配線ボード１００は、約１０００時間を超えるＨＡＳＴであっても劣化が小さく交換が不要であった。このように、炭素膜１８を配線ボード１００に適用すると、配線ボード１００の寿命を延長することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１ 半導体パッケージ、１０ 配線基板、Ｃ１ 半導体チップ、４０ 金属ワイヤ、２０、６０ 樹脂層、８０ 金属バンプ、１１ 絶縁層、１２＿１、１３＿１、１２＿２、１３＿２ 材料膜、１２、１３、１４ 配線層、１５ 貫通孔、１６ ソルダレジスト、１８ 炭素膜、１００ 配線ボード、１１０ 配線基板、１２０ ソケット、１３０ コネクタ、１４０配線部、１５０ ボードコネクタ、１６０ ボード端子、２００ 信頼性試験装置、２１０ チャンバ、２２０ 蓋部

Claims (6)

  1. 複数の配線層と、
    前記複数の配線層の間に設けられた絶縁層と、
    前記配線層の少なくとも一部を被覆する炭素を含む第１膜とを備える配線基板。
  2. 前記配線層には、銅が用いられている、請求項１に記載の配線基板。
  3. 前記配線層および前記絶縁層の上方に設けられ、半導体パッケージを搭載可能な少なくとも１つの搭載部と、
    前記搭載部に設けられ、前記配線層に電気的に接続され、前記半導体パッケージの端子と接触可能なコネクタと、
    前記半導体パッケージの電気的特性を測定するために外部装置と前記半導体パッケージを電気的に接続可能な測定端子とをさらに備える、請求項１または請求項２に記載の配線基板。
  4. 請求項１または請求項２に記載の配線基板と、
    前記配線基板の上方に設けられた少なくとも１つの半導体チップと、
    前記少なくとも１つの半導体チップと前記配線層との間を電気的に接続する導電材料と、
    前記少なくとも１つの半導体チップおよび前記導電材料を被覆する第１樹脂層とを備える半導体パッケージ。
  5. 第１面と該第１面に対して反対側の第２面とを有する絶縁層の前記第１および第２面に配線層の材料を成膜し、
    前記絶縁層の前記第１面と前記第２面との間を貫通する貫通孔を形成し、
    前記第１面、前記第２面および前記貫通孔の内面に炭素をめっきして第１膜を成膜し、
    前記第１膜に前記配線層の材料をさらに成膜し、
    前記配線層の材料および前記第１膜を加工して前記配線層を形成し、
    前記配線層の一部を被覆する第１樹脂層を形成することを具備する、配線基板の製造方法。
  6. 前記配線層および前記絶縁層の上方に、半導体パッケージを搭載可能な少なくとも１つの搭載部を取り付け、
    前記配線層に電気的に接続され、前記半導体パッケージの端子と接触可能なコネクタを前記搭載部に設け、
    前記半導体パッケージの電気的特性を測定するために外部装置と前記半導体パッケージを電気的に接続可能な測定端子を設けることをさらに具備する、請求項５に記載の配線基板の製造方法。
JP2021040554A 2021-03-12 2021-03-12 配線基板、半導体パッケージおよび配線基板の製造方法 Pending JP2022139954A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021040554A JP2022139954A (ja) 2021-03-12 2021-03-12 配線基板、半導体パッケージおよび配線基板の製造方法
US17/459,349 US20220293502A1 (en) 2021-03-12 2021-08-27 Interconnection substrate, semiconductor package, and method of manufacturing interconnection substrate
TW110146760A TWI821820B (zh) 2021-03-12 2021-12-14 互連基板、半導體封裝及製造互連基板之方法
CN202210020243.6A CN115084077A (zh) 2021-03-12 2022-01-10 互连衬底、半导体封装、以及制造互连衬底的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021040554A JP2022139954A (ja) 2021-03-12 2021-03-12 配線基板、半導体パッケージおよび配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2022139954A true JP2022139954A (ja) 2022-09-26

Family

ID=83194002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021040554A Pending JP2022139954A (ja) 2021-03-12 2021-03-12 配線基板、半導体パッケージおよび配線基板の製造方法

Country Status (4)

Country Link
US (1) US20220293502A1 (ja)
JP (1) JP2022139954A (ja)
CN (1) CN115084077A (ja)
TW (1) TWI821820B (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890312B2 (en) * 2006-05-26 2014-11-18 The Hong Kong University Of Science And Technology Heat dissipation structure with aligned carbon nanotube arrays and methods for manufacturing and use
US7902643B2 (en) * 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
JP5290215B2 (ja) * 2010-02-15 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
US20190318984A1 (en) * 2018-04-17 2019-10-17 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Forming Conductive Vias to Have Enhanced Contact to Shielding Layer

Also Published As

Publication number Publication date
TW202301622A (zh) 2023-01-01
TWI821820B (zh) 2023-11-11
US20220293502A1 (en) 2022-09-15
CN115084077A (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
CN101159254B (zh) 半导体装置
US6841882B2 (en) Elastomer interposer for grid array packages and method of manufacturing the same
TWI478317B (zh) 具安裝互連之可安裝的積體電路封裝件系統
JP3512169B2 (ja) マルチチップ半導体モジュール及びその製造方法
US11067554B2 (en) Gas sensor package and sensing apparatus including the same
TWI229394B (en) Ball grid array semiconductor package with resin coated metal core
US7310224B2 (en) Electronic apparatus with thermal module
JP2022139954A (ja) 配線基板、半導体パッケージおよび配線基板の製造方法
US20090121340A1 (en) Fully testable surface mount die package configured for two-sided cooling
US20080136580A1 (en) Chip network resistor contacting pcb through solder balls and semiconductor module having the same
KR100766503B1 (ko) 반도체 소자 패키지
KR100675030B1 (ko) 집적 회로 패키지
JP5621664B2 (ja) 評価用半導体チップ、評価システムおよび放熱材料評価方法
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
KR100533761B1 (ko) 반도체패키지
US5973398A (en) Semiconductor device and fabrication method employing a palladium-plated heat spreader substrate
JP3296168B2 (ja) 半導体装置
JP3497680B2 (ja) 半導体パッケージを有する回路モジュールおよび回路モジュールを搭載した電子機器
KR100385088B1 (ko) 멀티칩 반도체 모듈 및 그 제조 방법
JPH07297236A (ja) 半導体素子実装用フィルムと半導体素子実装構造
JP3042408B2 (ja) 半導体装置の測定方法及び測定治具
KR100411810B1 (ko) 플립기술을이용한크기형반도체패키지
US20070075122A1 (en) Method for fabricating a chip module and a device module fabricated therefrom
CN114334684A (zh) 具有可调能态的电连接垫的半导体测试芯片及其制作方法
JPH07142631A (ja) 半導体装置およびその製造方法