JP3497680B2 - 半導体パッケージを有する回路モジュールおよび回路モジュールを搭載した電子機器 - Google Patents
半導体パッケージを有する回路モジュールおよび回路モジュールを搭載した電子機器Info
- Publication number
- JP3497680B2 JP3497680B2 JP31942196A JP31942196A JP3497680B2 JP 3497680 B2 JP3497680 B2 JP 3497680B2 JP 31942196 A JP31942196 A JP 31942196A JP 31942196 A JP31942196 A JP 31942196A JP 3497680 B2 JP3497680 B2 JP 3497680B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- relay
- semiconductor package
- pads
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、面実装形の半導体
パッケージを回路基板に実装してなる回路モジュールお
よびこの回路モジュールを搭載したポータブルコンピュ
ータのような電子機器に関する。
パッケージを回路基板に実装してなる回路モジュールお
よびこの回路モジュールを搭載したポータブルコンピュ
ータのような電子機器に関する。
【０００２】
【従来の技術】面実装形の半導体パッケージとして、ボ
ールグリッドアレイ形（以下ＢＧＡと称する）の半導体
パッケージが知られている。この種の半導体パッケージ
には、パッケージ基材としてプリント基板を用いたプラ
スチックＢＧＡ、パッケージ基材にセラミックを用いた
セラミックＢＧＡおよびパッケージ基材にフィルムを用
いたテープＢＧＡ等の種類があり、これらＢＧＡは用途
に応じて使い分けられている。
ールグリッドアレイ形（以下ＢＧＡと称する）の半導体
パッケージが知られている。この種の半導体パッケージ
には、パッケージ基材としてプリント基板を用いたプラ
スチックＢＧＡ、パッケージ基材にセラミックを用いた
セラミックＢＧＡおよびパッケージ基材にフィルムを用
いたテープＢＧＡ等の種類があり、これらＢＧＡは用途
に応じて使い分けられている。
【０００３】このようなＢＧＡのうち、上記プラスチッ
クＢＧＡは、プリント基板の表面にボンディングされた
半導体素子と、この半導体素子をモールドする合成樹脂
製のモールド材とを有し、これらモールド材とプリント
基板とによって平坦な箱状をなすパッケージ本体が構成
されている。
クＢＧＡは、プリント基板の表面にボンディングされた
半導体素子と、この半導体素子をモールドする合成樹脂
製のモールド材とを有し、これらモールド材とプリント
基板とによって平坦な箱状をなすパッケージ本体が構成
されている。
【０００４】プリント基板の裏面には、ボール状の多数
の半田バンプがマトリックス状に並べて配置されてい
る。半田バンプは、半導体パッケージの外部接続端子と
して機能するものであり、上記プリント基板の裏面に半
田付けされている。
の半田バンプがマトリックス状に並べて配置されてい
る。半田バンプは、半導体パッケージの外部接続端子と
して機能するものであり、上記プリント基板の裏面に半
田付けされている。
【０００５】このＢＧＡ形の半導体パッケージは、回路
基板に実装されている。回路基板は、半導体パッケージ
が実装される実装面を有している。この実装面には、多
数のパッドがマトリックス状に並べて配置されている。
パッドは、回路基板に形成された導体パターンに電気的
に接続されており、これらパッドに上記半導体パッケー
ジの半田バンプが半田付けされている。
基板に実装されている。回路基板は、半導体パッケージ
が実装される実装面を有している。この実装面には、多
数のパッドがマトリックス状に並べて配置されている。
パッドは、回路基板に形成された導体パターンに電気的
に接続されており、これらパッドに上記半導体パッケー
ジの半田バンプが半田付けされている。
【０００６】
【発明が解決しようとする課題】ところが、このＢＧＡ
形の半導体パッケージでは、半田バンプとパッドとの半
田付け部が、パッケージ本体と回路基板との間の微小な
隙間に位置されるために、周辺部だけが半田付けされた
ＱＦＰ(quad flat package) のように、上記半田付け部
を直接外方に露出させることができない。
形の半導体パッケージでは、半田バンプとパッドとの半
田付け部が、パッケージ本体と回路基板との間の微小な
隙間に位置されるために、周辺部だけが半田付けされた
ＱＦＰ(quad flat package) のように、上記半田付け部
を直接外方に露出させることができない。
【０００７】そのため、半田バンプがパッケージ本体に
よって覆い隠されてしまい、半導体素子の検査を行なう
必要が生じた場合に、半田バンプとパッドとの半田付け
部にリード線やジャンパー線を接続することができなく
なる。
よって覆い隠されてしまい、半導体素子の検査を行なう
必要が生じた場合に、半田バンプとパッドとの半田付け
部にリード線やジャンパー線を接続することができなく
なる。
【０００８】したがって、半導体素子の検査を行なうた
めには、半導体パッケージを回路基板から取り外さなく
てはならず、この作業に多大な手間と労力を要すること
になる。
めには、半導体パッケージを回路基板から取り外さなく
てはならず、この作業に多大な手間と労力を要すること
になる。
【０００９】それとともに、回路基板側の回路構成に変
更が生じた場合に、半導体パッケージを回路基板に半田
付けしたままの状態では、回路変更に対応できなくな
り、半導体パッケージの取り外しを余儀なくされるとい
った不具合がある。
更が生じた場合に、半導体パッケージを回路基板に半田
付けしたままの状態では、回路変更に対応できなくな
り、半導体パッケージの取り外しを余儀なくされるとい
った不具合がある。
【００１０】
【００１１】 本発明の目的は、接続端子とパッドとの
半田付け部が見えなくとも、ジャンパー配線を容易に行
なうことができ、作業性を改善できる回路モジュールを
得ることにある。本発明の他の目的な、上記回路モジュ
ールを搭載した電子機器を得ることにある。
半田付け部が見えなくとも、ジャンパー配線を容易に行
なうことができ、作業性を改善できる回路モジュールを
得ることにある。本発明の他の目的な、上記回路モジュ
ールを搭載した電子機器を得ることにある。
【００１２】
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、本発明の一つの形態に係る回路モジュールは、半導
体素子を有するパッケージ本体と、このパッケージ本体
の裏面に配置された多数の接続端子と、を含む面実装形
の半導体パッケージと、上記半導体パッケージが実装さ
れる実装面を有し、この実装面に上記接続端子に対応す
る多数のパッドが配置された回路基板と、上記半導体パ
ッケージと上記回路基板との間に介在され、これら半導
体パッケージの接続端子と回路基板のパッドとを電気的
に接続する中継基板と、を具備している。上記中継基板
は、上記接続端子および上記パッドに対応する多数のス
ルーホールと、これらスルーホールの内面を覆うととも
に、上記接続端子および上記パッドに夫々半田付けされ
た導電層と、を含み、この中継基板は、上記パッケージ
本体の外周縁部よりも外側に張り出す延長部を有すると
ともに、この延長部の上記回路基板とは反対側の表面
に、上記導電層に電気的に接続された多数の中継パッド
を配置したことを特徴としている。
め、本発明の一つの形態に係る回路モジュールは、半導
体素子を有するパッケージ本体と、このパッケージ本体
の裏面に配置された多数の接続端子と、を含む面実装形
の半導体パッケージと、上記半導体パッケージが実装さ
れる実装面を有し、この実装面に上記接続端子に対応す
る多数のパッドが配置された回路基板と、上記半導体パ
ッケージと上記回路基板との間に介在され、これら半導
体パッケージの接続端子と回路基板のパッドとを電気的
に接続する中継基板と、を具備している。上記中継基板
は、上記接続端子および上記パッドに対応する多数のス
ルーホールと、これらスルーホールの内面を覆うととも
に、上記接続端子および上記パッドに夫々半田付けされ
た導電層と、を含み、この中継基板は、上記パッケージ
本体の外周縁部よりも外側に張り出す延長部を有すると
ともに、この延長部の上記回路基板とは反対側の表面
に、上記導電層に電気的に接続された多数の中継パッド
を配置したことを特徴としている。
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】 この構成において、半導体パッケージを
中継基板を介して回路基板に実装すると、中継基板の導
電層を介して半導体パッケージの接続端子と回路基板の
パッドとが電気的に接続される。この状態では、中継基
板の延長部がパッケージ本体の外周縁部から外側に張り
出し、この延長部が回路基板の実装面上に露出される。
この延長部の表面には、半導体素子に接続された多数の
中継パッドが配置されているので、これら中継パッド
は、回路基板と半導体パッケージとの間に入り込むこと
なく、半導体パッケージの外方に直接露出されることに
なる。
中継基板を介して回路基板に実装すると、中継基板の導
電層を介して半導体パッケージの接続端子と回路基板の
パッドとが電気的に接続される。この状態では、中継基
板の延長部がパッケージ本体の外周縁部から外側に張り
出し、この延長部が回路基板の実装面上に露出される。
この延長部の表面には、半導体素子に接続された多数の
中継パッドが配置されているので、これら中継パッド
は、回路基板と半導体パッケージとの間に入り込むこと
なく、半導体パッケージの外方に直接露出されることに
なる。
【００１９】したがって、半導体素子の検査が必要とな
った場合、あるいは回路基板側の回路構成に変更が生じ
た場合には、中継パッドにジャンパー線や他の回路部品
を接続することで対処でき、従来のように半導体パッケ
ージを回路基板から取り外すといった面倒な作業が不要
となる。
った場合、あるいは回路基板側の回路構成に変更が生じ
た場合には、中継パッドにジャンパー線や他の回路部品
を接続することで対処でき、従来のように半導体パッケ
ージを回路基板から取り外すといった面倒な作業が不要
となる。
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】
【００３２】
【００３３】
【００３４】
【００３５】
【発明の実施の形態】以下本発明の第１の実施の形態
を、図１ないし図４にもとづいて説明する。図１は、電
子機器としてのポータブルコンピュータ１を示してい
る。このコンピュータ１は、偏平な箱状をなす筐体２
と、この筐体２に支持されたフラットなディスプレイユ
ニット３とを備えている。
を、図１ないし図４にもとづいて説明する。図１は、電
子機器としてのポータブルコンピュータ１を示してい
る。このコンピュータ１は、偏平な箱状をなす筐体２
と、この筐体２に支持されたフラットなディスプレイユ
ニット３とを備えている。
【００３６】 筐体２は、ベース４と、このベース４に
取り外し可能に連結されたアッパカバー５とに分割され
ている。ベース４は、平坦な底壁４ａを有している。ア
ッパカバー５は、底壁４ａと向かい合う上壁５ａを有し
ている。上壁５ａの前部は、平坦なパームレスト６とな
っており、このパームレスト６の後方にキーボード７が
配置されている。
取り外し可能に連結されたアッパカバー５とに分割され
ている。ベース４は、平坦な底壁４ａを有している。ア
ッパカバー５は、底壁４ａと向かい合う上壁５ａを有し
ている。上壁５ａの前部は、平坦なパームレスト６とな
っており、このパームレスト６の後方にキーボード７が
配置されている。
【００３７】 ディスプレイユニット３は、上記筐体２
の後端部にヒンジ軸８を介して支持されている。そのた
め、ディスプレイユニット３は、パームレスト６やキー
ボード７を上方から覆う閉じ位置と、キーボード７の後
方において起立する開き位置とに亘って回動可能となっ
ている。
の後端部にヒンジ軸８を介して支持されている。そのた
め、ディスプレイユニット３は、パームレスト６やキー
ボード７を上方から覆う閉じ位置と、キーボード７の後
方において起立する開き位置とに亘って回動可能となっ
ている。
【００３８】筐体２の内部には、回路モジュール１０が
収容されている。回路モジュール１０は、回路基板１１
と、この回路基板１１に実装されたＢＧＡ形の半導体パ
ッケージ１２およびこの半導体パッケージ１２に隣接し
て配置された他の回路部品１３とを備えている。
収容されている。回路モジュール１０は、回路基板１１
と、この回路基板１１に実装されたＢＧＡ形の半導体パ
ッケージ１２およびこの半導体パッケージ１２に隣接し
て配置された他の回路部品１３とを備えている。
【００３９】 回路基板１１は、上記筐体２の底壁４ａ
に取り外し可能に支持されている。回路基板１１は、例
えばガラスエポキシあるいはポリイミド等により形成さ
れ、この回路基板１１の表面および裏面には、図４に示
すように、導体パターン１４が形成されている。この回
路基板１１の表面は、実装面１５をなしている。実装面
１５には、多数のパッド１６がマトリックス状に並べて
配置されている。これらパッド１６は、上記導体パター
ン１４に電気的に接続されている。
に取り外し可能に支持されている。回路基板１１は、例
えばガラスエポキシあるいはポリイミド等により形成さ
れ、この回路基板１１の表面および裏面には、図４に示
すように、導体パターン１４が形成されている。この回
路基板１１の表面は、実装面１５をなしている。実装面
１５には、多数のパッド１６がマトリックス状に並べて
配置されている。これらパッド１６は、上記導体パター
ン１４に電気的に接続されている。
【００４０】なお、回路基板１１の実装面１５や裏面
は、図示しないソルダレジスト層によって覆われてお
り、このソルダレジスト層は、上記パッド１６に対応し
た部分において除去されている。
は、図示しないソルダレジスト層によって覆われてお
り、このソルダレジスト層は、上記パッド１６に対応し
た部分において除去されている。
【００４１】図２に示すように、上記半導体パッケージ
１２は、パッケージ本体１７を有している。パッケージ
本体１７は、偏平な四角形箱状をなしている。このパッ
ケージ本体１７は、パッケージ基材としてのプリント基
板１８と、このプリント基板１８の表面２１ａに実装さ
れ、動作中に発熱する半導体素子１９と、この半導体素
子１９をプリント基板１８にモールドする合成樹脂ある
いはセラミック製のモールド材２０とを備えている。
１２は、パッケージ本体１７を有している。パッケージ
本体１７は、偏平な四角形箱状をなしている。このパッ
ケージ本体１７は、パッケージ基材としてのプリント基
板１８と、このプリント基板１８の表面２１ａに実装さ
れ、動作中に発熱する半導体素子１９と、この半導体素
子１９をプリント基板１８にモールドする合成樹脂ある
いはセラミック製のモールド材２０とを備えている。
【００４２】プリント基板１８は、四つの縁部１８ａ〜
１８ｄを有する四角形状をなしている。このプリント基
板１８の表面２１ａには、配線パターン２２が形成され
ており、この配線パターン２２に上記半導体素子１９の
電極がワイヤーボンディングされている。
１８ｄを有する四角形状をなしている。このプリント基
板１８の表面２１ａには、配線パターン２２が形成され
ており、この配線パターン２２に上記半導体素子１９の
電極がワイヤーボンディングされている。
【００４３】図４に示すように、プリント基板１８の裏
面２１ｂは、モールド材２０によって覆われておらず、
この裏面２１ｂには、多数の接続パッド２３がマトリッ
クス状に並べて配置されている。接続パッド２３は、上
記配線パターン２２を介して半導体素子１９に電気的に
接続されている。
面２１ｂは、モールド材２０によって覆われておらず、
この裏面２１ｂには、多数の接続パッド２３がマトリッ
クス状に並べて配置されている。接続パッド２３は、上
記配線パターン２２を介して半導体素子１９に電気的に
接続されている。
【００４４】なお、プリント基板１８の裏面２１ｂは、
図示しないソルダレジスト層によって覆われており、こ
のソルダレジスト層は、上記接続パッド２３に対応した
部分において除去されている。
図示しないソルダレジスト層によって覆われており、こ
のソルダレジスト層は、上記接続パッド２３に対応した
部分において除去されている。
【００４５】プリント基板１８の接続パッド２３には、
夫々球形の半田バンプ２５が接合されている。半田バン
プ２５の外周面は、夫々半田層２６によって覆われてお
り、この半田層２６によって半田バンプ２５と接続パッ
ド２３とが互いに接合されている。
夫々球形の半田バンプ２５が接合されている。半田バン
プ２５の外周面は、夫々半田層２６によって覆われてお
り、この半田層２６によって半田バンプ２５と接続パッ
ド２３とが互いに接合されている。
【００４６】図２に示すように、上記半田バンプ２５
は、半導体パッケージ１２の外部接続端子として機能す
るものであり、上記回路基板１１のパッド１６と対応す
るように、上記プリント基板１８の裏面２１ｂにマトリ
ックス状に並べて配置されている。
は、半導体パッケージ１２の外部接続端子として機能す
るものであり、上記回路基板１１のパッド１６と対応す
るように、上記プリント基板１８の裏面２１ｂにマトリ
ックス状に並べて配置されている。
【００４７】ところで、このような半導体パッケージ１
２と回路基板１１との間には、中継基板３０が介在され
ている。中継基板３０は、半導体パッケージ１２の半田
バンプ２５と回路基板１１のパッド１６とを電気的に接
続するためのものである。
２と回路基板１１との間には、中継基板３０が介在され
ている。中継基板３０は、半導体パッケージ１２の半田
バンプ２５と回路基板１１のパッド１６とを電気的に接
続するためのものである。
【００４８】 すなわち、中継基板３０は、半導体パッ
ケージ１２のプリント基板１８と向かい合う表面３０ａ
と、回路基板１１と向かい合う裏面３０ｂとを有してい
る。この中継基板３０は、ガラスエポキシあるいはポリ
イミド等により形成された絶縁層３１と、この絶縁層３
１の内部に配置されたベタ状の伝熱層３２とを有する多
層構造をなしている。伝熱層３２は、例えば銅箔のよう
な熱伝導性に優れた金属材料にて構成されている。
ケージ１２のプリント基板１８と向かい合う表面３０ａ
と、回路基板１１と向かい合う裏面３０ｂとを有してい
る。この中継基板３０は、ガラスエポキシあるいはポリ
イミド等により形成された絶縁層３１と、この絶縁層３
１の内部に配置されたベタ状の伝熱層３２とを有する多
層構造をなしている。伝熱層３２は、例えば銅箔のよう
な熱伝導性に優れた金属材料にて構成されている。
【００４９】図２や図４に示すように、上記中継基板３
０は、多数のスルーホール３４を備えている。スルーホ
ール３４は、絶縁層３１を厚み方向に貫通しており、そ
の一端が中継基板３０の表面３０ａに開口されていると
ともに、他端が中継基板３０の裏面３０ｂに開口されて
いる。そして、これらスルーホール３４は、上記半田バ
ンプ２５およびパッド１６に対応する位置に配置されて
いる。
０は、多数のスルーホール３４を備えている。スルーホ
ール３４は、絶縁層３１を厚み方向に貫通しており、そ
の一端が中継基板３０の表面３０ａに開口されていると
ともに、他端が中継基板３０の裏面３０ｂに開口されて
いる。そして、これらスルーホール３４は、上記半田バ
ンプ２５およびパッド１６に対応する位置に配置されて
いる。
【００５０】スルーホール３４の内面は、導電層３５に
よって覆われている。導電層３５としては、半田コーテ
ィングあるいは銅メッキが用いられている。この導電層
３５は、中継基板３０の表面３０ａに露出された第１の
ランド部３６ａと、中継基板３０の裏面３０ｂに露出さ
れた第２のランド部３６ｂとを備えている。第１のラン
ド部３６ａは、上記半田層２６を介して上記半田バンプ
２５に電気的に接続されている。第２のランド部３６ｂ
は、上記パッド１６に半田付けされている。
よって覆われている。導電層３５としては、半田コーテ
ィングあるいは銅メッキが用いられている。この導電層
３５は、中継基板３０の表面３０ａに露出された第１の
ランド部３６ａと、中継基板３０の裏面３０ｂに露出さ
れた第２のランド部３６ｂとを備えている。第１のラン
ド部３６ａは、上記半田層２６を介して上記半田バンプ
２５に電気的に接続されている。第２のランド部３６ｂ
は、上記パッド１６に半田付けされている。
【００５１】そのため、半導体パッケージ１２の半田バ
ンプ２５は、中継基板３０の導電層３５を介して回路基
板１１のパッド１６に接合されており、これら半田バン
プ２５と第２のランド部３６ｂとの半田付け部は、プリ
ント基板１８と中継基板３０との間の微小な隙間Ｓに位
置されている。
ンプ２５は、中継基板３０の導電層３５を介して回路基
板１１のパッド１６に接合されており、これら半田バン
プ２５と第２のランド部３６ｂとの半田付け部は、プリ
ント基板１８と中継基板３０との間の微小な隙間Ｓに位
置されている。
【００５２】中継基板３０の伝熱層３２は、スルーホー
ル３４に対応する位置に、このスルーホール３４を避け
る多数の逃げ孔３７を有している。逃げ孔３７は、スル
ーホール３４よりも大きな径を有し、これら逃げ孔３７
との間に上記絶縁層３１が入り込んでいる。このため、
スルーホール３４の内面の導電層３５と伝熱層３２と
は、互いに絶縁されている。
ル３４に対応する位置に、このスルーホール３４を避け
る多数の逃げ孔３７を有している。逃げ孔３７は、スル
ーホール３４よりも大きな径を有し、これら逃げ孔３７
との間に上記絶縁層３１が入り込んでいる。このため、
スルーホール３４の内面の導電層３５と伝熱層３２と
は、互いに絶縁されている。
【００５３】なお、この場合、図４に示すように、特定
のスルーホール３４の導電層３５は、伝熱層３２に接続
されており、この伝熱層３２が半導体パッケージ１２の
グランド層としての機能を兼ねている。
のスルーホール３４の導電層３５は、伝熱層３２に接続
されており、この伝熱層３２が半導体パッケージ１２の
グランド層としての機能を兼ねている。
【００５４】図３に示すように、上記中継基板３０は、
上記半導体パッケージ１２よりも大きな平面形状を有し
ている。この中継基板３０の外周部には、半導体パッケ
ージ１２のプリント基板１８よりも外側に張り出す延長
部４０が形成されている。
上記半導体パッケージ１２よりも大きな平面形状を有し
ている。この中継基板３０の外周部には、半導体パッケ
ージ１２のプリント基板１８よりも外側に張り出す延長
部４０が形成されている。
【００５５】延長部４０は、プリント基板１８の縁部１
８ａ〜１８ｄに沿う長方形状の四つの拡張エリア４１ａ
〜４１ｄを有し、これら拡張エリア４１ａ〜４１ｄは、
回路基板１１と半導体パッケージ１２との間に入り込む
ことなく、この回路基板１１上に露出されている。そし
て、中継基板３０の内部の伝熱層３２は、上記延長部４
０に対応する部分にも連続して配置されている。
８ａ〜１８ｄに沿う長方形状の四つの拡張エリア４１ａ
〜４１ｄを有し、これら拡張エリア４１ａ〜４１ｄは、
回路基板１１と半導体パッケージ１２との間に入り込む
ことなく、この回路基板１１上に露出されている。そし
て、中継基板３０の内部の伝熱層３２は、上記延長部４
０に対応する部分にも連続して配置されている。
【００５６】このような構成の回路モジュール１０にお
いて、コンピュータ１の動作に伴って半導体パッケージ
１２の半導体素子１９が発熱すると、この半導体素子１
９の熱は、プリント基板１８や接続パッド２３を介して
半田バンプ２５に伝えられる。半田バンプ２５は、中継
基板３０の導電層３５を介して回路基板１１のパッド１
６に接合されているので、上記半田バンプ２５に伝えら
れた熱は、導電層２５やスルーホール３４を介して中継
基板３０の絶縁層３１に逃がされ、ここから伝熱層３２
に拡散される。
いて、コンピュータ１の動作に伴って半導体パッケージ
１２の半導体素子１９が発熱すると、この半導体素子１
９の熱は、プリント基板１８や接続パッド２３を介して
半田バンプ２５に伝えられる。半田バンプ２５は、中継
基板３０の導電層３５を介して回路基板１１のパッド１
６に接合されているので、上記半田バンプ２５に伝えら
れた熱は、導電層２５やスルーホール３４を介して中継
基板３０の絶縁層３１に逃がされ、ここから伝熱層３２
に拡散される。
【００５７】そのため、半導体素子１９の熱を中継基板
３０に積極的に逃がすことができ、半導体パッケージ１
２の放熱性を高めることができる。特に、本実施形態の
中継基板３０は、半導体パッケージ１２よりも大きな平
面形状を有しているので、半導体パッケージ１２からの
熱をより広い範囲に亘って拡散させることができる。
３０に積極的に逃がすことができ、半導体パッケージ１
２の放熱性を高めることができる。特に、本実施形態の
中継基板３０は、半導体パッケージ１２よりも大きな平
面形状を有しているので、半導体パッケージ１２からの
熱をより広い範囲に亘って拡散させることができる。
【００５８】しかも、中継基板３０の外周部には、半導
体パッケージ１２の外周縁部よりも外側に張り出す延長
部４０が形成され、この延長部４０に対応する部分にも
伝熱層３２が連続して配置されているので、中継基板３
０に逃がされた熱は、延長部４０への拡散による自然空
冷により筐体２の内部に放熱される。
体パッケージ１２の外周縁部よりも外側に張り出す延長
部４０が形成され、この延長部４０に対応する部分にも
伝熱層３２が連続して配置されているので、中継基板３
０に逃がされた熱は、延長部４０への拡散による自然空
冷により筐体２の内部に放熱される。
【００５９】この結果、回路基板１１と半導体パッケー
ジ１２との間に熱が籠り難くなり、この点でも半導体パ
ッケージ１２の放熱性の向上に寄与する。さらに、スル
ーホール３４は、全ての半田バンプ２５に対応した位置
に配置されているので、半導体パッケージ１２の熱は、
全ての半田バンプ２５からスルーホール３４を経由して
絶縁層３１に逃がされる。このため、半導体パッケージ
１２と中継基板３０との間に数多くの熱伝達経路を形成
することができ、半導体パッケージ１２の熱を効率良く
中継基板３０に逃がすことができる。
ジ１２との間に熱が籠り難くなり、この点でも半導体パ
ッケージ１２の放熱性の向上に寄与する。さらに、スル
ーホール３４は、全ての半田バンプ２５に対応した位置
に配置されているので、半導体パッケージ１２の熱は、
全ての半田バンプ２５からスルーホール３４を経由して
絶縁層３１に逃がされる。このため、半導体パッケージ
１２と中継基板３０との間に数多くの熱伝達経路を形成
することができ、半導体パッケージ１２の熱を効率良く
中継基板３０に逃がすことができる。
【００６０】また、上記構成によると、半導体パッケー
ジ１２の熱は、回路基板１１に伝わる以前に中継基板３
０を介して放熱される。そのため、回路基板１１やこの
回路基板１１に実装されている他の回路部品１３に対す
る熱影響を少なく抑えることができる。
ジ１２の熱は、回路基板１１に伝わる以前に中継基板３
０を介して放熱される。そのため、回路基板１１やこの
回路基板１１に実装されている他の回路部品１３に対す
る熱影響を少なく抑えることができる。
【００６１】
【００６２】 なお、本発明は上記第１の実施の形態に
特定されるものではなく、図５ないし図７に本発明の第
２の実施の形態を示す。この第２の実施の形態は、主に
中継基板３０の構成が上記第１の実施の形態と相違して
おり、それ以外の構成は第１の実施の形態と同様であ
る。そのため、第２の実施の形態において、第１の実施
の形態と同一の構成部分には、同一の参照符号を付して
その説明を省略する。
特定されるものではなく、図５ないし図７に本発明の第
２の実施の形態を示す。この第２の実施の形態は、主に
中継基板３０の構成が上記第１の実施の形態と相違して
おり、それ以外の構成は第１の実施の形態と同様であ
る。そのため、第２の実施の形態において、第１の実施
の形態と同一の構成部分には、同一の参照符号を付して
その説明を省略する。
【００６３】図５や図６に示すように、中継基板３０の
拡張エリア４１ａ〜４１ｄは、パッド設置面５１を有し
ている。パッド設置面５１は、中継基板３０の表面３０
ａに連なっており、このパッド設置面５１には、多数の
中継パッド５２が配置されている。中継パッド５２は、
半導体パッケージ１２を取り囲むように二列に並べて配
置されており、これら中継パッド５２の数は、上記半導
体パッケージ１２の半田バンプ２５の数と一致してい
る。
拡張エリア４１ａ〜４１ｄは、パッド設置面５１を有し
ている。パッド設置面５１は、中継基板３０の表面３０
ａに連なっており、このパッド設置面５１には、多数の
中継パッド５２が配置されている。中継パッド５２は、
半導体パッケージ１２を取り囲むように二列に並べて配
置されており、これら中継パッド５２の数は、上記半導
体パッケージ１２の半田バンプ２５の数と一致してい
る。
【００６４】また、パッド設置面５１には、多数の配線
パターン５３が形成されている。配線パターン５３の一
端は、上記中継パッド５２に個々に接続されている。配
線パターン５３の他端は、中継基板３０の表面３０ａに
導かれるとともに、上記導電層３５の第１のランド部３
６ａに接続されている。そのため、中継パッド５２は、
配線パターン５３を介して半導体パッケージ１２の半田
バンプ２５に個々に接続されている。
パターン５３が形成されている。配線パターン５３の一
端は、上記中継パッド５２に個々に接続されている。配
線パターン５３の他端は、中継基板３０の表面３０ａに
導かれるとともに、上記導電層３５の第１のランド部３
６ａに接続されている。そのため、中継パッド５２は、
配線パターン５３を介して半導体パッケージ１２の半田
バンプ２５に個々に接続されている。
【００６５】この結果、半導体素子１９の各電極は、半
田バンプ２５と中継パッド５２との双方に接続されてい
る。回路基板１１の表面には、上記半導体パッケージ１
２にジャンパー接続される回路部品５４が実装されてい
る。回路部品５４は、半導体パッケージ１２の実装部分
の近傍に位置されており、この回路部品５４は、リード
線５５を介して所望の中継パッド５２に接続されてい
る。
田バンプ２５と中継パッド５２との双方に接続されてい
る。回路基板１１の表面には、上記半導体パッケージ１
２にジャンパー接続される回路部品５４が実装されてい
る。回路部品５４は、半導体パッケージ１２の実装部分
の近傍に位置されており、この回路部品５４は、リード
線５５を介して所望の中継パッド５２に接続されてい
る。
【００６６】また、半導体素子１９の電極に接続された
多数の中継パッド５２は、半導体パッケージ１２の外周
囲において、この半導体パッケージ１２を取り囲むよう
に配置されている。そのため、図５や図６に二点鎖線で
示すように、所望の中継パッド５２にジャンパー線５６
を接続すれば、半導体パッケージ１２を回路基板１１に
実装したままの状態においても、半導体素子１９の検査
に必要なジャンパー配線を行なえるようになっている。
多数の中継パッド５２は、半導体パッケージ１２の外周
囲において、この半導体パッケージ１２を取り囲むよう
に配置されている。そのため、図５や図６に二点鎖線で
示すように、所望の中継パッド５２にジャンパー線５６
を接続すれば、半導体パッケージ１２を回路基板１１に
実装したままの状態においても、半導体素子１９の検査
に必要なジャンパー配線を行なえるようになっている。
【００６７】このような構成の回路モジュール１０によ
れば、半導体パッケージ１２と回路基板１１とを接続す
る中継基板３０は、半導体パッケージ１２の外周部より
も外側に張り出す延長部４０を有し、この延長部４０の
表面のパッド設置面５１に、半導体素子１９の電極に接
続された多数の中継パッド５２が配置されている。
れば、半導体パッケージ１２と回路基板１１とを接続す
る中継基板３０は、半導体パッケージ１２の外周部より
も外側に張り出す延長部４０を有し、この延長部４０の
表面のパッド設置面５１に、半導体素子１９の電極に接
続された多数の中継パッド５２が配置されている。
【００６８】そのため、これら中継パッド５２は、半導
体パッケージ１２と中継基板３０との間に入り込むこと
なく、この半導体パッケージ１２の外方に露出されてお
り、回路基板１１側の回路変更に伴って半導体パッケー
ジ１２に回路部品５４を接続する必要が生じた場合は、
この回路部品５４を所望の中継パッド５２にリード線５
５を介して接続することで対処できる。しかも、半導体
素子１９の検査が必要となった場合には、所望の中継パ
ッド５２の間をジャンパー線５６で接続することにより
対処することができる。
体パッケージ１２と中継基板３０との間に入り込むこと
なく、この半導体パッケージ１２の外方に露出されてお
り、回路基板１１側の回路変更に伴って半導体パッケー
ジ１２に回路部品５４を接続する必要が生じた場合は、
この回路部品５４を所望の中継パッド５２にリード線５
５を介して接続することで対処できる。しかも、半導体
素子１９の検査が必要となった場合には、所望の中継パ
ッド５２の間をジャンパー線５６で接続することにより
対処することができる。
【００６９】したがって、従来のように半導体パッケー
ジ１２を回路基板１１から取り外すといった面倒な作業
が不要となり、回路変更に伴う半導体パッケージ１２へ
の回路部品５４の接続および半導体素子１９の検査を容
易に行なうことができる。
ジ１２を回路基板１１から取り外すといった面倒な作業
が不要となり、回路変更に伴う半導体パッケージ１２へ
の回路部品５４の接続および半導体素子１９の検査を容
易に行なうことができる。
【００７０】さらに、上記構成によると、半導体素子１
９の各電極は、半田バンプ２５および中継パッド５２に
個々に接続され、これら半田バンプ２５の数と中継パッ
ド５２の数とが互いに一致しているので、半導体パッケ
ージ１２の特定の半田バンプ２５だけではなくて、全て
の半田バンプ２５にリード線５５やジャンパー線５６を
接続することができる。
９の各電極は、半田バンプ２５および中継パッド５２に
個々に接続され、これら半田バンプ２５の数と中継パッ
ド５２の数とが互いに一致しているので、半導体パッケ
ージ１２の特定の半田バンプ２５だけではなくて、全て
の半田バンプ２５にリード線５５やジャンパー線５６を
接続することができる。
【００７１】
【００７２】
【００７３】
【００７４】
【００７５】
【００７６】
【００７７】
【００７８】
【００７９】
【００８０】
【００８１】なお、上記実施の形態においては、半導体
パッケージの接続端子としてボール状の半田バンプを用
いたが、本発明はこれに限らず、ピン（柱）状の半田バ
ンプを用いても良い。
パッケージの接続端子としてボール状の半田バンプを用
いたが、本発明はこれに限らず、ピン（柱）状の半田バ
ンプを用いても良い。
【００８２】
【発明の効果】以上詳述した本発明によれば、半導体パ
ッケージの検査が必要となった場合、あるいは回路基板
側の回路構成に変更が生じた場合には、中継パッドにジ
ャンパー線を接続することで対処できる。したがって、
従来のように半導体パッケージを回路基板から取り外す
といった面倒な作業が不要となり、ジャンパー配線や回
路変更を容易に行なうことができる。
ッケージの検査が必要となった場合、あるいは回路基板
側の回路構成に変更が生じた場合には、中継パッドにジ
ャンパー線を接続することで対処できる。したがって、
従来のように半導体パッケージを回路基板から取り外す
といった面倒な作業が不要となり、ジャンパー配線や回
路変更を容易に行なうことができる。
【００８３】
【図１】本発明の第１の実施の形態におけるポータブル
コンピュータの断面図。
コンピュータの断面図。
【図２】回路モジュールの断面図。
【図３】回路モジュールの平面図。
【図４】半導体パッケージ、中継基板および回路基板の
半田付け部を拡大して示す断面図。
半田付け部を拡大して示す断面図。
【図５】本発明の第２の実施の形態における回路モジュ
ールの断面図。
ールの断面図。
【図６】回路モジュールの平面図。
【図７】半導体パッケージ、中継基板および回路基板の
半田付け部を拡大して示す断面図。
半田付け部を拡大して示す断面図。
２…筐体、１１…回路基板、１２…半導体パッケージ、
１５…実装面、１６…パッド、１７…パッケージ本体、
１８…プリント基板、１９…半導体素子、２５…接続端
子（半田バンプ）、３０…中継基板、３５…導電層、４
０…延長部、５２…中継パッド。
１５…実装面、１６…パッド、１７…パッケージ本体、
１８…プリント基板、１９…半導体素子、２５…接続端
子（半田バンプ）、３０…中継基板、３５…導電層、４
０…延長部、５２…中継パッド。
Claims (5)
- 【請求項１】 半導体素子を有するパッケージ本体と、
このパッケージ本体の裏面に配置された多数の接続端子
と、を含む面実装形の半導体パッケージと、 上記半導体パッケージが実装される実装面を有し、この
実装面に上記接続端子に対応する多数のパッドが配置さ
れた回路基板と、 上記半導体パッケージと上記回路基板との間に介在さ
れ、これら半導体パッケージの接続端子と回路基板のパ
ッドとを電気的に接続する中継基板と、を具備し、 上記中継基板は、上記接続端子および上記パッドに対応
する多数のスルーホールと、これらスルーホールの内面
を覆うとともに、上記接続端子および上記パッドに夫々
半田付けされた導電層と、を含み、この中継基板は、上
記パッケージ本体の外周縁部よりも外側に張り出す延長
部を有するとともに、この延長部の上記回路基板とは反
対側の表面に、上記導電層に電気的に接続された多数の
中継パッドを配置したことを特徴とする回路モジュー
ル。 - 【請求項２】 請求項１の記載において、上記中継基板
は、上記スルーホールが形成された絶縁層を有し、この
絶縁層の内部に少なくとも一つの伝熱層が積層されてい
ることを特徴とする回路モジュール。 - 【請求項３】 請求項１又は請求項２の記載において、
上記中継パッドの数は、上記接続端子の数と一致してお
り、個々の中継パッドが個々の接続端子に電気的に接続
されていることを特徴とする回路モジュール。 - 【請求項４】 筐体と、上記筐体の内部に収容され、多
数のパッドが配置された実装面を有する回路基板と、 上記実装面と向かい合う裏面を有するとともに、この裏
面に上記パッドに対応する多数の接続端子が配置された
半導体パッケージと、 上記半導体パッケージと上記回路基板との間に介在さ
れ、これら半導体パッケージの接続端子と回路基板のパ
ッドとを電気的に接続する中継基板と、を具備し、 上記中継基板は、上記接続端子および上記パッドに対応
する多数のスルーホールと、これらスルーホールの内面
を覆うとともに、上記接続端子および上記パッドに夫々
半田付けされた導電層と、を含み、この中継基板の外周
部に上記パッケージ本体の外周縁部よりも外側に張り出
す延長部を形成するとともに、この延長部の上記回路基
板とは反対側の表面に、上記導電層に電気的に接続され
た多数の中継パッドを配置したことを特徴とする電子機
器。 - 【請求項５】 請求項４の記載において、上記中継基板
は、上記スルーホールが形成された絶縁層を有し、この
絶縁層の内部に少なくとも一つの伝熱層が積層されてい
ることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31942196A JP3497680B2 (ja) | 1996-11-29 | 1996-11-29 | 半導体パッケージを有する回路モジュールおよび回路モジュールを搭載した電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31942196A JP3497680B2 (ja) | 1996-11-29 | 1996-11-29 | 半導体パッケージを有する回路モジュールおよび回路モジュールを搭載した電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163367A JPH10163367A (ja) | 1998-06-19 |
| JP3497680B2 true JP3497680B2 (ja) | 2004-02-16 |
Family
ID=18110011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31942196A Expired - Fee Related JP3497680B2 (ja) | 1996-11-29 | 1996-11-29 | 半導体パッケージを有する回路モジュールおよび回路モジュールを搭載した電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3497680B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6816385B1 (en) * | 2000-11-16 | 2004-11-09 | International Business Machines Corporation | Compliant laminate connector |
| JP2006156630A (ja) * | 2004-11-29 | 2006-06-15 | Toppan Printing Co Ltd | 多層回路配線板用支持基板及びそれを用いた多層回路配線板 |
-
1996
- 1996-11-29 JP JP31942196A patent/JP3497680B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10163367A (ja) | 1998-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6069407A (en) | BGA package using PCB and tape in a die-up configuration | |
| US4941033A (en) | Semiconductor integrated circuit device | |
| US6054759A (en) | Semiconductor chip and package with heat dissipation | |
| US5291062A (en) | Area array semiconductor device having a lid with functional contacts | |
| KR20080031119A (ko) | 반도체 장치 | |
| JP3512169B2 (ja) | マルチチップ半導体モジュール及びその製造方法 | |
| KR101340512B1 (ko) | 반도체 칩 패키지 및 이를 포함하는 인쇄 회로 기판어셈블리 | |
| JP2006339596A (ja) | インタポーザおよび半導体装置 | |
| US4964019A (en) | Multilayer bonding and cooling of integrated circuit devices | |
| US20040253767A1 (en) | Thermally enhanced component substrate | |
| US5909055A (en) | Chip package device mountable on a mother board in whichever of facedown and wire bonding manners | |
| US20090121340A1 (en) | Fully testable surface mount die package configured for two-sided cooling | |
| JP3497680B2 (ja) | 半導体パッケージを有する回路モジュールおよび回路モジュールを搭載した電子機器 | |
| JP3553195B2 (ja) | 半導体装置とその製造方法 | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| JP2973646B2 (ja) | ベアチップｌｓｉの実装構造 | |
| JPH0917917A (ja) | 配線基板及び半導体装置 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JP2001267460A (ja) | 半導体装置 | |
| JPH1117057A (ja) | 検査パッド付きｂｇａ型半導体装置 | |
| KR100334230B1 (ko) | 반도체장치 | |
| JPH0738008A (ja) | チップキャリア | |
| JPH07211814A (ja) | 表面実装用半導体パッケージと、表面実装用半導体パッケージのマザーボード実装方法 | |
| JPH07176647A (ja) | チップキャリア | |
| JPH08204056A (ja) | 半導体パッケージ及びこの半導体パッケージを使用した半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |