JP2022139449A - 画像形成装置 - Google Patents

Abstract

【課題】スペクトラム拡散された変調クロックを用いて露光ヘッドの発光部の点灯を制御する構成において、主走査方向の画像の濃度ムラを抑制することができる画像形成装置を提供する。【解決手段】感光ドラム１の表面に露光ヘッド６によって光を照射して静電潜像を形成する画像形成装置において、画像信号生成部７１によって生成された第１画像信号を処理し、第２画像信号を生成する副走査フィルタ７５と、スペクトラム拡散の変調周期のｎ＋１／２倍（ｎは正の整数）の周期で複数の発光部５０が発光を開始するタイミングの制御に用いられる第２ライン同期信号を生成する同期信号生成部７４と、を備え、複数の発光部５０は、副走査方向に隣接する２以上のｍ個の走査線を感光ドラム１の表面に形成することで主走査方向に並ぶ複数の画素を形成し、副走査フィルタ７５は、第１画像信号において副走査方向に隣接するｍ個の画像信号を合成した合成データに基づいて、ｍ個の走査線を形成するための第２画像信号を生成する。【選択図】図１４

Description

本発明は、電子写真画像形成方式を用いてシートに画像を形成する電子写真複写機、電子写真プリンタなどの画像形成装置に関する。

電子写真方式の画像形成装置で画像を形成する場合、まず感光体の表面に画像信号に応じた光を照射することにより感光体の表面に静電潜像を形成する。その後、現像装置によって感光体の表面の静電潜像にトナーを付着させてトナー像を形成し、トナー像をシートに転写し、定着装置によりシートに転写されたトナー像を加熱しシートに定着させる。

また画像形成装置において、露光ヘッドにより感光体に光を照射して静電潜像を形成する構成が知られている。露光ヘッドは、感光体の回転軸線方向に配列された複数の発光部と、複数の発光部から出射された光を感光体の表面に結像させるレンズを備え、複数の発光部が順番に発光することにより主走査方向に延びる１ラインの走査線を形成し、これを繰り返すことで静電潜像を形成する。発光部にはＬＥＤや有機ＥＬなどが用いられる。このような露光ヘッドを用いることで、レーザ光を回転多面鏡により偏向走査して静電潜像を形成するレーザ走査方式の構成と比較して、部品点数の削減を図ることができ、画像形成装置の小型化や製造コストの削減を図ることができる。

ここで露光ヘッドは、発光部を駆動させる駆動信号を伝送する配線がアンテナの役割をして、放射ノイズの発生源になり易い構造となっている。これに対し特許文献１では、放射ノイズ対策としてＳＳＣＧ（Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ Ｃｌｏｃｋ Ｇｅｎｅｒａｔｏｒ）によってシステムクロックをスペクトラム拡散して放射ノイズ成分のピーク周波数ゲインを抑える構成が記載されている。しかしスペクトラム拡散を行う場合、変調クロックの周期変動に起因して露光時間が変動し、画像の濃度ムラが発生する可能性がある。以下、これについて説明する。

図１８（ａ）は、露光ヘッドが１ラインの走査線を形成する周期である露光周期とスペクトラム拡散の変調周期と画像の濃度変動との関係を示す図である。図１８（ｂ）は、発光部の主走査方向の位置と変調クロックの周波数偏差との関係を示す図である。図１８に示す様に、変調クロックの周波数偏差が負の場合、変調クロックの周期が長くなるため、露光時間が長くなって画像が濃くなる。また変調クロックの周波数偏差が正の場合、変調クロックの周期が短くなるため、露光時間が短くなって画像が薄くなる。また露光ヘッドの露光周期をスペクトラム拡散の変調周期のｎ倍（ｎは正の整数）とする場合、副走査方向に同じ濃度の画像が並ぶことになり、主走査方向における画像の濃度ムラが目立ちやすくなる。

これに対し特許文献１の構成は、副走査方向に隣接する二つの走査線によって主走査方向に並列する複数の画素を形成する。また図１９に示す様に、露光ヘッドの露光周期をスペクトラム拡散の変調周期のｎ＋１／２倍（ｎは正の整数）とし、副走査方向に隣接する走査線を形成する際の変調クロックの位相を反転させる。これにより図２０（ａ）に示す様に、副走査方向に隣接する２つの走査線の間で変調クロックの周波数変動に起因する露光時間の増加分と減少分が釣り合って両者が打ち消し合い、主走査方向の画像の濃度ムラを目立ちにくくすることができる。

特開２０１５－２２９２４６号公報

図２０（ａ）に示す様に、特許文献１の構成では、１ライン目の走査線を形成するための画像信号に対応する画像の濃度と２ライン目の走査線を形成するための画像信号に対応する画像の濃度が同じ場合に露光時間の増加分と減少分が釣り合う。しかしながら、図２０（ｂ）に示す様に、１ライン目の走査線を形成するための画像信号に対応する画像の濃度と２ライン目の走査線を形成するための画像信号に対応する画像の濃度が異なる場合、一つの画素を形成するための副走査方向に隣接する２つの露光スポットの間で理想的な露光量が異なるため、変調クロックの周波数変動に起因する露光時間の増加分と減少分が異なることになる。この場合、副走査方向に隣接する二つの走査線の間で変調クロックの周波数変動に起因する露光時間の増加分と減少分とが完全に打ち消しあわずに残差成分が残り、主走査方向の画像の濃度ムラが目立ちやすくなる。

そこで本発明は、スペクトラム拡散された変調クロックを用いて露光ヘッドの発光部の点灯を制御する構成において、主走査方向の画像の濃度ムラを抑制することができる画像形成装置を提供することを目的とする。

上記目的を達成するための本発明に係る画像形成装置の代表的な構成は、感光体の表面に光を照射して静電潜像を形成し、該静電潜像にトナーを付着させて画像を形成する画像形成装置において、基準クロックを生成する基準クロック生成部と、前記基準クロックを変調してスペクトラム拡散された変調クロックを周期的に生成する変調クロック生成部と、前記画像形成装置に入力されたデータに基づいて第１画像信号を生成する画像信号生成部と、前記第１画像信号に基づいて第２画像信号を生成する画像信号処理部と、前記感光体の表面に光を照射して前記静電潜像を形成する露光ヘッドであって、主走査方向に並列して配置され、前記第２画像信号に基づいて発光して前記感光体の表面に主走査方向に延びる一つの走査線を形成し、該走査線を周期的に形成することにより前記感光体の表面に前記静電潜像を形成する複数の発光部と、前記変調クロックに基づいて設定される発光時間、前記複数の発光部を発光させる駆動部と、を備える露光ヘッドと、前記変調クロックをカウントし、前記複数の発光部が発光を開始するタイミングの制御に用いられる制御信号を周期的に生成する制御信号生成部であって、前記スペクトラム拡散の変調周期のｎ＋１／２倍（ｎは正の整数）の周期で前記制御信号を生成する制御信号生成部と、を備え、前記複数の発光部は、副走査方向に隣接する２以上のｍ個の前記走査線を前記感光体の表面に形成することで、前記感光体の表面に前記主走査方向に並ぶ複数の画素を形成し、前記画像信号処理部は、前記第１画像信号において前記副走査方向に隣接する前記ｍ個の画像信号を合成した合成データに基づいて、前記ｍ個の前記走査線を形成するための前記第２画像信号を生成することを特徴とする。

本発明によれば、スペクトラム拡散された変調クロックを用いて露光ヘッドの発光部の点灯を制御する画像形成装置において、主走査方向の画像の濃度ムラを抑制することができる。

画像形成装置の断面概略図である。 感光ドラムと露光ヘッドの斜視図と断面図である。 露光ヘッドが備えるプリント基板の実装面を示す図である。 画像コントローラ部と露光ヘッドのシステム構成を示すブロック図である。 ＬＵＴの構成を示す図である。 発光素子アレイチップの回路を説明する図である。 シフトサイリスタのゲート電位の分布状態を説明する図である。 発光素子アレイチップの駆動信号波形を示す図である。 副走査フィルタの構成を示すブロック図と、チップデータ変換部の構成を示すブロック図である。 チップデータ変換部とチップデータシフト部の動作を示すタイミングチャートである。 チップデータ変換部の動作を示す図である。 露光ヘッドの露光周期と変調クロックの周期と発光部の主走査方向の位置との関係を示すグラフである。 露光ヘッドの露光スポットと画素との関係を示す模式図である。 感光ドラムの表面における副走査方向の位置と露光分布との関係を示すグラフである。 副走査フィルタの構成を示すブロック図と、露光ヘッドの露光スポットと画素との関係を示す模式図である。 感光ドラムの表面における副走査方向の位置と露光分布との関係を示すグラフである。 副走査フィルタの構成を示すブロック図である。 従来技術における露光ヘッドの露光周期とスペクトラム拡散の変調周期と画像の濃度変動との関係を示す図である。 従来技術における露光ヘッドの露光周期とスペクトラム拡散の変調周期と画像の濃度変動との関係を示す図である。 従来技術における副走査方向に隣接する走査線の理想の露光量に対する増加量と減少量を示す図である。

＜画像形成装置＞
以下、本発明に係る画像形成装置Ａの全体構成を画像形成時の動作とともに図面を参照しながら説明する。なお、以下に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。

画像形成装置Ａは、イエローＹ、マゼンダＭ、シアンＣ、ブラックＫの４色のトナーをシートに転写して画像を形成するフルカラー画像形成装置である。なお、以下の説明において、上記各色のトナーを使用する部材には添え字としてＹ、Ｍ、Ｃ、Ｋを付するものの、各部材の構成や動作は使用するトナーの色が異なることを除いて実質的に同じであるため、区別を要する場合以外は添え字を適宜省略する。

図１は、画像形成装置Ａの断面概略図である。図１に示す様に、画像形成装置Ａは、画像を形成する画像形成部を有する。画像形成部は、感光体としての感光ドラム１（１Ｙ、１Ｍ、１Ｃ、１０Ｋ）、帯電装置２（２Ｙ、２Ｍ、２Ｃ、２Ｋ）、露光ヘッド６（６Ｙ、６Ｍ、６Ｃ、６Ｋ）、現像装置４（４Ｙ、４Ｍ、４Ｃ、４Ｋ）、転写装置５（５Ｙ、５Ｍ、５Ｃ、５Ｋ）を有する。

次に、画像形成装置Ａによる画像形成動作について説明する。画像を形成する場合、まずシートカセット９９ａ又はシートカセット９９ｂに収納されたシートＳが、ピックアップローラ９１ａ、９１ｂ、給送ローラ９２ａ、９２ｂ、搬送ローラ９３ａ～９３ｃによってレジストローラ９６に送られる。その後、シートＳは、レジストローラ９６によって所定のタイミングで搬送ベルト１１に送り込まれる。

一方、画像形成部においては、まず帯電装置２Ｙにより感光ドラム１Ｙの表面が帯電させられる。次に、画像読取部９０によって読み取られた画像データ、又は、不図示の外部機器から送信された画像データに応じて露光ヘッド６Ｙが感光ドラム１Ｙの表面に光を照射し、感光ドラム１Ｙの表面に静電潜像を形成する。その後、現像装置４Ｙにより感光ドラム１Ｙの表面に形成された静電潜像にイエローのトナーを付着させ、感光ドラム１Ｙの表面にイエローのトナー像を形成する。感光ドラム１Ｙの表面に形成されたトナー像は、転写装置５Ｙに転写バイアスが印加されることで、搬送ベルト１１によって搬送されているシートＳに転写される。

同様のプロセスにより、感光ドラム１Ｍ、１Ｃ、１Ｋにも、露光ヘッド６Ｍ、６Ｃ、６Ｋから光が照射されて静電潜像が形成され、現像装置４Ｍ、４Ｃ、４Ｋによってマゼンダ、シアン、ブラックのトナー像が形成される。そして転写装置５Ｍ、５Ｃ、５Ｋに転写バイアスが印加されることで、これらのトナー像がシートＳ上のイエローのトナー像に対して重畳的に転写される。これによりシートＳの表面には画像データに応じたフルカラーのトナー像が形成される。

その後、トナー像を担持するシートＳは、搬送ベルト９７によって定着装置９４に搬送され、定着装置９４において加熱、加圧処理が施される。これによりシートＳ上のトナー像がシートＳに定着される。その後、トナー像が定着されたシートＳは、排出ローラ９８によって排出トレイ９５に排出される。

＜露光ヘッド＞
次に、露光ヘッド６の構成について説明する。

図２（ａ）は、感光ドラム１と露光ヘッド６の斜視図である。図２（ｂ）は、感光ドラム１と露光ヘッド６の断面図である。図３（ａ）、図３（ｂ）は、露光ヘッド６が備えるプリント基板２２の一方側と他方側の実装面を示す図である。図３（ｃ）は、矢印Ｙ方向に隣接する発光素子アレイチップ４０の位置関係を示す概略図である。

図２に示す様に、露光ヘッド６は、感光ドラム１の表面と対向する位置に、不図示の固定部材によって固定されている。露光ヘッド６は、光を出射するＬＥＤアレイである発光素子アレイチップ４０と、発光素子アレイチップ４０を実装するプリント基板２２を有する。また発光素子アレイチップ４０から出射された光を感光ドラム１上に結像（集光）させるロッドレンズアレイ２３と、ロッドレンズアレイ２３とプリント基板２２が固定されるハウジング２４を有する。

図３に示す様に、プリント基板２２には、２９個の発光素子アレイチップ４０が千鳥状に二列に配列されて実装されている。また各々の発光素子アレイチップ４０内には、その長手方向（矢印Ｘ方向）に所定の解像度ピッチで５１６個の発光部５０（発光素子）が配列されている。

本実施形態において、発光素子アレイチップ４０の上記解像度ピッチは１２００ｄｐｉ（約２１．１６μｍ）である。また各々の発光素子アレイチップ４０が有する発光部５０の長手方向の一端部から他端部までの距離は約１０．９ｍｍである。つまり露光ヘッド６は、矢印Ｘ方向に合計で１４９６４個の発光部５０を備えており、これにより約３１６ｍｍ（≒約１０．９ｍｍ×２９チップ）の長手方向の画像幅に対応した露光処理が可能となっている。

発光素子アレイチップ４０の長手方向において、隣接する発光素子アレイチップ４０の発光部５０の間隔Ｌ１は約２１.１６μｍとなっている。つまり各々の発光素子アレイチップ４０の境界部において発光部５０の長手方向のピッチは１２００ｄｐｉの解像度のピッチとなっている。また発光素子アレイチップ４０の短手方向（矢印Ｙ方向）において、隣接する発光素子アレイチップ４０の発光部５０の間隔Ｌ２は約８４μｍ（１２００ｄｐｉで４画素分、２４００ｄｐｉで８画素分）となっている。

また発光素子アレイチップ４０には、発光素子アレイチップ４０に信号を出入力するためのワイヤボンディングパッド４８が設けられている。発光素子アレイチップ４０の転送部４９や発光部５０は、ワイヤボンディングパッド４８から入力された信号によって駆動する。

またプリント基板２２における発光素子アレイチップ４０の実装面と反対側の面にはコネクタ２１が実装されている。またコネクタ２１の矢印Ｘ方向の両側には、発光素子アレイチップ４０－１～４０－１５を駆動する駆動部８０ａと、発光素子アレイチップ４０－１６～４０－２９を駆動する駆動部８０ｂが設けられている。

駆動部８０ａ、８０ｂから各々の発光素子アレイチップ４０へは、発光素子アレイチップ４０を駆動するための配線がプリント基板２２の内層を通って接続されている。コネクタ２１は、画像コントローラ部７０（図４）から送信される駆動部８０ａ、８０ｂの制御信号の伝送、電源ライン、グランド線を接続するために設けられている。

本実施形態において、発光素子アレイチップ４０の長手方向である矢印Ｘ方向は、感光ドラム１の回転軸線方向であり、主走査方向でもある。また発光素子アレイチップ４０の短手方向である矢印Ｙ方向は、感光ドラム１の回転方向であり、副走査方向でもある。また矢印Ｚ方向は、矢印Ｘ方向と矢印Ｙ方向に直交する方向である。なお、発光素子アレイチップ４０の長手方向は、感光ドラム１の回転軸線方向に対して±１°程度傾いていても構わない。また発光素子アレイチップ４０の短手方向も感光ドラム１の回転方向に対して±１°程度傾いていても構わない。

＜露光ヘッドのシステム構成＞
次に、画像形成装置Ａの本体側に設けられた画像コントローラ部７０と露光ヘッド６のシステム構成について説明する。以下では、イエロー、マゼンダ、シアン、ブラックの四色のうち単色の処理について説明するものの、画像形成動作を行う場合、上記四色について同様の処理が並列的に行われる。また以下では、駆動部８０ａと発光素子アレイチップ４０－１～４０－１５との間のシステム構成について説明するものの、駆動部８０ｂと発光素子アレイチップ４０－１６～４０－２９との間のシステム構成も同様である。

図４は、画像コントローラ部７０と露光ヘッド６のシステム構成を示すブロック図である。図４に示す様に、画像コントローラ部７０は、クロック生成部６８、ＳＳＣＬＫ生成部６９、画像信号生成部７１、データ送信部７２、ＣＰＵ７３、同期信号生成部７４、副走査フィルタ７５、チップデータ変換部７８、チップデータシフト部７９を備える。

画像コントローラ部７０は、上述した各部により、画像データの処理や画像形成タイミングの処理を行い、露光ヘッド６のプリント基板２２に対して露光ヘッド６を制御するための制御信号を送信する。具体的には、制御信号は、画像信号、ライン同期信号、ＣＰＵ７３の通信信号などであり、これらの信号は画像コントローラ部７０のコネクタ７６からケーブル７７ａ～７７ｃを介して露光ヘッド６のコネクタ２１に伝送される。

クロック生成部６８（基準クロック生成部）は、基準クロックを生成する。ＳＳＣＬＫ生成部６９（変調クロック生成部）は、スペクトラム拡散クロックＩＣ（ＳＳＣＧ：ＳｐｒｅａｄＳｐｅｃｔｒｕｍ Ｃｌｏｃｋ Ｇｅｎｅｒａｔｏｒ）である。ＳＳＣＬＫ生成部６９は、クロック生成部６８により生成された基準クロックに対して周波数変調（スペクトラム拡散）した変調クロックを生成する。図面中では、基準クロックを「ＣＬＫ」と、変調クロックを「ＳＳＣＬＫ」とそれぞれ表記する。ＣＰＵ７３は、ＳＳＣＬＫ生成部６９により生成される変調クロックの変調の周期と強度を設定する。本実施形態において、変調クロックの周期は発光素子アレイチップ４０の矢印Ｘ方向の長さの２倍に設定されている。また変調クロックの強度は０．１％から５％の範囲で設定可能であり、放射ノイズを十分に低減できる範囲内でなるべく小さい値に設定される。

クロック生成部６８は、画像信号生成部７１、ＣＰＵ７３、同期信号生成部７４、副走査フィルタ７５、チップデータ変換部７８に対して基準クロックを入力する。ＳＳＣＬＫ生成部６９は、同期信号生成部７４、チップデータ変換部７８、チップデータシフト部７９に対して変調クロックを入力する。即ち、同期信号生成部７４とチップデータ変換部７８には、基準クロックと変調クロックの両方が入力される。同期信号生成部７４は、第１ライン同期信号を基準クロックに基づいて生成し、第２ライン同期信号を変調クロックに基づいて生成する（図１１参照）。なお、図４において、基準クロックを伝送するための信号線と変調クロックを伝送するための信号線は省略している。

画像信号生成部７１には、画像読取部９０により読み取られた原稿の画像データや外部機器からネットワークを介して転送された画像データが入力される。画像信号生成部７１は、入力された画像データに対して、ＣＰＵ７３により指示された解像度でディザリング処理を行い、画像を出力するための画像信号（第１画像信号）を生成する。

同期信号生成部７４（制御信号生成部）は、１ライン分の時間間隔を示す信号であるライン同期信号を周期的に生成する。ＣＰＵ７３は、予め設定された感光ドラム１の回転速度に対し、感光ドラム１の表面が回転方向に画像形成装置Ａで形成される画像の副走査方向の解像度に応じた距離を移動する周期を１ライン周期とし、同期信号生成部７４に信号周期の時間間隔を指示する。なお、感光ドラム１の回転速度は、不図示の記憶部に記憶された設定値に基づいてＣＰＵ７３が算出する。

副走査フィルタ７５（画像信号処理部）は、ライン同期信号と同期して、画像信号生成部７１から画像信号を１ラインずつ受け取り、画像信号に対して所定の処理を行う。副走査フィルタ７５の詳しい動作については後述する。

チップデータ変換部７８は、ライン同期信号と同期して、副走査フィルタ７５から画像信号を１ラインずつ受け取る。チップデータ変換部７８は、入力された画像信号を、発光素子アレイチップ４０－１～４０－２９の各々で使用できるように配列する。

チップデータシフト部７９は、ＣＰＵ７３から指示された各々の発光素子アレイチップ４０の位置補正情報に基づいて、各々の発光素子アレイチップ４０毎に２４００ｄｐｉ単位で画像信号を副走査方向にシフトさせる。ＣＰＵ７３は、各々の発光素子アレイチップ４０の副走査方向の間隔（本実施形態では２４００ｄｐｉで８画素分）と、事前に測定された各々の発光素子アレイチップ４０の実装位置のずれを加算して位置補正情報を算出してチップデータシフト部７９に画像信号のシフト量を指示する。

データ送信部７２は、露光ヘッド６のデータ受信部８１に対し、画像コントローラ部７０で生成された各種の信号をケーブル７７ａ～７７ｃを介して送信する。具体的には、画像信号生成部７１から出力された画像信号はケーブル７７ａを介して送信される。同期信号生成部７４で生成されたライン同期信号（第１ライン同期信号及び第２ライン同期信号）はケーブル７７ｂを介して送信される。ＣＰＵ７３で生成された通信信号はケーブル７７ｃを介して送信される。データ送信部７２は、データ受信部８１に対して、ライン同期信号に同期してライン単位で画像信号を送信する。

データ受信部８１で受信された画像信号はＬＵＴ８２に入力される。図５（ａ）は、発光素子アレイチップ４０の発光部５０の特性を示すグラフである。図５（ｂ）は、ＬＵＴ８２が有するＬｏｏｋＵｐ Ｔａｂｌｅを示すグラフである。図５（ａ）に示す様に、発光素子アレイチップ４０の発光部５０は、露光時間と光量との関係が非線形的な特性を持っている。ＬＵＴ８２は、図５（ｂ）に示す様に、露光時間と光量との関係が線形線を持つように、入力された画像信号を補正して出力する。なお、駆動部８０ａは、発光素子アレイチップ４０－１～４０－１５に対応する画像信号を発光素子アレイチップ４０毎に並列に処理する回路を有する。

発光パルス生成部８３は、ＬＵＴ８２から入力された画像信号のデータ値に応じて発光素子アレイチップ４０が１画素区間内で発光する発光時間に対応したパルス幅信号（ＰＷＭ信号）を生成する。発光パルス生成部８３がＰＷＭ信号を出力するタイミングは、タイミング制御部８４によって制御される。具体的には、タイミング制御部８４は、同期信号生成部７４で生成された第２ライン同期信号によって各画素の画素区間に対応した同期信号を生成して発光パルス生成部８３に送信し、発光パルス生成部８３は受信した同期信号に応じてＰＷＭ信号を出力する。

駆動電圧生成部８６は、ＰＷＭ信号に同期して発光素子アレイチップ４０を駆動する駆動電圧を生成する。駆動電圧生成部８６は、発光素子アレイチップ４０の発光部５０の光量が所定の光量となるようにＣＰＵ７３により出力信号の電圧レベルを５Ｖ中心に調整可能な構成となっている。本実施形態では、各々の発光素子アレイチップ４０は、同時に四つの発光部５０を独立して駆動できる構成である。駆動電圧生成部８６は、発光素子アレイチップ４０毎に駆動信号４ライン、露光ヘッド６全体では、千鳥状構成の１ライン（１５チップ）×４＝６０ラインに駆動信号を供給する。各々の発光素子アレイチップ４０に供給される駆動信号は、ΦＷ１～ΦＷ４とする（図６参照）。一方、後述するシフトサイリスタ（図６参照）の動作により、順次、発光素子アレイチップ４０が駆動される。制御信号生成部８５は、タイミング制御部８４で生成された画素区間に対応する同期信号より、画素毎にシフトサイリスタを転送するための制御信号Φｓ、Φ１、Φ２を生成する（図６参照）。

＜ＳＬＥＤ回路＞
次に、ＳＬＥＤ回路について説明する。

図６は、本実施形態の自己走査型発光素子（Ｓｅｌｆ－Ｓｃａｎｎｉｎｇ ＬＥＤ：ＳＬＥＤ）チップアレイの一部分を抜き出した等価回路である。図６において、Ｒａ、Ｒｇはそれぞれアノード抵抗、ゲート抵抗であり、Ｔｎはシフトサイリスタ、Ｄｎは転送ダイオード、Ｌｎは発光サイリスタを示す。また、Ｇｎは、対応するシフトサイリスタＴｎ、及びシフトサイリスタＴｎに接続されている発光サイリスタＬｎの共通ゲートを表している。ここで、ｎは２以上の整数とする。Φ１は奇数番目のシフトサイリスタＴの転送ライン、Φ２は偶数番目のシフトサイリスタＴの転送ラインである。ΦＷ１～ΦＷ４は発光サイリスタＬの点灯信号ラインであり、それぞれ抵抗ＲＷ１～ＲＷ４と接続されている。ＶＧＫはゲートラインであり、Φｓはスタートパルスラインである。図６に示す様に、１個のシフトサイリスタＴｎに対し、発光サイリスタはＬ４ｎ－３～Ｌ４ｎまでの４個が接続されており、同時に４個の発光サイリスタＬ４ｎ－３～Ｌ４ｎが点灯可能な構成となっている。

次に、図６に示すＳＬＥＤ回路の動作について説明する。なお、図６の回路図において、ゲートラインＶＧＫには５Ｖが印加されているものとし、転送ラインΦ１、Φ２、及び点灯信号ラインΦＷ１～ΦＷ４に入力される電圧も、同じく５Ｖとする。

図６において、シフトサイリスタＴｎがオン状態にあるとき、シフトサイリスタＴｎ、及びシフトサイリスタＴｎに接続されている発光サイリスタＬｎの共通ゲートＧｎの電位は約０．２Ｖまで引き下げられる。発光サイリスタＬｎの共通ゲートＧｎと発光サイリスタＬｎ＋１の共通ゲートＧｎ＋１との間は、結合ダイオードＤｎで接続されているため、結合ダイオードＤｎの拡散電位に略等しい電位差が発生する。本実施形態では、結合ダイオードＤｎの拡散電位は約１．５Ｖであるので、発光サイリスタＬｎ＋１の共通ゲートＧｎ＋１の電位は、発光サイリスタＬｎの共通ゲートＧｎの電位の０．２Ｖに、拡散電位の１．５Ｖを加えた１．７Ｖ（＝０．２Ｖ＋１．５Ｖ）となる。

以下、同様に、発光サイリスタＬｎ＋２の共通ゲートＧｎ＋２の電位は３．２Ｖ（＝１．７Ｖ＋１．５Ｖ）、発光サイリスタＬｎ＋３（不図示）の共通ゲートＧｎ＋３（不図示）の電位は４．７Ｖ（＝３．２Ｖ＋１．５Ｖ）となる。ただし、発光サイリスタＬｎ＋４の共通ゲートＧｎ＋４以降の電位は、ゲートラインＶＧＫの電圧が５Ｖであり、これ以上の高い電圧にはならないので、５Ｖとなる。また、発光サイリスタＬｎの共通ゲートＧｎより前（図６の共通ゲートＧｎよりも左側）の共通ゲートＧｎ－１の電位については、結合ダイオードＤｎ－１が逆バイアス状態になっているため、ゲートラインＶＧＫの電圧がそのまま印加され、５Ｖとなっている。

図７（ａ）は、上述したシフトサイリスタＴｎがオン状態のときの各発光サイリスタＬｎの共通ゲートＧｎのゲート電位の分布を示す図であり、共通ゲートＧｎ－１、Ｇｎ、Ｇｎ＋１・・・は、図６中の発光サイリスタＬの共通ゲートを指している。また図７（ａ）の縦軸は、ゲート電位を示す。

各シフトサイリスタＴｎがオンするために必要な電圧（以下、「閾値電圧」）は、各々の発光サイリスタＬｎの共通ゲートＧｎのゲート電位に拡散電位（１．５Ｖ）を加えたものと、略同じ電位である。シフトサイリスタＴｎがオンしているとき、同じシフトサイリスタＴｎの転送ラインΦ２のラインに接続されているシフトサイリスタの中で、共通ゲートのゲート電位が最も低いのはシフトサイリスタＴｎ＋２である。シフトサイリスタＴｎ＋２に接続されている発光サイリスタＬｎ＋２の共通ゲートＧｎ＋２の電位は、先に説明したように３．２Ｖ（＝１．７Ｖ＋１．５Ｖ）（図７（ａ））である。したがって、シフトサイリスタＴｎ＋２の閾値電圧は４．７Ｖ（＝３．２Ｖ＋１．５Ｖ）となる。しかしながら、シフトサイリスタＴｎがオンしているため、転送ラインΦ２の電位は約１．５Ｖ（拡散電位）に引き込まれており、シフトサイリスタＴｎ＋２の閾値電圧より低いために、シフトサイリスタＴｎ＋２はオンすることができない。同じ転送ラインΦ２に接続されている他のシフトサイリスタは、シフトサイリスタＴｎ＋２よりも閾値電圧が高いため、同様にオンすることができず、シフトサイリスタＴｎのみがオン状態を保つことができる。

また、転送ラインΦ１に接続されているシフトサイリスタについては、閾値電圧が最も低い状態であるシフトサイリスタＴｎ＋１の閾値電圧は３．２Ｖ（＝１．７Ｖ＋１．５Ｖ）である。そして、次に閾値電圧の低いシフトサイリスタＴｎ＋３（図６では不図示）は６．２Ｖ（＝４．７Ｖ＋１．５Ｖ）である。この状態で、転送ラインΦ１に５Ｖが入力されると、シフトサイリスタＴｎ＋１のみがオン状態に遷移できる。この状態では、シフトサイリスタＴｎとシフトサイリスタＴｎ＋１が同時にオンした状態である。そのため、シフトサイリスタＴｎ＋１から図６の回路図中、右側に設けられたシフトサイリスタＴｎ＋２、Ｔｎ＋３等のゲート電位は、各々、拡散電位（１．５Ｖ）分、引き下げられる。ただし、ゲートラインＶＧＫの電圧が５Ｖであり、発光サイリスタＬの共通ゲートの電圧はゲートラインＶＧＫの電圧で制限されるため、シフトサイリスタＴｎ＋５より右側のゲート電位は５Ｖとなる。図７（ｂ）は、このときの各共通ゲートＧｎ－１～Ｇｎ＋４のゲート電圧分布を示す図であり、縦軸はゲート電位を示す。

この状態で、転送ラインΦ２の電位を０Ｖに下げると、シフトサイリスタＴｎがオフし、シフトサイリスタＴｎの共通ゲートＧｎの電位がＶＧＫ電位まで上昇する。図７（ｃ）は、このときのゲート電圧分布を示す図であり、縦軸はゲート電位を示す。こうして、シフトサイリスタＴｎからシフトサイリスタＴｎ＋１へのオン状態の転送が完了する。

次に、発光サイリスタの発光動作に関して説明する。シフトサイリスタＴｎのみがオンしているとき、発光サイリスタＬ４ｎ－３～Ｌ４ｎまでの４個の発光サイリスタのゲートはシフトサイリスタＴｎの共通ゲートＧｎに共通に接続されている。そのため、発光サイリスタＬ４ｎ－３～Ｌ４ｎのゲート電位は、共通ゲートＧｎと同じ０．２Ｖである。したがって、各々の発光サイリスタの閾値は１．７Ｖ（＝０．２Ｖ＋１．５Ｖ）であり、発光サイリスタの点灯信号ラインΦＷ１～ΦＷ４から、１．７Ｖ以上の電圧が入力されれば、発光サイリスタＬ４ｎ－３～Ｌ４ｎは点灯可能である。したがって、シフトサイリスタＴｎがオンしているときに、点灯信号ラインΦＷ１～ΦＷ４に点灯信号を入力することにより、発光サイリスタＬ４ｎ－３～Ｌ４ｎまでの４個の発光サイリスタを選択的に発光させることが可能である。このとき、シフトサイリスタＴｎの隣のシフトサイリスタＴｎ＋１の共通ゲートＧｎ＋１の電位は１．７Ｖであり、共通ゲートＧｎ＋１にゲート接続している発光サイリスタＬ４ｎ＋１～４ｎ＋４の閾値電圧は３．２Ｖ（＝１．７Ｖ＋１．５Ｖ）となる。

点灯信号ラインΦＷ１～ΦＷ４から入力される点灯信号は５Ｖであるので、発光サイリスタＬ４ｎ－３～４ｎの点灯パターンと同じ点灯パターンで、発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４も点灯しそうである。ところが、発光サイリスタＬ４ｎ－３～Ｌ４ｎまでの方が閾値電圧が低いため、点灯信号ラインΦＷ１～ΦＷ４から点灯信号が入力された場合には、発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４よりも早くオンする。一旦、発光サイリスタＬ４ｎ－３～Ｌ４ｎがオンすると、接続されている点灯信号ラインΦＷ１～ΦＷ４が約１．５Ｖ（拡散電位）に引き下げられる。そのため、点灯信号ラインΦＷ１～ΦＷ４の電位が、発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４の閾値電圧よりも低くなるため、発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４はオンすることができない。このように、１個のシフトサイリスタＴに複数の発光サイリスタＬを接続することで、複数個の発光サイリスタＬを同時点灯させることができる。

図８は、図６に示すＳＬＥＤ回路の駆動信号のタイミングチャートである。図８では、上から順に、ゲートラインＶＧＫ、スタートパルスラインΦｓ、奇数番目、偶数番目のシフトサイリスタの転送ラインΦ１、Φ２、発光サイリスタの点灯信号ラインΦＷ１～ΦＷ４の駆動信号の電圧波形を表している。なお、各駆動信号は、オン時の電圧は５Ｖ、オフ時の電圧は０Ｖである。また、図８の横軸は時間を示す。また、Ｔｃは、クロック信号Φ１の周期を示し、Ｔｃ／２は、周期Ｔｃの半分（＝１／２）の周期を示す。

ゲートラインＶＧＫには常に５Ｖが供給される。また、奇数番目のシフトサイリスタ用のクロック信号Φ１、偶数番目のシフトサイリスタ用のクロック信号Φ２が同じ周期Ｔｃにて入力され、スタートパルスラインの信号Φｓは５Ｖが供給されている。奇数番目のシフトサイリスタ用のクロック信号Φ１が最初に５Ｖになる少し前に、ゲートラインＶＧＫに電位差をつけるために、スタートパルスラインの信号Φｓは０Ｖに落とされる。これにより、最初のシフトサイリスタＴｎ－１のゲート電位が５Ｖから１．７Ｖに引き込まれ、閾値電圧が３．２Ｖになって、転送ラインΦ１による信号でオンできる状態になる。転送ラインΦ１に５Ｖが印加され、最初のシフトサイリスタＴｎ－１がオン状態に遷移してから少し遅れて、スタートパルスラインΦｓに５Ｖが供給され、以降、スタートパルスラインΦｓには５Ｖが供給され続ける。

転送ラインΦ１と転送ラインΦ２は互いのオン状態（ここでは５Ｖ）が重なる時間Ｔｏｖを持ち、略相補的な関係になるように構成される。発光サイリスタ点灯用信号ラインΦＷ１～ΦＷ４は、転送ラインΦ１、Φ２の周期の半分の周期で送信され、対応するシフトサイリスタがオン状態のときに、５Ｖが印加されると点灯する。例えば期間ａでは同一のシフトサイリスタに接続されている４つの発光サイリスタが全て点灯している状態であり、期間ｂでは３つの発光サイリスタが同時点灯している。また、期間ｃでは全ての発光サイリスタは消灯状態であり、期間ｄでは２つの発光サイリスタが同時点灯している。期間ｅでは点灯する発光サイリスタは１つのみである。

本実施形態では、１個のシフトサイリスタに接続する発光サイリスタの数は４個としているがこれに限ったものではなく、用途に応じて４個より少なくても多くてもよい。なお、上述した回路では各サイリスタのカソードを共通とする回路について説明したが、アノード共通回路でも適宜極性を反転することで適用可能である。

＜副走査フィルタ＞
次に、副走査フィルタ７５の構成について説明する。

図９（ａ）は、副走査フィルタ７５の構成を示すブロック図である。図９（ａ）に示す様に、副走査フィルタ７５は、ラインバッファ５３、加算器５４、乗算器５５、Ｄフリップフロップ５６を備える。副走査フィルタ７５には、画像信号生成部７１から画像信号が１ラインずつ入力される。

画像信号生成部７１から副走査フィルタ７５に入力された１ライン目の画像信号は、ラインバッファ５３に入力された後、１ライン分遅延したタイミングで加算器に５４に入力される。また画像信号生成部７１から副走査フィルタ７５に入力された２ライン目の画像信号は、ラインバッファ５３から加算器５４に１ライン目の画像信号が入力されるタイミングで加算器５４に入力される。

加算器５４は、入力された１ライン目の画像信号と２ライン目の画像信号を加算し、乗算器５５に出力する。乗算器５５は、加算器５４の出力に対して１／２を乗算し、Ｄフリップフロップ５６に出力する。なお、ラインバッファ５３とＤフリップフロップ５６は、クロック入力（三角マーク）を持っており、基準クロックに同期して動作する。

同様に、副走査フィルタ７５は、３ライン目の画像信号と４ライン目の画像信号を加算した後に１／２倍して出力し、５ライン目の画像信号と６ライン目の画像信号を加算した後に１／２倍して出力する。副走査フィルタ７５は、７ライン目以降の画像信号に対しても同様の処理を行う。これにより各々の画像信号は、副走査方向に隣接する二つの画像信号が加算された後に半分にされるため、副走査方向に隣接する二個の画像信号が同じデータとなる。

また後述の通り、露光ヘッド６は、副走査方向に隣接する２ラインの走査線によって感光ドラム１の表面に主走査方向に並ぶ複数の画素を形成する。つまり副走査フィルタ７５は、画像信号生成部７１で生成された画像信号において副走査方向に隣接する二個の画像信号を合成した合成データに基づいて、主走査方向に並ぶ複数の画素を形成する走査線を形成するための画像信号（第２画像信号）を生成する。

なお、本実施形態では、露光ヘッド６は、副走査方向に隣接する２ラインの走査線によって感光ドラム１の表面に主走査方向に並ぶ複数の画素を形成する構成について説明したものの、本発明はこれに限られず、次の構成とすればよい。即ち、発光素子アレイチップ４０の発光部５０は、副走査方向に隣接する２以上のｍ個の走査線を感光ドラム１の表面に形成することで、感光ドラム１の表面に主走査方向に並ぶ複数の画素を形成する。そして副走査フィルタ７５は、画像信号生成部７１で生成された画像信号において副走査方向に隣接するｍ個の画像信号を合成した合成データに基づいて、ｍ個の走査線を形成するための画像信号を生成する構成とすればよい。

＜チップデータ変換部とチップデータシフト部＞
次に、チップデータ変換部７８とチップデータシフト部７９の構成について説明する。

図９（ｂ）は、チップデータ変換部７８の構成を示すブロック図である。図１０は、チップデータ変換部７８とチップデータシフト部７９の動作を示すタイミングチャートである。図１０に示す１ライン目データは、副走査方向の１ライン目における主走査方向の１ライン分の画像信号を意味する。２ライン目データは、副走査方向の２ライン目における主走査方向の１ライン分の画像信号を意味する。３ライン目データ以降も同様である。

図９（ｂ）、図１０に示す様に、チップデータ変換部７８は、ラインメモリ６１、リード制御部６２、カウンタ６３、ライト制御部６４、メモリ６５－１～６５－２９を備える。メモリ６５－１～６５－２９は、２９個のメモリ領域から構成されるＦＩＦＯメモリ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ Ｍｅｍｏｒｙ）である。２９個のメモリ領域の各々は、発光素子アレイチップ４０－１～４０－２９でそれぞれ用いられる画像信号が所定の送信順となるように配列される。

カウンタ６３は、主走査方向の１ラインの画像信号数（画素数）である１４９６４個の２倍の２９９２８のカウント動作を行う。ここではカウント値が１～１４９６４までの期間を期間Ｔｍ１（図１０）、カウント値が１４９６５～２９９２８までの期間を期間Ｔｍ２（図１０）とする。カウンタ６３は、同期信号生成部７４からライン同期信号が入力されると、カウント値をゼロにリセットした後、基準クロックに同期してカウント値をインクリメントする。

リード制御部６２は、カウンタ６３のカウント値に応じたデータを読み出して、期間Ｔｍ１の間に１ライン分の画像信号（１４９６４個）をラインメモリ６１へ格納する。ライト制御部６４は、期間Ｔｍ２の間に、ラインメモリ６１からメモリ６５－１～６５－２９の各々へ１ライン分の画像信号を分割して書き込む。

具体的には、ライト制御部６４は、まずラインメモリ６１から１ライン分の画像信号を読み出し、発光素子アレイチップ４０－１で使用される画像信号を格納するメモリ６５－１へ書き込む。次に、ライト制御部６４は、発光素子アレイチップ４０－２で使用される画像信号を格納するメモリ６５－２へ書き込む。このようにしてライト制御部６４は、メモリ６５－１～６５－２９に画像信号の書き込みを連続的に行う。

なお、メモリ６５－１～６５－２９には、後述するチップデータシフト部７９の副走査方向への画像信号のシフト動作に対応するため、１０ライン分の画像信号が格納される。この１０ライン分の画像信号は、発光素子アレイチップ４０の実装位置ずれに対応するための副走査方向の位置補正用の２ライン分と、副走査方向に隣接する二つの発光素子アレイチップ４０の間の間隔である８ライン分の合計１０ライン分の画像信号である。

このような動作により、チップデータ変換部７８は、副走査フィルタ７５から入力された画像信号をラインメモリ６１に格納した後、１ライン分の画像信号を発光素子アレイチップ４０－１～４０－２９の各々に対応するメモリ６５－１～６５－２９に分割して格納する。メモリ６５－１～６５－２９に格納された画像信号は、チップデータシフト部７９によって所定のタイミングで読み出される。

チップデータシフト部７９は、メモリ６５－１～６５－２９から画像信号を読み出すタイミングを制御して画像信号を副走査方向にシフトさせる。具体的には、チップデータシフト部７９は、メモリ６５－１～６５－２９から画像信号を読み出すタイミングを早めることでシートＳの先端方向に画像信号をシフトさせる。例えばチップデータシフト部７９は、ライン同期信号の１周期分、画像信号を読み出すタイミングを早める。これにより１ライン分の画像信号がシフトされる。

図１０に示す様に、本実施形態では、チップデータシフト部７９は、期間ＴＬ２において、奇数番目の発光素子アレイチップ４０－１、４０－３、…４０－２９に対応するメモリ６５－１、６５－３、…６５－２９から１ライン目の画像信号を読み出す。またチップデータシフト部７９は、メモリへの書き込み期間である期間ＴＬ１からライン同期信号で９パルス後の期間である期間ＴＬ１０において、偶数番目の発光素子アレイチップ４０－２、４０－４、…４０－２８に対応するメモリ６５－２、６５－４、…６５－２８から１ライン目の画像信号を読み出す。これにより千鳥配列（二列）の副走査方向の間隔（２４００ｄｐｉで８画素分）に応じて露光タイミングが制御される。

なお、本実施形態では、ライン同期信号の一周期中のカウンタ６３のカウント値が２９９２８以上（１ラインの画像信号数の２倍の数）となるようにクロック周波数を定めている。これによりライン同期信号の一周期中にラインメモリ６１への画像信号の入力、及び、メモリ６５－１～６５－２９への画像信号の入力が可能となる。

またチップデータシフト部７９は、ライン同期信号の一周期中にメモリ６５－１～６５－２９からパラレルで１ライン分の画像信号を読み出す。従って、チップデータシフト部７９の画像信号の読み出し速度は、ラインメモリ６１やメモリ６５－１～６５－２９への画像信号の書き込み速度に対して低速でよい。本実施形態では、ラインメモリ６１への画像信号の書き込みと、メモリ６５－１～６５－２９への画像信号の書き込みに要する時間と、チップデータシフト部７９がメモリ６５－１～６５－２９から１ライン分の画像信号を読み出す時間が同じに設定されている。つまりチップデータシフト部７９は、メモリ６５－１～６５－２９への書き込みクロックの５８倍の周期でメモリ６５－１～６５－２９から画像信号を読み出す。

図１１は、チップデータ変換部７８の動作を示す図である。図１１に示すＳＳＣＬＫ周波数は、変調クロックの周波数を基準周波数ｆ０を中心として高低をプロットしたものである。図１１に示す第１ライン同期信号は、同期信号生成部７４により基準クロックに基づいて生成された信号である。図１１に示す第２ライン同期信号は、同期信号生成部７４により変調クロックに基づいて生成された信号である。

図１１に示す様に、チップデータ変換部７８は、ラインメモリ６１への画像信号の書き込み、ラインメモリ６１から画像信号の読み出し、及び、メモリ６５－１～６５－２９への書き込みを基準クロック信号に基づいて行う。またチップデータ変換部７８は、メモリ６５－１～６５－２９からのデータ出力を変調クロックに基づいて行う。

第２ライン同期信号は変調クロックに基づいて生成されるため、第２ライン同期信号の周期（ＴＬ１’～ＴＬ４’）は、第１ライン同期信号の周期（ＴＬ１～ＴＬ４）と比較して、変調クロックの周波数が高い期間は短く、周波数が低い期間は長い。従って、メモリ６５－１～６５－２９からのデータ出力タイミングを、第２ライン同期信号を基準としてオフセット（図１１に示すＣＯＳ）させることで、第１ライン同期信号と同期するメモリ制御の状態Ｔｍ１、Ｔｍ２と、第２ライン同期信号と同期するメモリ６５－１～６５－２９からのデータ出力の位置関係は変動する。これによりメモリ６５－１～６５－２９に対する書き込み期間、及び、読み出し期間が重ならないように制御される。

＜露光周期とスペクトラム拡散の変調周期との関係＞
次に、露光ヘッド６が１ラインの走査線を形成する周期である露光周期とＳＳＣＬＫ生成部６９のスペクトラム拡散の変調周期との関係について説明する。

上述の通り、タイミング制御部８４は、同期信号生成部７４が変調クロックに基づいて生成する第２ライン同期信号に応じて同期信号を生成する。発光パルス生成部８３は、タイミング制御部８４から受信した同期信号に応じてＰＷＭ信号を出力する。駆動電圧生成部８６は、ＰＷＭ信号に同期して発光素子アレイチップ４０を駆動する駆動電圧を生成する。これにより発光素子アレイチップ４０の発光部５０が画像信号に応じて点灯し、感光ドラム１の表面には主走査方向に延びる１ラインの走査線が形成される。発光素子アレイチップ４０の複数の発光部５０は、このように走査線を周期的に形成することで感光ドラム１の表面に静電潜像を形成する。つまり第２ライン同期信号周期は、発光素子アレイチップ４０の発光部５０が発光を開始するタイミングの制御に用いられる制御信号であり、露光ヘッド６の露光周期は第２ライン同期信号の周期と一致する。

図１２（ａ）は、露光ヘッド６の露光周期と変調クロックの周期との関係を示すグラフである。図１２（ｂ）は、図１２（ａ）に示すグラフの横軸を時間から発光素子アレイチップ４０の発光部５０の主走査方向の位置に変更したグラフである。図１２に示す様に、露光ヘッド６の露光周期は、スペクトラム拡散の変調周期の１．５倍に設定されており、これによって副走査方向に隣接する２つの走査線を形成する際の変調クロックの位相が反転されている。また後述する通り、露光ヘッド６は、副走査方向に隣接する２ラインの走査線によって感光ドラム１の表面に主走査方向に並ぶ複数の画素を形成する。このような構成により、画素を形成するための副走査方向に隣接する２ラインの走査線の間で変調クロックの周波数変動に起因する露光時間の増加分と減少分とが打ち消し合うため、主走査方向の画像の濃度ムラが抑制される。

なお、本実施形態においては、露光ヘッド６の露光周期は、スペクトラム拡散の変調周期の１．５倍に設定されているものの、本発明はこれに限られるものではない。即ち、副走査方向に隣接する２つの走査線を形成する際の変調クロックの位相が反転するように露光ヘッド６の露光周期を設定すればよい。つまり同期信号生成部７４が、ＳＳＣＬＫ生成部６９によるスペクトラム拡散の変調周期のｎ＋１／２倍（ｎは正の整数）の周期で第２ライン同期信号を生成する構成とすればよい。

＜露光スポットと画素との関係＞
次に、露光ヘッド６の露光スポットと、露光スポットによって形成される画素との関係について説明する。

図１３は、露光ヘッド６の露光スポットと画素との関係を示す模式図である。図１３において、実線で示す正方形のそれぞれは一つの画素であり、一点鎖線で示す円のそれぞれは一つの露光スポットである。また露光スポットＳＰ１～ＳＰ６のスポット径はそれぞれ３０μｍ、露光時の副走査方向の解像度は２４００ｄｐｉ、画素間隔は１０μｍである。また図１３では、濃度が一定の画像を形成する際の露光スポットと画素を示している。

図１３に示す様に、副走査方向に隣接する２ラインの露光スポットＳＰ１、ＳＰ２は、一つの画素Ｄ１を形成する。つまり露光スポットＳＰ１、ＳＰ２のスポット径は、画素間隔より大きいため、露光スポットＳＰ１、ＳＰ２がオーバーラップした部分に画素Ｄ１が形成される。露光スポットＳＰ１、ＳＰ２は、画像信号に応じて、感光ドラム１の表面の画像領域における主走査方向の全域を露光して、副走査方向に隣接する２ラインの走査線を形成する。これにより感光ドラム１の表面には、主走査方向に並ぶ複数の画素が形成される。

同様に、副走査方向に隣接する露光スポットＳＰ３、ＳＰ４は、一つの画素Ｄ２を形成する。露光スポットＳＰ３、ＳＰ４は、露光スポットＳＰ１、ＳＰ２に対して副走査方向において隣接しておらず、露光スポットＳＰ１、ＳＰ２の露光タイミングから所定の時間が経過した後に形成される。また露光スポットＳＰ３、ＳＰ４は、変調クロックの周波数が中心周波数の時に形成される露光スポットである。

同様に、副走査方向に隣接する露光スポットＳＰ５、ＳＰ６は、一つの画素Ｄ３を形成する。露光スポットＳＰ５、ＳＰ６は、露光スポットＳＰ１～ＳＰ４に対して副走査方向において隣接しておらず、露光スポットＳＰ３、ＳＰ４の露光タイミングから所定の時間が経過した後に形成される。

図１４は、図１３に点線で示す断面における露光分布を示すグラフである。図１４に示す様に、露光スポットＳＰ１、ＳＰ２の露光分布を重ねた露光分布（ＳＰ１＋ＳＰ２）のピーク位置を中心として画素Ｄ１が形成される。露光スポットＳＰ１、ＳＰ２のスポット径は画素間隔より大きいため、露光スポットＳＰ１、ＳＰ２がオーバーラップして両者の中間位置にピークがある露光分布が形成される。画素Ｄ２、Ｄ３に関しても同様である。

また露光スポットＳＰ１、ＳＰ２は、変調クロックの周波数変動に伴う露光時間の変動によって露光分布が異なる。ここで副走査方向に隣接する画像信号は、副走査フィルタ７５によって両者のデータ、即ち副走査方向に隣接する画像信号に対応する画像の理想の濃度が等しくなるように生成されている。従って、変調クロックの周波数が中心周波数の時に形成される露光スポットＳＰ３、ＳＰ４のピーク位置に対する、露光スポットＳＰ１のピーク位置の差分と露光スポットＳＰ２のピーク位置の差分とが等しくなる。つまり図１４に示す距離Ｗ１と距離Ｗ２が等しくなる。このため、副走査方向に隣接する２ラインの走査線の間で変調クロックの周波数変動に起因する露光時間の増加分と減少分とが完全に打ち消し合う。露光スポットＳＰ５、ＳＰ６に関しても同様である。

また副走査方向に隣接する２ラインの走査線の間で変調クロックの周波数変動に起因する露光時間の増加分と減少分とが完全に打ち消し合うため、濃度が一定の画像を形成する場合において、露光分布（ＳＰ１＋ＳＰ２）、露光分布（ＳＰ３＋ＳＰ４）、露光分布（ＳＰ５＋ＳＰ６）のそれぞれのピーク位置は等しくなる。

このように本実施形態の構成によれば、画像信号生成部７１によって生成された画像信号において、一画素を形成するための副走査方向に隣接する画像信号に対応する画像の濃度が異なる場合であっても、副走査方向に隣接する画像信号の間で変調クロックの周波数変動に起因する露光時間の増加分と減少分とを一致させることができる。従って、スペクトラム拡散された変調クロックを用いて露光ヘッド６の発光部５０の点灯を制御する画像形成装置Ａにおいて、主走査方向の画像の濃度ムラを抑制することができる。

（第２実施形態）
次に、本発明に係る画像形成装置の第２実施形態について説明する。第１実施形態と説明の重複する部分については、同一の符号を付して説明を省略する。

本実施形態の構成は、第１実施形態の構成に対し、副走査フィルタ７５の構成が異なる。また露光ヘッド６は、副走査方向に隣接する３つの走査線によって感光ドラム１の表面に主走査方向に並ぶ複数の画素を形成する。本実施形態に係る画像形成装置Ａのその他の構成は、第１実施形態の構成と同様である。

図１５（ａ）は、本実施形態の副走査フィルタ７５の構成を示すブロック図である。図１５（ａ）に示す様に、副走査フィルタ７５は、ラインバッファ５３ａ、５３ｂ、加算器５４、乗算器５５ａ～５５ｃ、Ｄフリップフロップ５６、ｃｌｉｐ５８を備える。副走査フィルタ７５には、画像信号生成部７１から画像信号が１ラインずつ入力される。

画像信号生成部７１から副走査フィルタ７５に入力された１ライン目の画像信号は、ラインバッファ５３ａに入力された後、１ライン分遅延したタイミングでラインバッファ５３ｂに入力される。ラインバッファ５３ｂは、ラインバッファ５３ａから入力された画像信号を更に１ライン分遅延したタイミングで乗算器５５ｂに出力する。乗算器５５ｂは、ラインバッファ５３ｂの出力に対して１／２を乗算し、加算器５４に出力する。

また画像信号生成部７１から副走査フィルタ７５に入力された２ライン目の画像信号は、ラインバッファ５３ａに入力された後、１ライン分遅延したタイミングで加算器５４に出力される。また画像信号生成部７１から副走査フィルタ７５に入力された３ライン目の画像信号は、乗算器５５ａに入力される。乗算器５５ａは、入力された画像信号に対して１／２を乗算し、加算器５４に出力する。

加算器５４は、入力された１～３ライン目の画像信号を加算し、乗算器５５ｃに出力する。乗算器５５ｃは、加算器５４の出力に対して１／２を乗算し、Ｄフリップフロップ５６に出力する。Ｄフリップフロップ５６は、入力された画像信号をｃｌｉｐ５８に出力する。

ｃｌｉｐ５８は、Ｄフリップフロップ５６から入力された画像信号が予め設定された所定値以下であればそのまま出力し、当該所定値よりも大きい場合には当該所定値に置換して出力する。なお、ラインバッファ５３ａ、５３ｂとＤフリップフロップ５６は、クロック入力（三角マーク）を持っており、基準クロックに同期して動作する。これにより１～３ライン目の画像信号の各々に対応する画像の濃度の比率は１：２：１となる。

副走査フィルタ７５は、４ライン目以降の画像信号に対しても同様の処理を行う。これにより副走査方向に隣接する三つの画像信号に対応する画像の濃度の比率は１：２：１となる。つまり副走査フィルタ７５は、画像信号生成部７１で生成された画像信号において副走査方向に隣接する三つの画像信号を合成した合成データに基づいて、主走査方向に並ぶ複数の画素を形成する走査線を形成するための画像信号を生成する。

図１５（ｂ）は、露光ヘッド６の露光スポットと画素との関係を示す模式図である。図１５（ｂ）において、実線で示す正方形のそれぞれは一つの画素であり、一点鎖線で示す円のそれぞれは一つの露光スポットである。露光スポットＳＰ７～ＳＰ１２のスポット径はそれぞれ３０μｍである。図１５（ｂ）では、濃度が一定の画像を形成する際の露光スポットと画素を示している。

図１５（ｂ）に示す様に、本実施形態では、副走査方向に隣接する３つの露光スポットＳＰ７、ＳＰ８、ＳＰ９によって一つの画素Ｄ４を形成する。同様に、副走査方向に隣接する露光スポットＳＰ１０、ＳＰ１１、ＳＰ１２によって一つの画素Ｄ５を形成する。露光スポットＳＰ１０、ＳＰ１１、ＳＰ１２は、露光スポットＳＰ７、ＳＰ８、ＳＰ９に対して副走査方向に隣接しておらず、露光スポットＳＰ７、ＳＰ８、ＳＰ９の露光タイミングから所定の時間が経過した後に感光ドラム１の表面に形成される。

図１６（ａ）は、図１５（ｂ）に点線で示す断面における露光分布を示すグラフである。図１６（ｂ）は、画素Ｄ４、Ｄ５を形成する露光スポットの露光分布の累積露光量を示すグラフである。図１６（ａ）に示す様に、露光スポットＳＰ７～ＳＰ９の露光分布を重ねた露光分布（ＳＰ７＋ＳＰ８＋ＳＰ９）のピーク位置を中心として画素Ｄ４が形成される。露光スポットＳＰ７～ＳＰ９のスポット径は画素間隔より大きいため、露光スポットＳＰ７、ＳＰ９がオーバーラップしてこれらの中間位置にピークがある露光分布が形成される。画素Ｄ５に関しても同様である。

また副走査方向に隣接する三つの画像信号は、副走査フィルタ７５によって画像信号に対応する理想の画像濃度の比率が１：２：１となっている。さらに露光ヘッド６の露光周期は、副走査方向に隣接する２つの走査線を形成する際の変調クロックの位相が反転するように設定されている。従って、露光スポットＳＰ７とＳＰ９の露光分布は同じになり、露光スポットＳＰ１０とＳＰ１２の露光分布も同じになる。このため、副走査方向に隣接する３ラインの走査線の間で変調クロックの周波数変動に起因する露光時間の増加分と減少分とが打ち消し合う。なお、露光スポットＳＰ７～ＳＰ９の露光分布と露光スポットＳＰ１０～ＳＰ１２の露光分布とは、変調クロックの周波数変動に伴う露光時間の変動によって露光分布が異なる。

また副走査方向に隣接する２ラインの走査線の間で変調クロックの周波数変動に起因する露光時間の増加分と減少分とが打ち消し合うため、濃度が一定の画像を形成する場合において、露光分布（ＳＰ７＋ＳＰ８＋ＳＰ９）と露光分布（ＳＰ１０＋ＳＰ１１＋ＳＰ１２）のそれぞれのピーク位置はほぼ等しくなる。また図１６（ｂ）に示す様に、露光分布（ＳＰ７＋ＳＰ８＋ＳＰ９）と露光分布（ＳＰ１０＋ＳＰ１１＋ＳＰ１２）の累積露光量は同じ値に収束する。

このように本実施形態の構成によれば、画像信号生成部７１によって生成された画像信号において、一画素を形成するための副走査方向に隣接する画像信号に対応する画像の濃度が異なる場合であっても、副走査方向に隣接する画像信号の間で変調クロックの周波数変動に起因する露光時間の増加分と減少分との差分を小さくすることができる。このため、スペクトラム拡散された変調クロックを用いて露光ヘッド６の発光部５０の点灯を制御する画像形成装置Ａにおいて、主走査方向の画像の濃度ムラを抑制することができる。

（第３実施形態）
次に、本発明に係る画像形成装置の第３実施形態について説明する。第１実施形態、第２実施形態と説明の重複する部分については、同一の符号を付して説明を省略する。

本実施形態の構成は、第１実施形態の構成に対し、副走査フィルタ７５の構成が異なる。本実施形態に係る画像形成装置Ａのその他の構成は、第１実施形態の構成と同様である。

図１７は、本実施形態に係る副走査フィルタ７５の構成を示すブロック図である。図１７に示す様に、副走査フィルタ７５は、ラインバッファ５３、加算器５４、乗算器５５ａ、５５ｂ、Ｄフリップフロップ５６、減算器５７を備える。副走査フィルタ７５には、画像信号生成部７１から画像信号が１ラインずつ入力される。

画像信号生成部７１から副走査フィルタ７５に入力された１ライン目の画像信号は、ラインバッファ５３に入力された後、１ライン分遅延したタイミングで乗算器５５ｂに入力される。乗算器５５ｂは、ラインバッファ５３から入力された画像信号に対して１／２を乗算して加算器５４に出力する。

また画像信号生成部７１から副走査フィルタ７５に入力された２ライン目の画像信号は、乗算器５５ａと減算器５７に入力される。乗算器５５ａは、画像信号生成部７１から入力された画像信号に対して１／２を乗算して減算器５７に出力する。

減算器５７は、画像信号生成部７１から副走査フィルタ７５に入力された画像信号をＰとする場合、乗算器５５ａの出力との差であるＰ－（１／２）Ｐを出力する。量子化誤差を考慮しない場合、減算器５７の出力であるＰ－（１／２）Ｐ＝（１／２）Ｐとなる。一方、量子化誤差が発生する場合、Ｐ－（１／２）Ｐ≠（１／２）Ｐとなる。

本実施形態では、副走査方向に隣接する二つの画像信号は、１：１の比率に対して量子化誤差が補完し合う関係となり、分配された光量の総和は副走査フィルタ７５への入力と等しく保たれる。例えばＰ＝７とする場合、（１／２）Ｐ＝３．５である。乗算器５５ａ、５５ｂが整数に量子化する場合「４」を出力する。一方、減算器５７は、Ｐ－（１／２）Ｐ＝７－４＝「３」を出力するものの、それぞれの総和は４＋３＝７で入力の値と等しくなる。

加算器５４は、乗算器５５ｂから入力された１ライン目の画像信号と、減算器５７から入力された２ライン目の画像信号を加算し、Ｄフリップフロップ５６に出力する。このように本実施形態の構成によれば、副走査フィルタ７５で演算時の量子化誤差が発生した場合であっても、分配された光量の総和を入力と等しく保つことができる。

なお、第１～第３実施形態では、画像信号生成部７１によって生成された全ての画像信号に対して副走査フィルタ７５による処理を行う構成について説明したものの、本発明はこれに限られるものではない。即ち、例えば一画素を形成するための副走査方向に並列する複数の画像信号に対応する画像の濃度が異なる場合のみ副走査フィルタ７５が上述した処理を行う構成等、画像の種類によって副走査フィルタ７５による処理のオン、オフを切り替える構成としてもよい。

また第１～第３実施形態では、発光素子アレイチップ４０の発光部５０としてＬＥＤを用いる構成について説明したものの、本発明はこれに限られるものではない。即ち、発光素子アレイチップ４０の発光部５０として有機ＥＬなど他の種類の光源を用いる構成としてもよい。

１…感光ドラム（感光体）
６…露光ヘッド
５０…発光部
６８…クロック生成部（基準クロック生成部）
６９…ＳＳＣＬＫ生成部（変調クロック生成部）
７１…画像信号生成部
７４…同期信号生成部（制御信号生成部）
７５…副走査フィルタ（画像信号処理部）
８０ａ、８０ｂ…駆動部
Ａ…画像形成装置

Claims (4)

1. 感光体の表面に光を照射して静電潜像を形成し、該静電潜像にトナーを付着させて画像を形成する画像形成装置において、
   基準クロックを生成する基準クロック生成部と、
   前記基準クロックを変調してスペクトラム拡散された変調クロックを周期的に生成する変調クロック生成部と、
   前記画像形成装置に入力されたデータに基づいて第１画像信号を生成する画像信号生成部と、
   前記第１画像信号に基づいて第２画像信号を生成する画像信号処理部と、
   前記感光体の表面に光を照射して前記静電潜像を形成する露光ヘッドであって、主走査方向に並列して配置され、前記第２画像信号に基づいて発光して前記感光体の表面に主走査方向に延びる一つの走査線を形成し、該走査線を周期的に形成することにより前記感光体の表面に前記静電潜像を形成する複数の発光部と、前記変調クロックに基づいて設定される発光時間、前記複数の発光部を発光させる駆動部と、を備える露光ヘッドと、
   前記変調クロックをカウントし、前記複数の発光部が発光を開始するタイミングの制御に用いられる制御信号を周期的に生成する制御信号生成部であって、前記スペクトラム拡散の変調周期のｎ＋１／２倍（ｎは正の整数）の周期で前記制御信号を生成する制御信号生成部と、
   を備え、
   前記複数の発光部は、副走査方向に隣接する２以上のｍ個の前記走査線を前記感光体の表面に形成することで、前記感光体の表面に前記主走査方向に並ぶ複数の画素を形成し、
   前記画像信号処理部は、前記第１画像信号において前記副走査方向に隣接する前記ｍ個の画像信号を合成した合成データに基づいて、前記ｍ個の前記走査線を形成するための前記第２画像信号を生成することを特徴とする画像形成装置。
2. 前記複数の発光部は、前記副走査方向に隣接する２つの前記走査線を前記感光体の表面に形成することで、前記感光体の表面に前記主走査方向に並ぶ複数の画素を形成し、
   前記画像信号処理部は、前記感光体の表面に前記主走査方向に並ぶ複数の画素のうち１つの画素の形成に用いられる、前記副走査方向に隣接する２つの画像信号のデータが等しくなるように前記第２画像信号を生成することを特徴とする請求項１に記載の画像形成装置。
3. 前記複数の発光部は、前記副走査方向に隣接する３つの前記走査線を前記感光体の表面に形成することで、前記感光体の表面に前記主走査方向に並ぶ複数の画素を形成し、
   前記画像信号処理部は、前記感光体の表面に前記主走査方向に並ぶ複数の画素のうち１つの画素の形成に用いられる、前記副走査方向に隣接する３つの画像信号において、１つ目の画像信号と３つ目の画像信号のデータが等しくなるように前記第２画像信号を生成することを特徴とする請求項１に記載の画像形成装置。
4. 前記複数の発光部は、自己走査型発光素子であることを特徴とする請求項１乃至３のいずれか１項に記載の画像形成装置。

Images