JP2022126731A - メモリの異なるメモリプレーンに同時にアクセスするための装置および方法 - Google Patents

メモリの異なるメモリプレーンに同時にアクセスするための装置および方法 Download PDF

Info

Publication number
JP2022126731A
JP2022126731A JP2022096141A JP2022096141A JP2022126731A JP 2022126731 A JP2022126731 A JP 2022126731A JP 2022096141 A JP2022096141 A JP 2022096141A JP 2022096141 A JP2022096141 A JP 2022096141A JP 2022126731 A JP2022126731 A JP 2022126731A
Authority
JP
Japan
Prior art keywords
memory
planes
memory access
access
memory planes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022096141A
Other languages
English (en)
Other versions
JP7320902B2 (ja
Inventor
ティー． ペクニー，セオドア
T Pekny Theodore
パーク，ジェークワン
Jae-Kwan Park
モスキアーノ，ヴィオランテ
Moschiano Violante
インカルナーティ，ミケーレ
Michele Incarnati
サンティス，ルカ デ
De Santis Luca
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2022126731A publication Critical patent/JP2022126731A/ja
Application granted granted Critical
Publication of JP7320902B2 publication Critical patent/JP7320902B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2209—Concurrent read and write

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)

Abstract

【課題】異なるメモリプレーンに対して同時のメモリアクセス動作を実施するための装置および方法を提供する。【解決手段】それぞれが複数のメモリセルを含む複数のメモリプレーン３７２を有するメモリアレイ３７０を含むメモリ３００は、メモリコマンド及びアドレス対のグループを受信する内部コントローラ３６０を含む。メモリコマンド及びアドレス対のグループの各々は、複数のメモリプレーンの其々のメモリプレーンに関連付けられる。コントローラは、メモリコマンド及びアドレス対の二つ以上が異なるページタイプに関連付けられても、グループの対に関連付けられたページタイプとは関係なく、メモリコマンド及びアドレス対のグループのうちのメモリコマンド及びアドレス対のグループの各々に関連付けられたメモリアクセス動作を同時に実施する。【選択図】図３

Description

本出願は、２０１４年８月１５日に出願され、“ＡＰＰＡＲＡＴＵＳＥＳ ＡＮＤ ＭＥＴＨＯＤＳ ＦＯＲ ＣＯＮＣＵＲＲＥＮＴＬＹ ＡＣＣＥＳＳＩＮＧ ＤＩＦＦＥＲＥＮＴ ＭＥＭＯＲＹ ＰＬＡＮＥＳ ＯＦ Ａ ＭＥＭＯＲＹ”と題された米国非仮特許出願整理番号１４／４６１，１５２に対する優先権を享受する権利を主張し、米国非仮特許出願整理番号１４／４６１，１５２は、あらゆる目的のために、その全体において参照によって本明細書に組み入れられる。
メモリは、コンピュータまたは、ポータブルメモリデバイス、ソリッドステートドライブ、音楽プレイヤー、カメラ、電話、無線デバイス、ディスプレイ、チップセット、セットトップボックス、ゲームシステム、乗用車および家電製品を含むがそれらに限定はされない他のデバイスなどの様々な装置で提供されてもよい。揮発性メモリ（例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ））および不揮発性メモリ（例えば、フラッシュメモリ）を含む様々な種類の多数のメモリが存在する。フラッシュメモリアーキテクチャは、ＮＡＮＤまたはＮＯＲアーキテクチャを含むことができる。
不揮発性メモリ（例えば、ＮＡＮＤフラッシュメモリ）においては、メモリアレイは、プレーンに分割されることが出来る。メモリをメモリプレーンに分割することによって、メモリアクセス動作中にアクセスするために、行または列をより小さなセクションに分割することができる。メモリをメモリプレーンに分割することは、また、メモリアレイの二つ以上の部分に同時にアクセスする機会をもたらすことがある。典型的には、同時アクセスは、同一の其々のアクセス線ドライバに結合されたメモリセルのアクセスを必要とすることがあり、これによって、ランダムメモリアクセス要求中に異なるメモリプレーンに同時にアクセスする性能を制限することがある。
本明細書には例示的装置が記述される。例示的装置は、複数のメモリプレーンを含むメモリアレイを含むことができる。複数のメモリプレーンの各々は、複数のメモリセルを含むことができる。例示的装置は、メモリコマンドおよびアドレス対のグループを受信するように構成されたコントローラをさらに含む。メモリコマンドおよびアドレス対のグループのうちの、各メモリコマンドおよびアドレス対は、複数のメモリプレーンのうちの其々のメモリプレーンに関連付けられることができる。コントローラは、グループの対に関連付けられたページタイプとは関係なく、メモリコマンドおよびアドレス対のグループのうちの各メモリコマンドおよびアドレス対に関連付けられたメモリアクセス動作を同時に実施するように構成されることができる。
別の例示的装置は、複数のメモリプレーンと、複数のアクセス線ドライバ回路とを有するメモリアレイを含むことができる。複数のアクセス線ドライバ回路のうちのアクセス線ドライバ回路は、複数のメモリプレーンのうちの其々のメモリプレーンのアクセス線に電圧を提供するように構成されることができる。例示的装置は、複数のアクセス線ドライバ回路に結合されたコントローラをさらに含むことが出来、同時のメモリアクセス動作のために複数のアクセス線ドライバ回路を順に構成するように構成されることができる。コントローラは、同時のメモリアクセス動作中に、複数のアクセス線ドライバ回路の各々を順に構成した後、複数のメモリプレーンに同時にアクセスするようにさらに構成されることができる。
別の例示的装置は、第一のメモリプレーンと、第二のメモリプレーンとを有するメモリアレイを含むことができる。第一のメモリプレーンはアクセス線を含むことが出来、第二のメモリプレーンはアクセス線を含むことができる。例示的装置は、第一のメモリプレーンのアクセス線に電圧を提供するように構成された第一のアクセス線ドライバ回路と、第二のメモリプレーンのアクセス線に電圧を提供するように構成された第二のアクセス線ドライバ回路と、を含むことができる。例示的装置は、第一のアクセス線ドライバ回路と第二のアクセス線ドライバ回路とに結合されたマルチスレッドコントローラをさらに含むことができ、同時のメモリアクセス動作のために、第一のアクセス線ドライバ回路および第二のアクセス線ドライバ回路を同時に構成するように構成されることが出来る。マルチスレッドコントローラは、第一のメモリプレーンおよび第二のメモリプレーンにおいて同時にアクセスされるページタイプに関係なく、同時のメモリアクセス動作中に第一のメモリプレーンと第二のメモリプレーンとに同時にアクセスするようにさらに構成されることができる。
例示的方法が開示される。例示的一方法は、メモリにおいて複数のメモリコマンドおよびアドレス対を受信することを含むことができる。複数のメモリコマンドおよびアドレス対のうちの各々は、複数のメモリコマンドおよびアドレス対のうちの他のメモリコマンドおよびアドレス対とは異なる、メモリのメモリプレーンと関連付けられることができる。例示的方法は、複数のメモリコマンドおよびアドレス対を受信するのに応じて、同時のメモリアクセス動作のために、メモリコマンドおよびアドレス対のグループに関連付けられたメモリプレーンに結合されたアクセス線ドライバ回路を順に構成することをさらに含むことができる。例示的方法は、同時のメモリアクセス動作中に、構成されたアクセス線ドライバ回路に基づいて、メモリコマンドおよびアドレス対のグループに関連付けられたメモリプレーンの各々からデータをパラレルに取得することをさらに含むことができる。
別の例示的方法は、メモリにおいて複数のメモリコマンドおよびアドレス対を受信することをさらに含むことができる。複数のメモリコマンドおよびアドレス対の各々は、複数のメモリコマンドおよびアドレス対のうちの他のメモリコマンドおよびアドレス対とは異なる、メモリのメモリプレーンと関連付けられることができる。例示的方法は、複数のメモリコマンドおよびアドレス対を受信するのに応じて、メモリのメモリプレーンのうちの二つ以上に対してメモリアクセス動作を同時に実施することをさらに含むことができる。
本開示の一実施形態による、異なるメモリプレーンの同時のメモリアクセスを実施するように構成されたメモリを含む装置のブロック図である。 本開示の一実施形態による、異なるメモリプレーンの同時のメモリアクセスを実施するように構成されたメモリのブロック図である。 本開示の一実施形態による、異なるメモリプレーンの同時のメモリアクセスを実施するように構成されたメモリのブロック図である。 本開示の一実施形態による、異なるメモリプレーンの同時のメモリアクセスを実施する方法の例示的フローチャートである。 本開示の一実施形態による、異なるメモリプレーンの同時のメモリアクセスを実施するように構成されたメモリのブロック図である。
異なるメモリプレーンに同時にアクセスするための装置および方法が本明細書に開示される。本開示の実施形態の十分な理解を提供するために、ある詳細事項が以下に説明される。しかしながら、本開示の実施形態は、これらの特定の詳細事項がなくても実施されることができることは当業者に明らかであろう。さらに、本明細書に記述された本開示の特定の実施形態は、例示として提供されるものであって、本開示の範囲をこれらの特定の実施形態に限定するために用いられるべきではない。他の例においては、既知の回路、制御信号、タイミングプロトコルおよびソフトウェア動作は、本開示を不必要に不明瞭にするのを防ぐために詳細に示されていない。
図１は、本開示の一実施形態による、異なるメモリプレーンの同時のメモリアクセスを実施するように構成されたメモリを含む装置１００（例えば、集積回路、メモリデバイス、メモリシステム、電子デバイスまたはシステム、スマートフォン、タブレット、コンピュータ、サーバなど）のブロック図である。装置１００は、メモリ１５０を含むことができる。幾つかの実施形態においては、メモリ１５０は、コマンド、アドレスおよびデータ（ＣＡＤ）バス１３０を介して、コントローラ１１０に結合されることができる。メモリ１５０は、ＣＡＤバス１３０を介して、コントローラ１１０からコマンドおよび／またはアドレスを受信するように構成されることができ、メモリは、ＣＡＤバス１３０を介して、データを受信する、および／またはデータを提供するように構成されることができる。
幾つかの例においては、メモリ１５０は、ＮＡＮＤ、ＮＯＲまたはＰＣＭフラッシュメモリなどの不揮発性メモリとすることができる。メモリ１５０は、複数のプレーン（例えば、パーティション）に組織化されたセルのアレイを含むことができる。メモリプレーンは、メモリセルページのブロックに分割されることが出来る。各ページは、其々のアクセス線に結合されたメモリセルの行または列を含むことができる。メモリ１５０は、メモリセルのページを消去、プログラム、および／または、メモリセルのページから読み出すために、メモリアクセス動作中にアクセス線に電圧を提供することが出来る。メモリセルのページのデータにアクセスするために必要とされるアクセス線電圧は、ページタイプに依存することがある。ページタイプは、ページ内のメモリセルの種類（例えば、シングルレベルセルＳＬＣ、マルチレベルセルＭＬＣ、トリプルレベルセルＴＬＣなど）およびアクセスされるメモリセルのレベル（例えば、ＳＬＣ／ＭＬＣ／ＴＬＣページに対しての上位ページＵＰ、下位ページＬＰ、中間ページＭＰ）に基づくことができる。メモリ１５０は、二つ以上のメモリプレーンの同時のメモリページアクセスを実施する回路を含むことができる。例えば、メモリ１５０は、メモリ１５０の各メモリプレーンに対して其々のアクセス線ドライバ回路と電源回路とを含むことができ、異なるページタイプを含む、二つ以上のメモリプレーンのページの同時アクセスを容易にする。幾つかの実施形態においては、メモリページアクセスは同時であり、例えば、其々のメモリページに対するメモリアクセス動作は、少なくとも部分的に、一時的に重複する。幾つかの実施形態においては、其々のメモリページに対するメモリアクセス動作は、同時に起こり得るが、本発明の実施形態は、同時のメモリアクセス動作に限定されない。
幾つかの例においては、メモリ１５０は、異なるメモリプレーンに同時にアクセスするために、ユニバーサルアルゴリズムを実行するように構成された内部コントローラを含むことができる。ユニバーサルアルゴリズムは、同時のメモリアクセス動作のために、其々のページタイプ（例えば、ＵＰ、ＭＰ、ＬＰ、ＳＬＣ／ＭＬＣ／ＴＬＣページ）に基づいて、二つ以上のメモリプレーンに対して電源回路およびアクセス線ドライバ回路を順に構成することができる。ユニバーサルアルゴリズムは、例えば、二つ以上のメモリプレーンの各々に関連付けられたページバッファを制御すること、ページバッファからデータを取得すること、および／またはページバッファにデータを提供することによって、同時のメモリアクセス動作中に二つ以上のメモリプレーンの各々の其々のページに同時にアクセスすることができる。別の例においては、メモリ１５０は、メモリ１５０の二つ以上のメモリプレーンに対して、メモリアクセス動作を同時に実施するように構成されたマルチスレッドコントローラを含むことができる。即ち、マルチスレッドコントローラは、（例えば、其々のページバッファを制御すること、其々のページバッファからのデータにアクセスすること、および／または其々のページバッファにデータを提供することによって）同時のメモリアクセス動作中に、二つ以上のメモリプレーンの各々の其々のページに同時にアクセスするのに加えて、同時のメモリアクセス動作のために、アクセス線ドライバ回路および電源回路を同時に制御することが出来る。
動作中、メモリ１５０は、メモリコマンドおよびアドレス対のグループを受信することが出来る。メモリコマンドおよびアドレス対の受信されたグループは、コントローラ１１０によって提供されることが出来る。メモリ１５０は、メモリコマンドおよびアドレス対のグループに関連付けられた異なるメモリプレーンに対して、同時のメモリ動作（例えば、読み出し動作またはプログラム動作）を実施するように構成されることができる。例えば、メモリコマンドおよびアドレス対のグループが読み出しコマンドであるとき、メモリ１５０は、メモリ１５０の異なるメモリプレーンから其々の読み出しデータを同時に取得することができる。さらに、メモリコマンドおよびアドレス対のグループが、共通のページタイプに関連付けられたプログラムコマンドであるとき、メモリ１５０は、メモリ１５０の異なるメモリプレーンに、各メモリコマンドおよびアドレス対に関連付けられたデータを同時にプログラムすることが出来る。メモリ１５０は、ＣＡＤバス１３０を介してコントローラ１１０に読み出しデータを提供することが出来、コントローラ１１０からデータを受信することが出来る。メモリ１５０は、特定のコマンドに応じて、ＣＡＤバス１３０を介してコントローラ１１０にさらなる情報を提供することが出来る。その情報は、例えば、メモリ１５０がメモリ動作を実施するために使用可能か否か、および／または、メモリ１５０がメモリ動作を実施するために使用可能と成り得る前の時間量を示すことができる。
典型的には、メモリアクセス動作中、ページのデータにアクセスするための手順は、ページタイプに依存することがある。即ち、ＭＬＣまたはＴＬＣページからデータを読み出すために、読み出し電圧は、ページの各メモリセルのどのレベル（例えば、ビット）が読み出されているかに依存することがある。例えば、ＭＬＣページのＵＰにおけるビットが読み出されている場合、読み出し動作中に、第一の読み出し電圧が、関連付けられたアクセス線に提供（例えば、印加）されることができる。ＭＬＣページのＬＰにおけるビットが読み出されている場合、読み出し動作中に、第二および／または第三の読み出し電圧が、関連付けられたアクセス線に提供されることが出来る。
幾つかの例においては、メモリ１５０は、ページタイプに関係なく、異なるメモリプレーンに同時にアクセスするために、ユニバーサルアルゴリズムを実行するように構成された内部コントローラを含むことができる。内部コントローラは、同時のメモリアクセス動作のために、其々のページタイプ（例えば、ＵＰ、ＭＰ、ＬＰ、ＳＬＣ／ＭＬＣ／ＴＬＣページ）に基づいて、二つ以上のメモリプレーンに対して、電源回路およびアクセス線ドライバ回路を順に構成するために、ユニバーサルアルゴリズムを実行することができる。幾つかの実施形態においては、各メモリプレーンは、其々の電源回路および其々のアクセス線ドライバ回路に関連付けられ、内部コントローラは、関連付けられたメモリプレーンに対して、特定のメモリアクセスに従って、其々の電源回路およびアクセス線ドライバ回路を構成する。例えば、内部コントローラは、ＵＰ読み出しのために、第一のメモリプレーンに関連付けられた第一のアクセス線ドライバ回路および第一の電源回路を構成することができる。内部コントローラは、ＬＰ読み出しのために、第二のメモリプレーンに関連付けられた第二のアクセス線ドライバ回路および第二の電源回路を、その後構成することができる。アクセス線ドライバ回路と電源回路が構成された後、ユニバーサルアルゴリズムを実行する内部コントローラは、二つ以上のメモリプレーンの各々の其々のページに同時にアクセスすることが出来、例えば、同時のメモリアクセス動作中にデータの取得やデータのプログラムを行う。同時のメモリアクセス動作は、例えば、其々のページバッファにおいて、ビット線をチャージすること、データを検知してラッチすることを含むことができる。
別の例においては、メモリ１５０は、メモリ１５０の二つ以上のメモリプレーンに対して、メモリアクセス動作を同時に実施するように構成されたマルチスレッドコントローラを含むことができる。即ち、マルチスレッドコントローラは、同時のメモリアクセス動作中に、二つ以上のメモリプレーンの各々の其々のページに同時にアクセスするのに加えて、同時のメモリアクセス動作のために、其々のページタイプ（例えば、ＵＰ、ＭＰ、ＬＰ、ＳＬＣ／ＭＬＣ／ＴＬＣページ）に基づいて、二つ以上のメモリプレーンに対して電源回路およびアクセス線ドライバ回路を同時に構成することができる。
ユニバーサルアルゴリズムのシリアルな態様によって、ユニバーサルアルゴリズムを実行するように構成された内部コントローラを含む例は、マルチスレッドコントローラを含む例に対するレイテンシーよりも高いレイテンシーを有することができる。マルチスレッドコントローラは、時間性能を改善することが出来るが、ユニバーサルアルゴリズムを実行するように構成された内部コントローラよりも大きい回路面積を必要とする。ユニバーサルアルゴリズムを実行するように構成された内部コントローラと、マルチスレッドコントローラは、各々、異なるメモリプレーンの同時アクセスをサポートしないか、または異なるメモリプレーンの限定された同時アクセスをサポートするだけの内部コントローラを有するメモリと比較して、メモリ１５０の効率（例えば、ランダムアドレスメモリアクセス要求が受信されたときの効率）と性能とを改善することが出来る。
図２は、本開示の一実施形態による、異なるメモリプレーンの同時のメモリアクセスを実施するように構成されたメモリ２００を示す。メモリ２００は、複数のメモリセルを有するメモリアレイ２３０を含む。メモリセルは、ＮＡＮＤフラッシュセルなどの不揮発性メモリセルとすることができるか、または一般的にあらゆる種類のメモリセルとすることができる。メモリ２００は、図１のメモリ１５０を含むことができる。幾つかの例においては、メモリアレイ２３０は、複数のメモリプレーンに分割されることが出来る。
コマンド信号、アドレス信号およびデータ信号は、コマンド、アドレスおよびデータ（ＣＡＤ）バス２２６を介して伝送される連続的な入力／出力（“Ｉ／Ｏ”）信号の集合としてメモリ２００に提供されることが出来る。同様に、データ信号は、ＣＡＤバス２２６を介してメモリ２００から提供されることが出来る。ＣＡＤバスは、内部コントローラ２２６に接続されたＩ／Ｏバス２２８を含むことができる。Ｉ／Ｏバス２２８は、内部コントローラ２６０に対して、コマンド信号、アドレス信号およびデータ信号を提供することが出来る。内部コントローラ２６０は、Ｉ／Ｏバス２２８と内部データバス２２２間およびＩ／Ｏバス２２８と内部アドレスバス２２４間で信号をルーティングすることができる。内部コントローラ２６０は、図１のメモリ１５０に含まれてもよい。内部コントローラ２６０は、メモリ２００の動作を制御するために、ＣＡＤバス２２６を介して、多数の制御信号を受信することが出来る。内部コントローラ２６０は、メモリアレイ２３０の異なるメモリプレーンの同時のメモリアクセスを容易にすることが出来る。幾つかの例においては、内部コントローラ２６０は、ページタイプとは関係なく、異なるメモリプレーンに同時にアクセスするために、ユニバーサルアルゴリズムを実行するように構成されることができる。例えば、内部コントローラ２６０は、メモリコマンドおよびアドレス対を受信することが出来、受信されたメモリコマンドおよびアドレス対に基づいて、其々のページタイプに基づいて、メモリアレイ２３０の二つ以上のメモリプレーンに対して、電源回路およびアクセス線ドライバ回路を構成するために、列デコーダ２５０および／または行デコーダ２４０に信号をシリアルに提供（例えば、送信）することができる。内部コントローラ２６０は、メモリアレイ２３０の二つ以上のメモリプレーンの各々の其々のページに同時にアクセスすることが出来、例えば、二つ以上のメモリプレーンの各々に関連付けられたページバッファを制御すること、ページバッファからデータを取得すること、および／またはページバッファにデータを提供することによって、例えば、同時のメモリアクセス動作中にデータの取得やデータのプログラムを行う。同時のメモリアクセス動作は、例えば、ページバッファにおいて、ビット線をチャージすること、データを検知してラッチすることを含むことができる。
別の例においては、内部コントローラは、メモリアレイ２３０の二つ以上のメモリプレーンに対して、メモリアクセス動作を同時に実施するように構成されたマルチスレッドコントローラを含むことができる。例えば、内部コントローラ２６０の一部は、マルチスレッドコントローラの各スレッドに関連付けられることができる。例えば、内部コントローラ２６０は、同時のメモリアクセス動作のために、列デコーダ２５０および／または行デコーダ２４０のアクセス線ドライバ回路および電源回路を、同時かつ独立して制御するために、スレッドを含むことができる。内部コントローラ２６０は、メモリアレイ２３０の二つ以上のメモリプレーンの各々の其々のページにアクセスするためにスレッドを含むことが出来、例えば、二つ以上のメモリプレーンの各々に関連づけられた個々のページバッファを制御すること、ページバッファからデータを取得すること、および／またはページバッファにデータを提供することによって、同時のメモリアクセス動作中に、例えば、データの取得やデータのプログラムを行う。
アドレスバス２２４は、行デコーダ２４０にブロック行アドレス信号を提供し、列デコーダ２５０に列アドレス信号を提供する。行デコーダ２４０および列デコーダ２５０は、例えば、読み出し動作、プログラム動作、および消去動作などのメモリ動作用に、メモリのブロックまたはメモリセルを選択するために用いられることができる。列デコーダ２５０は、列アドレス信号に対応するメモリの列にデータ信号を提供することを可能とすることが出来、列アドレス信号に対応する列からデータ信号を提供することを可能とすることができる。幾つかの例においては、列デコーダ２５０および／または行デコーダ２４０は、メモリアレイ２３０の各メモリプレーンに対して、其々のアクセス線ドライバ回路および電源回路を含むことができる。アクセス線ドライバ回路は、其々の複数のグローバルアクセス線を介して、其々のメモリプレーンに結合されることができる。
内部コントローラ２６０によってデコードされるメモリコマンドに応じて、アレイ２３０内のメモリセルが読み出され、プログラムされ、または消去される。メモリアレイ２３０に結合された読み出し・プログラム・消去回路２６８は、内部コントローラ２６０から制御信号を受信し、読み出し動作、プログラム動作、および消去動作のために、様々なポンプ電圧を提供するための電圧発生器を含む。
行アドレス信号がアドレスバス２２４に提供された後、内部コントローラ２６０は、プログラム動作のために、キャッシュレジスタ２７０にデータ信号を提供する（例えば、ルーティングする）。データ信号は、Ｉ／Ｏバス２２８の幅に対応するサイズを各々有する連続的な集合でキャッシュレジスタ２７０に格納される。キャッシュレジスタ２７０は、アレイ２３０のメモリセルのページ（例えば、行）全体に対して、データ信号の集合を順次格納する。格納されたデータ信号の全ては、アドレスバス２２４を介して結合されたブロック行アドレスによって選択されたアレイ２３０内のメモリセルのページをプログラムするために、その後用いられる。同様な方法で、読み出し動作中、アドレスバス２２４を介して結合されたブロック行アドレスによって選択されるメモリセルのページからのデータ信号は、データレジスタ２８０内に格納される。Ｉ／Ｏバス２２８の幅に対応するサイズのデータ信号の集合は、レジスタ２７０からＩ／Ｏバス２２８に、内部コントローラ２６０を介して、その後、順次転送される。
図３は、本開示の一実施形態による、異なるメモリプレーンの同時のメモリアクセスを実施するように構成されたメモリ３００を示す。メモリ３００は、其々の複数のメモリセルを各々含む、複数のメモリプレーン３７２（０）－３７２（３）を有するメモリアレイ３７０を含む。メモリ３００は、異なるメモリプレーン３７２（０）－３７２（３）に対してメモリアクセス動作を同時に実施するために、電力制御回路３６２とアクセス制御回路３６４とを含む内部コントローラ３６０をさらに含むことができる。メモリ３００は、図１のメモリ１５０、および／または図２のメモリ２００で実装されることができる。メモリセルは、ＮＡＮＤフラッシュセル等の不揮発性メモリセルとすることが出来、または一般的に、あらゆる種類のメモリセルとすることができる。
メモリプレーン３７２（０）－３７２（３）はデータブロックに各々分割されることが出来、メモリプレーン３７２（０）－３７２（３）の各々の、異なる其々のデータブロックは、メモリアクセス動作中に同時にアクセス可能である。例えば、メモリアクセス動作中、メモリプレーン３７２（０）のデータブロック３８２、メモリプレーン３７２（１）のデータブロック３８３、メモリプレーン３７２（２）のデータブロック３８４およびメモリプレーン３７２（３）のデータブロック３８５は、各々同時にアクセスされることができる。
メモリプレーン３７２（０）－３７２（３）の各々は、其々のページバッファ３７６（０）－３７６（３）に結合されることができる。各ページバッファ３７６（０）－３７３（３）は、其々のメモリプレーン３７２（０）－３７２（３）にデータを提供するか、または其々のメモリプレーン３７２（０）－３７２（３）からデータを受信するように構成されることができる。ページバッファ３７６（０）－３７６（３）は、内部コントローラ３６０によって制御されることが出来る。其々のメモリプレーン３７２（０）－３７２（３）から受信されたデータは、其々ページバッファ３７６（０）－３７６（３）でラッチされ、内部コントローラ３６０によって取得され、ＣＡＤバス２２６に提供されることができる。
メモリプレーン３７２（０）―３７２（３）の各々は、其々のアクセス線（Ａ／Ｌ）ドライバ回路３７４（０）－３７４（３）にさらに結合されることができる。Ａ／Ｌドライバ回路３７４（０）－３７４（３）は、データをプログラムすること、データを読み出すこと、またはデータを消去することなどのメモリアクセス動作のために、関連付けられたメモリプレーン３７２（０）－３７２（３）の其々のブロックのページを調整するように構成されることができる。Ａ／Ｌドライバ回路３７４（０）－３７４（３）の各々は、其々のメモリプレーン３７２（０）－３７２（３）に関連付けられた複数の其々のグローバルアクセス線に結合されることができる。複数のグローバルアクセス線の各々は、ブロック内のページに関連付けられたメモリアクセス動作中に、プレーンのブロック内の其々の複数のローカルアクセス線に選択的に結合されることができる。Ａ／Ｌドライバ回路３７４（０）－３７４（３）は、内部コントローラ３６０からの信号に基づいて制御されることが出来る。Ａ／Ｌドライバ回路３７４（０）－３７４（３）の各々は、其々の電源回路３８０（０）－３８０（３）に結合されることが出来、其々の電源回路３８０（０）－３８０（３）によって提供される電圧に基づいて、其々のアクセス線に電圧を提供することが出来る。電源回路３８０（０）－３８０（３）によって提供される電圧は、内部コントローラ３６０から受信された信号に基づくことができる。
内部コントローラ３６０は、Ａ／Ｌドライバ回路３７４（０）－３７４（３）、ページバッファ３７６（０）－３７６（３）および電源回路３８０（０）－３８０（３）を制御することが出来、（例えば、図１の１１０などのコントローラから受信される）メモリコマンドおよびアドレス対のグループの各々に関連付けられたメモリアクセス動作を同時に実施する。例えば、内部コントローラ３６０は、Ａ／Ｌドライバ回路３７４（０）－３７４（３）、ページバッファ３７６（０）－３７６（３）および電源回路３８０（０）－３８０（３）を制御することが出来、同時のメモリアクセス動作を実施する。内部コントローラ３６０は、例えば、図２の内部コントローラ２６０で実装されることができる。
内部コントローラ３６０は、Ａ／Ｌドライバ回路３７４（０）－３７４（３）、ページバッファ３７６（０）－３７６（３）および電源回路３８０（０）－３８０（３）を制御するためにユニバーサルアルゴリズムを実行するように構成されることができ、同時のメモリアクセス動作を実施する。内部コントローラ３６０は、同時のメモリアクセス動作のために、Ａ／Ｌドライバ回路３７４（０）－３７４（３）および電源回路３８０（０）－３８０（３）の対のうちの二つ以上を順に構成する電力制御回路３６２を含むことができる。内部コントローラ３６０は、ページバッファ３７６（０）－３７６（３）のうちの二つ以上を制御するように構成されたアクセス制御回路３６４をさらに含むことが出来、其々のメモリプレーン３７２（０）－３７２（３）からのデータを検知してラッチするか、または其々のメモリプレーン３７２（０）－３７２（３）へのデータをプログラムし、同時のメモリアクセス動作を実施する。
動作においては、内部コントローラ３６０は、ＣＡＤバス２２６を介してメモリコマンドおよびアドレス対のグループを受信することが出来、各対は、パラレルまたはシリアルに到達する。幾つかの例においては、メモリコマンドおよびアドレス対のグループは、メモリアレイ３７０の異なる其々のメモリプレーン３７２（０）－３７２（３）に各々関連付けられることができる。内部コントローラ３６０は、メモリコマンドおよびアドレス対のグループに応じて、メモリアレイ３７０の異なるメモリプレーン３７２（０）－３７２（３）に対して同時のメモリアクセス動作（例えば、読み出し動作またはプログラム動作）を実施するように構成されることができる。
内部コントローラ３６０は、ページタイプとは関係なく、異なるメモリプレーンに同時にアクセスするために、メモリ回路を制御するためのユニバーサルアルゴリズムを実行するように構成されることができる。例えば、内部コントローラ３６０の電力制御回路３６２は、同時のメモリアクセス動作のために、其々のページタイプ（例えば、ＵＰ、ＭＰ、ＬＰ、ＳＬＣ／ＭＬＣ／ＴＬＣページ）に基づいて、メモリコマンドおよびアドレス対のグループに関連付けられた二つ以上のメモリプレーン３７２（０）－３７２（３）に対して、電源回路３８０（０）－３８０（３）およびアクセス線ドライバ回路３７４（０）－３７４（３）を順に構成することができる。電源回路３８０（０）－３８０（３）およびアクセス線ドライバ回路３７４（０）－３７４（３）が構成された後、内部コントローラ３６０のアクセス制御回路３６４は、同時のメモリアクセス動作中に、データの取得またはデータの書き込みなど、メモリコマンドおよびアドレス対のグループに関連付けられた二つ以上のメモリプレーン３７２（０）－３７２（３）の各々の其々のページにアクセスするために、ページバッファ３７６（０）－３７６（３）を同時に制御することができる。例えば、アクセス制御回路３６４は、ページバッファ３７６（０）－３７６（３）を同時に（例えば、パラレルにおよび／または同時期に）制御することが出来、ビット線をチャージ／ディスチャージし、二つ以上のメモリプレーン３７２（０）－３７２（３）からのデータを検知し、および／またはそのデータをラッチする。
内部コントローラ３６０から受信された信号に基づいて、メモリコマンドおよびアドレスコマンド対のグループに関連付けられたメモリプレーン３７２（０）－３７２（３）に結合されたＡ／Ｌドライバ回路３７４（０）－３７４（３）は、読み出し動作、プログラム動作、および／または消去動作などのメモリ動作のために、関連付けられたメモリプレーン３７２（０）－３７２（３）からメモリのブロックまたはメモリセルを選択することができる。Ａ／Ｌドライバ回路３７４（０）－３７４（３）は、其々のメモリプレーン３７２（０）－３７２（３）に関連付けられた複数のグローバルアクセス線内の其々の異なるグローバルアクセス線を駆動することができる。一例として、Ａ／Ｌドライバ回路３７４（０）は、メモリプレーン３７２（０）に関連付けられた第一の複数のグローバルアクセス線の第一のグローバルアクセス線で第一の電圧を駆動することが出来、Ａ／Ｌドライバ回路３７４（１）は、メモリプレーン３７２（１）に関連付けられた第二の複数のグローバルアクセス線の第三のグローバルアクセス線で第二の電圧を駆動することができ、Ａ／Ｌドライバ回路３７４（２）は、メモリプレーン３７２（２）に関連付けられた第三の複数のグローバルアクセス線の第七のグローバルアクセス線で第三の電圧を駆動することができる、等であって、他の電圧は、複数の第一、第二、第三等のグローバルアクセス線の残りのグローバルアクセス線の各々で駆動されることができる。幾つかの例においては、パス電圧は、アクセスされるべきメモリプレーン３７２（０）－３７２（３）のページに関連付けられたアクセス線以外の全てのアクセス線で提供されることが出来る。内部コントローラ３６０、Ａ／Ｌドライバ回路３７４（０）－３７４（３）、および電源回路３８０（０）－３８０（３）は、メモリセルの、異なる其々のブロック内の異なる其々のページおよびページバッファ３７６（０）－３７６（３）に同時にアクセスすることを可能にすることができる。例えば、第一のメモリプレーンの第一のブロックの第一のページは、ページタイプとは関係なく、第二のメモリプレーンの第二のブロックの第二のページと同時にアクセスされることができる。
ページバッファ３７６（０）－３７６（３）は、内部コントローラ３６０および其々のメモリプレーン３７２（０）－３７２（３）からの信号に応じて、メモリアクセス動作中に内部コントローラ３６０にデータを提供するか、または内部コントローラ３６０からデータを受信することができる。内部コントローラ３６０は、図１のコントローラ１１０などのコントローラに、受信されたデータを提供することができる。
メモリ３００は、４つより多いか、または４つ未満のメモリプレーン、Ａ／Ｌドライバ回路、電源回路、およびページバッファを含むことができることが理解されるだろう。また、其々の複数のグローバルアクセス線は、８、１６、３２、６４、１２８本などのグローバルアクセス線を含むことが出来ることも理解されるだろう。内部コントローラ３６０、Ａ／Ｌドライバ回路３７４（０）－３７４（３）、および電源回路３８０（０）－３８０（３）は、異なる其々のページが異なるページタイプであるときには、異なるメモリプレーンの異なる其々のブロック内の異なる其々のページに同時にアクセスすることができる。
図４は、本開示の一実施形態により、異なるメモリプレーンに対して同時のメモリアクセス動作を実施するための方法に対するフローチャート４００である。フローチャート４００によって図示される方法は、図１のメモリ１５０、図２のメモリ２００および／または図３のメモリ３００によって実装されることができる。
方法４００は、ステップ４１０で、メモリにおいて、複数のメモリコマンドおよびアドレス対を受信することを含むことができる。複数のメモリコマンドおよびアドレス対の各々は、複数のメモリコマンドおよびアドレス対のうちの、他のメモリコマンドおよびアドレス対とは異なる、当該メモリのメモリプレーン（例えば、図３のメモリプレーン３７２（０）－３７２（３））と関連付けられることができる。メモリコマンドおよびアドレス対は、図２の内部コントローラ２６０および／または図３の内部コントローラ３１０などの内部コントローラで受信されることが出来る。
方法４００は、複数のメモリコマンドおよびアドレス対を受信するのに応じて、ステップ４２０で、其々のメモリプレーンで格納されたデータにアクセスするために、複数のメモリコマンドおよびアドレス対に関連付けられたメモリプレーンに結合されたアクセス線ドライバ回路（例えば、図３のアクセス線ドライバ回路３７４（０）－３７４（３））を、同時のメモリアクセス動作のために、順に構成することをさらに含むことができる。方法４００は、複数のメモリコマンドおよびアドレス対を受信するのに応じて、アクセス線ドライバに結合された電源回路（例えば、図３の電源回路３８０（０）－３８０（３））を、同時のメモリアクセス動作のために、順に構成することをさらに含むことができる。アクセス線ドライバ回路および／または電源回路を順に構成することは、図３の電力制御回路３６２によって実施されることができる。方法４００は、アクセス線ドライバ回路の各々から其々のメモリプレーンに対して、其々のアクセス線に沿って其々の電圧を提供することをさらに含むことができる。
方法４００は、ステップ４３０において、同時のメモリアクセス動作中に、構成されたアクセス線ドライバ回路に基づいて、メモリコマンドおよびアドレス対のグループに関連付けられたメモリプレーンの各々からデータをパラレルに取得することをさらに含むことができる。複数のメモリコマンドおよびアドレス対に関連付けられたメモリプレーンの各々からデータをパラレルに取得することは、図３のアクセス制御回路３６４によって実施されることができる。複数のメモリコマンドおよびアドレス対に関連付けられたメモリプレーンの各々からデータをパラレルに取得することは、複数のメモリコマンドおよびアドレス対に関連付けられたメモリプレーンの各々の其々のビット線を同時にチャージすることを含むことができる。複数のメモリコマンドおよびアドレス対に関連付けられたメモリプレーンの各々からデータをパラレルに取得することは、複数のメモリコマンドおよびアドレス対に関連付けられたメモリプレーンの各々でデータを同時に検知することをさらに含むことができる。メモリコマンドおよびアドレス対のグループに関連付けられたメモリプレーンの各々からデータをパラレルに取得することは、複数のメモリコマンドおよびアドレス対に関連付けられたメモリプレーンの各々に結合された其々のページバッファでデータを同時にラッチすることをさらに含むことができる。
方法４００は、例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）デバイス、特定用途向け集積回路（ＡＳＩＣ）、中央処理装置（ＣＰＵ）等の処理ユニット、デジタル信号プロセッサ（ＤＳＰ）、回路、別のハードウェアデバイス、ファームウェアデバイス、またはその任意の組み合わせによって実装されることができる、コントローラによって実装されることができる。
図５は、本開示の一実施形態により、異なるメモリプレーンの同時のメモリアクセスを実施するように構成されたメモリ５００を示す。メモリ５００は、其々の複数のメモリセルを各々含む複数のメモリプレーン３７２（０）－３７２（３）を有するメモリアレイ３７０を含む。メモリ５００は、異なるメモリプレーン３７２（０）－３７２（３）に対してメモリアクセス動作を同時に実施するためにメモリ回路を制御するように構成されたマルチスレッド内部コントローラ５６０をさらに含むことができる。メモリ５００は、図２のメモリ２００および／または図３のメモリ３００に関して前述された素子を含む。これらの素子は、図２および／または図３で用いられたのと同一の参照番号を用いて図５で示され、共通の素子の動作は、前述されたものと同様である。その結果、これらの素子の動作の詳細な記述は、簡略にするため繰り返されない。メモリ５００は、図１のメモリ１５０および／または図２のメモリ２００で実装されることができる。メモリセルは、ＮＡＮＤフラッシュセルなどの不揮発性メモリセルとすることができるか、または、一般的に任意の種類のメモリセルとすることができる。
マルチスレッド内部コントローラ５６０は、其々の制御回路５６０（０）－５６０（３）を含むことが出来、その各々は、其々のメモリプレーン３７２（０）－３７２（３）に関連付けられる。其々の制御回路５６０（０）－５６０（３）は、（例えば、図１の１１０などのコントローラから受信された）メモリコマンドおよびアドレス対のグループの各々に関連付けられたメモリアクセス動作を同時に実施するために、其々のメモリ回路を制御するために独立して動作することが出来る。其々の制御回路５６０（０）－５６０（３）の各々は、例えば、個々のアクセス制御回路および電力制御回路を含むことができる。マルチスレッド内部コントローラ５６０の其々の制御回路５６０（０）－５６０（３）の各々は、其々のＡ／Ｌドライバ回路３７４（０）－３７４（３）、其々のページバッファ３７６（０）－３７６（３）および其々の電源回路３８０（０）－３８０（３）を制御することが出来、同時のメモリアクセス動作を実施する。マルチスレッド内部コントローラ５６０は、図２の内部コントローラ２６０で実装されることができる。
動作においては、マルチスレッド内部コントローラ５６０は、メモリコマンドおよびアドレス対のグループを受信することが出来、ＣＡＤバス２２６を介してパラレルまたはシリアルに各対が到達する。幾つかの例においては、メモリコマンドおよびアドレス対のグループは、メモリアレイ３７０の異なる其々のメモリプレーン３７２（０）－３７２（３）と各々関連付けられることができる。マルチスレッド内部コントローラ５６０は、メモリ回路を制御するように構成されることが出来、メモリコマンドおよびアドレス対のグループに応じて、メモリアレイ３７０の異なるメモリプレーン３７２（０）－３７２（３）に対して同時のメモリ動作（例えば、読み出し動作またはプログラム動作）を実施する。
前述されたように、マルチスレッド内部コントローラ５６０の其々の制御回路５６０（０）－５６０（３）の各々は、其々のメモリプレーン３７２（０）－３７２（３）に関連付けられることができる。其々の制御回路５６０（０）－５６０（３）の各々は、マルチスレッド内部コントローラ５６０によって受信されたメモリコマンドおよびアドレス対のグループのうちの其々のメモリコマンドおよびアドレス対を提供されることが出来る。マルチスレッド内部コントローラ５６０の二つ以上の制御スレッドは、其々のメモリプレーン３７２（０）－３７２（３）に向けられたメモリコマンドおよびアドレス対のグループのうちの其々のメモリコマンドおよびアドレス対を、独立して、同時に処理することが出来る。其々の制御回路５６０（０）－５６０（３）は、同時のメモリアクセス動作のために、アクセス線ドライバ回路３７４（０）－３７４（３）および電源回路３８０（０）－３８０（３）を同時に独立して構成することができる。其々の制御回路５６０（０）－５６０（３）は、例えば、電力制御回路を用いて、メモリアクセス動作中にページバッファ３７６（０）－３７６（３）の制御およびページバッファ３７６（０）－３７６（３）からのデータ取得を、さらに同時に独立して行うことができる。
マルチスレッド内部コントローラ５６０の其々の制御回路５６０（０）－５６０（３）から受信された信号に基づいて、メモリコマンドおよびアドレスコマンド対のグループに関連付けられたメモリプレーン３７２（０）－３７２（３）に結合されたＡ／Ｌドライバ回路３７４（０）－３７４（３）は、読み出し動作、プログラム動作、および／または消去動作などのメモリ動作のために、関連付けられたメモリプレーン３７２（０）－３７２（３）からメモリのブロックまたはメモリセルを選択することができる。Ａ／Ｌドライバ回路３７４（０）－３７４（３）は、其々の複数のグローバルアクセス線のうちの異なる其々のグローバルアクセス線を駆動することができる。マルチスレッド内部コントローラ５６０の其々の制御回路５６０（０）－５６０（３）、Ａ／Ｌドライバ回路３７４（０）－３７４（３）、および電源回路３８０（０）－３８０（３）は、メモリセルの、異なる其々のブロック内の異なる其々のページに同時にアクセスすることを可能にすることができる。例えば、第一のメモリプレーンの第一のブロックの第一のページは、ページタイプとは関係なく、第二のメモリプレーンの第二のブロックの第二のページと同時にアクセスされることができる。
ページバッファ３７６（０）－３７６（３）は、其々の制御回路５６０（０）－５６０（３）および其々のメモリプレーン３７２（０）－３７２（３）からの信号に応じて、メモリアクセス動作中に、其々の制御回路５６０（０）－５６０（３）にデータを提供することができるか、または其々の制御回路５６０（０）－５６０（３）からデータを受信することができる。マルチスレッド内部コントローラ５６０は、図１のコントローラ１１０などのコントローラに、受信されたデータを提供することが出来る。
メモリ５００は、４つより多いか、または４つ未満のメモリプレーン、Ａ／Ｌドライバ回路、電源回路およびページバッファを含むことが出来ることが理解されるだろう。また、其々の複数のグローバルアクセス線は、８、１６、３２、６４、１２８本などのグローバルアクセス線を含むことが出来ることも理解されるだろう。マルチスレッド内部コントローラ５６０の其々の制御回路５６０（０）－５６０（３）、Ａ／Ｌドライバ回路５７４（０）－５７４（３）および電源回路３７４（０）－３７４（３）は、異なるメモリプレーンの異なる其々のブロック内の異なる其々のページに同時にアクセスすることが出来、それによって、メモリ５００のランダムアドレシング中の同時アクセスを改善することが出来る。
前述から、本明細書には本開示の特定の実施形態が例示として記述されてきたが、本開示の趣旨および範囲から逸脱することなく、様々な改変が行われてもよいことが理解されるであろう。したがって、本開示は、添付の請求項以外によっては限定されない。

Claims (16)

  1. 複数のメモリプレーンを含むメモリアレイと、
    前記メモリアレイと動作可能に結合されたコントロールロジックと
    を含み、
    前記コントロールロジックは、
    複数のメモリアクセスコマンドを受信することであって、前記複数のメモリプレーンにおける異なる其々のメモリプレーンに各メモリアクセスコマンドが関連付けられている、前記受信することと、
    前記複数のメモリアクセスコマンドを受信することに応じて、前記複数のメモリプレーンに対応する複数の電源回路を、同時のメモリアクセス動作のために、構成することと、
    前記構成した複数の電源回路に基づいて、前記複数のメモリプレーン上での前記同時のメモリアクセス動作をパラレルに実行することと
    を含む動作を実行する
    メモリ装置。
  2. 前記コントロールロジックは、
    前記複数のメモリアクセスコマンドを受信することに応じて、前記複数のメモリプレーンに対応する複数の其々のドライバ回路を、同時のメモリアクセス動作のために、構成すること
    をさらに含む動作を実行する
    請求項１に記載のメモリ装置。
  3. 前記複数の其々のドライバ回路を構成することは、其々のメモリアクセスコマンドに基づいて、前記複数の其々のドライバ回路における其々のドライバ回路と前記複数の電源回路における其々の電源回路とを順に構成することを含む請求項２に記載のメモリ装置。
  4. 前記コントロールロジックは、
    前記複数のメモリプレーンにおける対応するメモリプレーンに関連付けられた其々のドライバ回路の各々に、其々のグローバル電圧を提供すること
    をさらに含む動作を実行する
    請求項２に記載のメモリ装置。
  5. 前記コントロールロジックは、
    其々のドライバ回路の各々から前記複数のメモリプレーンに対して、其々のアクセス線に沿って其々の電圧を提供すること
    をさらに含む動作を実行する
    請求項２に記載のメモリ装置。
  6. 前記複数のメモリプレーン上での前記同時のメモリアクセス動作をパラレルに実行することは、前記複数のメモリアクセスコマンドに関連付けられた前記複数のメモリプレーンの各々の其々のビット線を同時にチャージすることを含む請求項１に記載のメモリ装置。
  7. 前記複数のメモリプレーン上での前記同時のメモリアクセス動作をパラレルに実行することは、前記複数のメモリアクセスコマンドに関連付けられた前記複数のメモリプレーンの各々でデータを同時に検知することをさらに含む請求項６に記載のメモリ装置。
  8. 前記複数のメモリプレーン上での前記同時のメモリアクセス動作をパラレルに実行することは、前記複数のメモリアクセスコマンドに関連付けられた前記複数のメモリプレーンに結合された複数の其々のページバッファで前記データを同時にラッチすることをさらに含む請求項７に記載のメモリ装置。
  9. 複数のメモリアクセスコマンドを受信することであって、メモリ装置の複数のメモリプレーンにおける異なる其々のメモリプレーンに各メモリアクセスコマンドが関連付けられている、前記受信することと、
    前記複数のメモリアクセスコマンドを受信することに応じて、前記複数のメモリプレーンに対応する複数の電源回路を、同時のメモリアクセス動作のために、構成することと、
    前記構成した複数の電源回路に基づいて、前記複数のメモリプレーン上での前記同時のメモリアクセス動作をパラレルに実行することと
    を含む方法。
  10. 前記複数のメモリアクセスコマンドを受信することに応じて、前記複数のメモリプレーンに対応する複数の其々のドライバ回路を、同時のメモリアクセス動作のために、構成すること
    をさらに含む請求項９に記載の方法。
  11. 前記複数の其々のドライバ回路を構成することは、其々のメモリアクセスコマンドに基づいて、前記複数の其々のドライバ回路における其々のドライバ回路と前記複数の電源回路における其々の電源回路とを順に構成することを含む請求項１０に記載の方法。
  12. 前記複数のメモリプレーンにおける対応するメモリプレーンに関連付けられた其々のドライバ回路の各々に、其々のグローバル電圧を提供すること
    をさらに含む請求項１０に記載の方法。
  13. 其々のドライバ回路の各々から前記複数のメモリプレーンに対して、其々のアクセス線に沿って其々の電圧を提供すること
    をさらに含む請求項１０に記載の方法。
  14. 前記複数のメモリプレーン上での前記同時のメモリアクセス動作をパラレルに実行することは、前記複数のメモリアクセスコマンドに関連付けられた前記複数のメモリプレーンの各々の其々のビット線を同時にチャージすることを含む請求項９に記載の方法。
  15. 前記複数のメモリプレーン上での前記同時のメモリアクセス動作をパラレルに実行することは、前記複数のメモリアクセスコマンドに関連付けられた前記複数のメモリプレーンの各々でデータを同時に検知することをさらに含む請求項１４に記載の方法。
  16. 前記複数のメモリプレーン上での前記同時のメモリアクセス動作をパラレルに実行することは、前記複数のメモリアクセスコマンドに関連付けられた前記複数のメモリプレーンに結合された複数の其々のページバッファで前記データを同時にラッチすることをさらに含む請求項１５に記載の方法。
JP2022096141A 2014-08-15 2022-06-15 メモリの異なるメモリプレーンに同時にアクセスするための装置および方法 Active JP7320902B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/461,152 2014-08-15
US14/461,152 US9691452B2 (en) 2014-08-15 2014-08-15 Apparatuses and methods for concurrently accessing different memory planes of a memory
JP2020096938A JP2020144946A (ja) 2014-08-15 2020-06-03 メモリの異なるメモリプレーンに同時にアクセスするための装置および方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020096938A Division JP2020144946A (ja) 2014-08-15 2020-06-03 メモリの異なるメモリプレーンに同時にアクセスするための装置および方法

Publications (2)

Publication Number Publication Date
JP2022126731A true JP2022126731A (ja) 2022-08-30
JP7320902B2 JP7320902B2 (ja) 2023-08-04

Family

ID=55302209

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017507858A Active JP6869885B2 (ja) 2014-08-15 2015-07-29 メモリの異なるメモリプレーンに同時にアクセスするための装置および方法
JP2020096938A Ceased JP2020144946A (ja) 2014-08-15 2020-06-03 メモリの異なるメモリプレーンに同時にアクセスするための装置および方法
JP2022096141A Active JP7320902B2 (ja) 2014-08-15 2022-06-15 メモリの異なるメモリプレーンに同時にアクセスするための装置および方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2017507858A Active JP6869885B2 (ja) 2014-08-15 2015-07-29 メモリの異なるメモリプレーンに同時にアクセスするための装置および方法
JP2020096938A Ceased JP2020144946A (ja) 2014-08-15 2020-06-03 メモリの異なるメモリプレーンに同時にアクセスするための装置および方法

Country Status (7)

Country Link
US (5) US9691452B2 (ja)
EP (1) EP3180698B1 (ja)
JP (3) JP6869885B2 (ja)
KR (1) KR101957614B1 (ja)
CN (1) CN106575259B (ja)
TW (1) TWI537727B (ja)
WO (1) WO2016025173A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9691452B2 (en) 2014-08-15 2017-06-27 Micron Technology, Inc. Apparatuses and methods for concurrently accessing different memory planes of a memory
US10466908B2 (en) * 2015-08-25 2019-11-05 Toshiba Memory Corporation Memory system that buffers data before writing to nonvolatile memory
TW201723544A (zh) 2015-08-26 2017-07-01 ３Ｍ新設資產公司 準直步階楔光導
US9910594B2 (en) 2015-11-05 2018-03-06 Micron Technology, Inc. Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation
US10719237B2 (en) 2016-01-11 2020-07-21 Micron Technology, Inc. Apparatuses and methods for concurrently accessing multiple partitions of a non-volatile memory
US11017838B2 (en) 2016-08-04 2021-05-25 Samsung Electronics Co., Ltd. Nonvolatile memory devices
KR102620562B1 (ko) * 2016-08-04 2024-01-03 삼성전자주식회사 비휘발성 메모리 장치
CN108735263A (zh) * 2017-04-19 2018-11-02 北京兆易创新科技股份有限公司 一种提高操作效率的方法和装置
JP2020510951A (ja) * 2017-06-12 2020-04-09 サンディスク テクノロジーズ エルエルシー マルチコアオンダイメモリマイクロコントローラ
US10394456B2 (en) 2017-08-23 2019-08-27 Micron Technology, Inc. On demand memory page size
US11210019B2 (en) * 2017-08-23 2021-12-28 Micron Technology, Inc. Memory with virtual page size
US10922017B2 (en) * 2018-08-07 2021-02-16 Micron Technology, Inc. Memories for reading data corresponding to multiple addresses associated with a read command
KR102527265B1 (ko) * 2018-08-23 2023-05-02 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US11163473B2 (en) 2018-11-19 2021-11-02 Micron Technology, Inc. Systems, devices, techniques, and methods for data migration
US11182090B2 (en) 2018-11-19 2021-11-23 Micron Technology, Inc. Systems, devices, and methods for data migration
US10782911B2 (en) * 2018-11-19 2020-09-22 Micron Technology, Inc. Data migration dynamic random access memory
US11256437B2 (en) 2018-11-19 2022-02-22 Micron Technology, Inc. Data migration for memory operation
US11113006B2 (en) * 2019-05-06 2021-09-07 Micron Technology, Inc. Dynamic data placement for collision avoidance among concurrent write streams
US11113198B2 (en) * 2019-05-06 2021-09-07 Micron Technology, Inc. Timed data transfer between a host system and a memory sub-system
US11693790B2 (en) * 2019-05-24 2023-07-04 Texas Instmments Incorporated Methods and apparatus to facilitate write miss caching in cache system
US11157416B2 (en) 2020-02-27 2021-10-26 Micron Technology, Inc. Firmware loading for a memory controller
KR20210111565A (ko) * 2020-03-03 2021-09-13 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US11231883B1 (en) 2020-07-02 2022-01-25 Western Digital Technologies, Inc. Detecting last page written in multi-plane non-volatile memory
US11354067B2 (en) 2020-08-05 2022-06-07 Micron Technology, Inc. Asymmetric plane driver circuits in a multi-plane memory device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013037746A (ja) * 2011-08-09 2013-02-21 Renesas Electronics Corp 半導体装置

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2775382B1 (fr) 1998-02-25 2001-10-05 St Microelectronics Sa Procede de controle du rafraichissement d'un plan memoire d'un dispositif de memoire vive dynamique, et dispositif de memoire vive correspondant
KR100463197B1 (ko) 2001-12-24 2004-12-23 삼성전자주식회사 멀티-페이지 프로그램 동작, 멀티-페이지 읽기 동작,그리고 멀티-블록 소거 동작을 갖는 낸드 플래시 메모리장치
JP4270994B2 (ja) * 2003-09-29 2009-06-03 株式会社東芝 不揮発性半導体記憶装置
KR20050112973A (ko) * 2004-05-28 2005-12-01 삼성전자주식회사 다중 쓰레드 파이프라인 버스 시스템의 메모리 컨트롤러및 메모리 제어 방법
US8375146B2 (en) 2004-08-09 2013-02-12 SanDisk Technologies, Inc. Ring bus structure and its use in flash memory systems
KR100590388B1 (ko) 2005-03-10 2006-06-19 주식회사 하이닉스반도체 멀티-플레인 타입 플래쉬 메모리 장치와, 그 프로그램 동작및 리드 동작 제어 방법
JP5073667B2 (ja) * 2005-09-29 2012-11-14 トレック・２０００・インターナショナル・リミテッド Ｓｌｃ及びｍｌｃフラッシュメモリを使用するポータブルデータ記憶装置
EP1932158A4 (en) * 2005-09-30 2008-10-15 Mosaid Technologies Inc MEMORY WITH OUTPUT CONTROL
US7652922B2 (en) * 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
TW200746161A (en) 2005-12-21 2007-12-16 Nxp Bv Power partitioning memory banks
WO2007124048A2 (en) 2006-04-19 2007-11-01 Trustees Of Princeton University A hybrid nanotube/cmos dynamically reconfigurable architecture and an integrated design optimization method and system therefor
US7280398B1 (en) 2006-08-31 2007-10-09 Micron Technology, Inc. System and memory for sequential multi-plane page memory operations
US8566504B2 (en) 2007-09-28 2013-10-22 Sandisk Technologies Inc. Dynamic metablocks
US7813212B2 (en) 2008-01-17 2010-10-12 Mosaid Technologies Incorporated Nonvolatile memory having non-power of two memory capacity
US8068365B2 (en) 2008-02-04 2011-11-29 Mosaid Technologies Incorporated Non-volatile memory device having configurable page size
US8120990B2 (en) 2008-02-04 2012-02-21 Mosaid Technologies Incorporated Flexible memory operations in NAND flash devices
US7689750B2 (en) 2008-03-13 2010-03-30 Dell Products L.P. System and method to dynamically order system management interrupt handler dispatches
US8050072B2 (en) 2008-10-08 2011-11-01 Seagate Technology Llc Dual stage sensing for non-volatile memory
WO2010090691A2 (en) * 2009-02-09 2010-08-12 Rambus Inc. Multiple plane, non-volatile memory with synchronized control
US8473669B2 (en) 2009-12-07 2013-06-25 Sandisk Technologies Inc. Method and system for concurrent background and foreground operations in a non-volatile memory array
TWI381392B (zh) 2010-02-04 2013-01-01 Transcend Information Inc 雙層面記憶體錯誤修正方法以及相關的記憶體裝置
US8402243B2 (en) 2010-02-25 2013-03-19 Apple Inc. Dynamically allocating number of bits per cell for memory locations of a non-volatile memory
JP5066241B2 (ja) * 2010-09-24 2012-11-07 株式会社東芝 メモリシステム
US9569320B2 (en) 2010-12-01 2017-02-14 Seagate Technology Llc Non-volatile memory program failure recovery via redundant arrays
US8966201B2 (en) 2010-12-10 2015-02-24 Sandisk Technologies Inc. Method and system for hijacking writes to a non-volatile memory
US8514628B2 (en) 2011-09-22 2013-08-20 Sandisk Technologies Inc. Dynamic switching approach to reduce area and power consumption of high voltage charge pumps
KR101903095B1 (ko) * 2011-11-21 2018-10-02 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법
US9087595B2 (en) 2012-04-20 2015-07-21 Aplus Flash Technology, Inc. Shielding 2-cycle half-page read and program schemes for advanced NAND flash design
KR20140031515A (ko) * 2012-09-03 2014-03-13 삼성전자주식회사 메모리 컨트롤러 및 상기 메모리 컨트롤러를 포함하는 전자장치
US9236136B2 (en) 2012-12-14 2016-01-12 Intel Corporation Lower page read for multi-level cell memory
US9465732B2 (en) * 2013-03-15 2016-10-11 Sandisk Technologies Llc Binning of blocks for dynamic linking
US9455048B2 (en) 2013-06-28 2016-09-27 Sandisk Technologies Llc NAND flash word line management using multiple fragment pools
WO2015025357A1 (ja) 2013-08-19 2015-02-26 株式会社 東芝 メモリシステム
US9070442B2 (en) 2013-08-29 2015-06-30 Micron Technology, Inc. Memory devices with local and global devices at substantially the same level above stacked tiers of memory cells and methods
US9691452B2 (en) 2014-08-15 2017-06-27 Micron Technology, Inc. Apparatuses and methods for concurrently accessing different memory planes of a memory
US9910594B2 (en) 2015-11-05 2018-03-06 Micron Technology, Inc. Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation
US10552936B2 (en) 2016-03-02 2020-02-04 Alibaba Group Holding Limited Solid state storage local image processing system and method
US10684795B2 (en) 2016-07-25 2020-06-16 Toshiba Memory Corporation Storage device and storage control method
JP2018160306A (ja) 2017-03-23 2018-10-11 東芝メモリ株式会社 半導体記憶装置
US10684794B2 (en) 2017-05-18 2020-06-16 Sandisk Technologies Llc Distributed power management for non-volatile memory controllers
US10860249B2 (en) 2017-12-25 2020-12-08 Pliops Ltd. Solid state disk (SSD) controller and database
KR102516547B1 (ko) 2018-03-08 2023-04-03 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR102527265B1 (ko) 2018-08-23 2023-05-02 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR102551730B1 (ko) 2018-10-22 2023-07-06 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013037746A (ja) * 2011-08-09 2013-02-21 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
EP3180698B1 (en) 2020-09-02
CN106575259A (zh) 2017-04-19
US20180366167A1 (en) 2018-12-20
JP6869885B2 (ja) 2021-05-12
US20210090623A1 (en) 2021-03-25
KR20170041885A (ko) 2017-04-17
US11462250B2 (en) 2022-10-04
EP3180698A1 (en) 2017-06-21
US20170270983A1 (en) 2017-09-21
WO2016025173A1 (en) 2016-02-18
CN106575259B (zh) 2020-03-10
US20160048343A1 (en) 2016-02-18
US10755755B2 (en) 2020-08-25
EP3180698A4 (en) 2018-04-18
TWI537727B (zh) 2016-06-11
KR101957614B1 (ko) 2019-03-12
US20230105956A1 (en) 2023-04-06
TW201617882A (zh) 2016-05-16
JP2017527897A (ja) 2017-09-21
JP2020144946A (ja) 2020-09-10
US11955204B2 (en) 2024-04-09
US9691452B2 (en) 2017-06-27
US10083727B2 (en) 2018-09-25
JP7320902B2 (ja) 2023-08-04

Similar Documents

Publication Publication Date Title
JP7320902B2 (ja) メモリの異なるメモリプレーンに同時にアクセスするための装置および方法
US11698725B2 (en) Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation
US8706951B2 (en) Selectively accessing faster or slower multi-level cell memory
TW201729201A (zh) 用於經劃分之選擇閘源線之裝置及方法
US11550717B2 (en) Apparatuses and methods for concurrently accessing different memory planes of a memory
US10902922B2 (en) Nonvolatile memory device storing data in sub-blocks and operating method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230719

R150 Certificate of patent or registration of utility model

Ref document number: 7320902

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150